KR102322841B1 - 발광소자 및 이를 포함하는 발광소자 어레이 - Google Patents

발광소자 및 이를 포함하는 발광소자 어레이 Download PDF

Info

Publication number
KR102322841B1
KR102322841B1 KR1020140187884A KR20140187884A KR102322841B1 KR 102322841 B1 KR102322841 B1 KR 102322841B1 KR 1020140187884 A KR1020140187884 A KR 1020140187884A KR 20140187884 A KR20140187884 A KR 20140187884A KR 102322841 B1 KR102322841 B1 KR 102322841B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
layer
semiconductor layer
electrode
conductivity
Prior art date
Application number
KR1020140187884A
Other languages
English (en)
Other versions
KR20160077686A (ko
Inventor
이건화
최병균
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140187884A priority Critical patent/KR102322841B1/ko
Priority to PCT/KR2015/014236 priority patent/WO2016105146A1/ko
Priority to JP2017529607A priority patent/JP6934812B2/ja
Priority to US15/532,349 priority patent/US10186640B2/en
Priority to CN201580071060.5A priority patent/CN107112394B/zh
Priority to EP15873673.6A priority patent/EP3240050B1/en
Publication of KR20160077686A publication Critical patent/KR20160077686A/ko
Application granted granted Critical
Publication of KR102322841B1 publication Critical patent/KR102322841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S362/00—Illumination
    • Y10S362/80—Light emitting diode

Abstract

실시예는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층, 및 상기 활성층 상의 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층의 일부 영역에 배치되는 제1 전극; 상기 제1 전극과 상기 제1 도전형 반도체층과 상기 활성층 및 상기 제2 도전형 반도체층의 일부 영역 상에 배치되고, DBR 구조의 절연층; 및 상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하고, 상기 제1 전극은, 제1 면 상에서 상기 절연층과 접촉하고, 상기 제1 면과 마주보는 제2 면에서 노출되는 발광소자를 제공한다.

Description

발광소자 및 이를 포함하는 발광소자 어레이{LIGHT EMITTNG DEVICE AND LIGHT EMITTING DEVICE ARRAY INCLUDING THE SAME}
실시예는 발광소자 및 이를 포함하는 발광소자 어레이에 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
종래의 발광소자는 n형 반도체층과 활성층 및 p형 반체층을 포함하는 발광구조물이 형성되고, n형 반도체층을 통해서 주입되는 전자와 p형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다.
발광 구조물의 단면적을 작게 하여 픽셀을 이루게 하려는 시도가 있으나, 각각의 발광 구조물의 두께가 너무 커서 단위 초박형의 단위 픽셀을 구현하기 어렵다.
즉, 상술한 발광 구조물은 사파이어 등의 기판 위에서 성장되는데, 발광 구조물의 성장 후에 기판이 그대로 잔존하는 수평형 발광소자, 발광 구조물의 일측에 금속 지지물(metal support)을 결합하고 기판을 제거하는 수직형 발광소자 등의 경우 기판이나 금속 지지물의 두께가 커서 초박형의 픽셀을 이루기 어렵다.
실시예는 성장 기판이나 금속 지지물이 생략된 초박형의 발광소자를 구현하고자 한다.
실시예는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층, 및 상기 활성층 상의 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층의 일부 영역에 배치되는 제1 전극; 상기 제1 전극과 상기 제1 도전형 반도체층과 상기 활성층 및 상기 제2 도전형 반도체층의 일부 영역 상에 배치되고, DBR 구조의 절연층; 및 상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하고, 상기 제1 전극은, 제1 면 상에서 상기 절연층과 접촉하고, 상기 제1 면과 마주보는 제2 면에서 노출되는 발광소자를 제공한다.
발광 구조물은 제1 메사 영역을 포함하고, 상기 제1 도전형 반도체층은 제2 메사 영역을 포함하며, 상기 제1 전극은 상기 제2 메사 영역의 제1 도전형 반도체층 상에 배치될 수 있다.
제1 전극은, 상기 제2 메사 영역 상기 제1 도전형 반도체층의 측면에 배치될 수 있다.
제1 전극은, 상기 제2 메사 영역의 가장 자리에 연장되어 배치될 수 있다.
제1 메사 영역 상에서 상기 제2 도전형 반도체층의 노출되는 오픈 영역이 배치되고, 상기 오픈 영역 상에 상기 제2 전극의 적어도 일부가 배치될 수 있다.
제1 메사 식각 영역 상에서, 상기 오픈 영역의 외곽에서 상기 제2 도전형 반도체층과 상기 절연층 및 상기 제2 전극이 적어도 일부 중첩될 수 있다.
DBR 구조는, TiO2와 SiO2 또는 Ta2O5와 SiO2가 적어도 2회 반복 배치된 구조일 수 있다.
제1 전극은, 오믹층과 반사층 위에 결합층을 포함할 수 있다.
결합층은 티타늄(Ti)을 포함할 수 있다.
제2 전극은, 오믹층과 반사층을 포함할 수 있다.
제2 전극의 오믹층은 크롬(Cr) 또는 은(Ag) 또는 티타늄(Ti)을 포함할 수 있다.
제2 전극의 오믹층은 1 나노미터 이하의 두께일 수 있다.
반사층은, 백금(Pt)과 금(Au), 니켈(Ni)과 금(Au), 알루미늄(Al)과 백금(Au)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조를 가질 수 있다.
다른 실시예는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층, 및 상기 활성층 상의 제2 도전형 반도체층으로 이루어지고, 제1 메사 영역과 상기 제1 도전형 반도체층 내의 제2 메사 영역을 포함하는 발광 구조물; 상기 제2 메사 영역에 배치되는 제1 전극; 상기 제1 메사 영역 상에 배치되는 제2 전극; 및 상기 제1 전극과 제2 전극의 사이에 배치되는 DBR 구조의 절연층을 포함하고, 상기 제1 전극은 제1 면이 상기 절연층과 접촉하고 상기 제1 면과 마주보는 제2 면의 일부가 오픈되고, 상기 제2 전극은 제1 면의 일부가 오픈되고 상기 제1 면과 마주보는 제2 면이 상기 발광 구조물과 접촉하는 발광소자를 제공한다.
절연층은, 상기 제1 전극의 제1 면과 상기 제1 도전형 반도체층과 상기 활성층 및 상기 제2 도전형 반도체층의 일부 영역 상에 배치될 수 있다.
제1 전극의 제2 면은, 상기 제2 메사 영역의 제1 도전형 반도체층의 상부와 측면과 접촉할 수 있다.
실시예에 따른 발광소자 및 이를 포함하는 발광소자 어레이는, 발광 구조물의 상부면과 제2 전극의 상부면의 일부 및 제1 전극의 상부면에 DBR 구조의 절연층이 배치되어 활성층에서 방출된 광을 발광소자의 하부면으로 반사할 수 있으며, 제1 전극과 제2 전극 외에 DBR 구조의 절연층의 반사에 의하여 광추출 효과가 향상될 수 있으며, 제2 전극의 형성 공정에서, 투광성 도전층의 오픈 영역보다 더 넓게 제2 전극을 형성하는 것이 빛샘을 방지할 수 있기 때문이다.
도 1은 발광소자의 일실시예의 단면도이고,
도 2는 제1 전극의 구조를 상세히 나타낸 도면이다.
도 3은 제2 전극의 구조를 상세히 나타낸 도면이다.
도 4는 패시베이션층의 구조를 상세히 나타낸 도면이다.
도 5a 내지 도 5j는 발광소자의 제조 공정을 나타낸 도면이다.
도 6은 도 1의 발광소자의 상면도이고,
도 7a와 도 7b는 도 1의 발광소자의 사시도와 측단면도이고,
도 8은 발광소자 어레이를 포함하는 스마트 워치의 일실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 발광소자의 일실시예의 단면도이다.
실시예에 따른 발광소자(100)는 제1 도전형 반도체층(122)과 활성층(124)과 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)과, 제2 도전형 반도체층(126) 상의 투광성 도전층(130)과, 제1 도전형 반도체층(122) 상의 제1 전극(142)과, 제2 도전형 반도체층(126) 상의 제2 전극(146)과, 절연층(150)을 포함하여 이루어진다.
발광 구조물(120)은 제1 메사(first mesa) 영역과 제2 메사(second mesa) 영역을 가지는데, 제1 메사 영역은 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126) 상에 배치되고, 제2 메사 영역은 제1 도전형 반도체층(122) 상에만 배치될 수 있다. 이는 후술하는 공정에서, 제1 전극(142)이 배치될 영역을 형성하기 위하여 제1 도전형 반도체층(122)의 상부면을 노출시키는 제1 식각 공정에서 제1 메사 영역이 형성되고, 제1 전극(142)의 배치 영역을 증가시키기 위하여 상술한 노출된 제1 도전형 반도체층(122)의 가장 자리 영역을 다시 식각하는 제2 식각 공정에서 제2 메사 영역이 형성될 수 있기 때문이다.
도 1에서 제1 메사 영역과 제2 메사 영역의 측면이 수직에 가깝게 도시되나, 실제로는 일정 각도로 기울어져 배치될 수 있다.
제1 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑되어 제1 도전형의 반도체층일 수 있다. 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, 예를 들어 AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(122)은, 제1 메사 영역을 중심으로 일측(도 1에서 우측)에 제2 메사 영역을 이루고, 제2 메사 영역의 우측에서 단차를 이루고 있다.
활성층(124)은 제1 메사 영역 상의 제1 도전형 반도체층(122)의 상부면에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(126)은 활성층(124)의 표면에 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑될 수 있는데, 제2 도전형 반도체층(126)이 p형 반도체층일 경우 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제2 도전형 반도체층(126c) 상에는 ITO(Indium tin Oxide) 등으로 투광성 도전층(130)이 형성되어, 제2 전극(146)으로부터 제2 도전형 반도체층(126)으로 전류 스프레딩(spreading) 효과를 향상시킬 수 있다.
제2 도전형 반도체층(126)과 활성층(124) 및 제1 도전형 반도체층(122)의 일부까지 메사 식각하여, 제1 도전형 반도체층(122)을 노출시켜서 제1 전극(146)이 형성될 영역을 확보할 수 있다.
제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 상에는 각각 제1 전극(142)과 제2 전극(146)이 배치될 수 있다.
발광 구조물(120)과 제1 전극(142)의 노출된 표면에는 절연층(150)이 형성되는데, 투광성 도전층(130) 상에서 절연층(150)이 일부 오픈되어 투광성 도전층(130)이 노출되며, 절연층(150)은 적어도 2개의 층으로 이루어지는데 구체적인 구조는 후술한다.
제1 전극(142)은 상술한 제2 메사 영역을 이루는 제1 도전형 반도체층(122)의 상부면 중 일부와 측면에 배치되고, 제1 전극(142)은 제1 도전형 반도체층(122)의 측면으로부터 외곽으로 연장되어 배치될 수 있다.
그리고 제2 메사 영역과 단차를 이루는 제1 도전형 반도체층(122) 상에 배치될 수 있다.
도 2는 제1 전극의 구조를 상세히 나타낸 도면이다.
제1 전극(142)은, 오믹층(142a)과 반사층(142b)과 결합층(142c)을 포함할 수 있다. 오믹층(142a)은 크롬(Cr)이나 은(Ag)을 포함할 수 있고, 반사층(142b)은 백금(Pt)과 금, 니켈(Ni)과 금, 알루미늄(Al)과 백금(Au)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조 중 어느 하나를 가질 수 또는 이들의 합금일 수 있으며, 결합층(142c)은 티타늄(Ti)을 포함할 수 있다.
오믹층(142a)은 제1 도전형 반도체층(122)과 반사층(142b)의 결합을 위한 박막으로 0.5 나노미터 내지 3 나노미터의 두께(t1)로 배치되되, 예를 들면 1 나노미터일 수 있다. 오믹층(142a)의 두께(t1)가 0.5 나노미터보다 작으면 제1 도전형 반도체층(122)과 반사층(142b)의 오믹 컨택(ohmic contact)이 잘 이루어지지 않을 수 있고, 오믹층(142a)의 두께(t1)가 3 나노미터보다 크면 광흡수가 발생하여 제1 전극(142)의 광반사도가 감소할 수 있다.
결합층(142c)은 반사층(142b)과 절연층(150)의 결합을 위하여 10 나노미터 내지 200 나노미터의 두께(t2)로 배치되되, 예를 들면 50 나노미터일 수 있다. 결합층(142c)의 두께(t2)가 10 나노미터 보다 작으면 절연층(150)과 반사층(142b)의 결합이 제대로 이루어지지 않을 수 있고, 결합층(142c)의 두께(t2)가 200 나노미터보다 크면 결합층(142c)의 스트레스(stress)가 증가하여 품질이 저하될 수 있다.
전체 제1 전극(142)의 두께(t3)는 1 마이크로 미터 내외일 수 있다.
도 3은 제2 전극의 구조를 상세히 나타낸 도면이다.
제2 전극(146)은 오믹층(146a)과 반사층(146b)을 포함할 수 있다. 오믹층(146a)은 크롬이나 은 또는 티타늄으로 이루어질 수 있고, 투광성 도전층(130)과 반사층(146b)의 결합을 위한 박막으로 0.5 나노미터 내지 3 나노미터의 두께(t4)로 배치되되, 예를 들면 1 나노미터일 수 있다. 오믹층(142a)의 두께(t4)가 0.5 나노미터보다 작으면 제1 도전형 반도체층(142)과 반사층(142b)의 오믹 컨택(ohmic contact)이 잘 이루어지지 않을 수 있고, 오믹층(142a)의 두께(t4)가 3 나노미터보다 크면 광흡수가 발생하여 제1 전극(142)의 광반사도가 감소할 수 있다.
반사층(146b)은 백금(Pt)과 금, 니켈(Ni)과 금, 알루미늄(Al)과 백금(Au)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조 중 어느 하나 또는 이들의 합금일 수 있다.
제2 전극(146)의 전체 두께(t5)는 제1 전극(142)의 전체 두께(t3)와 동일할 수 있다.
제2 전극(146)은 투광성 도전층(130)의 오픈 영역 상에 배치되되, 도 1에 도시된 바와 같이 일부 영역에서는 절연층(150)과 중첩될 수 있다. 제2 전극(146)의 형성 공정에서, 투광성 도전층(130)의 오픈 영역보다 더 넓게 제2 전극(146)을 형성하는 것이 빛샘을 방지할 수 있기 때문이다.
그리고, 도 1의 발광 소자에서 상부면 방향에는 절연층(150)이 배치되되, 투광성 도전층(130)의 오픈 영역에는 메탈(metal)로 이루어진 제2 전극(146)이 배치된다. 절연층(150)과 제2 전극(146)이 모두 반사막으로 작용하여 도 1에서 하부 방향으로 광을 반사할 수 있다.
도 4는 절연층의 구조를 상세히 나타낸 도면이다.
절연층(150)은 도 1의 발광소자(100)에서 제1 메사 식각 영역과 제2 메사 식각 영역의 상부를 모두 덮으며 배치되되, 투광성 도전층(130)이 일부 노출되도록 오픈 영역이 형성된다. 이러한 구조는, 후술하는 표 1에서 A영역과 B영역과 C영역 및 D 영역에 모두 절연층(150)이 배치될 수 있다.
절연층(150)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)의 전기적인 접촉을 방지하기 위하여 절연성 재료로 이루어지되, 활성층(124)에서 방출된 빛의 반사를 위하여 반사율이 높은 재료, 예를 들면 DBR 구조를 이룰 수 있다.
즉, 굴절률이 다른 2가지 재료를 서로 반복하여 수회에서 수십회 배치하여 DBR 구조를 이룰 수 있는데, 도 4에서 제1 층(150a)과 제2 층(150b)이 반복하여 배치되고 있다.
제1 층(150a)과 제2 층(150b)은 예를 들면 TiO2와 SiO2 또는 Ta2O5와 SiO2일 수 있다.
제1 층(150a)과 제2 층(150b)은 예를 들면 TiO2와 SiO2로 이루어지는 경우, 제1 층(150a)과 제2 층(150b)이 3개씩 교대로 배치될 수 있으며, 이때 제1 층(150a)의 두께는 0.70 나노미터 내지 0.90 나노미터일 수 있고 보다 상세하게는 각각 0.75 나노미터와 0.82 나노미터와 0.75 나노미터일 수 있고, 제2 층(150b)의 두께는 0.35 나노미터 내지 0.55 나노미터일 수 있고 보다 상세하게는 각각 0.50 나노미터와 0.43 나노미터와 0.50 나노미터일 수 있다.
절연층(150)은 제1 전극(142)과 발광 구조물(120)의 노출된 표면에 배치되되, 투광성 도전층(130)의 일부만이 노출되도록 오픈될 수 있다. 따라서, 도 1의 제1 메사 식각 영역에서, 투광성 도전층(130)이 오픈된 영역의 외곽에서 제2 도전형 반도체층(126)과 절연층(150)과 제2 전극(146)이 적어도 일부 중첩되고 있다.
상술한 구조의 발광소자(100)는 활성층(124)에서 방출된 광이 도 1에서 상부와 측면으로 향할 때, 제1 전극(142)과 제2 전극(146) 및 절연층(150)에서 반사되어 도 1에서 하부 방향으로 진행할 수 있다.
도 5a 내지 도 5j는 발광소자의 제조 공정을 나타낸 도면이다. 발광소자는 웨이퍼 레벨의 기판에서 복수 개가 하나의 공정으로 제조되나, 이해의 편의를 위하여 일부 도면에서는 하나의 발광 소자만을 도시하고 있다.
도 5a에 도시된 바와 같이 기판(110) 위에 발광 구조물(120)과 투광성 도전층(130)을 성장시킨다.
기판(110)은 전도성 기판 또는 절연성 기판을 포함하는데, 예를 들면 사파이어(Al2O3)나 SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
사파이어로 이루어진 기판(110) 위에 발광 구조물(120)을 성장시킬 때, 질화 갈륨계 재료로 이루어지는 발광 구조물(120)과 기판(110) 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, AlN 등으로 버퍼층(미도시)을 형성할 수도 있다.
제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
ITO로 이루어진 투광성 도전층(130)은 예를 들면, 40 나노미터의 두께로 성장될 수 있다. 기판(110)의 두께는 발광 구조물(120)과 투광성 도전층(130)보다 수 배 내지 수백 배일 수 있으나, 설명의 편의를 위하여 기판(110)의 두께를 작게 도시하고 있으며 이하에서도 동일하다.
그리고, 도 5b에 도시된 바와 같이 발광 구조물(120)의 일부를 1차로 식각하여 제1 도전형 반도체층(122)의 상부 표면이 일부 노출되도록 한다. 이때, 1차로 식각되는 발광 구조물(120)의 두께(t6)는 약 1 마이크로 미터 정도이고, 제1 메사 영역을 제외한 영역에서 활성층(124)과 제2 도전형 반도체층(126)이 제거될 수 있다.
그리고, 1차로 식각되어 노출된 제1 도전형 반도체층(122)의 일부를 도 5c에 도시된 바와 같이 2차로 식각하는데, 이때 식각되는 제1 도전형 반도체층(122)의 두께(t7)는 2 마이크로 미터 정도일 수 있다. 그리고, 제2 메사 영역의 상부면에서는 제1 도전형 반도체층(122)이 노출될 수 있다.
그리고, 도 5d에 도시된 바와 같이 제2 메사 영역을 이루는 제1 도전형 반도체층(122)의 상부면 중 일부와 측면, 그리고 제2 메사 영역과 단차를 이루는 제1 도전형 반도체층(122) 상에 제1 전극(142)을 형성할 수 있다.
제1 전극(142)의 조성은 상술한 바와 같으며, 제1 전극(142)은 제1 메사 영역의 발광 구조물(120)의 측면과 일정 거리 이격되고, 이격된 영역에는 후술하는 절연층(150)이 배치될 수 있다. 예를 들면, 제1 전극(142)은 오믹층으로 Ti가 50 나노미터, 반사층으로 Ni/Au가 각각 50 나노미터와 900 나노미터, 그리고 결합층으로 Ti가 50 나노미터의 두께로 성장될 수 있다.
그리고, 도 5e에 도시된 바와 같이 제1 전극(142)과 투광성 도전층(130) 및 노출된 발광 구조물(120)의 표면 상에 절연층(150)을 증착 등의 방법으로 성장시킬 수 있는데, 절연층(150)은 상술한 DBR 구조일 수 있으며 예를 들면 300 나노미터의 두께를 가질 수 있다.
상술한 바와 같이 제2 메사 영역에서 제1 전극(142)이 제1 도전형 반도체층(122)의 상부 표면의 일부 영역에만 배치되므로, 절연층(150)은 제2 메사 영역 상에서 단차 영역(s)을 가지고 형성될 수 있다.
그리고, 절연층(150)은 제1 메사 영역 상에서 투광성 도전층(130)의 가장 자리 영역에 배치되되 중앙 영역을 노출시키며 배치될 수 있다.
그리고, 도 5f에 도시된 바와 같이 상술한 투광성 도전층(130)의 노출된 중앙 영역에 제2 전극(146)을 성장시킬 수 있다. 제2 전극(146)은 예를 들면, 오믹층으로 Ti가 50 나노미터, 반사층으로 Ni/Au가 각각 50 나노미터와 900 나노미터의 두께로 각각 배치될 수 있다.
그리고, 도 5g에 도시된 바와 같이 발광 소자 어레이에 회로 기판(200)을 합착하여 제2 전극(146)과 회로 기판(200)를 연결한다. 이때, 제2 전극(146)과 회로 기판의 전기적인 결합에는 후술하는 ACF(Anisotropic Conductive Film)이 사용될 수 있다. 도 5g에서 절연층(150)의 하부에는 도시되지 않았으나, 제1 전극이 배치될 수 있다.
도 5h에 도시된 바와 같이 ACF(210)는 기재(211) 내에 도전성 볼(conductive ball, 212)이 포함되는데, 열과 압력을 가하면 기재(211)가 압축되어 발광소자(100)와 회로 기판(200)을 결합하고, 이때 도전성 볼(212)이 발광소자(200)의 제2 전극(146)과 회로 기판(200)을 전기적으로 연결할 수 있다.
그리고, 도 5i에 도시된 바와 같이 기판(110)과 제1 도전형 반도체층(122)의 일부를 제거한다. 이때, 기판의 제거는 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 기판(110) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(110)의 분리가 일어난다.
그리고, 도 5j에 도시된 바와 같이 제1 도전형 반도체층(122)의 일부를 식각 등의 방법으로 제거하는데, 제1 전극(142)이 노출될 때까지 제거할 수 있으며 예를 들면 2 마이크로 미터 내지 3 마이크로 미터 정도의 두께(t8)의 제1 도전형 반도체층(122)이 제거될 수 있다.
그리고, 각각의 발광소자의 제1 전극(142)을 회로 기판(200)과 연결하면, 복수 개의 발광소자(100)가 회로 기판 연결된 발광소자 어레이가 완성된다. 발광소자 어레이에서, 회로 기판(200)에는 복수 개의 발광소자(100)들의 제1 전극(142)과 제2 전극(146)이 각각 연결될 수 있다.
도 5j에서 발광소자(100)의 제2 전극(146)은 ACF(210)를 통하여 상부의 회로 기판(200)과 연결될 수 있고, 제1 전극(142)은 하부 방향에서 노출되고 있는데 인접한 발광소자(200)들의 제1 전극(142)들을 하부 방향에서 별도의 하나의 배선으로 연결하여 회로 기판(200)과 연결할 수 있다.
이러한 발광소자 어레이는 높이가 회로 기판을 제외하고 수 마이크로 규모이고, 하나의 발광소자의 가로와 세로의 길이가 각각 100 마이크로 미터 이내일 수 있으며, 각종 표시 장치에서 픽셀(pixel)들을 이룰 수 있는데 예를 들면 가로 방향과 세로 방향으로 각가가 400개와 1080개의 발광소자들이 픽셀들을 이룰 수 있다.
또한, 회로 기판으로 유연성이 있는 FPCB(Flexible printed circuit board)이 사용될 경우, 전체 발광소자 어레이는 지지하는 FPCB의 유연성으로 인하여 휨이 가능한 발광소자 어레이를 구현할 수 있다.
도 6은 도 1의 발광소자의 상면도이다.
본 도면은 도 1의 발광소자의 각 구성들의 스케일(scale)을 도시하고 있다.
절연층(150)의 세로 방향의 길이(W21)와 가로 방향의 길이(W22)는 각각 10 마이크로 미터 내지 40 마이크로 미터와 10 마이크로 미터 내지 90 마이크로 미터일 수 있고 상세하게는 26 마이크로 미터와 73 마이크로 미터일 수 있다. 절연층(150)의 외곽에는 각각 세로 방향의 마진(a)과 가로 방향의 마진(b)이 도시되는데, a와 b는 예를 들면 각각 4.5 마이크로 미터와 2.0 마이크로 미터일 수 있다. 상술한 마진(a,b)들을 포함하는 전체 영역의 세로 방향의 길이(W11)는 10 마이크로 미터 내지 50 마이크로 미터일 수 있고 상세하게는 30 마이크로 미터일 수 있고, 가로 방향의 길이(W12)는 10 마이크로 미터 내지 100 마이크로 미터일 수 있고 상세하게는 82 마이크로 미터일 수 있다.
각각의 발광소자 단위로 다이싱된 후, 세로 방향의 길이와 가로 방향의 길이는 각각 10 마이크로 미터 내지 30 마이크로 미터와 10 마이크로 미터 내지 70 마이크로 미터일 수 있고 상세하게는 20 마이크로 미터와 50 마이크로 미터일 수 있으며, 도 6에 도시된 구조에서 절연층(150)을 포함한 가장 자리 영역의 일부가 제거될 수 있다.
제1 메사 영역의 세로 방향의 길이(W31)는 10 마이크로 미터 내지 20 마이크로 미터일 수 있고 상세하게는 14 마이크로 미터일 수 있고 가로 방향의 길이(W32)는 10 마이크로 미터 내지 50 마이크로 미터일 수 있고 상세하게는 30 마이크로 미터일 수 있으며, 제1 메사 영역의 형상 내지 크기는 제2 전극의 형상 내지 크기와 동일할 수 있다.
제2 메사 영역의 세로 방향의 길이(W41)와 가로 방향의 길이(W42)는 제1 메사 영역보다 클 수 있으며 각각 10 마이크로 미터 내지 30 마이크로 미터와 10 마이크로 미터 내지 70 마이크로 미터일 수 있고 상세하게는 20 마이크로 미터와 50 마이크로 미터일 수 있다.
제1 메사 영역 상에서 세로 방향의 길이(W61)와 가로 방향의 길이(W62)로 정의된 영역은, 제1 메사 영역 상에서 절연층(150)이 배치되지 않아서 투광성 도전층(130)이 제2 전극(146)과 접촉하는 영역일 수 있으며, 상술한 영역의 세로 방향의 길이(W61)는 2 마이크로 미터 내지 10 마이크로 미터일 수 있고 상세하게는 6 마이크로 미터일 수 있고 가로 방향의 길이(W62)는 10 마이크로 미터 내지 30 마이크로 미터일 수 있고 상세하게는 22 마이크로 미터일 수 있다.
제1 전극(142)의 세로 방향의 길이(W51)는 5 마이크로 미터 내지 20 마이크로 미터일 수 있고 상세하게는 10 마이크로 미터일 수 있고 세로 방향의 길이(W52)는 10 마이크로 미터 내지 40 마이크로 미터일 수 있고 상세하게는 27 마이크로 미터일 수 있다. 그리고, 제1 전극(142)이 제1 메사 영역과 이격된 거리(d)는 2 마이크로 미터 내지 10 마이크로 미터일 수 있고 상세하게는 7 마이크로 미터 내외일 수 있다.
도 6에서 제1 전극(142)은 실제로는 제2 메사 영역에 배치된 절연층(150)의 하부에 배치되어 상면도에서는 보이지 않을 수 있다. 상술한 다이싱 공정 후에 제2 메사 영역의 가장 자리는 모두 제거될 수 있으며, 이때 절연층(150)의 하부 방향으로 제1 전극(142)이 노출될 수 있다.
도 7a와 도 7b는 도 1의 발광소자의 사시도와 측단면도이다.
도 7a와 도 7b는 상술한 절연층의 조성에 따른 발광소자의 광추출 효율을 나타내기 위한 도면이다.
A는 제1 메사 영역의 가장 자리를 나타내며, 발광 구조물 상에 절연층과 제2 전극이 차례로 배치된다. B는 제1 메사 영역의 측면으로 발광 구조물 상에 절연층이 배치되고, C는 제2 메사 영역의 상부면으로 발광 구조물 상에 절연층이 배치되고, D는 제2 메사 영역의 측면으로 발광 구조물 상에 절연층이 배치되고, E는 발광소자의 상부 영역이며 도 5h 등에 도시된 바와 같이 ACF가 배치되며, F는 발광 구조물의 하부 방향으로 에어(air)가 배치될 수 있다.
표 1은 도 7a와 도 7b에서 A 내지 F의 조성을 달리하였을 때, 광추출 효율(LEE, light emitting efficiency)을 나타낸다.
A B C D E F LEE
실시예 DBR/Cr/Al DBR DBR DBR ACF Air 37.27
비교예 1 DBR/Cr/Al DBR/Cr/Al DBR DBR ACF Air 35.24
비교예 2 SiO2/Cr/Al SiO2 SiO2 SiO2 ACF Air 27.60
비교예 3 SiO2/Cr/Al SiO2/Cr/Al SiO2 SiO2 ACF Air 28.44
비교예 4 DBR/Cr/Al DBR DBR DBR Air Air 37.89
비교예 5 DBR/Cr/Al DBR/Cr/Al DBR DBR Air Air 35.59
비교예 6 SiO2/Cr/Al SiO2 SiO2 SiO2 Air Air 30.47
비교예 7 SiO2/Cr/Al SiO2/Cr/Al SiO2 SiO2 Air Air 31.21
표 1에서 실시예에 따라서 A 내지 F 영역이 조성된 발광소자의 광추출 효율(LEE)이 우수함을 알 수 있으며, 비교예 4의 경우 ACF로 회로 기판과 본딩을 하기 이전의 발광소자의 광추출 효율을 나타낸다.
발광소자 어레이는 상술한 바와 같이 각종 표시 장치에서 픽셀(pixel)들을 이룰 수 있고, 조명 장치의 광원으로도 사용될 수도 있다. 특히, FPCB가 회로기판으로 사용될 때 FPCB의 유연성으로 인하여 휨이 가능한 발광소자 어레이를 구현하여 스마트 워치 등 웨어러블(wearable) 기기의 광원으로 사용될 수 있다.
도 8은 발광소자 어레이를 포함하는 스마트 워치의 일실시예를 나타낸 도면이다.
스마트 워치(300)는 외부 디지털 디바이스와 페어링을 수행할 수 있으며, 외부 디지털 디바이스는 스마트 워치(300)와 통신 접속이 가능한 디지털 디바이스일 수 있으며, 예를 들면 도시된 스마트폰(400), 노트북(410), IPTV(Internet Protocol Television)(420) 등을 포함할 수 있다.
스마트 워치(300)의 광원으로 상술한 발광 소자 어레이(310)가 사용될 수 있으며, FPCB의 유연성으로 인하여 손목에 웨어러블할 수 있으며, 발광소자의 미세한 사이즈(size)로 인하여 미세 화소를 구현할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광소자 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 투광성 도전층
142: 제1 전극 142a, 146a: 오믹층
146: 제2 전극 1462, 146b: 반사층
146c: 결합층 150: 절연층
200: 회로기판 210: ACF
211: 기재 212: 도전성 볼
300: 스마트 워치 310: 발광소자 어레이

Claims (18)

  1. 회로 기판;
    상기 회로 기판과 이격되어 배치되고, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층, 및 상기 활성층 상의 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층의 일부 영역에 배치되는 제1 전극;
    상기 제1 전극과 상기 제1 도전형 반도체층과 상기 활성층 및 상기 제2 도전형 반도체층의 일부 영역 상에 배치되고, DBR 구조의 절연층; 및
    상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하고,
    상기 발광 구조물의 일부는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 제1 메사 영역을 형성하고, 상기 제1 메사 영역과 인접하여 상기 제1 도전형 반도체층의 일부가 제2 메사 영역을 형성하며, 상기 제1 전극은 제1 도전형 반도체층의 제2 메사 영역 상에 배치되고,
    상기 제1 전극은 제1 부분과 제2 부분 및 제3 부분을 포함하고,
    상기 제1 부분의 하면은 상기 제2 메사 영역 내의 상기 제1 도전형 반도체층의 상면과 직접 접촉하고, 상기 제1 부분의 상면은 상기 절연층과 접촉하고,
    상기 제2 부분의 내측면은 상기 제2 메사 영역 내의 상기 제1 도전형 반도체층의 측면과 직접 접촉하고, 상기 제2 부분의 외측면은 상기 절연층과 접촉하고,
    상기 제3 부분은 상기 제2 부분의 하부로부터 상기 제2 메사 영역의 외측으로 연장되어 배치되고,
    상기 제3 부분의 하면은 상기 제1 도전형 반도체층의 하면과 동일선 상에 배치되고 노출되며, 상기 제3 부분의 상면은 상기 절연층과 접촉하고,
    ACF는 기재와 상기 기재 내의 도전성 볼을 포함하고, 상기 도전성 볼이 상기 회로 기판 및 상기 제2 전극에 각각 접촉하고,
    상기 제2 전극의 상면은 상기 ACF와 접촉하고, 상기 제2 전극의 하면의 일부는 상기 발광 구조물과 접촉하는 발광소자 어레이.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1 항에 있어서,
    상기 제1 메사 영역 상에서 상기 제2 도전형 반도체층이 노출되는 오픈 영역이 배치되고, 상기 오픈 영역 상에 상기 제2 전극의 적어도 일부가 배치되는 발광소자 어레이.
  6. 제5 항에 있어서,
    상기 제1 메사 영역 상에서, 상기 오픈 영역의 외곽에서 상기 제2 도전형 반도체층과 상기 절연층 및 상기 제2 전극이 적어도 일부 중첩되는 발광소자 어레이.
  7. 삭제
  8. 제1 항에 있어서,
    상기 제1 전극은, 오믹층과 반사층 위에 결합층을 포함하는 발광소자 어레이.
  9. 삭제
  10. 제1 항에 있어서,
    상기 제2 전극은, 오믹층과 반사층을 포함하는 발광소자 어레이.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020140187884A 2014-12-24 2014-12-24 발광소자 및 이를 포함하는 발광소자 어레이 KR102322841B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140187884A KR102322841B1 (ko) 2014-12-24 2014-12-24 발광소자 및 이를 포함하는 발광소자 어레이
PCT/KR2015/014236 WO2016105146A1 (ko) 2014-12-24 2015-12-24 발광소자 및 이를 포함하는 발광소자 어레이
JP2017529607A JP6934812B2 (ja) 2014-12-24 2015-12-24 発光素子及びそれを含む発光素子アレイ
US15/532,349 US10186640B2 (en) 2014-12-24 2015-12-24 Light emitting diode and light emitting diode array comprising same
CN201580071060.5A CN107112394B (zh) 2014-12-24 2015-12-24 发光二极管和包括发光二极管的发光二极管阵列
EP15873673.6A EP3240050B1 (en) 2014-12-24 2015-12-24 Light emitting diode and light emitting diode array comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140187884A KR102322841B1 (ko) 2014-12-24 2014-12-24 발광소자 및 이를 포함하는 발광소자 어레이

Publications (2)

Publication Number Publication Date
KR20160077686A KR20160077686A (ko) 2016-07-04
KR102322841B1 true KR102322841B1 (ko) 2021-11-08

Family

ID=56151069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187884A KR102322841B1 (ko) 2014-12-24 2014-12-24 발광소자 및 이를 포함하는 발광소자 어레이

Country Status (6)

Country Link
US (1) US10186640B2 (ko)
EP (1) EP3240050B1 (ko)
JP (1) JP6934812B2 (ko)
KR (1) KR102322841B1 (ko)
CN (1) CN107112394B (ko)
WO (1) WO2016105146A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005341A1 (ko) * 2022-06-29 2024-01-04 삼성전자주식회사 발광 다이오드와 기판 간 접속 구조 및 이를 포함하는 디스플레이 모듈

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018137139A1 (en) * 2017-01-24 2018-08-02 Goertek. Inc Micro-led device, display apparatus and method for manufacturing a micro-led device
JP7233859B2 (ja) * 2017-06-20 2023-03-07 旭化成エレクトロニクス株式会社 赤外線発光ダイオード
TWI630729B (zh) * 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
US10515998B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-semiconductor-insulator-metal (MISIM) device, method of operation, and memory device including the same
US20190164945A1 (en) * 2017-11-27 2019-05-30 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
CN108511569B (zh) * 2018-03-28 2019-12-06 厦门乾照光电股份有限公司 一种led芯片及制作方法
CN109103315B (zh) * 2018-07-28 2020-09-11 厦门三安光电有限公司 发光组件、微发光二极管及其显示装置
JP7425618B2 (ja) 2020-02-10 2024-01-31 アオイ電子株式会社 発光装置の製造方法、および発光装置
CN113066915B (zh) * 2021-04-27 2022-10-11 厦门三安光电有限公司 一种led芯片及一种半导体发光器件
CN113659050B (zh) * 2021-08-17 2023-07-04 天津三安光电有限公司 一种发光二极管及其制备方法
CN114651337A (zh) * 2021-12-10 2022-06-21 天津三安光电有限公司 发光二极管及发光装置
KR102545077B1 (ko) * 2022-09-19 2023-06-21 웨이브로드 주식회사 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR102566048B1 (ko) * 2022-09-19 2023-08-14 웨이브로드 주식회사 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
WO2024063479A1 (ko) * 2022-09-19 2024-03-28 웨이브로드 주식회사 전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032701A1 (en) * 2008-08-05 2010-02-11 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device and method of manufacturing the same
KR100991939B1 (ko) * 2008-05-26 2010-11-04 한국광기술원 발광다이오드 및 그의 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129384B2 (ja) * 1995-02-08 2001-01-29 日亜化学工業株式会社 窒化物半導体レーザ素子
JP4644947B2 (ja) * 2001-02-05 2011-03-09 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US6967981B2 (en) * 2002-05-30 2005-11-22 Xerox Corporation Nitride based semiconductor structures with highly reflective mirrors
JP3993475B2 (ja) * 2002-06-20 2007-10-17 ローム株式会社 Ｌｅｄチップの実装構造、およびこれを備えた画像読み取り装置
WO2004013916A1 (ja) * 2002-08-01 2004-02-12 Nichia Corporation 半導体発光素子及びその製造方法並びにそれを用いた発光装置
JP2005175212A (ja) * 2003-12-11 2005-06-30 Lite-On Technology Corp 発光ダイオード結晶粒子固定方法
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
CN101226981B (zh) * 2008-01-29 2011-05-04 中山大学 一种半导体发光器件及其制造方法
JP5286045B2 (ja) * 2008-11-19 2013-09-11 スタンレー電気株式会社 半導体発光素子の製造方法
US8384114B2 (en) 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
JP5101645B2 (ja) * 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
KR20110139445A (ko) * 2010-06-23 2011-12-29 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101169036B1 (ko) * 2010-10-21 2012-07-26 갤럭시아포토닉스 주식회사 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101707532B1 (ko) * 2010-10-29 2017-02-16 엘지이노텍 주식회사 발광 소자
US9478719B2 (en) * 2010-11-08 2016-10-25 Bridgelux, Inc. LED-based light source utilizing asymmetric conductors
US8834114B2 (en) 2011-09-29 2014-09-16 General Electric Company Turbine drum rotor retrofit
KR101412011B1 (ko) * 2011-12-06 2014-06-27 엘이디라이텍(주) 발광소자 어레이 및 이를 포함하는 조명장치
TW201347141A (zh) * 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
US20140091330A1 (en) * 2012-10-02 2014-04-03 Helio Optoelectronics Corporation Led package structure with transparent electrodes
KR102087933B1 (ko) * 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자
JP6133076B2 (ja) * 2013-02-16 2017-05-24 星和電機株式会社 半導体発光素子及び発光装置
US9748446B2 (en) * 2013-10-11 2017-08-29 Semicon Light Co., Ltd. Semiconductor light emitting device
CN103956419B (zh) * 2014-04-28 2018-01-16 深圳大学 一种led芯片及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100991939B1 (ko) * 2008-05-26 2010-11-04 한국광기술원 발광다이오드 및 그의 제조방법
US20100032701A1 (en) * 2008-08-05 2010-02-11 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024005341A1 (ko) * 2022-06-29 2024-01-04 삼성전자주식회사 발광 다이오드와 기판 간 접속 구조 및 이를 포함하는 디스플레이 모듈

Also Published As

Publication number Publication date
CN107112394A (zh) 2017-08-29
KR20160077686A (ko) 2016-07-04
US20170338380A1 (en) 2017-11-23
WO2016105146A1 (ko) 2016-06-30
CN107112394B (zh) 2020-02-14
EP3240050A1 (en) 2017-11-01
EP3240050A4 (en) 2017-11-01
US10186640B2 (en) 2019-01-22
JP6934812B2 (ja) 2021-09-15
JP2018501650A (ja) 2018-01-18
EP3240050B1 (en) 2021-05-19

Similar Documents

Publication Publication Date Title
KR102322841B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
KR102322842B1 (ko) 발광 소자 어레이
US20130015465A1 (en) Nitride semiconductor light-emitting device
JP2016092411A (ja) 発光素子
CN110494992B (zh) 半导体器件以及包括该半导体器件的发光器件封装
KR102294318B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
KR102050052B1 (ko) 발광소자
KR102007401B1 (ko) 발광소자
KR102302320B1 (ko) 발광 소자
KR102462994B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102455223B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20140019521A (ko) 발광소자
KR102427280B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이 모듈
KR102419857B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR102358689B1 (ko) 발광소자
KR102335431B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102464031B1 (ko) 발광 소자
US10707375B2 (en) Light emitting device
KR101983775B1 (ko) 발광소자
KR102393057B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102182021B1 (ko) 발광소자
KR20160066319A (ko) 발광소자 패키지
KR101904324B1 (ko) 발광소자
KR20130058234A (ko) 발광소자 및 이를 포함하는 발광소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant