KR102464031B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102464031B1
KR102464031B1 KR1020160002071A KR20160002071A KR102464031B1 KR 102464031 B1 KR102464031 B1 KR 102464031B1 KR 1020160002071 A KR1020160002071 A KR 1020160002071A KR 20160002071 A KR20160002071 A KR 20160002071A KR 102464031 B1 KR102464031 B1 KR 102464031B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type semiconductor
emitting device
conductivity type
Prior art date
Application number
KR1020160002071A
Other languages
English (en)
Other versions
KR20170082830A (ko
Inventor
봉하종
권오민
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020160002071A priority Critical patent/KR102464031B1/ko
Publication of KR20170082830A publication Critical patent/KR20170082830A/ko
Application granted granted Critical
Publication of KR102464031B1 publication Critical patent/KR102464031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상의 제1 전극; 상기 제2 도전형 반도체층 상의 제2 전극; 및 상기 제1 도전형 반도체층과 상기 활성층의 사이에 배치되고 적어도 한 쌍의 우물층과 장벽층을 포함하고, 상기 장벽층은 적어도 한 쌍의 제1 층들과, 상기 제1 층들의 사이에 배치되고 상기 제1 층과 다른 조성을 가지는 제2 층을 포함하는 발광 소자를 제공한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시예는 발광 소자에 관한 것으로, 보다 상세하게는 발광 구조물의 품질 향상과 광출력 개선이 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
도 1은 종래의 발광 소자를 나타낸 도면이다.
종래의 발광 소자(100)는 기판(110) 상에, 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)이 배치되고, 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 상에 각각 제1 전극(162) 및 제2 전극(166)이 배치된다.
이종의 재료인 기판(110)과 발광 구조물(120)의 사이에는 격자 상수의 불일치 등으로 인한 발광 구조물(120)의 품질 저하 등의 문제가 발생할 수 있으며, n형 반도체층인 제1 도전형 반도체층(122)으로부터 활성층(124)의 방향으로 전류 확산 및 응력 완화를 위하여 초격자층(superlattice layer)를 배치하기도 한다.
그러나, 초격자층을 배치하여도 활성층(124)에 가해지는 응력이 여전히 존재하고, 제1 도전형 반도체층(122)에는 골(valley) 형상의 결함(defect)이 발생할 수 있으며, 이러한 발광 구조물의 품질 저하로 인하여 발광 소자(100)의 광출력이 저하될 수 있다.
특히, 발광 소자(100)의 광도를 향상시키려고 발광 구조물(120) 내에 v-pit(피트) 구조를 형성하였을 때, 발광 구조물(120)에 가해지는 응력(stress)이 커질 수 있다.
실시예는 발광 소자의 품질을 향상하고 전류 특성을 개선하여, 발광 소자로부터 방출되는 광의 특성을 개선하고자 한다.
실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상의 제1 전극; 상기 제2 도전형 반도체층 상의 제2 전극; 및 상기 제1 도전형 반도체층과 상기 활성층의 사이에 배치되고 적어도 한 쌍의 우물층과 장벽층을 포함하고, 상기 장벽층은 적어도 한 쌍의 제1 층들과, 상기 제1 층들의 사이에 배치되고 상기 제1 층과 다른 조성을 가지는 제2 층을 포함하는 발광 소자를 제공한다.
다른 실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상의 제1 전극; 상기 제2 도전형 반도체층 상의 제2 전극; 및 상기 제1 도전형 반도체층과 상기 활성층의 사이에 배치되고 적어도 한 쌍의 우물층과 장벽층을 포함하고, 상기 장벽층은 적어도 한 쌍의 제1 층들과, 상기 제1 층들의 사이에 배치되고 상기 제1 층과 다른 에너지 밴드 갭을 가지는 제2 층을 포함하는 발광 소자를 제공한다.
제1 층은 GaN을 포함하고, 상기 제2 층은 AlGaN을 포함할 수 있다.
우물층은, InGaN을 포함할 수 있다.
제2 층의 두께는 상기 우물층의 두께의 1배 내지 1.5 배일 수 있다.
장벽층의 두께는 상기 우물층의 두께의 3배 내지 3.5배일 수 있다.
우물층의 In(인듐) 조성비는 13% 내지 17%일 수 있다.
제2 층의 Al(알루미늄) 조성비는 1% 내지 10%일 수 있다.
실시예들에 따른 발광 소자는 InGaN/GaN/AlGaN/GaN 구조의 초격자층이 구비되어, 발광 구조물에 작용하는 응력이 감소하고, 발광 구조물의 막 특성이 향상되어 전자와 정공의 주입이 원활하여 광출력이 향상될 수 있다.
특히, 발광 구조물 내에 v-pit(피트) 구조가 형성되었을 때, v-pit 형상의 골에 작용하는 결함 및 전류 누설을 방지하는 응력 완화층으로 작용할 수 있다.
도 1은 종래의 발광 소자를 나타낸 도면이고,
도 2는 발광 소자의 일 실시예의 단면도이고,
도 3은 도 2의 초격자층의 구조를 나타낸 도면이고,
도 4는 도 3의 초격자층의 에너지 밴드 갭을 나타낸 도면이고,
도 5는 온도에 따른 초격자층의 성장을 나타낸 도면이고,
도 6은 발광 소자를 포함하는 발광 소자 패키지를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 발광 소자의 일 실시예의 단면도이다.
실시예에 따른 발광 소자(200)는 기판(210)과, 버퍼층(215)과, 활성층(220)과, 초격자층(230)과, 전자 차단층(240)과, 투명 전극층(250)과, 제1 전극(262) 및 제2 전극(266)을 포함하여 이루어진다.
기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
기판(210)의 표면에는 패턴이 배치되어, 활성층(224)에서 방출되는 기판(210) 방향으로 진행하는 광을 반사 내지 산란하여 발광 소자(200) 전체의 광효율을 향상시킬 수 있다.
기판(210)과 발광 구조물은 이종의 재료이므로 격자 상수 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, 기판(210)과 발광 구조물의 사이에 버퍼층(215)을 형성할 수 있다.
제1 도전형 반도체층(222)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(222)은 도 2에서 하부의 영역에서 n형 도펀트의 도핑 농도가 상대적으로 높을 수 있는데, n형 도펀트의 도핑 농도가 높을수록 캐리어(carrier)인 전자가 많이 발생할 수 있으며, 제1 도전형 반도체층(222)으로부터 활성층(224) 방향으로 전자가 원활하게 이동할 필요가 있다.
활성층(224)은 제1 도전형 반도체층(222)과 제2 도전형 반도체층(226) 사이에 배치되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(224)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.
제1 도전형 반도체층(222)과 활성층(224)의 사이에는 초격자층(superlattice layer, 230)이 배치되고, 후술한다.
제2 도전형 반도체층(226)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(226)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(226)은 예를 들어, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(226)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(226)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(224)과 제2 도전형 반도체층(226)의 사이에는 전자차단층(240)이 배치될 수 있다. 전자는 정공보다 이동성(mobility)이 크므로, 전자차단층(240)은 제2도전형 반도체(226)에 인접한 부위에 과도한 양의 전자가 이동하여 모이는 것을 막아, 아닌 제2도전형 반도체층(226) 인접 영역에서만 전자와 정공이 결합하여 바광하는 것을 방지할 수 있다.
전자차단층(240)은 AlxInyGa1 -x- yN(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 예를 들면 AlGaN으로 이루어질 수 있고, 활성층(224)의 밴드갭 에너지보다 높은 밴드갭 에너지를 가질 수 있으며, 예를 들어, 약 100Å 내지 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
발광 구조물(220) 위에는 투광성 도전층(250)이 배치될 수 있는데, 제2 전극(266)과 제2 도전형 반도체층(226)의 컨택 특성이 좋지 않으므로, ITO(Indium Tin Oxide)나 GaN계열의 재료로 투광성 도전층(250)을 형성하면 제2 전극(266)과의 컨택 특성이 우수하여 제2 도전형 반도체층(226)에의 전류 주입 특성이 향상될 수 있다.
투광성 도전층(250)으로부터 제2 도전형 반도체층(226)과 전자 차단층(240)과 활성층(224)과 초격자층(230)을 관통하여 제1 도전형 반도체층(222)의 일부까지 메사 식각되어, 제1 도전형 반도체층(222)의 일부가 노출되고 노출된 제1 도전형 반도체층(222) 상에 제1 전극(262)이 배치되고, 투광성 도전층(250) 상에 제2 전극이 배치될 수 있다.
제1 전극(262)과 제2 전극(266)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Cu) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도 2에서는 수평형(lateral) 발광 소자를 도시하고 있으나, 수직형(vertical) 발광 소자 또는 플립 칩(clif chip) 발광 소자에도 후술하는 초격자층 구조가 적용될 수 있다.
도 3은 도 2의 초격자층의 구조를 나타낸 도면이고, 도 4는 도 3의 초격자층의 에너지 밴드 갭을 나타낸 도면이다.
초격자층(230)은 우물층(232)과 장벽층(234)이 수차례 반복되는 구조로 이루어지고, 예를 들면 우물층(232)과 장벽층(234)이 3회 내지 5회 반복될 수 있으나 반드시 이에 한정하지 않으며, 우물층(232)은 InGaN으로 이루어질 수 있다. 장벽층(234)은 제1 층(234a)과 제2 층(234b)을 포함할 수 있는데, 제2 층(234b)은 제1 층(234a)의 사이에 배치될 수도 있으며, 제1 층(234a)은 GaN으로 이루어지고 제2 층(234b)은 AlGaN으로 이루어질 수 있다. 장벽층(234) 내에서 Al(알루미늄)을 포함하는 제2 층(234b)이 구비되어, 활성층 방향으로 작용하는 응력을 줄일 수 있다. 또한, 제2 층(234b)은 활성층 방향을 향하는 전자의 이동성(mobility)을 줄여서, 전자가 활성층 내의 전 영역에 고루 분포하게 할 수 있다.
도 4의 에너지 밴드 갭에서, 우물층(InGaN)의 에너지 밴드 갭은 장벽층(GaN/AlGaN/GaN)의 에너지 밴드 갭보다 작을 수 있으며, 장벽층(GaN/AlGaN/GaN) 내에서 제1 층(GaN)의 에너지 밴드 갭이 제2 층(AlGaN)의 에너지 밴드 갭보다 작을 수 있다.
다시 도 3을 참조하면, 장벽층(234)의 두께(t4)는 우물층(232)의 두께(t1)의 두께의 3배 내지 3.5배일 수 있으며, 예를 들면 우물층(232)의 두께(t1)는 10 옴스트롱(Å) 내지 20 옴스트롱일 수 있고, 장벽층(234)의 두께(t4)는 29 옴스트롱 내지 71 옴스트롱일 수 있다.
우물층(232)의 두께(t1)가 10 옴스트롱보다 작으면 전자의 터널링(tunneling)이 발생할 수 있고, 20 옴스트롱보다 크면 전자가 우물에 갇혀서 이동성(mobility)이 저하될 수 있다.
그리고, 제2 층(234b)의 두께(t3)는 우물층(232)의 두께(t1)의 1배 내지 1.5 배일 수 있고, 예를 들면 10 옴스트롱 내지 30 옴스트롱일 수 있으며, 상세하게는 15 옴스트롱 내지 16 옴스트롱일 수 있다.
전체 장벽층(234)의 두께(t4)는 제1 층(232a)의 두께(t2)와 제2 층(234b)의 두께(t3)의 합일 수 있다.
우물층(232) 내에서 In(인듐) 조성비는 13% 내지 17%일 수 있는데, 예를 들면 우물층(232)이 InxGa1 - xN (0≤x≤1, 0≤x≤1)의 조성을 가질 때 x가 0.13 이상이고 0.17 이하일 수 있다. 발광 구조물(220) 내의 활성층(224) 뿐만 아니라 초격자층(230) 내의 우물층(232)에서도 약하게 광이 방출될 수 있는데, In의 조성비가 13%보다 작으면 단파장의 광이 방출되어 발광 소자(200)의 광 균형이 깨질 수 있고, 17%보다 크면 장파장의 광이 방출되어 활성층(224)에서 방출되는 광과 중첩될 수 있다.
제2 층(234b) 내에서 Al(알루미늄) 조성비는 1% 내지 10%일 수 있는데, 예를 들면 제2 층(234b)이 AlxGa1 - xN (0≤x≤1, 0≤x≤1)의 조성을 가질 때 x가 0.01 이상이고 0.10 이하일 수 있다. 초격자층(230)이 응력 완화층으로 작용하기 위하여 작병층(234) 내에 제2 층(234b)에 Al이 1% 이상 포함되어야 하고, 10% 이상 포함되면 전자에 대한 차단층(blocking layer)으로 작용할 수 있다.
만약 초격자층이 InGaN/GaN 구조로 이루어질 경우 InGaN/GaN의 격자 상수의 차이에 의하여 한쪽 방향으로 휠 수 있으나, InGaN/GaN/AlGaN/GaN 구조로 이루어져서 격자 상수의 차이에 의한 응력이 양쪽으로 작용하여 초격자층의 휨을 방지할 수 있다.
도 5는 온도에 따른 초격자층의 성장을 나타낸 도면이다.
In이 포함된 우물층의 성장 온도에 비하여 장벽층 특히 Al이 포함된 제2 층의 성장 온도가 더 높을 수 있으며, 도 5에서 AlGaN은 InGaN보다 +190℃ 정도의 고온에서 성장되며, 고온에서 장벽층의 결정성이 증가할 수 있으며 고온의 지속 시간에 따라 제2 층의 두께가 결정될 수 있다.
상술한 구조의 초격자층(230)은 특히 발광 구조물 내에 v-pit(피트) 구조가 형성되었을 때, v-pit 형상의 골에 작용하는 결함 및 전류 누설을 방지하는 응력 완화층으로 작용할 수 있다.
실시예에 의한 발광 소자는 InGaN/GaN/AlGaN/GaN 구조의 초격자층이 구비되어, 발광 구조물에 작용하는 응력이 감소하고, 발광 구조물의 막 특성이 향상되어 전자와 정공의 주입이 원활하여 광출력이 향상될 수 있다.
표 1은 도 1의 비교예에 의한 발광소자의 광출력과 실시예에 의한 발광소자의 전류를 나타낸다. 동일한 전원에 연결하였을 때, 실시예에 의한 발광소자에 흐르는 전류가 비교예에 비하여 증가되어 개선되고 있다.
비교예 실시예
전류(mA) 128.34 138.65
도6은 발광 소자를 포함하는 발광 소자 패키지를 나타낸 도면이다.
실시예에 따른 발광 소자 패키지(300)는 몸체부(310), 몸체부(310) 상에 형성된 캐비티 및 캐비티 내에 배치되는 발광 소자(200)를 포함할 수 있으며, 몸체부(310)에는 발광 소자(200)와의 전기적 연결을 위한 리드 프레임(322, 326)을 포함할 수 있다.
발광 소자(200)는 캐비티의 바닥면에 배치될 수 있고, 캐비티 내에는 발광 소자(200)를 둘러싸고 몰딩부(250)가 배치될 수 있으며, 몰딩부(350)에는 형광체(355)가 포함되어 발광 소자(200)로부터 방출되는 제1 파장 영역의 광에 의하여 여기되어 제2 파장 영역의 광을 방출할 수 있다. 몰딩부(350)에서 형광체와 같이 혼합되어 사용될 수 있는 수지는 실리콘계 수지, 에폭시계 수지, 아크릴계 수지 중 어느 하나 또는 그 혼합물의 형태일 수 있다.
몸체부(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상부가 개방되고 측면과 바닥면으로 이루어진 캐비티를 가질 수 있다.
캐비티는 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티의 측면(i)은 바닥면(b)에 대하여 수직이거나 경사지게 형성될 수 있으며, 그 크기 및 형태가 다양할 수 있다.
캐비티를 위에서 바라본 형상은 원형, 다각형, 타원형 등일 수 있으며, 모서리가 곡선인 형상일 수도 있으나, 이에 한정하지 않는다.
몸체부(310)에는 제1 리드 프레임(222) 및 제2 리드 프레임(326)이 포함되어 발광 소자(200)와 와이어(330)를 통하여 전기적으로 연결될 수 있다. 몸체부(310)가 금속 재질 등 도전성 물질로 이루어지는 경우, 도시되지는 않았으나 몸체부(310)의 표면에 절연층이 코팅되어 제1, 2 리드 프레임(322, 326) 간의 전기적 단락을 방지할 수 있다.
제1 리드 프레임(322) 및 제2 리드 프레임(326)은 서로 전기적으로 분리되며, 발광 소자(200)에 전류를 공급할 수 있다. 또한, 제1 리드 프레임(322) 및 제2 리드 프레임(326)은 발광 소자(200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(200)에서 발생된 열을 외부로 배출시킬 수도 있다.
도 6에 도시된 실시예에서는 발광 소자(200)가 제1 리드 프레임(322) 및 제2 리드 프레임(326)과는 와이어(330)를 통하여 연결될 수 있으나, 와이어 본딩 방식 외에 플립칩 본딩 또는 다이 본딩 방식에 의하여 연결될 수 있다.
발광 소자 패키지는 상술한 실시예들에 따른 발광 소자를 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
상술한 발광 소자 패키지는 조명 시스템의 광원으로 사용될 수 있으며, 예를 들면 영상표시장치와 조명장치에 사용될 수 있다.
상술한 발광 소자는 회로 기판 상에 하나의 라인(line) 형상으로 배치되어 조명 장치에 사용되거나 영상표시장치에서 에지 타입의 광원으로 사용될 수 있다.
그리고, 발광 소자는 회로 기판에 복수 개의 발광 소자가 복수 개의 열과 행으로 배치될 수도 있으며, 특히 영상표시장치에서 직하 타입의 광원으로 사용될 수 있다.
또한, 상술한 발광 소자 패키지는 모바일 단말기의 광원으로 사용되거나 차량용 조명 장치의 광원으로 사용될 수 있고, 차량용 조명 장치의 광원으로 사용될 때, 전조등이나 후미등 또는 방향 표시등의 광원으로 사용될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 발광소자 110, 210: 기판
215: 버퍼층 220: 발광 구조물
222: 제1 도전형 반도체층 224: 활성층
226: 제2 도전형 반도체층 230: 초격자층
232: 우물층 234: 장벽층
234a: 제1 층 234b: 제2 층
240: 전자 차단층 250: 투광성 도전층
300: 발광소자 패키지

Claims (8)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되고 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성된 활성층 및 상기 활성층 상에 배치된 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층 상의 제1 전극;
    상기 제2 도전형 반도체층 상의 제2 전극; 및
    상기 제1 도전형 반도체층과 상기 활성층의 사이에 배치되고, 적어도 한 쌍의 우물층과 장벽층이 반복되는 구조를 갖는 초격자층;을 포함하고,
    상기 장벽층은 적어도 한 쌍의 제1 층들과, 상기 제1 층들의 사이에 배치되고 상기 제1 층과 다른 조성을 가지는 제2 층을 포함하고,
    상기 제1 층은 GaN을 포함하고, 상기 제2 층은 AlGaN을 포함하고, 상기 우물층은 InGaN을 포함하고,
    상기 제2 층의 Al(알루미늄) 조성비는 1% 내지 10%인 발광 소자.
  2. 제1 항에 있어서,
    상기 제2 층의 두께는 상기 우물층의 두께의 1배 내지 1.5 배인 발광 소자.
  3. 제1 항에 있어서,
    상기 장벽층의 두께는 상기 우물층의 두께의 3배 내지 3.5배인 발광 소자.
  4. 제1 항에 있어서,
    상기 우물층의 In(인듐) 조성비는 13% 내지 17%인 발광 소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020160002071A 2016-01-07 2016-01-07 발광 소자 KR102464031B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160002071A KR102464031B1 (ko) 2016-01-07 2016-01-07 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160002071A KR102464031B1 (ko) 2016-01-07 2016-01-07 발광 소자

Publications (2)

Publication Number Publication Date
KR20170082830A KR20170082830A (ko) 2017-07-17
KR102464031B1 true KR102464031B1 (ko) 2022-11-07

Family

ID=59443198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002071A KR102464031B1 (ko) 2016-01-07 2016-01-07 발광 소자

Country Status (1)

Country Link
KR (1) KR102464031B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311658A (ja) * 2007-06-12 2008-12-25 Seoul Opto Devices Co Ltd 多重量子ウェル構造の活性領域を有する発光ダイオード
JP2012222362A (ja) 2011-04-13 2012-11-12 Samsung Led Co Ltd 窒化物半導体発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129666A (ko) * 2011-05-20 2012-11-28 엘지이노텍 주식회사 발광소자
KR20130028291A (ko) * 2011-09-09 2013-03-19 엘지이노텍 주식회사 발광소자 및 발광 소자 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311658A (ja) * 2007-06-12 2008-12-25 Seoul Opto Devices Co Ltd 多重量子ウェル構造の活性領域を有する発光ダイオード
JP2012222362A (ja) 2011-04-13 2012-11-12 Samsung Led Co Ltd 窒化物半導体発光素子

Also Published As

Publication number Publication date
KR20170082830A (ko) 2017-07-17

Similar Documents

Publication Publication Date Title
KR102322841B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
KR102189129B1 (ko) 발광 소자 모듈
JP2016092411A (ja) 発光素子
US10971649B2 (en) Semiconductor device and light emitting device package comprising same
KR20120019598A (ko) 발광 소자
KR102486331B1 (ko) 발광소자
KR102464031B1 (ko) 발광 소자
KR20130006846A (ko) 발광소자
KR102007401B1 (ko) 발광소자
KR102302320B1 (ko) 발광 소자
KR102606859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102449557B1 (ko) 발광소자
KR102542228B1 (ko) 질화물계 반도체층 및 그 성장 방법
KR102455223B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102034709B1 (ko) 발광 소자
KR20120011198A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자의 제조방법
KR102356226B1 (ko) 반도체소자 및 반도체소자 패키지
KR102419857B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102393057B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102358689B1 (ko) 발광소자
KR102473764B1 (ko) 질화물계 반도체층 및 그 성장 방법
US10707375B2 (en) Light emitting device
KR20180018095A (ko) 자외선 발광소자 및 조명시스템
KR102455225B1 (ko) 발광소자
KR102335431B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant