KR102449557B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR102449557B1
KR102449557B1 KR1020160010484A KR20160010484A KR102449557B1 KR 102449557 B1 KR102449557 B1 KR 102449557B1 KR 1020160010484 A KR1020160010484 A KR 1020160010484A KR 20160010484 A KR20160010484 A KR 20160010484A KR 102449557 B1 KR102449557 B1 KR 102449557B1
Authority
KR
South Korea
Prior art keywords
electron blocking
blocking layer
layer
disposed
light emitting
Prior art date
Application number
KR1020160010484A
Other languages
English (en)
Other versions
KR20170090077A (ko
Inventor
문용태
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020160010484A priority Critical patent/KR102449557B1/ko
Publication of KR20170090077A publication Critical patent/KR20170090077A/ko
Application granted granted Critical
Publication of KR102449557B1 publication Critical patent/KR102449557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광소자의 일 실시예는, 기판; 상기 기판 상에 배치되는 제1도전형 반도체층; 상기 제1도전형 반도체층 상에 배치되고, 복수의 양자우물층과 복수의 양자장벽층이 교대로 적층되어 구비되는 활성층; 상기 활성층 상에 배치되고, Al이 도핑되는 제1전자차단층; 상기 제1전자차단층 상에 배치되고, Al이 도핑되는 제2전자차단층; 및 상기 제2전자차단층 상에 배치되는 제2도전형 반도체층을 포함할 수 있다.

Description

발광소자{Light emitting device}
실시예는, 동작전압이 낮고, 광출력이 높은 구조를 가진 발광소자에 관한 것이다.
이 부분에 기술된 내용은 단순히 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 에너지 밴드갭을 가지는 등의 많은 장점으로 인해 광 전자공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광소자는 원활한 작동과 에너지 효율을 증가시키기 위해 지속적인 연구가 진행되고 있는데, 예를 들어 동작전압이 낮고, 광출력이 높은 발광소자의 개발이 요구된다.
따라서, 실시예는, 동작전압이 낮고, 광출력이 높은 구조를 가진 발광소자에 관한 것이다.
실시예가 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 실시예가 속하는 기술분야에서 통상의 지식을 가진자에게 명확하게 이해될 수 있을 것이다.
발광소자의 일 실시예는, 기판; 상기 기판 상에 배치되는 제1도전형 반도체층; 상기 제1도전형 반도체층 상에 배치되고, 복수의 양자우물층과 복수의 양자장벽층이 교대로 적층되어 구비되는 활성층; 상기 활성층 상에 배치되고, Al이 도핑되는 제1전자차단층; 상기 제1전자차단층 상에 배치되고, Al이 도핑되는 제2전자차단층; 및 상기 제2전자차단층 상에 배치되는 제2도전형 반도체층을 포함할 수 있다.
상기 제1전자차단층은 상기 제2전자차단층보다 에너지 밴드갭이 큰 것일 수 있다.
상기 제2도전형 반도체층은, Mg를 포함하는 것일 수 있다.
상기 제1전자차단층은, AlxGa1 - xN(0.05≤x≤0.15)을 포함하는 것일 수 있다.
상기 제1전자차단층은, 두께가 10nm 내지 30nm인 것일 수 있다.
상기 제2전자차단층은, AlxGa1-xN(0.02≤x≤0.06)을 포함하는 것일 수 있다.
상기 제2전자차단층은, 두께가 2nm 내지 6nm인 것일 수 있다.
발광소자의 일 실시예는, 상기 제2전자차단층과 상기 제2도전형 반도체층 사이에 배치되고 Al이 도핑되는 제3전자차단층을 더 포함하는 것일 수 있다.
상기 제3전자차단층은 복수의 배리어층(barrier layer)으로 구비되고, 중앙부의 상기 배리어층으로부터 상측방향 및 하측방향으로 갈수록 에너지 밴드갭이 작아지는 것일 수 있다.
상기 제3전자차단층은, 상기 제1전자차단층 및 상기 제2전자차단층보다 에너지 밴드갭이 큰 것일 수 있다.
상기 제2전자차단층 및/또는 상기 제3전자차단층은 Mg를 포함하는 것일 수 있다.
상기 제3전자차단층은, AlxGa1 - xN(0.10≤x≤0.35)을 포함하는 것일 수 있다.
발광소자의 일 실시예는, 상기 활성층과 상기 제1전자차단층 사이에 배치되고, 상기 제1전자차단층보다 에너지 밴드갭이 작은 스페이서층(spacer layer)을 더 포함하는 것일 수 있다.
발광소자의 다른 실시예는, 기판; 상기 기판 상에 배치되는 제1도전형 반도체층; 상기 제1도전형 반도체층 상에 배치되는 활성층; 상기 활성층 상에 배치되는 스페이서층; 상기 스페이서층 상에 배치되고, Al이 도핑되며, 상기 스페이서층보다 에너지 밴드갭이 큰 제1전자차단층; 상기 제1전자차단층 상에 배치되고, Al이 도핑되며, 에너지 밴드갭이 상기 스페이서층보다 크고 상기 제1전자차단층보다 작은 제2전자차단층; 상기 제2전자차단층 상에 배치되고, Al이 도핑되며, 상기 제1전자차단층보다 에너지 밴드갭이 큰 제3전자차단층; 및 상기 제3전자차단층 상에 배치되는 제2도전형 반도체층을 포함할 수 있다.
실시예에서, 제1전자차단층은 전자의 이동을 차단하여 활성층에 많은 전자가 머무르도록하고 Mg가 상기 활성층으로 확산되는 것을 방지하여, 발광소자의 동작전압을 낮추고 광출력을 높일 수 있다.
실시예에서, 상기 제2전자차단층은 제2도전형 반도체층 방향으로 전자의 이동을 차단하고 상기 활성층으로 정공 주입을 원활하게 하여, 발광소자의 동작전압을 낮추고, 광출력을 높일 수 있다.
실시예에서, 상기 제3전자차단층은 복수의 배리어층으로 구비되고, 중앙부의 상기 배리어층으로부터 상측방향 및 하측방향으로 갈수록 에너지 밴드갭이 작아지도록 구비됨으로써, 전자가 제2도전형 반도체층으로 이동하는 것을 효과적으로 차단함과 동시에, 제3전자차단층과 제2전자차단층 사이, 또는 제3전자차단층과 제2도전형 반도체층 사이의 경계부위에 발생할 수 있는 스트레스를 완화할 수 있다.
도 1은 일 실시예에 따른 발광소자를 나타낸 단면도이다.
도 2는 도 1의 일부를 확대한 도면이다.
도 3은 도 1 및 도 2에 도시된 발광소자의 에너지 밴드갭을 나타내는 다이어그램이다.
도 4는 일 실시예에 따른 발광소자 패키지를 나타낸 도면이다.
이하, 첨부된 도면들을 참조하여 실시예를 상세히 설명한다. 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 실시예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 실시예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다.
"제1", "제2" 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 실시예의 구성 및 작용을 고려하여 특별히 정의된 용어들은 실시예를 설명하기 위한 것일 뿐이고, 실시예의 범위를 한정하는 것이 아니다.
실시예의 설명에 있어서, 각 element의 "상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도 1은 일 실시예에 따른 발광소자를 나타낸 단면도이다. 도 2는 도 1의 일부를 확대한 도면이다.
도 1 및 도 2에 도시된 바와 같이, 실시예의 발광소자는 기판(110), 제1도전형 반도체층(120), 활성층(130), 제1전자차단층(140), 제2전자차단층(150), 제2도전형 반도체층(160), 제3전자차단층(170), 스페이서층(180), 제1전극(210) 및 제2전극(220)을 포함할 수 있다.
이때, 상기 제1도전형 반도체층(120), 활성층(130), 제1전자차단층(140), 제2전자차단층(150), 제2도전형 반도체층(160), 제3전자차단층(170) 및 스페이서층(180)은 발광구조물을 형성할 수 있다.
기판(110)은 상기 발광구조물을 지지할 수 있다. 상기 기판(110)은 사파이어, 실리콘(Si), 산화아연(ZnO), 질화물 반도체 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template)로 형성되는 것일 수 있다.
발광구조물은 상기 기판(110) 상에 배치되고, 빛을 발생시키는 역할을 할 수 있다. 이때, 기판(110)과 발광구조물의 격자상수, 열팽창 계수 등의 차이로 인해 기판(110)과 발광구조물의 경계면 부위에 응력(stress)이 발생할 수 있다.
이러한 응력발생을 완화하기 위해 기판(110)과 발광구조물 사이에는 버퍼층(미도시)이 개재될 수 있다. 또한, 상기 제1도전형 반도체층(120) 결정성 향상을 위하여 언도프트 반도체층(미도시)이 개재될 수 있다. 다만, 제조과정에서 의도하지 않은 불순물이 소량 도핑될 수도 있다.
이때, 버퍼층은 저온 성장될 수 있으며, 그 물질은 GaN층 또는 AlN층일 수 있으나, 이에 한정되는 것은 아니며, 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1도전형 반도체층(120)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1도전형 반도체층(120)과 동일할 수 있다.
한편, 도 1에 도시된 바와 같이, 제1전극(210)은 상기 제1도전형 반도체층(120)의 노출되는 단차부위 상에 배치될 수 있고, 제2전극(220)은 상기 제2도전형 반도체층(160)의 상측 노출부위 상에 배치될 수 있다. 상기 제1전극(210)과 상기 제2전극(220)을 통해 전류가 인가되면 실시예의 발광소자는 발광할 수 있다.
한편, 도 1에서는 수평형 발광소자를 도시하고 있으나, 수직형 발광소자 또는 플립 칩 발광소자의 구조로 구비될 수도 있다.
상기한 바와 같이, 상기 발광구조물은 상기 제1도전형 반도체층(120), 활성층(130), 제1전자차단층(140), 제2전자차단층(150), 제2도전형 반도체층(160), 제3전자차단층(170) 및 스페이서층(180)을 포함할 수 있다.
제1도전형 반도체층(120)은 상기 기판(110) 상에 배치되고, 예를 들어, 질화물 반도체로 형성될 수 있다.
즉, 상기 제1도전형 반도체층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(130)은 상기 제1도전형 반도체층(120) 상에 배치되고, 상기 제1도전형 반도체층(120) 및 상기 제2도전형 반도체층(160)으로부터 제공되는 전자와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
상기 활성층(130)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 양자우물 구조, 다중 양자우물 구조, 양자선(Quantum-Wire) 구조, 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(130)이 양자우물 구조인 경우 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 양자우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 양자장벽층을 구비하는 단일 또는 다중 양자우물 구조를 가질 수 있다.
이때, 상기 양자우물층은 양자장벽층의 에너지 밴드갭보다 낮은 에너지 밴드갭을 갖도록 구비될 수 있다. 또한, 실시예의 활성층(130)은 다중 양자우물 구조를 가지는 경우, 도 3에 도시된 바와 같이, 복수의 양자우물층 및 복수의 양자장벽층이 교대로 배치되는 구조로 구비될 수 있다.
제2도전형 반도체층(160)은 상기 제2전자차단층(150) 상에 배치될 수 있다. 물론, 상기 제2전자차단층(150)과 상기 제2도전형 반도체층(160) 사이에는 상기 제3전자차단층(170)이 배치될 수 있다. 이때, 상기 제2도전형 반도체층(160)은 예를 들어, 질화물 반도체로 형성될 수 있다.
즉, 상기 제2도전형 반도체층(160)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1전자차단층(140)은 상기 활성층(130) 상 배치되고 Al이 도핑될 수 있다. 물론, 실시예에서 상기 활성층(130)과 상기 제1전자차단층(140) 사이에는 스페이서층(180)이 배치될 수 있다.
상기 제1전자차단층(140)에서는 제1도전형 반도체층(120)에서 활성층(130)으로 주입되는 전자가 제2도전형 반도체층(160) 방향으로 과도하게 유입되는 것을 억제하는 역할을 할 수 있다.
발광소자에 전류가 인가되는 경우, 일반적으로 정공보다 전자의 이동도가 높기 때문에 제1도전형 반도체층(120)에서 활성층(130)으로 주입되는 전자 중 일부가 활성층(130)을 지나쳐 제2도전형 반도체층(160)에 방향으로 이동할 수 있다.
따라서, 상기 제1전자차단층(140)은 전자의 이동을 차단하여, 활성층(130)에 많은 전자가 머무르도록 하여 발광소자의 동작전압을 낮추고 광출력을 높일 수 있다.
또한, 상기 제1전자차단층(140)은 제2전자차단층(150), 제2도전형 반도체층(160) 및/또는 제3전자차단층(170)에 도핑되는 Mg가 상기 활성층(130)으로 확산되는 것을 억제하는 역할을 할 수 있다.
Mg가 상기 활성층(130)으로 확산되는 경우, 상기 활성층(130)은 유입된 Mg로 인해 그 결정구조가 변할 수 있다. 이러한 결정구조의 변화는 활성층(130)을 포함하는 발광소자 전체에 악영향을 미칠 수 있다.
예를 들어, 상기 발광소자의 발광효율 및 광출력을 저하시키며, 발광소자에 정전기 방전(Electro-Static Discharge, ESD)을 높일 수 있다. 따라서, 상기 제1전자차단층(140)은 Mg가 상기 활성층(130)으로 확산되는 것을 효과적으로 차단하여, 발광소자의 발광효율 및 광출력을 향상시킬 수 있다.
실시예에서, 제1전자차단층(140)은 전자의 이동을 차단하여 활성층(130)에 많은 전자가 머무르도록하고 Mg가 상기 활성층(130)으로 확산되는 것을 억제하여, 발광소자의 동작전압을 낮추고 광출력을 높일 수 있다.
제2전자차단층(150)은 상기 제1전자차단층(140) 상에 배치되고, Mg, Al이 도핑될 수 있다. 상기 제2전자차단층(150)은, 제1전자차단층(140)과 마찬가지로, 제2도전형 반도체층(160) 방향으로 전자의 이동을 차단하여, 활성층(130)에 많은 전자가 머무르도록 하여 발광소자의 동작전압을 낮추고 광출력을 높일 수 있다.
또한, 상기 제2전자차단층(150)은 활성층(130)으로 정공주입을 원활하게 하는 역할을 할 수 있다.
도 3을 참조하면, 상기 제2전자차단층(150)의 에너지 밴드갭(E2)은 스페이서층(180)의 에너지 밴드갭(E4)보다 크다. 또한, 상기 제2전차차단층(150)의 양자화 에너지 레벨은 상기 스페이서층(180)의 에너지 레벨보다 높다. 정공은 양자화 에너지 레벨이 높은 곳에서 낮은 곳으로 원활하게 이동할 수 있다.
따라서, 제2도전형 반도체층(160)에서 활성층(130) 방향으로 이동하는 정공은 에너지 레벨이 높은 상기 제2전자차단층(150)으로부터 에너지 레벨이 작은 스페이서층(180)으로 이동하므로, 원활하게 상기 활성층(130)에 주입될 수 있다.
실시예에서, 상기 제2전자차단층(150)은 제2도전형 반도체층(160) 방향으로 전자의 이동을 차단하고 상기 활성층(130)으로 정공 주입을 원활하게 하여, 발광소자의 동작전압을 낮추고, 광출력을 높일 수 있다.
또한, 상기 제2전자차단층(150)은 여기에 정공을 효과적으로 가둘 수 있고, 제2전자차단층(150)에 갇힌 정공은 상기 제2전자차단층(150)에 고르게 분산될 수 있다. 상기 제2전자차단층(150)에 갇혀 고르게 분산되어 분포하는 많은 수의 정공은 상기 활성층(130)으로 원활하게 주입될 수 있다.
한편, 도 2를 참조하면, 상기 제1전자차단층(140)의 두께(T1)는 예를 들어, 10nm 내지 30nm로 형성될 수 있다. 또한, 상기 제2전자차단층(150)의 두께(T2)는 예를 들어, 2nm 내지 6nm로 형성될 수 있다.
만약, 상기 제2전자차단층(150)의 두께(T2)가 2nm 미만인 경우, 정공을 가둘 수 있는 공간이 줄어들기 때문에 많은 수의 정공을 제2전자차단층(150)에 가둘 수 없으므로, 정공이 상기 활성층(130)으로 원활하게 주입될 수 없다.
만약, 상기 제2전자차단층(150)의 두께(T2)가 6nm를 초과하는 경우, 정공이 제2전자차단층에 고르게 분산되지 않고, 정공이 자유롭게 움직일 수 있어 제2전자차단층(150)은 많은 수의 정공을 효과적으로 가둘 수 없다.
제3전자차단층(170)은 상기 제2전자차단층(150)과 상기 제2도전형 반도체층(160) 사이에 배치되고 Mg, Al이 도핑될 수 있다. 상기 제3전자차단층(170)은, 제1전자차단층(140) 및 제2전자차단층(150)과 마찬가지로, 제2도전형 반도체층(160) 방향으로 전자의 이동을 차단하여, 활성층(130)에 많은 전자가 머무르도록 하여 발광소자의 동작전압을 낮추고 광출력을 높일 수 있다.
상기 제3전자차단층(170)은, 도 2에 도시된 바와 같이, 복수의 배리어층(171)(barrier layer)으로 구비되고, 중앙부의 상기 배리어층(171)으로부터 상측방향 및 하측방향으로 갈수록 에너지 밴드갭이 작아지도록 구비될 수 있다. 제3전자차단층(170)의 구조는 도 3을 참조하여 구체적으로 설명한다.
스페이서층(180)은 상기 활성층(130)과 상기 제1전자차단층(140) 사이에 배치되고, 상기 제1전자차단층(140)보다 에너지 밴드갭이 작도록 구비될 수 있다. 상기 스페이서층(180)은 전자가 활성층(130)에서 제2도전형 반도체층(160) 방향으로 이동하는 것을 차단하는 역할을 할 수 있다.
또한, 상기 스페이서층(180)은 활성층(130)으로의 정공주입을 원활하게 하는 역할을 할 수 있다. 즉, 스페이서층(180)의 에너지 밴드갭(E4)은 제1전자차단층(140)의 에너지 밴드갭(E1)보다 작다. 또한, 스페이서층(180)의 양자화 에너지 레벨은 제1전자차단층(140)의 에너지 레벨보다 낮다.
따라서, 정공은 에너지 레벨이 높은 제1전자차단층(140)으로부터 에너지 레벨이 작은 스페이서층(180)으로 원활하게 이동하여 상기 활성층(130)으로 원활하게 주입될 수 있다.
도 3은 도 1 및 도 2에 도시된 발광소자의 에너지 밴드갭을 나타내는 다이어그램이다.
도 3에 도시된 바와 같이, 상기 제3전자차단층(170)은 복수의 배리어층(171)으로 구비되고, 중앙부의 상기 배리어층(171)으로부터 상측방향 및 하측방향으로 갈수록 에너지 밴드갭이 작아지도록 구비될 수 있다. 이때, 도 3에서는, 상기 배리어층(171)이 총 4개로 도시되었으나, 이에 한정되지 않고, 3개이하, 5개 이상으로 구비될 수 있다.
또한, 도 3에 도시된 바와 같이, 상기 배리어층(171) 사이에는 복수의 우물층이 구비될 수 있고, 상기 우물층은 상기 배리어층(171)보다 하나 더 적은 개수로 구비될 수 있다.
도 3에 도시된 각 배리어층(171)의 에너지 밴드갭의 크기는 E3-2>E3-1, E3-2>E3-3>E3-4의 관계가 만족하도록 형성될 수 있다. 이때, E3-1, 2, 3, 4는 각 배리어층(171)의 에너지 밴드갭을 나타낸다.
이러한 에너지 밴드갭의 크기는 상기 각 배리어층(171)에 도핑되는 Al의 농도를 다르게 함으로써 조절할 수 있다. 즉, Al의 도핑농도가 클수록 배리어층(171)의 에너지 밴드갭은 커지게 된다.
각 배리어층(171)의 Al 도핑농도가 클수록, 즉, 각 배리어층(171)의 에너지 밴드갭이 클수록 전자차단 효과는 증가하지만, 상기 제3전자차단층(170)과 인접하는 각층과의 경계부위에서 스트레스(stress)가 증가할 수 있다.
이는 제3전자차단층(170)의 에너지 밴드갭(E3)이 인접한 각 층에 비해 에너지 밴드갭이 현저히 크면 이는 전자에게는 장벽으로 작용하여 전자차단 효과는 증가하지만, 에너지 밴드갭의 급격한 변화는 제3전자차단층(170)과 인접한 각 층 사이의 스트레스를 증가시킬 수 있기 때문이다.
따라서, 도 3에 도시된 바와 같이, 제3전자차단층(170)을 형성하는 각 배리어층(171) 중 중앙부의 배리어층(171)의 에너지 밴드갭(E3-2)이 가장크고, 중앙부에서 상측방향 및 하측방향으로 갈수록 각 배리어층(171)의 에너지 밴드갭이 점차 작아지도록 구성할 수 있다.
이러한 구조로 인해 각 제3전자차단층(170)과 상하에 각각 배치되는 제2전자차단층(150) 및 제2도전형 반도체층(160)에 인접하는 배리어층(171)의 에너지 밴드갭을 제3전자차단층(170)의 중앙부의 배리어층(171)보다 작도록 형성함으로써, 제3전자차단층(170)과 제2전자차단층(150) 사이, 또는 제3전자차단층(170)과 제2도전형 반도체층(160) 사이의 경계부위에 발생할 수 있는 스트레스를 완화할 수 있다.
이때, 중앙부의 에너지 밴드갭은 상기 제2전자차단층(150) 및 상기 제2도전형 반도체층(160)의 에너지 밴드갭보다 높게 형성하여 전자가 활성층(130)에서 제2도전형 반도체층(160)으로 이동하는 것을 효과적으로 차단할 수 있다.
실시예에서, 상기 제3전자차단층(170)은 복수의 배리어층(171)으로 구비되고, 중앙부의 상기 배리어층(171)으로부터 상측방향 및 하측방향으로 갈수록 에너지 밴드갭이 작아지도록 구비됨으로써, 전자가 제2도전형 반도체층(160)으로 이동하는 것을 효과적으로 차단함과 동시에, 제3전자차단층(170)과 제2전자차단층(150) 사이, 또는 제3전자차단층(170)과 제2도전형 반도체층(160) 사이의 경계부위에 발생할 수 있는 스트레스를 완화할 수 있다.
도 3에 도시된 바와 같이, 제1전자차단층(140)의 에너지 밴드갭(E1), 제2전자차단층(150)의 에너지 밴드갭(E2), 제3전자차단층(170)의 에너지 밴드갭(E3) 및 스페이서층(180)의 에너지 밴드갭(E4)의 크기는 E3>E1>E2>E4의 관계가 만족하도록 형성될 수 있다.
상기 제1전자차단층(140)은 상기 제2전자차단층(150)보다 에너지 밴드갭이 크게 구비될 수 있다. 이는 제2도전형 반도체층(160) 및/또는 제3전자차단층(170)에 도핑되는 Mg가 상기 활성층(130)으로 확산되는 것을 억제하기 위함이다.
즉, 상기 제1전자차단층(140)은 상기 제2전자차단층(150)보다 에너지 밴드갭이 크므로, 제2도전형 반도체층(160) 및/또는 제3전자차단층(170) 존재하는 Mg에 대해 상기 제1전자차단층(140)은 장벽의 역할을 하여 Mg가 상기 활성층(130)으로 확산되는 것을 억제할 수 있다.
상기 제2전자차단층(150)의 에너지 밴드갭(E2)은 스페이서층(180)의 에너지 밴드갭(E4)보다 크게 형성될 수 있다. 또한, 상기 제2전자차단층(150)의 양자화 에너지 레벨은 상기 스페이서층(180) 보다 높게 형성될 수 있다.
따라서, 상기한 바와 같이, 제2도전형 반도체층(160)에서 활성층(130) 방향으로 이동하는 정공은 에너지 레벨이 높은 상기 제2전자차단층(150)으로부터 에너지 레벨이 낮은 스페이서층(180)으로 이동하므로, 원활하게 상기 활성층(130)에 주입될 수 있다.
상기 제3전자차단층(170)은 상기 제1전자차단층(140) 및 상기 제2전자차단층(150)보다 에너지 밴드갭이 크게 구비될 수 있다. 이는 전자가 상기 제2도전형 반도체층(160)으로 주입되는 것을 보다 확실히 차단할 필요가 있으므로, 제2도전형 반도체층(160) 바로 하부에 배치되는 상기 제3전자차단층(170)의 에너지 밴드갭(E3)을 상기 제1전자차단층(140) 및 상기 제2전자차단층(150)보다 상대적으로 크게 하는 것이다. 에너지 밴드갭이 클수록 전자차단효과는 높아질 수 있기 때문이다.
한편, 상기한 바와 같이, 발광구조물을 형성하는 각 층은 Al 도핑농도가 증가할수록 에너지 밴드갭이 증가하는 경향이 있으므로, 각 층의 Al 도핑농도를 서로 달리하여 상기한 E3>E1>E2>E4의 관계가 만족하도록 발광구조물을 형성할 수 있다.
따라서, 상기 제1전자차단층(140)은 예를 들어, AlxGa1 - xN(0.06≤x≤0.12)을 포함하도록 형성될 수 있다. 또한, 상기 제2전자차단층(150)은 예를 들어, AlxGa1-xN(0.02≤x≤0.06)을 포함하도록 형성될 수 있다.
또한, 상기 제3전자차단층(170)은 예를 들어, AlxGa1 - xN(0.10≤x≤0.35)을 포함하도록 형성될 수 있다. 물론, 상기 각 배리어층(171)은 Al 도핑농도를 서로 달리하여 상기한 구조의 에너지 밴드갭을 가지도록 형성할 수 있다.
예를 들어, 도 3에 도시된 실시예에서, 상기 배리어층(171)의 Al 도핑농도는, 상기 제2전자차단층(150)에서 상기 제2도전형 반도체층(160) 방향으로 각각 순차적으로 약 13%, 약 27%, 약 23%, 약 17%로 구비될 수 있으나, 이에 한정되지 않는다.
상기 각 배리어층(171)의 두께는 예를 들어, 약 5nm 내지 6nm로 구비될 수 있고, 상기 각 우물층의 두께는 예를 들어, 약 2.5nm로 구비될 수 있으나, 이에 한정되지 않는다.
상기 우물층들 중 상기 제2전자차단층(150)과 가장 가까운 곳에 위치하는 제1우물층(172-1)의 두께보다 상기 제2전자차단층(150)의 두께(T2)가 더 두껍게 형성될 수 있다.
실시예의 발광소자를 구성하는 각 층의 양자화 에너지 레벨은 각 층의 두께의 제곱에 반비례한다. 따라서, 실시예에서 제1우물층(172-1)의 양자화 에너지 레벨은 제2전자차단층(150)의 양자화 에너지 레벨보다 높게 형성될 수 있다.
상기한 바와 같이, 정공은 에너지 레벨이 높은 곳에서 낮은 곳으로 원활하게 이동할 수 있으므로, 정공은 제1우물층(172-1)으로부터 제2전자차단층(150)으로 원활하게 주입될 수 있고, 상기 제2전자차단층(150)은 주입된 홀들을 효과적으로 가둘 수 있다.
표 1은 실시예의 발광소자에 대한 실험결과를 나타낸다. 샘플1은 실시예의 발광소자에서 제1전자차단층(140) 및 제2전자차단층(150)이 형성되지 않은 발광소자에 대한 실험결과이고, 샘플2는 실시예의 발광소자에 대한 실험결과이다.
실험에서, 제1전자차단층(140)의 두께(T1)는 약 20nm이고, 제2전자차단층(150)의 두께(T2)는 약 4nm이다. 또한, 제1전자차단층(140), 제2전자차단층(150) 및 제3전자차단층(170)의 Al도핑농도는 상기한 범위에서 임의로 선택하여 복수회 반복실험한 각 결과값들의 평균값이다.
샘플1과 샘플2는 제1전자차단층(140)과 제2전자차단층(150)의 유무 이외에는 그 구조 및 실험조건은 동일하거나 극히 유사하다.
동작전압(V) 광출력(mW)
샘플1 3.037 99.3
샘플2 2.971 102.3
실험결과를 살펴보면, 샘플1에 비해, 샘플2가 동작전압이 낮고, 광출력이 높음을 알 수 있고, 따라서, 실시예의 발광소자가 제1전자차단층(140) 및 제2전자차단층(150)이 형성되지 않은 발광소자에 비해 동작전압이 낮아지고 광출력이 향상되었음을 알 수 있다.
또한, 실험결과에서 제1전자차단층(140), 제2전자차단층(150) 및 제3전자차단층(170)이 형성되지 않은 발광소자에 비해 실시예의 발광소자가 훨씬 더 동작전압이 낮아지고 광출력이 향상됨을 명확히 알 수 있다.
실험결과를 고려하면, 실시예의 발광소자는 제1전자차단층(140), 제2전자차단층(150) 및 제3전자차단층(170)을 구비함으로써 동작전압이 낮아지고 광출력이 향상될 수 있다.
도 4는 일 실시예에 따른 발광소자 패키지(10)를 나타낸 도면이다.
실시예에 따른 발광소자 패키지(10)는 캐비티를 포함하는 몸체(11)와, 상기 몸체(11)에 설치된 제1 리드 프레임(12)(lead frame) 및 제2 리드 프레임(13)과, 상기 몸체(11)에 설치되어 상기 제1 리드 프레임(12) 및 제2 리드 프레임(13)과 전기적으로 연결되는 상술한 실시예에 따른 발광소자(20)와, 상기 캐비티에 형성된 몰딩부(16)를 포함한다.
몸체(11)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(11)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(11)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(12, 13) 간의 전기적 단락을 방지할 수 있다. 패키지 몸체(11)에는 캐비티가 형성되고, 캐비티의 바닥면에 발광소자(20)가 배치될 수 있다.
제1 리드 프레임(12) 및 제2 리드 프레임(13)은 서로 전기적으로 분리되며, 상기 발광소자(20)에 전류를 공급한다. 또한, 제1 리드 프레임(12) 및 제2 리드 프레임(13)은 발광소자(20)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(20)에서 발생된 열을 외부로 배출시킬 수도 있다.
발광소자(20)는 상술한 실시예에 따를 수 있으며, 제1 리드 프레임(12)과 제2 리드 프레임(13)에 와이어(14)를 통하여 전기적으로 연결될 수 있다.
발광소자(20)는 패키지 몸체(11)의 바닥면에 도전성 페이스트(미도시) 등으로 고정될 수 있고, 상기 몰딩부(16)는 상기 발광소자(20)를 포위하여 보호할 수 있으며, 몰딩부(16) 내에는 형광체(17)가 포함되어 발광소자(20)에서 방출된 제1 파장 영역의 광에 의하여 형광체(17)가 여기되어 제2 파장 영역의 광을 방출할 수 있다.
발광소자 패키지(10)는 상술한 실시예들에 따른 발광소자 중 하나 또는 복수 개를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 영상표시장치와 조명 장치 등의 발광 장치에 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 빌트인(built-in) 타입의 광원에 사용될 수도 있다.
실시예와 관련하여 전술한 바와 같이 몇 가지만을 기술하였지만, 이외에도 다양한 형태의 실시가 가능하다. 앞서 설명한 실시예들의 기술적 내용들은 서로 양립할 수 없는 기술이 아닌 이상은 다양한 형태로 조합될 수 있으며, 이를 통해 새로운 실시형태로 구현될 수도 있다.
110: 기판
120: 제1도전형 반도체층
130: 활성층
140: 제1전자차단층
150: 제2전자차단층
160: 제2도전형 반도체층
170: 제3전자차단층
171: 배리어층
180: 스페이서층
210: 제1전극
220: 제2전극

Claims (14)

  1. 기판;
    상기 기판 상에 배치되는 제1도전형 반도체층;
    상기 제1도전형 반도체층 상에 배치되고, 복수의 양자우물층과 복수의 양자장벽층이 교대로 적층되어 구비되는 활성층;
    상기 활성층 상에 배치되고, Al이 도핑되는 제1전자차단층;
    상기 제1전자차단층 상에 배치되고, Al이 도핑되고 상기 제1전자차단층보다 에너지 밴드갭이 작은 제2전자차단층; 및
    상기 제2전자차단층 상에 배치되는 제2도전형 반도체층을 포함하고,
    상기 제1전자차단층의 두께는 상기 제2전자차단층의 두께보다 큰 발광소자.
  2. 제1항에 있어서,
    상기 제2전자차단층과 상기 제2도전형 반도체층 사이에 복수의 배리어층(barrier layer)으로 배치되고 Al이 도핑되고 상기 제1전자차단층 및 상기 제2전자차단층보다 에너지 밴드갭이 큰 제3전자차단층을 더 포함하는 발광소자.
  3. 제1항에 있어서,
    상기 활성층과 상기 제1전자차단층 사이에 배치되고, 상기 제1전자차단층보다 에너지 밴드갭이 작은 스페이서층(spacer layer)을 더 포함하는 발광소자.
  4. 기판;
    상기 기판 상에 배치되는 제1도전형 반도체층;
    상기 제1도전형 반도체층 상에 배치되는 활성층;
    상기 활성층 상에 배치되는 스페이서층;
    상기 스페이서층 상에 배치되고, Al이 도핑되며, 상기 스페이서층보다 에너지 밴드갭이 큰 제1전자차단층;
    상기 제1전자차단층 상에 배치되고, Al이 도핑되며, 에너지 밴드갭이 상기 스페이서층보다 크고 상기 제1전자차단층보다 작은 제2전자차단층;
    상기 제2전자차단층 상에 배치되고, Al이 도핑되며, 상기 제1전자차단층보다 에너지 밴드갭이 큰 제3전자차단층; 및
    상기 제3전자차단층 상에 배치되는 제2도전형 반도체층
    을 포함하고,
    상기 제1전자차단층의 두께는 상기 제2전자차단층의 두께보다 큰 발광소자.
  5. 제4항에 있어서,
    상기 제3 전자차단층은 복수의 배리어층(barrier layer)으로 배치되고 상기 배리어층의 중앙부로부터 상기 제2전자차단층과 상기 제2도전형 반도체층 방향으로 갈수록 점차 에너지 밴드갭이 작아지는 발광소자.
  6. 삭제
  7. 제1항에 있어서,
    상기 제1전자차단층의 두께는 10nm 내지 30nm이고, 상기 제2전자차단층의 두께는 2nm 내지 6nm인 발광소자.
  8. 제2항 또는 제5항에 있어서,
    상기 제2전자차단층의 두께는, 상기 제3전자차단층의 복수의 배리어층 사이에 배치된 복수의 우물층 중 상기 제2전자차단층과 가장 가까운 곳에 위치하는 우물층의 두께보다 큰 발광소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020160010484A 2016-01-28 2016-01-28 발광소자 KR102449557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160010484A KR102449557B1 (ko) 2016-01-28 2016-01-28 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160010484A KR102449557B1 (ko) 2016-01-28 2016-01-28 발광소자

Publications (2)

Publication Number Publication Date
KR20170090077A KR20170090077A (ko) 2017-08-07
KR102449557B1 true KR102449557B1 (ko) 2022-10-04

Family

ID=59654066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160010484A KR102449557B1 (ko) 2016-01-28 2016-01-28 발광소자

Country Status (1)

Country Link
KR (1) KR102449557B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6698925B1 (ja) * 2019-08-06 2020-05-27 日機装株式会社 窒化物半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805192B1 (ko) * 2011-06-17 2017-12-06 엘지이노텍 주식회사 발광소자
KR102042181B1 (ko) * 2012-10-22 2019-11-07 엘지이노텍 주식회사 발광소자
KR20140096652A (ko) * 2013-01-28 2014-08-06 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
KR20170090077A (ko) 2017-08-07

Similar Documents

Publication Publication Date Title
KR101712049B1 (ko) 발광 소자
KR102464030B1 (ko) 발광소자
CN108604622B (zh) 发光器件和包括发光器件的发光器件封装
US9112092B2 (en) Light emitting device and light emitting device package
KR102238195B1 (ko) 자외선 발광소자 및 조명시스템
KR102486331B1 (ko) 발광소자
KR102449557B1 (ko) 발광소자
KR20200009847A (ko) 반도체 소자 및 이를 포함하는 발광소자 패키지
KR101134408B1 (ko) 발광 소자
KR20140145739A (ko) 발광소자
KR102653003B1 (ko) 반도체 소자
KR102455225B1 (ko) 발광소자
KR102542228B1 (ko) 질화물계 반도체층 및 그 성장 방법
KR102302320B1 (ko) 발광 소자
KR102665044B1 (ko) 반도체 소자
KR20120018583A (ko) 발광소자
KR102464031B1 (ko) 발광 소자
KR102034709B1 (ko) 발광 소자
KR20120011198A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자의 제조방법
KR101134407B1 (ko) 발광 소자
KR102473764B1 (ko) 질화물계 반도체층 및 그 성장 방법
KR102356226B1 (ko) 반도체소자 및 반도체소자 패키지
KR102393057B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102369976B1 (ko) 발광소자
KR102249633B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant