WO2024063479A1 - 전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법 - Google Patents

전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
WO2024063479A1
WO2024063479A1 PCT/KR2023/014069 KR2023014069W WO2024063479A1 WO 2024063479 A1 WO2024063479 A1 WO 2024063479A1 KR 2023014069 W KR2023014069 W KR 2023014069W WO 2024063479 A1 WO2024063479 A1 WO 2024063479A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
layer
exposed
pad
Prior art date
Application number
PCT/KR2023/014069
Other languages
English (en)
French (fr)
Inventor
송준오
윤형선
한영훈
문지형
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220173410A external-priority patent/KR102618027B1/ko
Priority claimed from KR1020230000590A external-priority patent/KR102657319B1/ko
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Publication of WO2024063479A1 publication Critical patent/WO2024063479A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to an epitaxial die that can easily detect electrical defects, a semiconductor light-emitting device using the same, and a method of manufacturing the same.
  • micro LED (including mini LED) displays can be divided into PM (Passive Matrix) driven micro LED displays and AM (Active Matrix) driven micro LED displays.
  • a typical PM (Passive Matrix) driven micro LED display has a final sapphire support substrate and sorted thick BGR (Blue, Green, Red) chips (both the LED anode and cathode are completed). It is transferred through a chip die-level process, and generally a horizontal chip or flip chip can be used.
  • BGR Blue, Green, Red
  • AM (Active Matrix) driven micro LED displays do not have a sapphire final support substrate, so they have unsorted thin BGR chips (both the LED anode and cathode are complete), It is transferred through a wafer-level process, and generally horizontal chips, flip chips, or vertical chips can all be used.
  • chip die reduction is the biggest challenge in conventional PM (Passive Matrix) driven micro LED displays.
  • PM Passive Matrix
  • it is basically essential to reduce the thickness of the sapphire final support substrate.
  • the thickness of the sapphire final support substrate is limited to about 80 ⁇ m ⁇ 70 ⁇ m, and the thickness is less than 50 ⁇ m.
  • the issue of truncation occurs.
  • there are complex issues of chip measurement and classification in this type of micro LED display and it is expected that flip chips will be mainly used in this method rather than horizontal and vertical chips.
  • flip chips when flip chips are used, high-precision and high-speed bonding processes and There is a disadvantage that a separate material is required.
  • the purpose of the present invention is to solve the above-described conventional problems, and to provide an epitaxial die with a structure that facilitates the detection of electrical defects in the epitaxial die and the replacement of defective epitaxial dies before the upper wiring process, and the same. To provide a method of manufacturing a semiconductor light emitting device using the present invention.
  • the above object is, in accordance with the present invention, in the method of manufacturing a semiconductor light emitting device, an epitaxial device comprising a support substrate, a light emitting unit that generates light, a contact electrode that is not exposed to the outside, and a bonding pad layer that is exposed to the outside.
  • a first electrode post and a second electrode post are formed through a via hole, a first electrode pad electrically connected to the first electrode post, and the second electrode post.
  • a substrate portion each having second electrode pads electrically connected to two electrode posts;
  • An epitaxial die including a light emitting part that generates light, a contact electrode exposed to the outside after being transferred to the substrate part, and a bonding pad layer; a bonding layer that electrically connects the first electrode pad and the bonding pad layer; and an expansion electrode that electrically connects the second electrode pad to the externally exposed contact electrode.
  • the above object is, according to the present invention, in the method of manufacturing a semiconductor light emitting device, an epitaxial die including a support substrate, a light emitting part that generates light, a contact electrode that is not exposed to the outside, and a bonding pad layer that is exposed to the outside.
  • a first electrode post and a second electrode post are each formed through a via hole, and a first electrode pad electrically connected to the first electrode post and a second electrode pad electrically connected to the second electrode post are each formed.
  • a first step of preparing the formed substrate portion A second step of placing the epitaxial die on the first electrode pad and electrically connecting the first electrode pad and the bonding pad layer by bonding them through a bonding layer; a third step of separating the support substrate; a fourth step of exposing the contact electrode; And a fifth step of forming an extension electrode that electrically connects the second electrode pad and the exposed contact electrode.
  • an epitaxial die for a semiconductor light emitting device a support substrate; a light emitting portion formed on the support substrate, one side of which is etched to a preset depth, and generating light; an ohmic electrode formed on the light emitting part and electrically connected to the light emitting part; a contact electrode formed on an etched portion of one side of the light emitting portion, electrically connected to the light emitting portion, and having a bent portion that is bent and extended from one end of the light emitting portion; a passivation layer that covers the ohmic electrode and the contact electrode and is partially open to expose a portion of the ohmic electrode; It includes a bonding pad layer formed on the exposed ohmic electrode, electrically connected to the ohmic electrode, and exposed to the outside to function as a vertical chip bonding pad, wherein the contact electrode is connected to the passivation layer and the light emitting layer.
  • an epitaxial die for a semiconductor light emitting device a support substrate; a light emitting portion formed on the support substrate, one side of which is etched to a preset depth, and generating light; a first ohmic electrode formed on the light emitting unit and electrically connected to the light emitting unit; a second ohmic electrode formed on an etched portion of one side of the light emitting portion and electrically connected to the light emitting portion; a first passivation layer that covers the first ohmic electrode and the second ohmic electrode and is partially open to expose a portion of the first ohmic electrode; a contact electrode formed on the exposed first ohmic electrode, electrically connected to the first ohmic electrode, and having a bent portion that is bent and extended at one end; a second passivation layer covering the first passivation layer and the contact electrode; and a bonding pad layer formed on the second passivation layer, electrically connected to the second ohmic electrode, and exposed
  • the above object is, according to the present invention, in the method of manufacturing a semiconductor light emitting device, a support substrate, a light emitting part that generates light, a contact electrode that has a bent part that is bent and extended at one end and is not exposed to the outside, A first step of preparing an epitaxial die including a bonding pad layer exposed to the outside and preparing a substrate portion on which first and second electrode pads are respectively formed; A second step of placing the epitaxial die on the first electrode pad and electrically connecting the first electrode pad and the bonding pad layer by bonding them through a bonding layer; a third step of separating the support substrate; a fourth step of exposing the bent portion of the contact electrode; A fifth step of inspecting the epitaxial die for electrical defects through the exposed bent portion; and a sixth step of forming an expansion electrode that electrically connects the second electrode pad and the bent portion.
  • This is achieved by a method of manufacturing a semiconductor light emitting device using an epitaxial die that facilitates detection of electrical defects.
  • the epitaxy die of the present invention has a structure in which only one electrode is exposed to the outside. Therefore, although it is not sorted electrically, it can be sorted optically, and defects (NG) are primarily detected using high-speed PL measurement methods using only optical characteristics (wavelength, half width, intensity, etc.). It can be easily identified, and it is possible to easily detect electrical defects in the epitaxial die and repair or replace the defective epitaxial die before the upper wiring process.
  • the advantages of the mini LED manufacturing process that is, it is easy to classify defects, and the existing commercialized transfer equipment can be used as is, so the process cost and facility investment cost are low
  • the advantages of the micro LED manufacturing process that is, Since the sapphire final support substrate can be removed, it is possible to achieve a dramatic thickness reduction and easy reduction of the chip die size, thereby simultaneously satisfying the advantages of improved light output.
  • the epitaxial die of the present invention is a process of forming a positive ohmic contact electrode (p-ohmic contact electrode) or a negative ohmic contact electrode (n-ohmic contact electrode) that requires high temperature heat treatment of 300 ° C. or higher. Since the die manufacturing step is completed, the epitaxial die of the present invention has the advantage of not requiring a high-temperature heat treatment process after transfer.
  • the epitaxial die of the present invention has a sapphire final support substrate attached, and can be removed after transfer to the top of the targeted wafer, so Pick & Place and There is an advantage in that the position can be moved through a typical chip die transfer process such as replace.
  • FIG. 1 is a flowchart of a method of manufacturing a semiconductor light-emitting device in which electrical defects can be easily detected according to a first embodiment of the present invention
  • Figure 2 shows the process of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the first embodiment of the present invention
  • Figure 3 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the first embodiment of the present invention
  • FIG. 4 is a flowchart of a method of manufacturing a semiconductor light-emitting device in which electrical defects can be easily detected according to a second embodiment of the present invention
  • Figure 5 shows the process of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the second embodiment of the present invention
  • Figure 6 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the second embodiment of the present invention
  • FIG. 7 is a flowchart of a method of manufacturing a semiconductor light-emitting device in which electrical defects can be easily detected according to a third embodiment of the present invention.
  • Figure 8 shows the process of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the third embodiment of the present invention
  • Figure 9 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the third embodiment of the present invention.
  • Figure 10 is a flowchart of a method of manufacturing a semiconductor light-emitting device in which electrical defects can be easily detected according to a fourth embodiment of the present invention.
  • Figure 11 shows the process of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the fourth embodiment of the present invention
  • Figure 12 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the fourth embodiment of the present invention
  • Figure 13 is a flowchart of a method of manufacturing a semiconductor light-emitting device in which electrical defects can be easily detected according to the fifth embodiment of the present invention.
  • Figure 14 shows the process of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the fifth embodiment of the present invention
  • Figure 15 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the fifth embodiment of the present invention
  • 16 is a flowchart of a method of manufacturing a semiconductor light-emitting device in which electrical defects can be easily detected according to the sixth embodiment of the present invention.
  • Figures 17 and 18 show the process of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the sixth embodiment of the present invention
  • Figure 19 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the sixth embodiment of the present invention
  • Figure 20 is a flowchart of a method of manufacturing a semiconductor light-emitting device in which electrical defects can be easily detected according to the seventh embodiment of the present invention.
  • Figure 21 shows the process of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the seventh embodiment of the present invention
  • Figure 22 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the seventh embodiment of the present invention
  • Figure 23 shows the entire epitaxial die for easy detection of electrical defects according to the eighth embodiment of the present invention.
  • Figure 24 shows that the epitaxial die, which is easy to detect electrical defects according to the eighth embodiment of the present invention, is provided with a sacrificial separation layer and a bonding layer when emitting red light;
  • Figure 25 is a flowchart of a method of manufacturing a semiconductor light-emitting device using an epitaxial die that facilitates detection of electrical defects according to the eighth embodiment of the present invention.
  • Figure 26 shows the process of manufacturing a semiconductor light-emitting device using an epitaxial die that is easy to detect electrical defects according to the eighth embodiment of the present invention
  • Figure 27 shows the entire epitaxial die for easy detection of electrical defects according to the ninth embodiment of the present invention.
  • Figure 28 shows that the epitaxial die, which is easy to detect electrical defects according to the ninth embodiment of the present invention, is provided with a sacrificial separation layer and a bonding layer when emitting red light;
  • Figure 29 is a flowchart of a method of manufacturing a semiconductor light-emitting device using an epitaxial die that facilitates detection of electrical defects according to the ninth embodiment of the present invention.
  • Figure 30 shows the process of manufacturing a semiconductor light emitting device using an epitaxial die that is easy to detect electrical defects according to the ninth embodiment of the present invention.
  • first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, or order of the component is not limited by the term.
  • the present invention relates to a method of manufacturing a semiconductor light-emitting device using an epitaxial die that emits blue light, green light, or red light and is easy to detect electrical defects.
  • sorting is possible with the following characteristics.
  • a semi-finished light source die of the size of a mini LED or smaller is defined as an epitaxial die of the present invention.
  • the epitaxial die of the present invention has a structure in which only one electrode is exposed to the outside. Accordingly, the epitaxial die of the present invention is not sorted electrically because only one of the two electrodes (contact electrode) is exposed to the outside, but can be sorted optically and has optical properties (wavelength, full width at half maximum). , intensity, etc.), defects (NG) can be easily determined primarily through high-speed PL measurement methods, and it is easy to detect electrical defects in the epitaxial die and replace defective epitaxial dies before the upper wiring process. You can do it.
  • the process of forming a positive ohmic contact electrode (p-ohmic contact electrode) or a negative ohmic contact electrode (n-ohmic contact electrode), which requires high temperature heat treatment of 300 °C or higher, is completed in the epitaxial die manufacturing stage. It is done. Accordingly, the epitaxial die of the present invention has the advantage of not requiring a high-temperature heat treatment process after transfer.
  • the epitaxial die of the present invention is attached to a sapphire final support substrate, which is removed after transfer. Accordingly, there is an advantage in that the position can be moved through a typical chip die transfer process such as pick & place and replace.
  • the epitaxial die of the present invention has the advantages of the mini LED manufacturing process, that is, it is easy to classify defects, the advantages of low process and facility investment costs because existing commercialized transfer equipment can be used as is, and the advantages of the micro LED manufacturing process. That is, since the final support substrate, which is the final substrate, can be removed, it is possible to achieve a dramatic thickness reduction and easy reduction of the chip die size, thereby simultaneously satisfying the advantages of improved light output.
  • the formation of the semiconductor light emitting device of the present invention is COB (Chip On Board) in which the circuit wiring and driving device area are directly transferred and connected to a completed substrate (semiconductor wafer, PCB, TFT Glass) on an individual chip or epitaxial die basis.
  • COB Chip On Board
  • POB Package On Board
  • the substrate to which the epitaxial die is transferred is TSV (Silicone), TGV (Glass), TSaV (Sapphire), TAV (AAO), TZV in which via-holes are formed and electrode posts are formed in the via-holes. (Zirconia), TPoV (Polyimide), TRV (Resin), etc.
  • Figure 1 is a flowchart of a method of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the first embodiment of the present invention
  • Figure 2 is a semiconductor light-emitting device that is easy to detect electrical defects according to the first embodiment of the present invention.
  • the manufacturing process is shown
  • FIG. 3 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the first embodiment of the present invention.
  • the semiconductor light emitting device manufacturing method (S10) includes a first step (S11), a second step (S12), and a third step ( S13), the fourth step (S14), the fifth step (S15), the sixth step (S16), and the seventh step (S17).
  • S11 first step
  • S12 second step
  • S13 third step
  • S14 fourth step
  • S15 fifth step
  • S16 sixth step
  • S17 seventh step
  • the first step (S11) is a substrate portion (11a) on which an epitaxial die (100a) for a semiconductor light emitting device according to the first embodiment of the present invention, and a first electrode pad (11aa) and a second electrode pad (11ba) are formed, respectively. ) is a preparation step.
  • This substrate portion 11a may mean a semiconductor wafer, a printed circuit board (PCB), a thin film transistor glass (TFT glass), an interposer, etc., but is not limited thereto.
  • the first electrode pad 11aa is a negative individual electrode
  • the second electrode pad 11ba may be a positive common electrode
  • the first electrode pad 11aa is a positive individual electrode
  • the second electrode pad 11ba may be a positive electrode.
  • first electrode post 11ca and the second electrode post 11da are formed through via holes (V) formed inside the substrate portion 11a
  • a first upper electrode pad 11aa electrically connected to the first electrode post 11ca at the top of the first electrode post 11ca
  • a first upper electrode pad 11aa electrically connected to the second electrode post 11da at the top of the second electrode post 11da
  • a second upper electrode pad 11ba connected to, a first lower electrode pad 11ea and a second electrode post 11da electrically connected to the first electrode post 11ca at the bottom of the first electrode post 11ca.
  • a second lower electrode pad 11fa electrically connected to the second electrode post 11da may be formed at the lower portion of each.
  • the epitaxial die 100a for a semiconductor light emitting device includes a final support substrate 110a, a light emitting part 120a that generates light, a first ohmic electrode 130a, and , it includes a contact electrode 140a that is not exposed to the outside, a passivation layer 150a, and a bonding pad layer 160a that is exposed to the outside.
  • the final support substrate 110a supports the light emitting part 120a, the first ohmic electrode 130a, the contact electrode 140a, the passivation layer 150a, and the bonding pad layer 160a, and is made of sapphire ( Sapphire)
  • An initial growth substrate can be used, and the light emitting part 120a, which will be described later, can be epitaxially grown on this final support substrate 110a.
  • the final support substrate 110a supporting the light emitting part 120a, the first ohmic electrode 130a, the contact electrode 140a, the passivation layer 150a, and the bonding pad layer 160a is the light emitting part ( 120a) refers to the first growth substrate on which growth is performed.
  • the light emitting unit 120a generates light, and in the present invention, indium nitride (InN), indium gallium nitride (InGaN), and gallium nitride, which are group 3 (Al, Ga, In) nitride semiconductors, are used to emit blue light or green light.
  • Binary, ternary, and quaternary compounds such as (GaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN), and aluminum gallium indium nitride (AlGaInN) are placed in an appropriate position on the final support substrate 110a, which is the first growth substrate. They can be placed in sequence and grown epitaxially.
  • group III nitride semiconductors of indium gallium nitride (InGaN) with a high indium (In) composition are used to produce gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN), It should be preferentially formed on a Group 3 nitride semiconductor composed of aluminum gallium indium nitride (AlGaInN), but is not limited to this.
  • the light emitting unit 120a includes a first semiconductor region 121a (e.g., a p-type semiconductor region), an active region 123a (e.g., Multi Quantum Wells, MQWs), and a second semiconductor region. It includes a region 122a (e.g., an n-type semiconductor region), including a second semiconductor region 122a, an active region 123a, and a first semiconductor region 121a on the final support substrate 110a in this order. It may have an epitaxially grown structure, and may ultimately include several multi-layered Group 3 nitrides, and may have an overall thickness of typically 5.0 to 8.0 ⁇ m, but is not limited thereto.
  • a first semiconductor region 121a e.g., a p-type semiconductor region
  • an active region 123a e.g., Multi Quantum Wells, MQWs
  • MQWs Multi Quantum Wells
  • Each of the first semiconductor region 121a, the active region 123a, and the second semiconductor region 122a may be made of a single layer or multiple layers, and although not shown, the light emitting portion 120a is epitaxially grown on the sapphire first growth substrate.
  • necessary layers such as a buffer area may be added to improve the quality of the epitaxially grown light emitting portion 120a.
  • the buffer area is usually around 4.0 ⁇ m including a compliant layer consisting of a nucleation layer and an undoped semiconductor region to relieve stress and improve thin film quality. It can be configured by thickness.
  • a sacrificial layer may be provided between the nucleation layer and the undoped semiconductor region.
  • the seed layer can also function as a sacrificial layer.
  • the second semiconductor region 122a has second conductivity (n-type) and is formed on the final support substrate 110a.
  • This second semiconductor region 122a may have a thickness of 2.0 to 3.5 ⁇ m.
  • the active region 123a generates light using recombination of electrons and holes, and is formed on the second semiconductor region 122a.
  • This active region 123a may have a thickness of several tens of nm, including a multilayer centered on indium gallium nitride (InGaN) and gallium nitride (GaN) semiconductors.
  • InGaN indium gallium nitride
  • GaN gallium nitride
  • the first semiconductor region 121a has first conductivity (p-type) and is formed on the active region 123a.
  • This first semiconductor region 121a may have a thickness of several tens of nm to several ⁇ m of a multilayer centered on aluminum nitride (AlGaN) and gallium nitride (GaN) semiconductors, and the upper surface has a gallium (Ga) polarity.
  • the active region 123a is interposed between the first semiconductor region 121a and the second semiconductor region 122a, and the holes of the first semiconductor region 121a, which is a p-type semiconductor region, and the second semiconductor region, which is an n-type semiconductor region, When electrons in the semiconductor region 122a are recombined in the active region 123a, light is generated.
  • the sides, that is, one side or both sides, of the light emitting part 120a formed on the final support substrate 110a may have a shape etched at a preset depth (i.e., both sides are mesa-etched). (may have a shape), when viewed from above, all corners of the top, bottom, left, and right may have a mesa-etched shape, where the preset depth may mean up to the second semiconductor region 122a; It is not limited. Meanwhile, the surface of the second semiconductor region 122a of the etched portion of the light emitting portion 120a has gallium (Ga) polarity.
  • Ga gallium
  • the first ohmic electrode 130a is electrically connected to the first semiconductor region 121a of the light emitting portion 120a, and is placed on the first semiconductor region 121a to cover the upper surface of the first semiconductor region 121a and make surface contact. is formed At this time, the first semiconductor region 121a is electrically connected to the first ohmic electrode 130a through positive ohmic contact (p-ohmic contact).
  • the contact electrode 140a is electrically connected to the second semiconductor region 122a of the light emitting portion 120a, and may be formed on the side of the second semiconductor region 122a, that is, on the etched portion on one or both sides. .
  • the first ohmic electrode 130a and the contact electrode 140a may be made of a material with high transparency or reflectance and excellent electrical conductivity, but are not limited thereto.
  • Materials for the first ohmic electrode 130a include optically transparent materials such as ITO (Indium Tin Oxide), ZnO, IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride), Ag, Al, It can be composed of optically reflective materials such as Rh, Pt, Ni, Pd, Ru, Cu, and Au, either alone or in combination.
  • the contact electrode 140a materials include optically transparent materials such as ITO (Indium Tin Oxide), ZnO, IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride), Cr, Ti, It can be composed of metal materials such as Al, V, W, Re, and Au, either alone or in combination.
  • optically transparent materials such as ITO (Indium Tin Oxide), ZnO, IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride), Cr, Ti, It can be composed of metal materials such as Al, V, W, Re, and Au, either alone or in combination.
  • the etched portion of the second semiconductor region 122a has a gallium (Ga) polarity surface, and this gallium (Ga) polarity surface is in negative ohmic contact (n-ohmic contact) with the contact electrode 140a. ) and are electrically connected.
  • the passivation layer 150a covers the side of the first ohmic electrode 130a from the etched portion of the light emitting portion 120a through the contact electrode 140a.
  • the passivation layer (150a) covers one side of the first ohmic electrode 130a from the etched part of one side of the light emitting part 120a through the contact electrode 140a, and covers the contact electrode (150a) from the etched part of the other side of the light emitting part 120a. It may have a shape that covers the other side of the first ohmic electrode 130a via 140a). According to the shape of the passivation layer 150a, the contact electrode 140a is interposed between the passivation layer 150a and the light emitting portion 120a and is not exposed.
  • This passivation layer 150a may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • the bonding pad layer 160a functions as a vertical chip die bonding pad and is formed on the first ohmic electrode 130a and the passivation layer 150a to form the first ohmic electrode 130a and the passivation layer 150a. are electrically connected. At this time, the bonding pad layer 160a is electrically connected to the first ohmic electrode 130a through positive ohmic contact (p-ohmic contact), is exposed to the outside, and functions as an anode.
  • p-ohmic contact positive ohmic contact
  • This bonding pad layer 160a is basically formed by including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd). It may be, but is not limited to this.
  • the low melting point metal of the bonding pad layer 160a may be formed of a metal material such as In, Sn, Zn, or Pb alone or an alloy containing them.
  • the contact electrode 140a which is a cathode, is interposed between the passivation layer 150a and the light emitting portion 120a and is not exposed. , only the bonding pad layer 160a, which functions as an anode, is exposed to the outside.
  • the epitaxial die 100a is placed upside down on the first electrode pad 11aa, and the first electrode pad 11aa and the bonding pad layer 160a are connected to the bonding layer 12a.
  • This is the step of electrically connecting by bonding.
  • the placement and bonding of the epitaxial die (100a) is done by stamping (PDMS, Si), which is known as a representative process of pick & place (Pick & Place), roll to roll (R2R), and mass transfer (massive transfer). , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S13) is a step of separating the final support substrate 110a of the epitaxial die 100a.
  • the final support substrate 110a is separated from the light emitting portion 120a, that is, the second semiconductor region 122a, using a laser lift off (LLO) technique to form a second semiconductor region.
  • the upper surface of area 122a may be exposed.
  • the laser lift-off technique (LLO) refers to irradiating an ultraviolet (UV) laser beam with uniform optical power, beam profile, and single wavelength onto the rear surface of the transparent final support substrate 110a to epitaxially lift the final support substrate 110a.
  • Epitaxy is a technique of separation from the grown layer.
  • the fourth step (S14) is a step of exposing the contact electrode 140a by etching one side of the light emitting portion 120a. That is, in the fourth step (S14), one side of the second semiconductor region 122a is etched through dry etching or wet etching, thereby forming the second semiconductor region 122a and the passivation layer 150a. This is a step of exposing the contact electrode 140a that was not exposed and was interposed between the contact electrodes 140a.
  • the light generated in the active region 123a is transmitted to the upper surface of the light emitting part 120a, that is, the upper surface of the second semiconductor region 122a, in the epitaxial die 100a with the upside down reversed.
  • a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the epitaxial die 100a is exposed in the fourth step (S14) so that the top surface of the light emitting unit 120a, that is, the top surface of the second semiconductor region 122a, is exposed.
  • a mold portion 14a surrounding can be formed.
  • the mold portion 14a may be made of a material capable of Laser Direct Structuring (LDS) or Laser Direct Imaging (LDI) to enable laser drilling in the sixth step (S16) described later.
  • the contact electrode may be exposed after PR (Photoresist) is applied.
  • the epitaxial die 100a is inspected for electrical defects through the exposed contact electrode 140a, and if the epitaxial die 100a is electrically defective as a result of the electrical defect inspection, the corresponding epitaxial die (S15). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 100a and replace the defective epitaxial die 100a before the upper wiring process for forming the expansion electrode 13a.
  • the sixth step (S16) is a step of forming the expansion electrode 13a that electrically connects the second electrode pad 11ba and the contact electrode 140a. Meanwhile, if the mold part 14a is not formed in the fourth step (S14), the mold part 14a surrounding the epitaxial die 100a can be formed in the sixth step (S16) after the electrical defect inspection. there is. That is, when the mold portion 14a is formed after the electrical defect inspection in the fifth step (S15), repair of the semiconductor light emitting device becomes easier.
  • the mold portion 14a at the top of the second electrode pad 11ba is etched using laser drilling to form a through hole H.
  • the expansion electrode 13a is formed to extend in the vertical direction from the top of the second electrode pad 11ba to the top of the mold portion 14a, and then is bent toward the contact electrode 140a to form the contact electrode 140a and the second electrode 140a. Ensure that the electrode pad 11ba is electrically connected.
  • the seventh step (S17) is a step of forming the black matrix 15a covering the expansion electrode 13a and the mold portion 14a.
  • This black matrix 15a may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15a may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.
  • Figure 4 is a flow chart of a method of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the second embodiment of the present invention
  • Figure 5 is a semiconductor light-emitting device that is easy to detect electrical defects according to the second embodiment of the present invention.
  • the manufacturing process is shown
  • FIG. 6 shows an electrode post formed on the substrate of a semiconductor light emitting device for easy detection of electrical defects according to the second embodiment of the present invention.
  • the semiconductor light emitting device manufacturing method (S20) includes a first step (S21), a second step (S22), and a third step ( S23), the fourth step (S24), the fifth step (S25), the sixth step (S26), and the seventh step (S27).
  • S21 first step
  • S22 second step
  • S23 third step
  • S24 fourth step
  • S25 fifth step
  • S26 sixth step
  • S27 seventh step
  • the first step (S21) is a substrate portion (11a) on which an epitaxial die (200a) for a semiconductor light emitting device according to the second embodiment of the present invention, and a first electrode pad (11aa) and a second electrode pad (11ba) are formed, respectively. ) is a preparation step.
  • This substrate portion 11a may mean a semiconductor wafer, a printed circuit board (PCB), a thin film transistor glass (TFT glass), an interposer, etc., but is not limited thereto.
  • the first electrode pad 11aa is a negative individual electrode
  • the second electrode pad 11ba may be a positive common electrode
  • the first electrode pad 11aa is a positive individual electrode
  • the second electrode pad 11ba may be a positive electrode.
  • a second lower electrode pad 11fa electrically connected to the second electrode post 11da may be formed at the lower portion of each.
  • the epitaxial die 200a for a semiconductor light emitting device includes a final support substrate 210a, a light emitting part 220a that generates light, a first ohmic electrode 230a, and , includes a passivation layer 250a and a bonding pad layer 260a exposed to the outside.
  • the final support substrate 210a supports the light emitting part 220a, the first ohmic electrode 230a, the contact electrode 240a, the passivation layer 250a, and the bonding pad layer 260a, and is made of sapphire ( Sapphire)
  • An initial growth substrate can be used, and the light emitting part 220a, which will be described later, can be epitaxially grown on this final support substrate 210a.
  • the final support substrate 210a supporting the light emitting part 220a, the first ohmic electrode 230a, the contact electrode 240a, the passivation layer 250a, and the bonding pad layer 260a is the light emitting part ( 220a) refers to the first growth substrate on which growth is performed.
  • the light emitting unit 220a generates light, and the contents of the first semiconductor region 221a, the second semiconductor region 222a, and the active region 223a detect electrical defects according to the first embodiment of the present invention described above. Since this is the same as the easy manufacturing method (S10) of a semiconductor light emitting device, redundant description will be omitted.
  • the first ohmic electrode 230a is electrically connected to the first semiconductor region 121a of the light emitting part 220a, and is placed on the first semiconductor region 121a to cover the upper surface of the first semiconductor region 121a and make surface contact. is formed At this time, the first semiconductor region 121a is electrically connected to the first ohmic electrode 230a through positive ohmic contact (p-ohmic contact).
  • the first ohmic electrode 230a may be made of a material that has high transparency or reflectance and excellent electrical conductivity, but is not limited thereto.
  • Materials for the first ohmic electrode 230a include optically transparent materials such as ITO (Indium Tin Oxide), ZnO, IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride), Ag, Al, It can be composed of optically reflective materials such as Rh, Pt, Ni, Pd, Ru, Cu, and Au, either alone or in combination.
  • the passivation layer 250a covers the side of the first ohmic electrode 230a, and the passivation layer 250a may have a shape that covers one side and the other side of the first ohmic electrode 230a, respectively.
  • This passivation layer 250a may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • the bonding pad layer 260a functions as a vertical chip die bonding pad and is formed on the first ohmic electrode 230a and the passivation layer 250a to form the first ohmic electrode 230a and the passivation layer 250a. are electrically connected. At this time, the bonding pad layer 260a is electrically connected to the first ohmic electrode 230a and exposed to the outside, and functions as an anode.
  • This bonding pad layer 260a is basically formed by including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd). It may be, but is not limited to this.
  • the low melting point metal of the bonding pad layer 260a may be formed of metal materials such as In, Sn, Zn, and Pb alone or of an alloy containing them.
  • the epitaxial die 200a for a semiconductor light emitting device according to the second embodiment of the present invention does not have a contact electrode 240a formed because it is formed and exposed during the manufacturing process of the semiconductor light emitting device, and as a result, it acts as an anode. Only the functional bonding pad layer 260a is exposed to the outside.
  • the epitaxial die 200a is placed upside down on the first electrode pad 11aa, and the first electrode pad 11aa and the bonding pad layer 260a are connected to the bonding layer 12a.
  • the placement and bonding of the epitaxial die 200a is done by stamping (PDMS, Si), which is known as a representative process of pick & place (Pick & Place), roll to roll (R2R), and mass transfer (massive transfer). , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S23) is a step of separating the final support substrate 210a of the epitaxial die 200a.
  • the final support substrate 210a is separated from the light emitting portion 220a, that is, the second semiconductor region 222a, using a laser lift off (LLO) technique to form a second semiconductor region.
  • LLO laser lift off
  • the laser lift-off technique (LLO) refers to irradiating an ultraviolet (UV) laser beam with uniform optical power, beam profile, and single wavelength to the back of the transparent final support substrate 210a to epitaxially Epitaxy is a technique of separation from the grown layer.
  • the fourth step (S24) is a step of forming and exposing the contact electrode 240a on the upper surface of the light emitting portion 220a. That is, the contact electrode 240a is electrically connected to the second semiconductor region 222a of the light emitting portion 220a, and may be formed on one side of the upper surface of the second semiconductor region 222a.
  • the contact electrode 240a can basically be formed of a material with high transparency or reflectance and excellent electrical conductivity, but is not limited thereto.
  • the contact electrode 240a material may be ITO (Indium Tin Oxide). ), ZnO, IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), TiN (Titanium Nitride), etc., and metal materials such as Cr, Ti, Al, V, W, Re, Au, etc. alone or It can be composed by combining.
  • the light generated in the active region 223a is transmitted to the upper surface of the light emitting part 220a, that is, the upper surface of the second semiconductor region 222a, in the epitaxial die 200a with the upside down reversed.
  • a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the epitaxial die 200a is exposed in the fourth step (S24) so that the top surface of the light emitting portion 220a, that is, the top surface of the second semiconductor region 222a, is exposed.
  • a mold portion 14a surrounding can be formed.
  • the mold portion 14a may be made of a material capable of Laser Direct Structuring (LDS) or Laser Direct Imaging (LDI) to enable laser drilling in the sixth step (S26), which will be described later.
  • LDS Laser Direct Structuring
  • LPI Laser Direct Imaging
  • the contact electrode may be exposed after PR (Photoresist) is applied.
  • the epitaxial die 200a is inspected for electrical defects through the exposed contact electrode 240a, and if the epitaxial die 200a is electrically defective as a result of the electrical defect inspection, the corresponding epitaxial die (200a) is inspected for electrical defects.
  • This is the step of repairing the semiconductor light emitting device by replacing 200a). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 200a and replace the defective epitaxial die 200a before the upper wiring process for forming the expansion electrode 13a.
  • the sixth step (S26) is a step of forming the expansion electrode 13a that electrically connects the second electrode pad 11ba and the contact electrode 240a. Meanwhile, if the mold part 14a is not formed in the fourth step (S24), the mold part 14a surrounding the epitaxial die 200a can be formed in the sixth step (S26) after the electrical defect inspection. there is. That is, when the mold portion 14a is formed after the electrical defect inspection in the fifth step (S25), repair of the semiconductor light emitting device becomes easier.
  • the mold portion 14a at the top of the second electrode pad 11ba is etched using laser drilling to form a through hole H.
  • the expansion electrode 13a is formed to extend in the vertical direction from the top of the second electrode pad 11ba to the top of the mold portion 14a, and then is bent toward the contact electrode 240a, thereby forming the contact electrode 240a and the second electrode 240a. Ensure that the electrode pad 11ba is electrically connected.
  • the seventh step (S27) is a step of forming the black matrix 15a covering the expansion electrode 13a and the mold portion 14a.
  • This black matrix 15a may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15a may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.
  • Figure 7 is a flowchart of a method of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to a third embodiment of the present invention
  • Figure 8 is a flowchart of a semiconductor light-emitting device that is easy to detect electrical defects according to the third embodiment of the present invention.
  • the manufacturing process is shown
  • Figure 9 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the third embodiment of the present invention.
  • the semiconductor light emitting device manufacturing method (S30) includes a first step (S31), a second step (S32), and a third step ( S33), the fourth step (S34), the fifth step (S35), the sixth step (S36), and the seventh step (S37).
  • S31 first step
  • S32 second step
  • S33 third step
  • S34 fourth step
  • S35 fifth step
  • S36 sixth step
  • S37 seventh step
  • the first step (S31) is a substrate portion (11a) on which an epitaxial die (300a) for a semiconductor light emitting device according to the third embodiment of the present invention, and a first electrode pad (11aa) and a second electrode pad (11ba) are formed, respectively. ) is a preparation step.
  • This substrate portion 11a may mean a semiconductor wafer, a printed circuit board (PCB), a thin film transistor glass (TFT glass), an interposer, etc., but is not limited thereto.
  • the first electrode pad 11aa is a negative individual electrode
  • the second electrode pad 11ba may be a positive common electrode
  • the first electrode pad 11aa is a positive individual electrode
  • the second electrode pad 11ba may be a positive electrode.
  • a second lower electrode pad 11fa electrically connected to the second electrode post 11da may be formed at the lower portion of each.
  • the epitaxial die 300a for a semiconductor light emitting device includes a final support substrate 310a, a light emitting part 320a that generates light, a first ohmic electrode 330a, and , a second ohmic electrode (340a), a first passivation layer (351a), a contact electrode (360a) that is not exposed to the outside, a second passivation layer (352a), and a bonding pad layer (370a) that is exposed to the outside.
  • the final support substrate 310a includes a light emitting portion 320a, a first ohmic electrode 330a, a second ohmic electrode 340a, a first passivation layer 351a, a contact electrode 360a, and a second ohmic electrode 340a.
  • a Sapphire initial growth substrate may be used to support the passivation layer 352a and the bonding pad layer 370a, and the light emitting portion 320a, which will be described later, is epitaxially formed on this final support substrate 310a. Epitaxy) can be grown.
  • the final support substrate 310a supporting the pad layer 370a refers to the initial growth substrate on which the light emitting portion 320a is grown.
  • the light emitting unit 320a generates light, and the contents of the first semiconductor region 321a, the second semiconductor region 322a, and the active region 323a detect electrical defects according to the first embodiment of the present invention described above. Since this is the same as the easy manufacturing method (S10) of a semiconductor light emitting device, redundant description will be omitted.
  • one side of the light emitting portion 320a formed on the final support substrate 310a may have a shape etched to a preset depth (that is, one side may have a mesa-etched shape), where The preset depth may mean up to the second semiconductor region 322a, but is not limited thereto. Meanwhile, the surface of the second semiconductor region 322a of the etched portion of the light emitting portion 320a has gallium (Ga) polarity.
  • the first ohmic electrode 330a is electrically connected to the first semiconductor region 321a of the light emitting portion 320a, and is placed on the first semiconductor region 321a to cover the upper surface of the first semiconductor region 321a and make surface contact. is formed At this time, the first semiconductor region 321a is electrically connected to the first ohmic electrode 330a through positive ohmic contact (p-ohmic contact).
  • the second ohmic electrode 340a is electrically connected to the second semiconductor region 322a of the light emitting portion 320a and is formed on an etched portion of one side of the second semiconductor region 322a.
  • the first ohmic electrode 330a and the second ohmic electrode 340a may be made of a material with high transparency and/or reflectance and excellent electrical conductivity, but are not limited thereto.
  • the first ohmic electrode 330a is made of optically transparent materials such as ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride).
  • ITO Indium Tin Oxide
  • ZnO Zinc Oxide
  • IZO Indium Zinc Oxide
  • IGZO Indium Gallium Zinc Oxide
  • TiN TiN
  • Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au, etc. may be composed of optically reflective materials alone or in combination with the optically transparent materials described above.
  • materials for the second ohmic electrode 340a include optically transparent materials such as ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride). It may be composed of a material and a metal material such as Cr, Ti, Al, V, W, Re, Au, etc., or a combination of the above-mentioned metal materials.
  • the etched portion of the second semiconductor region 322a has a gallium (Ga) polarity surface, and this gallium (Ga) polarity surface is in negative ohmic contact (n- It is electrically connected through ohmic contact.
  • the first passivation layer 351a covers one side of the first ohmic electrode 330a from the etched portion on one side of the light emitting portion 320a through the second ohmic electrode 340a, and is formed from the other side of the light emitting portion 320a. 1
  • the first passivation layer 351a may have a shape that covers one side and the other side of the first ohmic electrode 330a, respectively, thereby exposing a portion of the first ohmic electrode. It can have any shape.
  • This first passivation layer 351a may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal containing Al 2 O 3 It may include a single layer or multiple layers containing at least one material selected from oxide (metallic oxide) and organic insulating material.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal containing Al 2 O 3 It may include a single layer or multiple layers containing at least one material selected from oxide (metallic oxide) and organic insulating material.
  • the contact electrode 360a is electrically connected to the first ohmic electrode 330a and is formed on the first ohmic electrode 330a exposed between the first passivation layer 351a, and this contact electrode 360a is connected to the base. It is formed to extend from the end of the portion 361a and the base portion 361a to the other side of the light emitting portion 320a (i.e., the side opposite to the portion where the second ohmic electrode 340a is formed), and includes the first passivation layer 351a and the second ohmic electrode 340a. It includes an extension portion 362a disposed between two passivation layers 352a. At this time, the extension portion 362a may be formed to be stepped by partially bending it.
  • the material of the contact electrode 360a is not limited as long as it has strong adhesion to the first ohmic electrode 330a, but includes Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, It may be composed of Ni, Pd, Ru, Cu, Ag, Au, etc.
  • the second passivation layer 352a covers the first passivation layer 351a and the contact electrode 360a, and at this time, the other end of the contact electrode 360a (i.e., the opposite side to the portion where the second ohmic electrode 340a is formed) may be partially etched, and the second passivation layer 352a is formed from the etched portion of the other end of the contact electrode 360a through the contact electrode 360a so that the contact electrode 360a is not exposed to the outside. It can cover one end of 360a). According to the shape of the second passivation layer 352a surrounding the contact electrode 360a, the contact electrode 360a is interposed between the second passivation layer 352a and the first ohmic electrode 330a and is not exposed.
  • This second passivation layer 352a may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal containing Al 2 O 3 It may include a single layer or multiple layers containing at least one material selected from oxide (metallic oxide) and organic insulating material.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal containing Al 2 O 3 It may include a single layer or multiple layers containing at least one material selected from oxide (metallic oxide) and organic insulating material.
  • the bonding pad layer 370a functions as a vertical chip die bonding pad, and is formed on the second passivation layer 352a and is electrically connected to the second ohmic electrode 340a. At this time, the bonding pad layer 370a is electrically connected to the second ohmic electrode 340a and exposed to the outside, and functions as a cathode.
  • a first through hole P1 is formed on the upper side of the second ohmic electrode 340a in the first passivation layer 351a so that the second ohmic electrode 340a is exposed, and a first through hole P1 is formed in the second passivation layer 352a.
  • a second through hole (P2) is formed that communicates with the through hole (P1).
  • the bonding pad layer (370a) is electrically connected to the second ohmic electrode (340a) through the first through hole (P1) and the second through hole (P2). can be connected
  • This bonding pad layer 370a is basically formed by including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd). It may be, but is not limited to this.
  • the low melting point metal of the bonding pad layer 370a may be formed of a metal material such as In, Sn, Zn, or Pb alone or an alloy containing them.
  • the epitaxial die 300a for a semiconductor light emitting device has an anode contact electrode 360a and a first ohmic electrode 330a connected to the second passivation layer 352a and the light emitting unit ( 320a) is not exposed, and only the bonding pad layer 370a, which functions as a cathode, is exposed to the outside.
  • the epitaxial die 300a is placed upside down on the first electrode pad 11aa, and the first electrode pad 11aa and the bonding pad layer 360 are connected to the bonding layer 12a.
  • This is the step of electrically connecting by bonding.
  • the placement and bonding of the epitaxial die 300a is done by stamping (PDMS, Si), which is known as a representative process of pick & place (Pick & Place), roll to roll (R2R), and mass transfer (massive transfer). , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S33) is a step of separating the final support substrate 310a of the epitaxial die 300a.
  • the final support substrate 310a is separated from the light emitting portion 320a, that is, the second semiconductor region 322a, using a laser lift off (LLO) technique to form a second semiconductor region.
  • LLO laser lift off
  • the laser lift-off technique (LLO) refers to irradiating an ultraviolet (UV) laser beam with uniform optical power, beam profile, and single wavelength to the rear of the transparent final support substrate 310a to epitaxially lift the final support substrate 310a.
  • Epitaxy is a technique of separation from the grown layer.
  • the other side of the light emitting portion 320a i.e., the side opposite to the portion where the second ohmic electrode 340a is formed
  • a passivation layer may be additionally formed on the side of the light emitting portion 320a exposed by etching.
  • the light generated in the active region 323a is transmitted to the upper surface of the light emitting part 320a, that is, the upper surface of the second semiconductor region 322a, in the epitaxial die 300a with the top and bottom reversed.
  • a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the epitaxial die 300a is exposed in the fourth step (S34) so that the top surface of the light emitting portion 320a, that is, the top surface of the second semiconductor region 322a, is exposed.
  • a mold portion 14a surrounding can be formed.
  • the mold portion 14a may be made of a material capable of Laser Direct Structuring (LDS) or Laser Direct Imaging (LDI) to enable laser drilling in the sixth step (S36) described later.
  • LDS Laser Direct Structuring
  • LPI Laser Direct Imaging
  • the contact electrode may be exposed after PR (Photoresist) is applied.
  • the epitaxial die 300a is inspected for electrical defects through the exposed contact electrode 360a, and if the epitaxial die 300a is electrically defective as a result of the electrical defect inspection, the corresponding epitaxial die (S35). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 300a and replace the defective epitaxial die 300a before the upper wiring process for forming the expansion electrode 13a.
  • the sixth step (S36) is a step of forming the expansion electrode 13a that electrically connects the second electrode pad 11ba and the contact electrode 360a. Meanwhile, if the mold part 14a is not formed in the fourth step (S34), the mold part 14a surrounding the epitaxial die 300a can be formed in the sixth step (S36) after the electrical defect inspection. there is. That is, when the mold portion 14a is formed after the electrical defect inspection in the fifth step (S35), repair of the semiconductor light emitting device becomes easier.
  • the mold portion 14a on the upper side of the second electrode pad 11ba is etched using laser drilling to form a through hole H on the upper side of the second electrode pad 11ba. If necessary, the first passivation layer 151 and the mold portion 14a on the upper side of the extension portion 362a of the contact electrode 360a are etched to form a through hole H on the upper portion of the contact electrode 160. . Thereafter, in the sixth step (S36), an expansion electrode 13a is formed to electrically connect the second electrode pad 11ba and the exposed contact electrode 160. This expansion electrode 13a is formed through the through hole H.
  • It is formed to extend vertically from the top of the second electrode pad 11ba to the top of the mold portion 14a, is bent laterally toward the contact electrode 360a, and is then formed to extend to the exposed contact electrode 360a. It may have a shape that is bent and extended in a vertical direction so as to contact.
  • the seventh step (S37) is a step of forming the black matrix 15a covering the expansion electrode 13a and the mold portion 14a.
  • This black matrix 15a may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15a may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.
  • Figure 10 is a flowchart of a method of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the fourth embodiment of the present invention
  • Figure 11 is a semiconductor light-emitting device that is easy to detect electrical defects according to the fourth embodiment of the present invention.
  • the manufacturing process is shown, and
  • FIG. 12 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the fourth embodiment of the present invention.
  • the semiconductor light emitting device manufacturing method (S40) includes a first step (S41), a second step (S42), and a third step ( S43), the fourth step (S44), the fifth step (S45), the sixth step (S46), and the seventh step (S47).
  • S41 first step
  • S42 second step
  • S43 third step
  • S44 fourth step
  • S45 fifth step
  • S46 sixth step
  • S47 seventh step
  • the first step (S41) is a substrate portion (11a) on which an epitaxial die (400a) for a semiconductor light emitting device according to the fourth embodiment of the present invention, and a first electrode pad (11aa) and a second electrode pad (11ba) are formed, respectively.
  • This substrate portion 11a may mean a semiconductor wafer, a printed circuit board (PCB), a thin film transistor glass (TFT glass), an interposer, etc., but is not limited thereto.
  • the first electrode pad 11aa is a negative individual electrode
  • the second electrode pad 11ba may be a positive common electrode
  • the first electrode pad 11aa is a positive individual electrode
  • the second electrode pad 11ba may be a positive electrode.
  • first electrode post 11ca and the second electrode post 11da are formed through via holes (V) formed inside the substrate portion 11a, respectively,
  • a first upper electrode pad 11aa electrically connected to the first electrode post 11ca at the top of the first electrode post 11ca, and a first upper electrode pad 11aa electrically connected to the second electrode post 11da at the top of the second electrode post 11da.
  • a second upper electrode pad 11ba connected to, a first lower electrode pad 11ea and a second electrode post 11da electrically connected to the first electrode post 11ca at the bottom of the first electrode post 11ca.
  • a second lower electrode pad 11fa electrically connected to the second electrode post 11da may be formed at the lower portion of each.
  • the epitaxial die 400a for a semiconductor light emitting device includes a light emitting part 420a that generates light, a first ohmic electrode 430a, and a second ohmic electrode 440a. It includes a passivation layer 450a, a contact electrode 460a that is not exposed to the outside, a bonding pad layer 470a that is exposed to the outside, a temporary bonding layer 480a, and a final support substrate 490a.
  • the light emitting unit 420a generates light, and the contents of the first semiconductor region 421a, the second semiconductor region 422a, and the active region 423a detect electrical defects according to the first embodiment of the present invention described above. Since this is the same as the easy manufacturing method (S10) of a semiconductor light emitting device, redundant description is omitted (the epitaxial die 400a structure of the present invention is a state in which the first growth substrate is separated after the final support substrate 490a is bonded). lim).
  • the light emitting portion 420a which is epitaxially grown in the order of the second semiconductor region 422a, the active region 423a, and the first semiconductor region 421a on the initial growth substrate, is later grown as the first semiconductor region 421a.
  • the first semiconductor region 421a, the active region 423a, and the second semiconductor region 422a are formed on the final support substrate 490a in that order. It has a layered structure.
  • one side of the light emitting portion 420a formed on the initial growth substrate may have a shape etched to a preset depth (i.e., one side may have a mesa-etched shape), where the preset depth may mean up to the second semiconductor region 422a, but is not limited thereto.
  • the surface of the second semiconductor region 422a of the etched portion of the light emitting portion 420a has gallium (Ga) polarity.
  • the first ohmic electrode 430a is electrically connected to the first semiconductor region 421a of the light emitting portion 420a, and is placed on the first semiconductor region 421a to cover the upper surface of the first semiconductor region 421a and make surface contact. is formed At this time, the first semiconductor region 421a is electrically connected to the first ohmic electrode 430a through positive ohmic contact (p-ohmic contact).
  • the second ohmic electrode 440a is electrically connected to the second semiconductor region 422a of the light emitting portion 420a and is formed on an etched portion of one side of the second semiconductor region 422a.
  • the first ohmic electrode 430a and the second ohmic electrode 440a may each be formed of a material with high transparency and/or reflectance and excellent electrical conductivity, but are not limited thereto.
  • Materials for the first ohmic electrode 430a include ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), TiN (Titanium Nitride), and Ni(O)-Au. , Ni(O)-Ag, etc.
  • materials for the second ohmic electrode 440a include optically transparent materials such as ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride). It may be composed of a material and a metal material such as Cr, Ti, Al, V, W, Re, or Au, or a combination of the above-mentioned metal materials.
  • the etched portion of the second semiconductor region 422a has a gallium (Ga) polarity surface, and this gallium (Ga) polarity surface is in negative ohmic contact (n- It is electrically connected through ohmic contact.
  • the passivation layer 450a covers the first ohmic electrode 430a from the etched portion on one side of the light emitting portion 420a through the second ohmic electrode 440a, and the other side (i.e., the second ohmic electrode 440a) is A portion of the (opposite side of the formed portion) is etched to expose a portion of the first ohmic electrode 430a.
  • This passivation layer 450a may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • the contact electrode 460a is electrically connected to the first ohmic electrode 430a, and is exposed by etching a portion of the other side of the passivation layer 450a (i.e., the side opposite to the portion where the second ohmic electrode 440a is formed). It is formed on the first ohmic electrode (430a).
  • the material of the contact electrode 460a is not limited as long as it has strong adhesion to the first ohmic electrode 430a, but includes Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd. , Ru, Cu, Ag, Au, etc.
  • the temporary bonding layer 480a bonds the passivation layer 450a formed by exposing the contact electrode 460a to the final support substrate 490a, and is formed on the passivation layer 450a and the contact electrode 460a. According to the shape of the temporary bonding layer 480a surrounding the contact electrode 460a, the contact electrode 460a is interposed between the temporary bonding layer 480a and the first ohmic electrode 430a and is not exposed.
  • This temporary bonding layer 480a is made of flowable oxide (FOx) such as BCB (Benzocyclobuene), SU-8 polymer, SOG (Spin On Glass), HSQ (Hydrogen Silsesquioxane), low melting point metal (In, It may include an alloy composed of Sn, Zn) and precious metals (Au, Ag, Cu, Pd).
  • FOx flowable oxide
  • BCB Benzocyclobuene
  • SU-8 polymer SOG (Spin On Glass)
  • HSQ Hydrogen Silsesquioxane
  • Low melting point metal In
  • It may include an alloy composed of Sn, Zn) and precious metals (Au, Ag, Cu, Pd).
  • the final support substrate 490a is bonded to the passivation layer 450a by a temporary bonding layer 480a to form a light emitting portion 420a, a first ohmic electrode 430a, a second ohmic electrode 440a, and a passivation layer 450a.
  • a temporary bonding layer 480a which supports the contact electrode 460a and the bonding pad layer 470a described later, has a thermal expansion coefficient equal to or similar to that of the first growth substrate, and is formed of an optically transparent material, with a difference in thermal expansion coefficient of up to 2ppm. It is advisable not to exceed it.
  • the most desirable material for the final support substrate 490a that satisfies this may include sapphire, which is used as the initial growth substrate, or glass whose thermal expansion coefficient is adjusted to have a difference of 2ppm or less from that of the initial growth substrate.
  • the final support substrate 490a includes a light emitting portion 420a, a first ohmic electrode 430a, a second ohmic electrode 440a, It functions to support the passivation layer 450a, the contact electrode 460a, and the bonding pad layer 470a, which will be described later, and can be easily separated and removed through the LLO method in the process of the third step (S43), which will be described later. It is preferable that an LLO sacrificial separation layer (not shown) is formed between the material, that is, the final support substrate 490a and the temporary bonding layer 480a.
  • the above-described LLO sacrificial separation layer may be a material such as ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO 2 , SiN x , etc.
  • the bonding pad layer 470a functions as a vertical chip die bonding pad, and is formed on the lower surface of the light emitting unit 420a and is electrically connected to the second ohmic electrode 440a. At this time, the bonding pad layer 470a is electrically connected to the second ohmic electrode 440a and exposed to the outside, and functions as a cathode.
  • a through hole (P) is formed on the lower side of the light emitting portion (420a) to expose the second ohmic electrode (440a), and through this through hole (P), the bonding pad layer (470a) is connected to the second ohmic electrode (440a). Can be electrically connected.
  • the bonding pad layer 470a is basically composed of three regions (not shown).
  • the first region may be made of a transparent electrically conductive material (ITO, IZO, ZnO, IGZO, TiN) that has a strong bonding force with the light emitting portion 420a.
  • the second region may be composed of a highly reflective material (Al, Ag, AgCu, Rh, Pt, Ni, Pd).
  • the third region may be formed including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd), but is limited to this. It doesn't work.
  • the low melting point metal of the bonding pad layer 470a may be formed of metal materials such as In, Sn, Zn, and Pb alone or of an alloy containing them.
  • the lower surface of the second semiconductor region 422a extracts as much light generated in the active region 423a into the air as possible.
  • a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the anode contact electrode 460a and the first ohmic electrode 430a are connected to the temporary bonding layer 480a and the light emitting portion 420a. ) and is not exposed, and only the bonding pad layer 470a, which functions as a cathode, is exposed to the outside.
  • the epitaxial die 400a is placed on the first electrode pad 11aa, and the first electrode pad 11aa and the bonding pad layer 470a are bonded through the bonding layer 12a to electrically connect.
  • This is the step to connect.
  • the placement and bonding of the epitaxial die 400a is done by stamping (PDMS, Si), which is known as a representative process of pick & place (Pick & Place), roll to roll (R2R), and mass transfer (massive transfer). , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S43) is a step of separating the final support substrate 490a of the epitaxial die 400a.
  • the final support substrate 490a can be separated from the temporary bonding layer 480a using a laser lift off (LLO) technique.
  • LLO laser lift-off
  • the laser lift-off technique (LLO) refers to temporary bonding of the final support substrate 490a by irradiating an ultraviolet (UV) laser beam with uniform light output, beam profile, and single wavelength to the rear of the transparent final support substrate 490a. This is a technique for separating from the layer 480a.
  • the fourth step (S44) is a step of etching and removing the temporary bonding layer 480a to expose the contact electrode 460a.
  • the mold portion 14a surrounding the epitaxial die 400a can be formed in the fourth step (S44).
  • the mold portion 14a may be made of a material capable of Laser Direct Structuring (LDS) or Laser Direct Imaging (LDI) to enable laser drilling in the sixth step (S46), which will be described later.
  • LDS Laser Direct Structuring
  • LI Laser Direct Imaging
  • the contact electrode may be exposed after PR (Photoresist) is applied.
  • the epitaxial die 400a is inspected for electrical defects through the exposed contact electrode 460a, and if the epitaxial die 400a is electrically defective as a result of the electrical defect inspection, the corresponding epitaxial die (S45). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 400a and replace the defective epitaxial die 400a before the upper wiring process for forming the expansion electrode 13a.
  • the sixth step (S46) is a step of forming the expansion electrode 13a that electrically connects the second electrode pad 11ba and the contact electrode 460a. Meanwhile, if the mold part 14a is not formed in the fourth step (S44), the mold part 14a surrounding the epitaxial die 400a can be formed in the sixth step (S46) after the electrical defect inspection. there is. That is, when the mold portion 14a is formed after the electrical defect inspection in the fifth step (S45), repair of the semiconductor light emitting device becomes easier.
  • the mold portion 14a at the top of the second electrode pad 11ba is etched using laser drilling to form a through hole H.
  • the expansion electrode 13a is formed to extend in the vertical direction from the top of the second electrode pad 11ba to the top of the mold portion 14a, and is then bent toward the contact electrode 460a, thereby forming the contact electrode 460a and the second electrode 13a. Ensure that the electrode pad 11ba is electrically connected.
  • the seventh step (S47) is a step of forming the black matrix 15a covering the expansion electrode 13a and the mold portion 14a.
  • This black matrix 15a may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15a may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.
  • Figure 13 is a flowchart of a method of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the fifth embodiment of the present invention
  • Figure 14 is a flowchart of a semiconductor light-emitting device that is easy to detect electrical defects according to the fifth embodiment of the present invention.
  • the manufacturing process is shown, and
  • FIG. 15 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the fifth embodiment of the present invention.
  • the semiconductor light emitting device manufacturing method (S50) includes a first step (S51), a second step (S52), and a third step ( S53), the fourth step (S54), the fifth step (S55), the sixth step (S56), and the seventh step (S57).
  • S51 first step
  • S52 second step
  • S53 third step
  • S54 fourth step
  • S55 fifth step
  • S56 sixth step
  • S57 seventh step
  • the first step (S51) is a substrate portion (11a) on which an epitaxial die (500a) for a semiconductor light emitting device according to the fifth embodiment of the present invention, and a first electrode pad (11aa) and a second electrode pad (11ba) are formed, respectively.
  • This substrate portion 11a may mean a semiconductor wafer, a printed circuit board (PCB), a thin film transistor glass (TFT glass), an interposer, etc., but is not limited thereto.
  • the first electrode pad 11aa is a negative individual electrode
  • the second electrode pad 11ba may be a positive common electrode
  • the first electrode pad 11aa is a positive individual electrode
  • the second electrode pad 11ba may be a positive electrode.
  • a second lower electrode pad 11fa electrically connected to the second electrode post 11da may be formed at the lower portion of each.
  • the epitaxial die 500a for a semiconductor light emitting device includes a light emitting part 520a that generates light, a first ohmic electrode 530a, a passivation layer 550a, It includes a contact electrode 560a that is not exposed to the outside, a bonding pad layer 570a that is exposed to the outside, a temporary bonding layer 580a, and a final support substrate 590a.
  • the light emitting unit 520a generates light, and the contents of the first semiconductor region 521a, the second semiconductor region 522a, and the active region 523a detect electrical defects according to the first embodiment of the present invention described above. Since this is the same as the easy manufacturing method (S10) of a semiconductor light emitting device, redundant description is omitted (the epitaxial die 500a structure of the present invention is a state in which the first growth substrate is separated after the final support substrate 590a is bonded). lim).
  • the light emitting portion 520a which is epitaxially grown in the order of the second semiconductor region 522a, the active region 523a, and the first semiconductor region 521a on the initial growth substrate, is later grown as the first semiconductor region 521a.
  • the first semiconductor region 521a, the active region 523a, and the second semiconductor region 522a are formed on the final support substrate 590a in that order. It has a layered structure.
  • both sides of the light emitting portion 520a formed on the initial growth substrate may have a shape etched to a preset depth, and here the preset depth may mean up to the second semiconductor region 522a, but is not limited thereto. No.
  • the first ohmic electrode 530a is electrically connected to the first semiconductor region 521a of the light emitting portion 520a, and is placed on the first semiconductor region 521a to cover the upper surface of the first semiconductor region 521a and make surface contact. is formed At this time, the first semiconductor region 521a is electrically connected to the first ohmic electrode 530a through positive ohmic contact (p-ohmic contact).
  • the first ohmic electrode 530a may be made of a material with high transparency and excellent electrical conductivity, but is not limited thereto.
  • Materials for the first ohmic electrode 530a include ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), TiN (Titanium Nitride), and Ni(O)-Au. , and may be made of optically transparent materials such as Ni(O)-Ag.
  • the passivation layer 550a covers the first ohmic electrode 530a from the etched portions on both sides of the light emitting portion 520a, and a portion of the passivation layer 550a is etched to expose a portion of the first ohmic electrode 530a.
  • This passivation layer 550a may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • the contact electrode 560a is electrically connected to the first ohmic electrode 530a and is formed on the first ohmic electrode 530a exposed by etching a portion of the passivation layer 550a.
  • the material of the contact electrode 560a is not limited as long as it has strong adhesion to the first ohmic electrode 530a, but includes Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd. , Ru, Cu, Ag, Au, etc.
  • the temporary bonding layer 580a bonds the passivation layer 550a formed by exposing the contact electrode 560a to the final support substrate 590a, and is formed on the passivation layer 550a and the contact electrode 560a. According to the shape of the temporary bonding layer 580a surrounding the contact electrode 560a, the contact electrode 560a is interposed between the temporary bonding layer 580a and the first ohmic electrode 530a and is not exposed.
  • This temporary bonding layer 580a is made of flowable oxide (FOx) such as BCB (Benzocyclobuene), SU-8 polymer, SOG (Spin On Glass), HSQ (Hydrogen Silsesquioxane), low melting point metal (In, It may include an alloy composed of Sn, Zn) and precious metals (Au, Ag, Cu, Pd).
  • FOx flowable oxide
  • BCB Benzocyclobuene
  • SU-8 polymer SOG (Spin On Glass)
  • HSQ Hydrogen Silsesquioxane
  • Low melting point metal In
  • It may include an alloy composed of Sn, Zn) and precious metals (Au, Ag, Cu, Pd).
  • the final support substrate 590a is bonded to the passivation layer 550a by a temporary bonding layer 580a to form a light emitting portion 520a, a first ohmic electrode 530a, a passivation layer 550a, a contact electrode 560a, and a contact electrode 560a, which will be described later. It supports the bonding pad layer 570a, which has a thermal expansion coefficient equal to or similar to that of the initial growth substrate, and is formed of an optically transparent material, and it is desirable that the difference in thermal expansion coefficient does not exceed a maximum of 2 ppm.
  • the most desirable final support substrate 590a material that satisfies this may include sapphire, which is used as the initial growth substrate, or glass whose thermal expansion coefficient is adjusted to have a difference of 2ppm or less from that of the initial growth substrate.
  • the final support substrate 590a includes a light emitting portion 520a, a first ohmic electrode 530a, a passivation layer 550a, and a contact electrode after the epitaxial die 500a of the present invention is finally completed. It functions as a final support substrate that supports (560a) and the bonding pad layer 570a to be described later.
  • it is a functional material that can be easily separated and removed through the LLO method, that is, the final support substrate. It is preferable that an LLO sacrificial separation layer (not shown) is formed between (590a) and the temporary bonding layer (580a).
  • the above-described LLO sacrificial separation layer may be a material such as ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO 2 , SiN x , etc.
  • the bonding pad layer 570a functions as a vertical chip die bonding pad, and is formed on the lower surface of the light emitting unit 520a and is electrically connected to the light emitting unit 520a.
  • the lower surface of the light emitting unit 520a has a nitrogen (N) polarity surface
  • the bonding pad layer 570a is electrically connected to this nitrogen (N) polarity surface through a negative ohmic contact (n-ohmic contact). It is exposed to the outside and functions as a cathode as well as an active reflector.
  • the bonding pad layer 570a is basically composed of three regions (not shown).
  • the first region may be made of a transparent electrically conductive material (ITO, IZO, ZnO, IGZO, TiN) that has a strong bonding force with the light emitting portion 520a.
  • the second region may be composed of a highly reflective material (Al, Ag, AgCu, Rh, Pt, Ni, Pd).
  • the third region may be formed including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd), but is limited to this. It doesn't work.
  • the low melting point metal of the bonding pad layer 570a may be formed of metal materials such as In, Sn, Zn, and Pb alone or of an alloy containing them.
  • the lower surface of the second semiconductor region 522a extracts as much light generated in the active region 523a into the air as possible.
  • a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the anode contact electrode 560a and the first ohmic electrode 530a are connected to the temporary bonding layer 580a and the light emitting portion 520a. ) and is not exposed, and only the bonding pad layer 570a, which functions as a cathode, is exposed to the outside.
  • the epitaxial die 500a is placed on the first electrode pad 11aa, and the first electrode pad 11aa and the bonding pad layer 570a are bonded through the bonding layer 12a to electrically connect the epitaxial die 500a.
  • This is the step to connect.
  • the placement and bonding of the epitaxial die 500a is done by stamping (PDMS, Si), which is known as a representative process of pick & place, roll to roll (R2R), and mass transfer. , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S53) is a step of separating the final support substrate 590a of the epitaxial die 500a.
  • the final support substrate 590a can be separated from the temporary bonding layer 580a using a laser lift off (LLO) technique.
  • LLO laser lift-off
  • the laser lift-off technique (LLO) refers to temporary bonding of the final support substrate 590a by irradiating an ultraviolet (UV) laser beam with uniform light output, beam profile, and single wavelength to the rear of the transparent final support substrate 590a. This is a technique for separating from the layer 580a.
  • the fourth step (S54) is a step of etching and removing the temporary bonding layer 580a to expose the contact electrode 560a.
  • the mold portion 14a surrounding the epitaxial die 500a can be formed in the fourth step (S54).
  • the mold portion 14a may be made of a material capable of Laser Direct Structuring (LDS) or Laser Direct Imaging (LDI) to enable laser drilling in the sixth step (S56) described later.
  • LDS Laser Direct Structuring
  • LI Laser Direct Imaging
  • the contact electrode may be exposed after PR (Photoresist) is applied.
  • the epitaxial die 500a is inspected for electrical defects through the exposed contact electrode 560a, and if the epitaxial die 500a is electrically defective as a result of the electrical defect inspection, the corresponding epitaxial die (S55). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 500a and replace the defective epitaxial die 500a before the upper wiring process for forming the expansion electrode 13a.
  • the sixth step (S56) is a step of forming the expansion electrode 13a that electrically connects the second electrode pad 11ba and the contact electrode 560a. Meanwhile, if the mold portion 14a is not formed in the fourth step (S54), the mold portion 14a surrounding the epitaxial die 500a can be formed in the sixth step (S56) after the electrical defect inspection. there is. That is, when the mold portion 14a is formed after the electrical defect inspection in the fifth step (S55), repair of the semiconductor light emitting device becomes easier.
  • the mold portion 14a at the top of the second electrode pad 11ba is etched using laser drilling to form a through hole H.
  • the expansion electrode 13a is formed to extend in the vertical direction from the top of the second electrode pad 11ba to the top of the mold portion 14a, and then is bent toward the contact electrode 560a to form the contact electrode 560a and the second electrode 560a. Ensure that the electrode pad 11ba is electrically connected.
  • the seventh step (S57) is a step of forming the black matrix 15a covering the expansion electrode 13a and the mold portion 14a.
  • This black matrix 15a may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15a may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.
  • Figure 16 is a flow chart of a method of manufacturing a semiconductor light emitting device that is easy to detect electrical defects according to the sixth embodiment of the present invention
  • Figures 17 and 18 are a semiconductor light emitting device that is easy to detect electrical defects according to the sixth embodiment of the present invention. It shows the process of manufacturing a light-emitting device
  • Figure 19 shows an electrode post formed on the substrate of a semiconductor light-emitting device for easy detection of electrical defects according to the sixth embodiment of the present invention.
  • the semiconductor light emitting device manufacturing method (S60) includes a first step (S61), a second step (S62), and a third step ( S63), the fourth step (S64), the fifth step (S65), the sixth step (S66), and the seventh step (S67).
  • S61 first step
  • S62 second step
  • S63 third step
  • S64 fourth step
  • S65 fifth step
  • S66 sixth step
  • S67 seventh step
  • the first step (S61) is a substrate portion 11a on which an epitaxial die 600a for a semiconductor light emitting device according to the sixth embodiment of the present invention, and a first electrode pad 11aa and a second electrode pad 11ba are formed, respectively.
  • This substrate portion 11a may mean a semiconductor wafer, a printed circuit board (PCB), a thin film transistor glass (TFT glass), an interposer, etc., but is not limited thereto.
  • the first electrode pad 11aa is a negative individual electrode
  • the second electrode pad 11ba may be a positive common electrode
  • the first electrode pad 11aa is a positive individual electrode
  • the second electrode pad 11ba may be a positive electrode.
  • a second lower electrode pad 11fa electrically connected to the second electrode post 11da may be formed at the lower portion of each.
  • the first electrode post 11ca and the second electrode post 11da are formed of copper (Cu) in the form of a pillar (post) in the via hole V penetrating the substrate portion 11a. It can be formed through plating (or insertion of a nickel wire (Ni Wire)).
  • the via hole (V) is formed in the substrate portion (V) so that the bonding force of the substrate portion 11a through the plurality of electrode posts 11ca and 11da can be increased. It can be formed at each of the four corners of 11a).
  • first electrode posts 11ca which are individual electrodes
  • one second electrode post 11da which is a common electrode
  • the first electrode post 11ca is electrically connected to the bonding pad layer 670a of the epitaxial die
  • the second electrode post 11da is connected to the contact electrode 660a of the epitaxial die through the expansion electrode 13a. can be electrically connected to.
  • the epitaxial die 600a for a semiconductor light emitting device includes a light emitting part 620a that generates light, a first ohmic electrode 630a, a passivation layer 650a, It includes a contact electrode 660a that is not exposed to the outside, a bonding pad layer 670a that is exposed to the outside, a temporary bonding layer 680a, and a final support substrate 690a.
  • the light emitting unit 620a generates light, and in the present invention, indium phosphide (InP), indium gallium phosphide (InGaP), and gallium phosphide (GaP), which are group 3 (Al, Ga, In) phosphide semiconductors, are used to emit red light. ), aluminum indium phosphide (AlInP), aluminum gallium phosphide (AlGaP), aluminum phosphide (AlP), aluminum gallium indium phosphide (AlGaInP), etc.
  • Binary, ternary, and quaternary compounds are placed in the appropriate position and order on the initial growth substrate. It can be placed and grown epitaxially (in the epitaxial die 600a structure of the present invention, the initial growth substrate is separated after the final support substrate 690a is bonded).
  • Group 3 phosphide semiconductors of indium gallium phosphide (InGaP) with a high indium (In) composition are used to produce red light. It should be preferentially formed on a Group 3 phosphide semiconductor composed of aluminum (AlP) and aluminum gallium indium phosphide (AlGaInP), but is not limited to this.
  • the light emitting unit 620a includes a first semiconductor region 621a (e.g., a p-type semiconductor region), an active region 623a (e.g., Multi Quantum Wells, MQWs), and a second semiconductor region. It includes a region 622a (e.g., an n-type semiconductor region), in which a second semiconductor region 622a, an active region 623a, and a first semiconductor region 621a are epitaxially formed on the initial growth substrate. (Epitaxy) It may have a grown structure, and may ultimately have an overall thickness of about 5.0 to 8.0 ⁇ m, including several multi-layered Group 3 phosphides, but is not limited thereto.
  • a first semiconductor region 621a e.g., a p-type semiconductor region
  • an active region 623a e.g., Multi Quantum Wells, MQWs
  • MQWs Multi Quantum Wells
  • Each of the first semiconductor region 621a, the active region 623a, and the second semiconductor region 622a may be made of a single layer or a multilayer structure, and although not shown, the light emitting portion 620a is used as an initial growth substrate of gallium arsenide (GaAs). Prior to epitaxial growth on the top, necessary layers such as a buffer region may be added to improve the quality of the epitaxially grown light emitting portion 620a.
  • the buffer area is usually around 4.0 ⁇ m including a compliant layer consisting of a nucleation layer and an undoped semiconductor region to relieve stress and improve thin film quality. It can be configured by thickness.
  • gallium indium phosphide is used before the doped first semiconductor region 621a or second semiconductor region 622a is deposited. It is desirable to grow an etch stop layer (ESL) made of (GaInP) material as a single crystal thin film directly on the GaAs initial growth substrate to a thickness of about 200 nm.
  • ESL etch stop layer
  • the second semiconductor region 622a has second conductivity (n-type) and is formed on the initial growth substrate.
  • This second semiconductor region 622a is centered on gallium arsenide (GaAs) and aluminum gallium indium phosphide (AlGaInP) semiconductors and may have a thickness of 2.0 to 3.5 ⁇ m.
  • the active region 623a generates light, that is, red light, using recombination of electrons and holes, and is formed on the second semiconductor region 622a.
  • This active region 623a may have a thickness of several tens of nm and is comprised of a multilayer centered on gallium indium phosphide (GaInP) and aluminum gallium indium phosphide (AlGaInP) semiconductors.
  • the first semiconductor region 621a has first conductivity (p-type) and is formed on the active region 623a.
  • This first semiconductor region 621a may have a thickness of several tens of nm to several ⁇ m of multilayers centered on aluminum indium phosphide (AlInP), aluminum gallium indium phosphide (AlGaInP), and gallium phosphide (GaP) semiconductors.
  • the active region 623a is sandwiched between the first semiconductor region 621a and the second semiconductor region 622a, and the holes of the first semiconductor region 621a, which is a p-type semiconductor region, and the second semiconductor region, which is an n-type semiconductor region, When electrons in the semiconductor region 622a are recombined in the active region 623a, light is generated.
  • the light emitting portion 620a which is epitaxially grown in the order of the second semiconductor region 622a, the active region 623a, and the first semiconductor region 621a on the initial growth substrate, is later grown as the first semiconductor region 621a.
  • the first semiconductor region 621a, the active region 623a, and the second semiconductor region 622a are formed on the final support substrate 690a.
  • both sides of the light emitting portion 620a formed on the initial growth substrate may have a shape etched to a preset depth.
  • the preset depth may mean up to the second semiconductor region 622a, but is not limited thereto. No.
  • the first ohmic electrode 630a is electrically connected to the first semiconductor region 621a of the light emitting portion 620a, and is placed on the first semiconductor region 621a to cover the upper surface of the first semiconductor region 621a and make surface contact. is formed At this time, the first semiconductor region 621a, which is a p-type semiconductor region, is electrically connected to the first ohmic electrode 630a through a positive ohmic contact (p-ohmic contact).
  • the first ohmic electrode 630a may be made of a material with high transparency and excellent electrical conductivity, but is not limited thereto.
  • the first ohmic electrode (630a) materials include ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), TiN (Titanium Nitride), and Ni(O)-Au. , Ni(O)-AuBe, Ni(O)-Ag, etc. may be composed of optically transparent materials.
  • the passivation layer 650a covers the first ohmic electrode 630a from the etched portions on both sides of the light emitting portion 620a, and a portion of the passivation layer 650a is etched to open, exposing a portion of the first ohmic electrode 630a.
  • This passivation layer 650a may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • the contact electrode 660a is electrically connected to the first ohmic electrode 630a and is formed on the first ohmic electrode 630a exposed by opening a portion of the passivation layer 650a.
  • the material of the contact electrode 660a is not limited as long as it has strong adhesion to the first ohmic electrode 630a, but includes Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd. , Ru, Cu, Ag, Au, AuBe, etc.
  • the temporary bonding layer 680a bonds the passivation layer 650a formed by exposing the contact electrode 660a to the final support substrate 690a, and is formed on the passivation layer 650a and the contact electrode 660a. According to the shape of the temporary bonding layer 680a surrounding the contact electrode 660a, the contact electrode 660a is interposed between the temporary bonding layer 680a and the first ohmic electrode 630a and is not exposed.
  • This temporary bonding layer 680a is made of flowable oxide (FOx) such as BCB (Benzocyclobuene), SU-8 polymer, SOG (Spin On Glass), HSQ (Hydrogen Silsesquioxane), low melting point metal (In, It may include an alloy composed of Sn, Zn) and precious metals (Au, Ag, Cu, Pd).
  • FOx flowable oxide
  • BCB Benzocyclobuene
  • SU-8 polymer SOG (Spin On Glass)
  • HSQ Hydrogen Silsesquioxane
  • Low melting point metal In
  • It may include an alloy composed of Sn, Zn) and precious metals (Au, Ag, Cu, Pd).
  • the final support substrate 690a is bonded to the passivation layer 650a by a temporary bonding layer 680a to form a light emitting portion 620a, a first ohmic electrode 630a, a passivation layer 650a, a contact electrode 660a, and a contact electrode 660a described later. It supports the bonding pad layer 670a, which has a thermal expansion coefficient equal to or similar to that of the first growth substrate and is formed of an optically transparent material, and it is desirable that the difference in thermal expansion coefficient does not exceed a maximum of 2ppm.
  • the most desirable material for the final support substrate 690a that satisfies this requirement may include sapphire or glass whose thermal expansion coefficient is adjusted to have a difference of 2ppm or less from that of the initial growth substrate.
  • the final support substrate 690a includes a light emitting portion 620a, a first ohmic electrode 630a, a passivation layer 650a, and a contact electrode after the epitaxial die 600a of the present invention is finally completed. It functions to support (660a) and the bonding pad layer 670a, which will be described later.
  • a functional material that can be easily separated and removed through the LLO method that is, the final support substrate 690a and It is preferable that an LLO sacrificial separation layer (not shown) is formed between the temporary bonding layers 680a.
  • the above-described LLO sacrificial separation layer may be a material such as ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO 2 , SiN x , etc.
  • the bonding pad layer 670a functions as a vertical chip die bonding pad, and is formed to contact the lower surface of the light emitting unit 620a and is electrically connected to the light emitting unit 620a. At this time, the bonding pad layer 670a is electrically connected to the lower surface of the second semiconductor region 622a, which is an n-type semiconductor region, through a negative ohmic contact and is exposed to the outside, and functions as a cathode and an active reflector. It functions as a reflector.
  • this bonding pad layer 670a is basically composed of three regions (not shown).
  • the first region may be made of a transparent electrically conductive material (ITO, IZO, ZnO, IGZO, TiN, Ni(O)-AuGe) that has a strong bonding force with the light emitting portion 620a.
  • the second region may be composed of a highly reflective material (Al, Ag, AgCu, Rh, Pt, Ni, Pd).
  • the third region may be formed including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd), but is limited to this. It doesn't work.
  • the low melting point metal of the bonding pad layer 670a may be formed of metal materials such as In, Sn, Zn, and Pb alone or of an alloy containing them.
  • the lower surface of the second semiconductor region 622a extracts as much light generated in the active region 623a into the air as possible.
  • a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the anode contact electrode 660a and the first ohmic electrode 630a are connected to the temporary bonding layer 680a and the light emitting portion 620a. ) and is not exposed, and only the bonding pad layer 670a, which functions as a cathode, is exposed to the outside.
  • the epitaxial die 600a is placed on the first electrode pad 11aa, and the first electrode pad 11aa and the bonding pad layer 670a are bonded through the bonding layer 12a to electrically connect.
  • This is the step to connect.
  • the placement and bonding of the epitaxial die 600a is done by stamping (PDMS, Si), which is known as a representative process of pick & place (Pick & Place), roll to roll (R2R), and mass transfer (massive transfer). , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S63) is a step of separating the final support substrate 690a of the epitaxial die 600a.
  • the final support substrate 690a can be separated from the temporary bonding layer 680a using a laser lift off (LLO) technique.
  • LLO laser lift-off
  • the laser lift-off technique (LLO) refers to temporary bonding of the final support substrate 690a by irradiating an ultraviolet (UV) laser beam with uniform light output, beam profile, and single wavelength to the rear of the transparent final support substrate 690a. This is a technique for separating from the layer 680a.
  • the fourth step (S64) is a step of etching and removing the temporary bonding layer 680a to expose the contact electrode 660a.
  • the mold portion 14a surrounding the epitaxial die 600a can be formed in the fourth step (S64).
  • the mold portion 14a may be made of a material capable of Laser Direct Structuring (LDS) or Laser Direct Imaging (LDI) to enable laser drilling in the sixth step (S66) described later.
  • LDS Laser Direct Structuring
  • LI Laser Direct Imaging
  • the contact electrode may be exposed after PR (Photoresist) is applied.
  • the epitaxial die 600a is inspected for electrical defects through the exposed contact electrode 660a, and if the epitaxial die 600a is electrically defective as a result of the electrical defect inspection, the epitaxial die (600a) is inspected for electrical defects ( This is the step of repairing the semiconductor light emitting device by replacing 600a). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 600a and replace the defective epitaxial die 600a before the upper wiring process for forming the expansion electrode 13a.
  • the sixth step (S66) is a step of forming the expansion electrode 13a that electrically connects the second electrode pad 11ba and the contact electrode 660a. Meanwhile, if the mold part 14a is not formed in the fourth step (S64), the mold part 14a surrounding the epitaxial die 600a can be formed in the sixth step (S66) after the electrical defect inspection. there is. That is, when the mold portion 14a is formed after the electrical defect inspection in the fifth step (S65), repair of the semiconductor light emitting device becomes easier.
  • the mold portion 14a at the top of the second electrode pad 11ba is etched using laser drilling to form a through hole H.
  • the expansion electrode 13a is formed to extend in the vertical direction from the top of the second electrode pad 11ba to the top of the mold portion 14a, and then is bent toward the contact electrode 660a, thereby forming the contact electrode 660a and the second electrode 660a. Ensure that the electrode pad 11ba is electrically connected.
  • the seventh step (S67) is a step of forming the black matrix 15a covering the expansion electrode 13a and the mold portion 14a.
  • This black matrix 15a may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15a may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.
  • Figure 20 is a flowchart of a method of manufacturing a semiconductor light-emitting device that is easy to detect electrical defects according to the seventh embodiment of the present invention
  • Figure 21 is a flowchart of a semiconductor light-emitting device that is easy to detect electrical defects according to the seventh embodiment of the present invention.
  • the manufacturing process is shown, and
  • FIG. 22 shows an electrode post formed on the substrate portion of a semiconductor light emitting device for easy detection of electrical defects according to the seventh embodiment of the present invention.
  • the semiconductor light emitting device manufacturing method (S70) includes a first step (S71), a second step (S72), and a third step ( S73), the fourth step (S74), the fifth step (S75), the sixth step (S76), and the seventh step (S77).
  • S71 first step
  • S72 second step
  • S73 third step
  • S74 fourth step
  • S75 fifth step
  • S76 sixth step
  • S77 seventh step
  • the first step (S71) is a substrate portion (11a) on which an epitaxial die (700a) for a semiconductor light emitting device according to the seventh embodiment of the present invention, and a first electrode pad (11aa) and a second electrode pad (11ba) are formed, respectively. ) is a preparation step.
  • This substrate portion 11a may mean a semiconductor wafer, a printed circuit board (PCB), a thin film transistor glass (TFT glass), an interposer, etc., but is not limited thereto.
  • the first electrode pad 11aa is a negative individual electrode
  • the second electrode pad 11ba may be a positive common electrode
  • the first electrode pad 11aa is a positive individual electrode
  • the second electrode pad 11ba may be a positive electrode.
  • first electrode post 11ca and the second electrode post 11da are formed through via holes (V) formed inside the substrate portion 11a, respectively,
  • a first upper electrode pad 11aa electrically connected to the first electrode post 11ca at the top of the first electrode post 11ca, and a first upper electrode pad 11aa electrically connected to the second electrode post 11da at the top of the second electrode post 11da.
  • a second upper electrode pad 11ba connected to, a first lower electrode pad 11ea and a second electrode post 11da electrically connected to the first electrode post 11ca at the bottom of the first electrode post 11ca.
  • a second lower electrode pad 11fa electrically connected to the second electrode post 11da may be formed at the lower portion of each.
  • the epitaxial die 700a for a semiconductor light emitting device includes a light emitting part 720a that generates light, a first ohmic electrode 730a, a passivation layer 750a, It includes a contact electrode 760a that is not exposed to the outside, a bonding pad layer 770a that is exposed to the outside, a temporary bonding layer 780a, and a final support substrate 790a.
  • the light emitting unit 720a generates light, and the contents of the first semiconductor region 721a, the second semiconductor region 722a, and the active region 723a detect electrical defects according to the sixth embodiment of the present invention described above. Since this is the same as the easy manufacturing method (S60) of a semiconductor light emitting device, redundant description is omitted (the epitaxial die (700a) structure of the present invention is formed by bonding an intermediate temporary substrate and separating the first growth substrate, and then forming the final support substrate. (790a) is bonded and the intermediate temporary substrate is separated).
  • the light emitting portion 720a which is epitaxially grown in the order of the second semiconductor region 722a, the active region 723a, and the first semiconductor region 721a on the initial growth substrate, is later grown as the first semiconductor region 721a.
  • a sapphire intermediate temporary substrate is bonded through the temporary bonding layer 780a on top, the first growth substrate is separated, and then the sapphire intermediate substrate is bonded through another temporary bonding layer 780a on the bottom of the second semiconductor region 722a.
  • the final support substrate 790a When the final support substrate 790a is bonded, it has a structure in which the second semiconductor region 722a, the active region 723a, and the first semiconductor region 721a are stacked in that order on the final support substrate 790a.
  • both sides of the light emitting portion 720a formed on the initial growth substrate may have a shape etched to a preset depth, and here the preset depth may mean up to the second semiconductor region 722a, but is not limited thereto. No.
  • the first ohmic electrode 730a is electrically connected to the first semiconductor region 721a of the light emitting portion 720a, and is placed on the first semiconductor region 721a to cover the upper surface of the first semiconductor region 721a and make surface contact. is formed At this time, the first semiconductor region 721a, which is a p-type semiconductor region, is electrically connected to the first ohmic electrode 730a through positive ohmic contact (p-ohmic contact).
  • the first ohmic electrode 730a can be formed alone from a material with high reflectance and excellent electrical conductivity, but it can also be formed by combining it with a material with high transparency. It is not limited to this.
  • Materials for the first ohmic electrode 730a having high reflectivity described above include materials such as Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au, AuBe, AgBe, and AlBe, and materials having the above-mentioned high transparency.
  • the first ohmic electrode (730a) materials include ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), TiN (Titanium Nitride), and Ni(O)-Au. , Ni(O)-AuBe, Ni(O)-Ag, etc. can be used.
  • the passivation layer 750a covers the first ohmic electrode 730a from the etched portions on both sides of the light emitting portion 720a. A portion of the passivation layer 750a is etched to open, thereby exposing a portion of the first ohmic electrode 730a.
  • This passivation layer 750a may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • the bonding pad layer 770a functions as a vertical chip die bonding pad and is formed on the first ohmic electrode 730a exposed by opening a portion of the passivation layer 750a. This bonding pad layer 770a is electrically connected to the first ohmic electrode 730a and exposed to the outside, and functions as an anode.
  • This bonding pad layer 770a is basically formed by including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd). It may be, but is not limited to this.
  • the above-mentioned low melting point metal may be formed of metal materials such as In, Sn, Zn, and Pb alone or of an alloy containing them.
  • the contact electrode 760a is formed to be in contact with the lower surface of the light emitting part 720a and is electrically connected to the light emitting part 720a. At this time, the contact electrode 760a is in negative ohmic contact with the lower surface of the second semiconductor region 722a, which is an n-type semiconductor region. It is electrically connected through (n-ohmic contact) and functions as a cathode.
  • the material of the contact electrode 760a is not limited to any material on the lower surface of the second semiconductor region 722a, which is an n-type semiconductor region, but is not limited to Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni. , Pd, Ru, Cu, Ag, Au, NiO, AuGe, etc.
  • the bottom of the second semiconductor region 722a extracts as much of the light generated in the active region 723a into the air as possible ( For extraction, a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the temporary bonding layer 780a bonds the lower surface of the light emitting unit 720a on which the contact electrode 760a is formed with the final support substrate 790a, and is attached to the lower surface of the light emitting unit 720a to cover the contact electrode 760a. is formed According to the shape of the temporary bonding layer 780a surrounding the contact electrode 760a, the contact electrode 760a is interposed between the temporary bonding layer 780a and the light emitting portion 720a and is not exposed.
  • This temporary bonding layer 780a is made of flowable oxide (FOx) such as BCB (Benzocyclobuene), SU-8 polymer, SOG (Spin On Glass), HSQ (Hydrogen Silsesquioxane), low melting point metal (In, It may include an alloy composed of Sn, Zn) and precious metals (Au, Ag, Cu, Pd).
  • FOx flowable oxide
  • BCB Benzocyclobuene
  • SU-8 polymer SOG (Spin On Glass)
  • HSQ Hydrogen Silsesquioxane
  • Low melting point metal In
  • It may include an alloy composed of Sn, Zn) and precious metals (Au, Ag, Cu, Pd).
  • the final support substrate 790a is bonded to the passivation layer 750a by a temporary bonding layer 780a to form a light emitting portion 720a, a first ohmic electrode 730a, a passivation layer 750a, a contact electrode 760a, and bonding.
  • the pad layer 770a which supports the pad layer 770a, has a thermal expansion coefficient equal to or similar to that of the first growth substrate and is made of an optically transparent material. It is desirable that the difference in thermal expansion coefficient does not exceed a maximum of 2 ppm.
  • the most desirable material for the final support substrate 790a that satisfies this requirement may include sapphire or glass whose thermal expansion coefficient is adjusted to have a difference of 2 ppm or less from that of the initial growth substrate.
  • the final support substrate 790a includes the light emitting part 720a, the first ohmic electrode 730a, the passivation layer 750a, and the contact electrode after the epitaxial die 700a of the present invention is finally completed. It functions as a final support substrate supporting the layer 760a and the bonding pad layer 770a, and at this time, it is a functional material that can be easily separated and removed through the LLO method in the process of the third step (S73), that is, the final support substrate 790a. ) and the temporary bonding layer 780a. It is preferable that an LLO sacrificial separation layer (not shown) is formed.
  • the above-described LLO sacrificial separation layer may be a material such as ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO 2 , SiN x , etc.
  • the contact electrode 760a which is a cathode, is interposed between the temporary bonding layer 780a and the light emitting portion 720a and is not exposed.
  • the bonding pad layer 770a which functions as an anode, is exposed to the outside.
  • the epitaxial die 700a is placed upside down on the first electrode pad 11aa, and the first electrode pad 11aa and the bonding pad layer 770a are connected to the bonding layer 12a.
  • the placement and bonding of the epitaxial die 700a is done by stamping (PDMS, Si), which is known as a representative process of pick & place (Pick & Place), roll to roll (R2R), and mass transfer (massive transfer). , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S73) is a step of separating the final support substrate 790a of the epitaxial die 700a.
  • the final support substrate 790a can be separated from the temporary bonding layer 780a using a laser lift off (LLO) technique.
  • LLO laser lift-off
  • the laser lift-off technique (LLO) refers to temporary bonding of the final support substrate 790a by irradiating an ultraviolet (UV) laser beam with uniform light output, beam profile, and single wavelength to the rear of the transparent final support substrate 790a. This is a technique for separating from the layer 780a.
  • the fourth step (S74) is a step of etching and removing the temporary bonding layer 780a to expose the contact electrode 760a.
  • the mold portion 14a surrounding the epitaxial die 700a can be formed in the fourth step (S74).
  • the mold portion 14a may be made of a material capable of Laser Direct Structuring (LDS) or Laser Direct Imaging (LDI) to enable laser drilling in the sixth step (S76), which will be described later.
  • LDS Laser Direct Structuring
  • LI Laser Direct Imaging
  • the contact electrode may be exposed after PR (Photoresist) is applied.
  • the epitaxial die 700a is inspected for electrical defects through the exposed contact electrode 760a, and if the epitaxial die 700a is electrically defective as a result of the electrical defect inspection, the corresponding epitaxial die (S75). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 700a and replace the defective epitaxial die 700a before the upper wiring process for forming the expansion electrode 13a.
  • the sixth step (S76) is a step of forming the expansion electrode 13a that electrically connects the second electrode pad 11ba and the contact electrode 760a. Meanwhile, if the mold part 14a is not formed in the fourth step (S74), the mold part 14a surrounding the epitaxial die 700a can be formed in the sixth step (S76) after the electrical defect inspection. there is. That is, when the mold portion 14a is formed after the electrical defect inspection in the fifth step (S75), repair of the semiconductor light emitting device becomes easier.
  • the mold portion 14a at the top of the second electrode pad 11ba is etched using laser drilling to form a through hole H.
  • the expansion electrode 13a is formed to extend in the vertical direction from the top of the second electrode pad 11ba to the top of the mold portion 14a, and then is bent toward the contact electrode 760a, thereby forming the contact electrode 760a and the second electrode 760a. Ensure that the electrode pad 11ba is electrically connected.
  • the seventh step (S77) is a step of forming the black matrix 15a covering the expansion electrode 13a and the mold portion 14a.
  • This black matrix 15a may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15a may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.
  • Figure 23 shows the entire epitaxial die for easy detection of electrical defects according to the eighth embodiment of the present invention
  • Figure 24 shows the epitaxial die for easy detection of electrical defects according to the eighth embodiment of the present invention with red light. When emitting light, it shows that a sacrificial separation layer and a bonding layer are provided.
  • the epitaxial die 100b which is easy to detect electrical defects according to the eighth embodiment of the present invention, includes a final support substrate 110b, a light emitting part 120b, and an ohmic electrode 130b. and a passivation layer 150b, a contact electrode 160b, and a bonding pad layer 170b.
  • the final support substrate 110b supports the light emitting part 120b, the ohmic electrode 130b, the passivation layer 150b, the contact electrode 160b, and the bonding pad layer 170b, and is made of sapphire.
  • An initial growth substrate can be used, and the light emitting part 120b, which will be described later, can be epitaxially grown on this initial growth substrate.
  • the first growth substrate on which the light emitting part 120b is grown in the present invention is the light emitting part 120b, the ohmic electrode 130b, and the passivation layer ( It functions as a final support substrate 110b that supports 150b), the contact electrode 160b, and the bonding pad layer 170b.
  • the light emitting unit 120b generates light, and in the present invention, indium nitride (InN), indium gallium nitride (InGaN), and gallium nitride, which are group 3 (Al, Ga, In) nitride semiconductors, are used to emit blue light or green light.
  • Binary, ternary, and quaternary compounds such as (GaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN), and aluminum gallium indium nitride (AlGaInN) are placed in an appropriate position on the final support substrate 110b, which is the first growth substrate. They can be placed in sequence and grown epitaxially.
  • group III nitride semiconductors of indium gallium nitride (InGaN) with a high indium (In) composition are used to produce gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum nitride (AlN), It should be preferentially formed on a Group 3 nitride semiconductor composed of aluminum gallium indium nitride (AlGaInN), but is not limited to this.
  • the light emitting unit 120b includes a first semiconductor region 121b (e.g., p-type semiconductor region), an active region 123b (e.g., Multi Quantum Wells, MQWs), and a second semiconductor region. It includes a region 122b (e.g., an n-type semiconductor region), in which a second semiconductor region 122b, an active region 123b, and a first semiconductor region 121b are formed on the final support substrate 110b in this order. It may have an epitaxially grown structure, and may ultimately include several multi-layered Group 3 nitrides, and may have an overall thickness of typically 5.0 to 8.0 ⁇ m, but is not limited thereto.
  • a first semiconductor region 121b e.g., p-type semiconductor region
  • an active region 123b e.g., Multi Quantum Wells, MQWs
  • MQWs Multi Quantum Wells
  • Each of the first semiconductor region 121b, the active region 123b, and the second semiconductor region 122b may be made of a single layer or multiple layers, and although not shown, the light emitting portion 120b is epitaxially grown on the sapphire first growth substrate.
  • necessary layers such as a buffer area may be added to improve the quality of the epitaxially grown light emitting portion 120b.
  • the buffer area is usually around 4.0 ⁇ m including a compliant layer consisting of a nucleation layer and an undoped semiconductor region to relieve stress and improve thin film quality. It can be configured by thickness.
  • a sacrificial layer may be provided between the nucleation layer and the undoped semiconductor region.
  • the seed layer can also function as a sacrificial layer.
  • the second semiconductor region 122b has second conductivity (n-type) and is formed on the final support substrate 110b.
  • This second semiconductor region 122b may have a thickness of 2.0 to 3.5 ⁇ m.
  • the active region 123b generates light using recombination of electrons and holes, and is formed on the second semiconductor region 122b.
  • This active region 123b may have a thickness of several tens of nm, including a multilayer centered on indium gallium nitride (InGaN) and gallium nitride (GaN) semiconductors.
  • InGaN indium gallium nitride
  • GaN gallium nitride
  • the first semiconductor region 121b has first conductivity (p-type) and is formed on the active region 123b.
  • This first semiconductor region 121b may have a thickness of several tens of nm to several ⁇ m of a multilayer centered on aluminum nitride (AlGaN) and gallium nitride (GaN) semiconductors, and the upper surface has a gallium (Ga) polarity.
  • the active region 123b is interposed between the first semiconductor region 121b and the second semiconductor region 122b, so that holes in the first semiconductor region 121b, which is a p-type semiconductor region, and holes in the second semiconductor region, which is an n-type semiconductor region, are formed.
  • the active region 123b When electrons in the semiconductor region 122b are recombined in the active region 123b, light is generated.
  • the sides, that is, one side or both sides, of the light emitting part 120b formed on the final support substrate 110b may have a shape etched at a preset depth (i.e., both sides are mesa-etched). (may have a shape), when viewed from above, all corners of the top, bottom, left, and right may have a mesa-etched shape, where the preset depth may mean up to the second semiconductor region 122b; It is not limited. Meanwhile, the surface of the second semiconductor region 122b of the etched portion of the light emitting portion 120b has gallium (Ga) polarity.
  • Ga gallium
  • the ohmic electrode 130b is electrically connected to the first semiconductor region 121b of the light emitting portion 120b, and is formed on the first semiconductor region 121b to cover the upper surface of the first semiconductor region 121b and make surface contact. .
  • the first semiconductor region 121b is electrically connected to the ohmic electrode 130b through positive ohmic contact (p-ohmic contact).
  • the contact electrode 160b is electrically connected to the second semiconductor region 122b of the light emitting portion 120b, and may be formed on the side of the second semiconductor region 122b, that is, on the etched portion on one or both sides. .
  • the transfer In order to inspect electrical defects by exposing the contact electrode 160b in the process, there is a problem that the second semiconductor region 122b of the light emitting portion 120b must be excessively etched.
  • the contact electrode 160b of the present invention has a bridge structure to facilitate detection of electrical defects.
  • the contact electrode 160b includes a base portion 161b and one side of the base portion 161b. It is bent and extended at the end and includes a bent portion 162b disposed between the passivation layer 150b and the light emitting portion 120b.
  • This bent portion 162b is bent and extended from one end of the base portion 161b to facilitate detection of electrical defects in the transfer process, and has a stepped shape that is bent and extended in the direction opposite to the bonding pad layer 170b. You can have At this time, the bent portion 162b may be formed by bending multiple times as needed.
  • the ohmic electrode 130b and the contact electrode 160b may be made of a material with high transparency and/or reflectance and excellent electrical conductivity, but are not limited thereto.
  • Materials for the ohmic electrode 130b include optically transparent materials such as ITO (Indium Tin Oxide), ZnO, IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride), Ag, Al, Rh, It can be composed of optically reflective materials such as Pt, Ni, Pd, Ru, Cu, and Au, either alone or in combination.
  • the contact electrode 160b materials include optically transparent materials such as ITO (Indium Tin Oxide), ZnO, IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride), Cr, Ti, It can be composed of metal materials such as Al, V, W, Re, and Au, either alone or in combination.
  • the etched portion of the second semiconductor region 122b has a gallium (Ga) polarity surface, and this gallium (Ga) polarity surface is in negative ohmic contact (n-ohmic contact) with the contact electrode 160b. ) and are electrically connected.
  • the passivation layer 150b covers the side of the ohmic electrode 130b from the etched portion of the light emitting portion 120b through the contact electrode 160b.
  • the passivation layer 150b covers one side of the ohmic electrode 130b from the etched portion on one side of the light emitting portion 120b through the contact electrode 160b, and covers the surface from the etched portion on the other side of the light emitting portion 120b through the contact electrode 160b. It may have a shape that covers the other side of the ohmic electrode 130b. According to the shape of the passivation layer 150b, the contact electrode 160b is interposed between the passivation layer 150b and the light emitting portion 120b and is not exposed.
  • This passivation layer 150b may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal oxide containing Al 2 O 3 ( Metallic Oxide), may include a single layer or multiple layers containing at least one material among organic insulators.
  • the bonding pad layer 170b functions as a vertical chip die bonding pad, and is formed on the ohmic electrode 130b and the passivation layer 150b and is electrically connected to the ohmic electrode 130b. . At this time, the bonding pad layer 170b is electrically connected to the ohmic electrode 130b through positive ohmic contact (p-ohmic contact), is exposed to the outside, and functions as an anode.
  • p-ohmic contact positive ohmic contact
  • This bonding pad layer 170b may be provided with a diffusion barrier layer made of a high-melting point metal (Cr, V, Ti, W, Mo, Re) or a metal with a high atomic filling factor (Pt, Ni). , Basically, it can be formed including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd), but is not limited to this. does not In addition, the low melting point metal of the bonding pad layer 170b may be formed of metal materials such as In, Sn, Zn, and Pb alone or of an alloy containing them.
  • the contact electrode 160b which is a cathode, is exposed and interposed between the passivation layer 150b and the light emitting unit 120b. is not present, and only the bonding pad layer 170b, which functions as an anode, is exposed to the outside.
  • the epitaxial die 100b when the epitaxial die 100b, which is easy to detect electrical defects according to the eighth embodiment of the present invention, emits red light, the epitaxial die 100b is a sacrificial separation layer (N). ) and a bonding layer (B) may be further included.
  • a sapphire final support substrate 110b is used in the same way as when the epitaxial die 100b emits blue light or green light.
  • the light emitting unit 120b, the ohmic electrode 130b, the passivation layer 150b, the contact electrode 160b, and the bonding pad layer 170b can be supported.
  • the light emitting part 120b is made of group 3 (Al, Ga, In) phosphide semiconductors such as indium phosphide (InP), indium gallium phosphide (InGaP), and gallium phosphide ( Binary, ternary, and quaternary compounds such as GaP), aluminum indium phosphide (AlInP), aluminum gallium phosphide (AlGaP), aluminum phosphide (AlP), and aluminum gallium indium phosphide (AlGaInP) are placed in the appropriate position and order on the initial growth substrate. It can be placed and grown epitaxially.
  • group 3 Al, Ga, In
  • phosphide semiconductors such as indium phosphide (InP), indium gallium phosphide (InGaP), and gallium phosphide ( Binary, ternary, and quaternary compounds such as GaP), aluminum indium phosphide (AlInP), aluminum gallium
  • Group 3 phosphide semiconductors of indium gallium phosphide (InGaP) with a high indium (In) composition are used to produce red light. It should be preferentially formed on a Group 3 phosphide semiconductor composed of aluminum (AlP) and aluminum gallium indium phosphide (AlGaInP), but is not limited to this.
  • the sacrificial separation layer (N) may be a material such as ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO 2 , SiN x , and the bonding layer (B) and a temporary bonding layer described later.
  • Dielectric materials with excellent thermal conductivity and no change in physical properties in the MOCVD chamber are preferentially selected, for example, silicon oxide (SiO 2 , 0.8 ppm) and silicon nitride (SiN x , 3.8 ppm).
  • SiCN silicon carbonitride
  • AlN aluminum nitride
  • AlO 3 aluminum oxide
  • SOG Spin On Glass, liquid
  • a gallium arsenide (GaAs) initial growth substrate may be used, and a sacrificial separation layer (N) is formed on the gallium arsenide (GaAs) initial growth substrate.
  • the light emitting part 120b that emits red light is epitaxially grown, and the ohmic electrode 130b, the passivation layer 150b, the contact electrode 160b, and the bonding pad layer 170b are grown in the same manner.
  • the intermediate temporary substrate After forming the sacrificial separation layer (N) on the intermediate temporary substrate, the intermediate temporary substrate is bonded to the bonding pad layer (170b) through the temporary bonding layer, and using the chemical lift off (CLO) technique. After the initial growth substrate is separated from the sacrificial separation layer (N), the lower sacrificial separation layer (N) is etched and removed to expose the lower surface of the light emitting portion (120b). At this time, the intermediate temporary substrate may be prepared as the same sapphire substrate as the final support substrate 110b to minimize the difference in coefficient of thermal expansion (CTE) with the final support substrate 110b.
  • CTE coefficient of thermal expansion
  • a sacrificial separation layer (N) is formed on the sapphire final support substrate (110b), and then the final support substrate (110b) is bonded to the lower surface of the light emitting unit (120b) through a bonding layer (B), and the laser
  • the upper sacrificial separation layer (N) is etched and removed to expose the bonding pad layer (170b).
  • a structure like 24 i.e., a structure in which the final support substrate 210b, sacrificial separation layer (N), bonding layer (B), and laminate are stacked in order) is completed.
  • Figure 25 is a flowchart of a method of manufacturing a semiconductor light emitting device using an epitaxial die for easy detection of electrical defects according to the eighth embodiment of the present invention
  • Figure 26 is a flowchart of the method for manufacturing a semiconductor light emitting device according to the eighth embodiment of the present invention. This shows the process of manufacturing a semiconductor light emitting device using an epitaxial die.
  • the method (S80) of manufacturing a semiconductor light emitting device using an epitaxial die (100b) that is easy to detect electrical defects includes the first step (S81). and the second step (S82), the third step (S83), the fourth step (S84), the fifth step (S85), the sixth step (S86), and the seventh step (S87). do.
  • the order of the processes shown in Figures 25 and 26 can be changed.
  • the first step (S81) is a step of preparing the epitaxial die 100b and the substrate portion 11b for easy detection of electrical defects according to the eighth embodiment of the present invention.
  • the substrate portion 11b supports the epitaxial die 100b to be bonded, and a first electrode pad 11ab and a second electrode pad 11bb may be formed on its upper surface, respectively.
  • the first electrode post 11cb and the second electrode post 11db are formed through a via hole (V) formed inside the substrate portion 11b
  • the first electrode post 11cb A first upper electrode pad 11ab electrically connected to the first electrode post 11cb at the top, and a second upper electrode pad electrically connected to the second electrode post 11db at the top of the second electrode post 11db.
  • (11bb) a first lower electrode pad (11eb) electrically connected to the first electrode post (11cb) at the bottom of the first electrode post (11cb), and a second electrode post (11eb) at the bottom of the second electrode post (11db)
  • a second lower electrode pad 11f electrically connected to 11db) may be formed, respectively.
  • This substrate portion 11b may refer to a semiconductor wafer (Semiconductor Wafer), PCB (Printed Circuit Board), TFT Glass (Thin Film Transistor Glass), interposer, etc., and further, the substrate portion 11b may refer to an internal After a plurality of via holes (V) are formed in TSV (Silicone), TGV (Glass), TSaV (Sapphire), TAV (AAO), and TZV (Zirconia), electrode posts (11c, 11d) are formed in the corresponding via holes (V), respectively. , TPoV (Polyimide), TRV (Resin), etc., but is not limited thereto.
  • the first electrode pad 11ab may be provided as a plurality of individual electrodes, and the second electrode pad 11bb may be provided as a common electrode, when the first electrode pad 11ab is a negative individual electrode.
  • the second electrode pad 11bb may be an anode common electrode, and when the first electrode pad 11ab is an anode individual electrode, the second electrode pad 11bb may be a cathode common electrode, which is connected to the epitaxial die 100b. It may vary depending on the characteristics (eg, polarity of the bonding pad layer 170b).
  • first electrode post 11cb and the second electrode post 11db are plated with copper (Cu) (or nickel wire (Ni Wire) in the form of a pillar (post) in the via hole (V) penetrating the substrate portion 11b. ) can be formed through insertion), where via holes (V) are formed at each of the four corners of the substrate portion (11b) to increase the bonding force of the substrate portion (11b) through the plurality of electrode posts (11c, 11d). can be formed.
  • the epitaxial die 100b is transferred (placed) on the substrate portion 11b
  • the three first electrode posts 11cb which are individual electrodes, are connected to the via hole (V) at the corner of the substrate portion 11b.
  • one second electrode post 11db which is a common electrode, may be formed in each via hole V of the remaining corner portion of the substrate portion 11b. Thereafter, the first electrode post 11cb is electrically connected to the bonding pad layer 170b of the epitaxial die 100b, and the second electrode post 11db is connected to the epitaxial die 100b through the expansion electrode 13b. It is electrically connected to the contact electrode 160b, which will be described later.
  • the epitaxial die 100b which is easy to detect electrical defects according to the eighth embodiment of the present invention, includes a support substrate 110b, a light emitting part 120b that generates light, an ohmic electrode 130b, and a passivation layer. It includes a layer 150b, a contact electrode 160b that has a bent portion 162b that is bent and extended from one end and is not exposed to the outside, and a bonding pad layer 170b that is exposed to the outside.
  • the support substrate 110b, the light emitting part 120b, the ohmic electrode 130b, the passivation layer 150b, the contact electrode 160b, and the bonding pad layer 170b are the 8th embodiment of the present invention described above. Since it is the same as that of the epitaxial die 100b, which makes it easy to detect electrical defects according to the embodiment, redundant description will be omitted.
  • the epitaxial die 100b is placed upside down on the first upper electrode pad 11ab, and the first upper electrode pad 11ab and the bonding pad layer 170b are connected to the bonding layer 12b.
  • the placement and bonding of the epitaxial die (100b) is done by stamping (PDMS, Si), which is known as a representative process of pick & place (Pick & Place), roll to roll (R2R), and mass transfer (massive transfer). , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S83) is a step of separating the final support substrate 110b of the epitaxial die 100b.
  • the final support substrate 110b is separated from the light emitting portion 120b, that is, the second semiconductor region 122b, using a laser lift off (LLO) technique to form a second semiconductor region.
  • LLO laser lift off
  • the laser lift-off technique (LLO) refers to irradiating an ultraviolet (UV) laser beam with uniform optical power, beam profile, and single wavelength to the back of the transparent final support substrate 110b to epitaxially lift the final support substrate 110b.
  • Epitaxy is a technique of separation from the grown layer.
  • the fourth step (S84) is a step of exposing the bent portion 162b of the contact electrode 160b by etching the upper surface of the second semiconductor region 122b of the light emitting portion 120b.
  • photoresist (PR) is applied to surround the epitaxial die 100b, the bent portion 162b is exposed, and the applied photoresist (PR) can be removed. .
  • the light generated in the active region 123b is transmitted to the upper surface of the light emitting part 120b, that is, the upper surface of the second semiconductor region 122b, in the epitaxial die 100b with the upper and lower sides reversed.
  • a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the epitaxial die 100b is inspected for electrical defects through the exposed bent portion 162b, and if the epitaxial die 100b is electrically defective as a result of the electrical defect inspection, the epitaxial die (100b) is inspected for electrical defects ( This is the step of repairing the semiconductor light emitting device by replacing 100b). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 100b and replace the defective epitaxial die 100b before the upper wiring process for forming the expansion electrode 13b.
  • the mold portion 14b surrounding the epitaxial die 100b is formed, and the mold portion 14b is etched to expose the second electrode pad 11bb and the bent portion 162b.
  • the mold portion 14b on the upper side of the second electrode pad 11bb is etched using laser drilling to create a through hole H in the upper portion of the second electrode pad 11bb. If necessary, the mold portion 14b on the upper side of the bent portion 162b is etched to form a through hole H on the upper portion of the bent portion 162b. Thereafter, in the sixth step (S86), an expansion electrode 13b is formed to electrically connect the second electrode pad 11bb and the exposed bent portion 162b. This expansion electrode 13b is formed through the through hole H.
  • It is formed to extend vertically from the top of the second electrode pad 11bb to the top of the mold portion 14b, is bent laterally toward the bent portion 162b, and is then bent to the exposed bent portion 162b. It may have a shape that is bent and extended in a vertical direction so as to contact.
  • the seventh step (S87) is a step of forming the black matrix 15b covering the expansion electrode 13b and the mold portion 14b.
  • This black matrix 15b may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15b may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.
  • Figure 27 shows the entire epitaxial die that is easy to detect electrical defects according to the ninth embodiment of the present invention
  • Figure 28 shows the epitaxial die that is easy to detect electrical defects according to the ninth embodiment of the present invention with a red light.
  • a sacrificial separation layer and a bonding layer are provided.
  • the epitaxial die 200b which is easy to detect electrical defects according to the ninth embodiment of the present invention, includes a final support substrate 210b, a light emitting portion 220b, and a first ohmic electrode. It includes (230b), a second ohmic electrode 240b, a first passivation layer 251b, a contact electrode 260b, a second passivation layer 252b, and a bonding pad layer 270b.
  • the final support substrate 210b includes a light emitting portion 220b, a first ohmic electrode 230b, a second ohmic electrode 240b, a first passivation layer 251b, a contact electrode 260b, and a second ohmic electrode 240b.
  • a sapphire initial growth substrate may be used to support the passivation layer 252b and the bonding pad layer 270b, and the light emitting portion 220b, which will be described later, is epitaxially grown on this initial growth substrate. It can be.
  • the first growth substrate on which the light emitting part 220b is grown in the present invention is the light emitting part 220b, the first ohmic electrode 230b, and the second ohmic electrode after the epitaxial die 200b of the present invention is finally completed. It functions as a final support substrate 210b that supports the electrode 240b, the first passivation layer 251b, the contact electrode 260b, the second passivation layer 252b, and the bonding pad layer 270b.
  • the light emitting unit 220b generates light, and the contents of the first semiconductor region 221b, the second semiconductor region 222b, and the active region 223b detect electrical defects according to the eighth embodiment of the present invention described above. Since this is the same as the easy epitaxial die 100b, redundant description will be omitted.
  • one side of the light emitting portion 220b formed on the final support substrate 210b may have a shape etched to a preset depth (that is, one side may have a mesa-etched shape), where The preset depth may mean up to the second semiconductor region 222b, but is not limited thereto. Meanwhile, the surface of the second semiconductor region 222b of the etched portion of the light emitting portion 220b has gallium (Ga) polarity.
  • the first ohmic electrode 230b is electrically connected to the first semiconductor region 221b of the light emitting portion 220b, and is placed on the first semiconductor region 221b to cover the upper surface of the first semiconductor region 221b and make surface contact. is formed At this time, the first semiconductor region 221b is electrically connected to the first ohmic electrode 230b through positive ohmic contact (p-ohmic contact).
  • the second ohmic electrode 240b is electrically connected to the second semiconductor region 222b of the light emitting portion 220b and is formed on an etched portion of one side of the second semiconductor region 222b.
  • the first ohmic electrode 230b and the second ohmic electrode 240b may be made of a material that has high transparency and/or reflectance and excellent electrical conductivity, but is not limited thereto.
  • the first ohmic electrode 230b is made of optically transparent materials such as ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride).
  • ITO Indium Tin Oxide
  • ZnO Zinc Oxide
  • IZO Indium Zinc Oxide
  • IGZO Indium Gallium Zinc Oxide
  • TiN TiN
  • Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au, etc. may be composed of optically reflective materials alone or in combination with the optically transparent materials described above.
  • materials for the second ohmic electrode 240b include optically transparent materials such as ITO (Indium Tin Oxide), ZnO (Zinc Oxide), IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), and TiN (Titanium Nitride). It may be composed of a material and a metal material such as Cr, Ti, Al, V, W, Re, Au, etc., or a combination of the above-mentioned metal materials.
  • the etched portion of the second semiconductor region 222b has a gallium (Ga) polarity surface, and this gallium (Ga) polarity surface is in negative ohmic contact (n- It is electrically connected through ohmic contact.
  • the first passivation layer 251b covers one side of the first ohmic electrode 230b from the etched portion on one side of the light emitting portion 220b through the second ohmic electrode 240b, and covers one side of the first ohmic electrode 230b from the other side of the light emitting portion 220b. 1
  • the first passivation layer 251b may have a shape that covers one side and the other side of the first ohmic electrode 230b, respectively, and thus the first ohmic electrode 230b It may have a shape that exposes part of it.
  • This first passivation layer 251b may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal containing Al 2 O 3 It may include a single layer or multiple layers containing at least one material selected from oxide (metallic oxide) and organic insulating material.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal containing Al 2 O 3 It may include a single layer or multiple layers containing at least one material selected from oxide (metallic oxide) and organic insulating material.
  • the contact electrode 260b is electrically connected to the first ohmic electrode 230b and is formed on the first ohmic electrode 230b exposed between the first passivation layer 251b.
  • the transfer process In order to inspect electrical defects by exposing the contact electrode 260b, there is a problem that the second semiconductor region 222b of the light emitting portion 220b must be excessively etched.
  • the contact electrode 260b of the present invention has a bridge structure to facilitate detection of electrical defects.
  • the contact electrode 260b has a base portion 261b and one side of the base portion 261b. It is bent and extended at the end and includes a bent portion 262b disposed between the first passivation layer 251b and the second passivation layer 252b.
  • This bent portion 262b is bent and extended from an end of one side of the base portion 261b (i.e., the opposite side to the portion where the second ohmic electrode 240b is formed) to facilitate detection of electrical defects in the transfer process, and is formed as a bonding pad. It may have a stepped shape that is bent and extended in a direction opposite to the layer 270b. At this time, the bent portion 262b may be formed by bending multiple times as needed.
  • the material of the contact electrode 260b is not limited as long as it has strong adhesion to the first ohmic electrode 230b, but is not limited to Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, It may be composed of Ni, Pd, Ru, Cu, Ag, Au, etc.
  • the second passivation layer 252b covers the first passivation layer 251b and the contact electrode 260b, and at this time, the other end of the contact electrode 260b (i.e., the opposite side to the portion where the second ohmic electrode 240b is formed) may be partially etched, and the second passivation layer 252b is formed from the etched portion of the other end of the contact electrode 260b through the contact electrode 260b so that the contact electrode 260b is not exposed to the outside. 260b) can cover one end. According to the shape of the second passivation layer 252b surrounding the contact electrode 260b, the contact electrode 260b is interposed between the second passivation layer 252b and the first ohmic electrode 230b and is not exposed.
  • This second passivation layer 252b may be implemented with an electrically insulating material, for example, silicon oxide, silicon nitride, metal containing Al 2 O 3 It may include a single layer or multiple layers containing at least one material selected from oxide (metallic oxide) and organic insulating material.
  • an electrically insulating material for example, silicon oxide, silicon nitride, metal containing Al 2 O 3 It may include a single layer or multiple layers containing at least one material selected from oxide (metallic oxide) and organic insulating material.
  • the bonding pad layer 270b functions as a vertical chip die bonding pad, and is formed on the second passivation layer 252b and is electrically connected to the second ohmic electrode 240b. At this time, the bonding pad layer 270b is electrically connected to the second ohmic electrode 240b and exposed to the outside, and functions as a cathode.
  • This bonding pad layer 270b may be provided with a diffusion barrier layer made of a high-melting point metal (Cr, V, Ti, W, Mo, Re) or a metal with a high atomic filling factor (Pt, Ni). , Basically, it can be formed including low melting point metal and noble metal such as gold (Au), silver (Ag), copper (Cu), and palladium (Pd), but is not limited to this. does not Additionally, the low melting point metal of the bonding pad layer 270b may be formed of a metal material such as In, Sn, Zn, or Pb alone or an alloy containing them.
  • a first through hole P1 is formed on the upper side of the second ohmic electrode 240b in the first passivation layer 251b so that the second ohmic electrode 240b is exposed, and a first through hole P1 is formed in the second passivation layer 252b.
  • a second through hole (P2) is formed in communication with the through hole (P1). Through the first through hole (P1) and the second through hole (P2), the bonding pad layer 270b is electrically connected to the second ohmic electrode 240b. can be connected
  • the epitaxial die 200b which is easy to detect electrical defects according to the ninth embodiment of the present invention, has an anode contact electrode 260b and a first ohmic electrode 230b that emit light with the second passivation layer 252b. It is sandwiched between the portions 220b and is not exposed, and only the bonding pad layer 270b, which functions as a cathode, is exposed to the outside.
  • the epitaxial die 200b when the epitaxial die 200b, which is easy to detect electrical defects according to the ninth embodiment of the present invention, emits red light, the epitaxial die 200b is a sacrificial separation layer (N). ) and a bonding layer (B) may be further included.
  • a sapphire final support substrate 210b is used in the same way as when the epitaxial die 200b emits blue light or green light.
  • a light emitting unit 220b, a first ohmic electrode 230b, a second ohmic electrode 240b, a first passivation layer 251b, a contact electrode 260b, a second passivation layer 252b, The bonding pad layer 270b can be supported.
  • the light emitting part 220b is made of group 3 (Al, Ga, In) phosphide semiconductors such as indium phosphide (InP), indium gallium phosphide (InGaP), and gallium phosphide ( Binary, ternary, and quaternary compounds such as GaP), aluminum indium phosphide (AlInP), aluminum gallium phosphide (AlGaP), aluminum phosphide (AlP), and aluminum gallium indium phosphide (AlGaInP) are placed in the appropriate position and order on the initial growth substrate. It can be placed and grown epitaxially.
  • group 3 Al, Ga, In
  • phosphide semiconductors such as indium phosphide (InP), indium gallium phosphide (InGaP), and gallium phosphide ( Binary, ternary, and quaternary compounds such as GaP), aluminum indium phosphide (AlInP), aluminum gall
  • Group 3 phosphide semiconductors of indium gallium phosphide (InGaP) with a high indium (In) composition are used to produce red light. It should be preferentially formed on a Group 3 phosphide semiconductor composed of aluminum (AlP) and aluminum gallium indium phosphide (AlGaInP), but is not limited to this.
  • the sacrificial separation layer (N) may be a material such as ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO 2 , SiN x , and the bonding layer (B) and a temporary bonding layer described later.
  • Dielectric materials with excellent thermal conductivity and no change in physical properties in the MOCVD chamber are preferentially selected, for example, silicon oxide (SiO 2 , 0.8 ppm) and silicon nitride (SiN x , 3.8 ppm).
  • SiCN silicon carbonitride
  • AlN aluminum nitride
  • AlO 3 aluminum oxide
  • SOG Spin On Glass, liquid
  • a gallium arsenide (GaAs) initial growth substrate may be used, and a sacrificial separation layer (N) is formed on the gallium arsenide (GaAs) initial growth substrate.
  • the light emitting part 220b that emits red light is epitaxially grown, and the first ohmic electrode 230b, the second ohmic electrode 240b, the first passivation layer 251b, the contact electrode 260b, and the first ohmic electrode 230b are formed. 2
  • the passivation layer 252b and the bonding pad layer 270b are grown in the same manner.
  • the intermediate temporary substrate After forming a sacrificial separation layer (N) on the intermediate temporary substrate, the intermediate temporary substrate is bonded to the bonding pad layer 270b through a temporary bonding layer, and using a chemical lift off (CLO) technique. After the initial growth substrate is separated from the sacrificial separation layer (N), the lower sacrificial separation layer (N) is etched and removed to expose the lower surface of the light emitting portion 220b. At this time, the intermediate temporary substrate may be prepared as the same sapphire substrate as the final support substrate 210b to minimize the difference in coefficient of thermal expansion (CTE) with the final support substrate 210b.
  • CTE coefficient of thermal expansion
  • a sacrificial separation layer (N) is formed on the sapphire final support substrate (210b), and then the final support substrate (210b) is bonded to the lower surface of the light emitting unit (220b) through a bonding layer (B), and the laser
  • the upper sacrificial separation layer (N) is etched and removed to expose the bonding pad layer (270b).
  • the structure shown in 28 i.e., a structure in which the final support substrate 210b, sacrificial separation layer (N), bonding layer (B), and laminate are stacked in order) is completed.
  • FIG. 29 is a flowchart of a method of manufacturing a semiconductor light emitting device using an epitaxial die 200b, which is easy to detect electrical defects, according to the ninth embodiment of the present invention
  • FIG. 30 is a flow chart of a method of manufacturing an electrical defect according to the ninth embodiment of the present invention. This shows the process of manufacturing a semiconductor light emitting device using an epitaxial die 200b that is easy to detect.
  • the method (S90) of manufacturing a semiconductor light emitting device using an epitaxial die (200b) for easy detection of electrical defects includes the first step (S91). and the second step (S92), the third step (S93), the fourth step (S94), the fifth step (S95), the sixth step (S96), and the seventh step (S97). do.
  • the order of the processes shown in FIGS. 29 and 30 may be changed.
  • the first step (S91) is a step of preparing the epitaxial die 200b, which is easy to detect electrical defects, and the substrate portion 11b according to the ninth embodiment of the present invention.
  • the substrate portion 11b supports the epitaxial die 200b to be bonded, and a first electrode pad 11ab and a second electrode pad 11bb may be formed on its upper surface, respectively.
  • the first electrode post 11cb and the second electrode post 11db are formed through a via hole (V) formed inside the substrate portion 11b
  • the first electrode post 11cb A first upper electrode pad 11ab electrically connected to the first electrode post 11cb at the top, and a second upper electrode pad electrically connected to the second electrode post 11db at the top of the second electrode post 11db.
  • (11bb) a first lower electrode pad (11eb) electrically connected to the first electrode post (11cb) at the bottom of the first electrode post (11cb), and a second electrode post (11eb) at the bottom of the second electrode post (11db)
  • a second lower electrode pad 11f electrically connected to 11db) may be formed, respectively.
  • This substrate portion 11b may refer to a semiconductor wafer (Semiconductor Wafer), PCB (Printed Circuit Board), TFT Glass (Thin Film Transistor Glass), interposer, etc., and further, the substrate portion 11b may refer to an internal After a plurality of via holes (V) are formed in TSV (Silicone), TGV (Glass), TSaV (Sapphire), TAV (AAO), and TZV (Zirconia), electrode posts (11c, 11d) are formed in the corresponding via holes (V), respectively. , TPoV (Polyimide), TRV (Resin), etc., but is not limited thereto.
  • the first electrode pad 11ab may be provided as a plurality of individual electrodes, and the second electrode pad 11bb may be provided as a common electrode, when the first electrode pad 11ab is a negative individual electrode.
  • the second electrode pad 11bb may be an anode common electrode, and when the first electrode pad 11ab is an anode individual electrode, the second electrode pad 11bb may be a cathode common electrode, which is connected to the epitaxial die 200b. It may vary depending on the characteristics (eg, polarity of the bonding pad layer 270b).
  • first electrode post 11cb and the second electrode post 11db are plated with copper (Cu) (or nickel wire (Ni Wire) in the form of a pillar (post) in the via hole (V) penetrating the substrate portion 11b. ) can be formed through insertion), where via holes (V) are formed at each of the four corners of the substrate portion (11b) to increase the bonding force of the substrate portion (11b) through the plurality of electrode posts (11c, 11d). can be formed.
  • the epitaxial die 200b is transferred (placed) on the substrate portion 11b
  • the three first electrode posts 11cb which are individual electrodes, are connected to the via hole (V) at the corner of the substrate portion 11b.
  • one second electrode post 11db which is a common electrode, may be formed in each via hole V of the remaining corner portion of the substrate portion 11b. Thereafter, the first electrode post 11cb is electrically connected to the bonding pad layer 270b of the epitaxial die 200b, and the second electrode post 11db is connected to the epitaxial die 200b through the expansion electrode 13b. It is electrically connected to the contact electrode 260b, which will be described later.
  • the epitaxial die 200b which is easy to detect electrical defects according to the ninth embodiment of the present invention, includes a support substrate 210b, a light emitting part 220b that generates light, a first ohmic electrode 230b, and , a second ohmic electrode 240b, a first passivation layer 251b, a contact electrode 260b that has a bent portion 262b that is bent and extended from one end and is not exposed to the outside, and a second passivation layer. It includes 252b and a bonding pad layer 270b exposed to the outside.
  • the epitaxial die 200b is placed upside down on the first upper electrode pad 11ab, and the first upper electrode pad 11ab and the bonding pad layer 270b are connected to the bonding layer 12b.
  • the placement and bonding of the epitaxial die 200b is done by stamping (PDMS, Si), which is known as a representative process of pick & place (Pick & Place), roll to roll (R2R), and mass transfer (massive transfer). , Quartz, Glass), etc. can be achieved through a typical chip die transfer process.
  • the third step (S93) is a step of separating the final support substrate 210b of the epitaxial die 200b.
  • the final support substrate 210b is separated from the light emitting portion 220b, that is, the second semiconductor region 222b, using a laser lift off (LLO) technique to form a second semiconductor region.
  • LLO laser lift off
  • the laser lift-off technique (LLO) refers to irradiating an ultraviolet (UV) laser beam with uniform optical power, beam profile, and single wavelength onto the rear surface of the transparent final support substrate 210b to epitaxially lift the final support substrate 210b.
  • Epitaxy is a technique of separation from the grown layer.
  • the other side of the light emitting portion 220b i.e., the side opposite to the portion where the second ohmic electrode 240b is formed
  • photoresist (PR) is applied to surround the epitaxial die 200b, the bent portion 262b is exposed, and the applied photoresist (PR) can be removed. .
  • the light generated in the active region 223b is transmitted to the upper surface of the light emitting part 220b, that is, the upper surface of the second semiconductor region 222b, in the epitaxial die 200b with the top and bottom reversed.
  • a surface texture pattern of a preset shape or an irregular shape may be formed.
  • the epitaxial die 200b is inspected for electrical defects through the exposed bent portion 262b, and if the epitaxial die 200b is electrically defective as a result of the electrical defect inspection, the corresponding epitaxial die (200b) is inspected for electrical defects (S95). That is, in the present invention, it is possible to easily detect electrical defects in the epitaxial die 200b and replace the defective epitaxial die 200b before the upper wiring process for forming the expansion electrode 13b.
  • a mold portion 14b surrounding the epitaxial die 200b is formed, and the mold portion 14b is etched to expose the second electrode pad 11bb and the bent portion 262b.
  • the mold portion 14b on the upper side of the second electrode pad 11bb is etched using laser drilling to create a through hole H in the upper portion of the second electrode pad 11bb. If necessary, the first passivation layer 251b and the mold portion 14b on the upper side of the bent portion 262b are etched to form a through hole H on the upper portion of the bent portion 262b. Thereafter, in the sixth step (S96), an expansion electrode 13b is formed to electrically connect the second electrode pad 11bb and the exposed bent portion 262b. This expansion electrode 13b is formed through the through hole H.
  • It is formed to extend in the vertical direction from the top of the second electrode pad 11bb to the top of the mold portion 14b, is bent laterally toward the bent portion 262b, and is then formed to extend in the exposed bent portion 262b. It may have a shape that is bent and extended in a vertical direction so as to contact.
  • the seventh step (S97) is a step of forming the black matrix 15b covering the expansion electrode 13b and the mold portion 14b.
  • This black matrix 15b may be formed using photolithography and spin coating processes, but is not limited thereto.
  • the black matrix 15b may be formed of a metal thin film or a carbon-based organic material with an optical density of 3.5 or more, but is not limited thereto. More specifically, chromium (Cr) single layer film , chromium (Cr)/chromium oxide ( CrO Typical examples are those produced by mixing a high molecular weight block copolymer resin with pigment affinity groups such as carboxyl groups and carbon black as a medium, and solvents and dispersion aids.

Abstract

본 발명은 상부 배선 공정 이전에 에피택시 다이의 전기적 불량 검출 및 불량 에피택시 다이의 교체를 용이하게 할 수 있는 구조를 가진 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법에 관한 것이다.

Description

전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법
본 발명은 전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
일반적으로 마이크로 LED(미니 LED를 포함한다) 디스플레이는 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이와, AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이로 구분될 수 있다.
여기서 통상적으로 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이는 사파이어 최종 지지기판이 최종적으로 존재하여 분류(Sorting)된 두꺼운 BGR(Blue, Green, Red) 칩(LED 양극과 음극 모두가 완성되어 있음)을 가지고, 칩 다이 수준(Chip Die-level)의 공정을 통해 전사되며, 일반적으로 수평 칩 또는 플립 칩이 이용될 수 있다.
또한, 통상적으로 AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이는 사파이어 최종 지지기판이 최종적으로 존재하지 않아, 분류(Sorting)되지 않은 박형 BGR 칩(LED 양극과 음극 모두가 완성되어 있음)을 가지고, 웨이퍼 수준(Wafer-level)의 공정을 통해 전사되며, 일반적으로 수평 칩, 플립 칩 또는 수직 칩이 모두 이용될 수 있다.
이러한 종래의 통상적인 PM(Passive Matrix) 구동 방식과 AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이는 다음과 같은 공통 이슈가 존재한다.
먼저, 칩 다이 사이즈를 축소하기 위해 수직 칩 적용을 검토하는 경우, 접합 후에 불량 여부가 즉시 확인이 가능한 플립 칩과는 달리, 수직 칩의 경우는 접합 후 상부 배선 후에 불량 확인이 가능한 문제점이 있다.
또한, 접합 공정 측면에서, 칩 다이 축소에 따른 접합 공정 정밀도의 상승이 요구되고 있으며, 접합 면적 축소에 따른 접합력 개선이 요구되고 있다.
또한, 타일처럼 복수의 유닛 디스플레이를 결합시키는 타일링 공정 측면에서, 디스플레이 OFF 상태 또는 블랙 화면에서 경계가 뚜렷한 이슈가 발생하고 있으며, 이는 AM 구동 방식 보다 PM 구동 방식에서 보다 현저한 것으로 나타나고 있다. 그리고 현재 많은 부분이 개선되었으나 단색광 화면 및 정지 화면 시에 경계가 보이는 문제점이 있으며, TFT Glass 패널 기반 타일링 시, Glass 깨짐으로 인해 공정이 어려운 문제점이 있다. 나아가 픽셀 피치(Pixel Pitch)와 타일링 경계 간 공차 관계에 따라 100인치 미만 제품에 적용은 어려울 것으로 예상되고 있는 등 다양한 이슈가 존재한다.
한편, 종래의 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이에서는 칩 다이 축소가 최대 난제이다. 즉, Aspect Ratio 관점에서 칩 다이 사이즈 축소를 달성하기 위해서는 기본적으로 사파이어 최종 지지기판의 두께 감소가 필수적이나 현재, 사파이어 최종 지지기판의 두께는 80㎛~70㎛ 정도가 한계이며, 50㎛ 이하로 두께를 감소시키는 경우에는 절단되는 이슈가 발생하고 있다. 또한, 해당 방식의 마이크로 LED 디스플레이에는 칩 측정 및 분류의 복합적 이슈가 존재하며, 해당 방식에서는 수평 및 수직 칩 보다는 플립 칩이 주로 이용될 것으로 예상되나, 플립 칩을 이용하는 경우 고정밀 및 고속 접합 공정 및 이를 위한 물질이 별도로 요구되는 단점이 존재한다.
또한, 종래의 최종 지지기판이 없어 칩 다이 사이즈의 축소가 가능한 AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이에서는 불량(NG) 해결과 관련된 이슈가 발생하고 있다. 즉, 에피택시(Epitaxy)와 팹(Fab) 공정에서의 근본적인 이슈인, COW(Chip On Wafer) 수준에서의 파장 및 전기 특성 관련 수율 개선이 이루어지지 못하고 있으며, 불량(NG) 칩을 100% 선별하고 제거하기 어려운 문제점도 존재한다. 이를 해결하기 위해 최근에는 Redundancy 등의 방식을 통해 접근 중이나, 근본적인 해결은 되지 않고 있는 실정이다.
본 발명의 목적은, 상술한 종래의 문제점을 해결하기 위한 것으로, 상부 배선 공정 이전에 에피택시 다이의 전기적 불량 검출 및 불량 에피택시 다이의 교체를 용이하게 할 수 있는 구조를 가진 에피택시 다이 및 이를 이용한 반도체 발광 소자의 제조 방법을 제공함에 있다.
상기 목적은, 본 발명에 따라, 반도체 발광 소자의 제조 방법에 있어서, 지지기판과, 빛을 생성하는 발광부와, 외부에 노출되지 않는 접촉 전극과, 외부에 노출되는 본딩 패드층을 포함하는 에피택시 다이를 준비하고, 제1 전극 패드 및 제2 전극 패드가 각각 형성된 기판부를 준비하는 제1 단계; 상기 제1 전극 패드 위에 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계; 상기 지지기판을 분리시키는 제3 단계; 상기 접촉 전극을 노출시키는 제4 단계; 노출된 상기 접촉 전극을 통해 상기 에피택시 다이의 전기적 불량을 검사하는 제5 단계; 및 상기 제2 전극 패드와 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 형성시키는 제6 단계를 포함하는, 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법에 의해 달성된다.
상기 목적은, 본 발명에 따라, 반도체 발광 소자에 있어서, 비아홀을 통해 제1 전극 포스트와 제2 전극 포스트가 각각 형성되고, 상기 제1 전극 포스트에 전기적으로 연결되는 제1 전극 패드와, 상기 제2 전극 포스트에 전기적으로 연결되는 제2 전극 패드가 각각 형성된 기판부; 빛을 생성하는 발광부와, 상기 기판부에 전사된 후 외부에 노출되는 접촉 전극과, 본딩 패드층을 포함하는 에피택시 다이; 상기 제1 전극 패드와 상기 본딩 패드층을 접합시켜 전기적으로 연결시키는 접합층; 및 상기 제2 전극 패드와 외부에 노출된 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 포함하는, 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자에 의해 달성된다.
상기 목적은, 본 발명에 따라, 반도체 발광 소자의 제조 방법에 있어서, 지지기판과 빛을 생성하는 발광부와 외부에 노출되지 않는 접촉 전극과 외부에 노출된 본딩 패드층을 포함하는 에피택시 다이를 준비하고, 비아홀을 통해 제1 전극 포스트와 제2 전극 포스트가 각각 형성되고 상기 제1 전극 포스트에 전기적으로 연결되는 제1 전극 패드와 상기 제2 전극 포스트에 전기적으로 연결되는 제2 전극 패드가 각각 형성된 기판부를 준비하는 제1 단계; 상기 제1 전극 패드 위에 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계; 상기 지지기판을 분리시키는 제3 단계; 상기 접촉 전극을 노출시키는 제4 단계; 및 상기 제2 전극 패드와 노출된 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 형성시키는 제5 단계를 포함하는, 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법에 의해 달성된다.
상기 목적은, 본 발명에 따라, 반도체 발광 소자용 에피택시 다이에 있어서, 지지기판; 상기 지지기판 위에 형성되어 일측이 기 설정된 깊이로 식각되고, 빛을 생성하는 발광부; 상기 발광부 위에 형성되고, 상기 발광부와 전기적으로 연결되는 오믹 전극; 상기 발광부의 일측의 식각된 부분에 형성되어 상기 발광부와 전기적으로 연결되고, 일측 단부에서 절곡되어 연장 형성되는 절곡부를 가지는 접촉 전극; 상기 오믹 전극과 상기 접촉 전극을 덮고, 일부가 개구되어 상기 오믹 전극의 일부가 노출되는 패시베이션층; 노출된 상기 오믹 전극 위에 형성되어 상기 오믹 전극과 전기적으로 연결되고, 외부에 노출되어 수직칩(Vertical Chip) 본딩 패드로 기능하는 본딩 패드층을 포함하고, 상기 접촉 전극은, 상기 패시베이션층과 상기 발광부 사이에 개재되어 외부에 노출되지 않는 것을 특징으로 하는, 전기적 불량 검출이 용이한 에피택시 다이에 의해 달성된다.
상기 목적은, 본 발명에 따라, 반도체 발광 소자용 에피택시 다이에 있어서, 지지기판; 상기 지지기판 위에 형성되어 일측이 기 설정된 깊이로 식각되고, 빛을 생성하는 발광부; 상기 발광부 위에 형성되고, 상기 발광부와 전기적으로 연결되는 제1 오믹 전극; 상기 발광부의 일측의 식각된 부분에 형성되고, 상기 발광부와 전기적으로 연결되는 제2 오믹 전극; 상기 제1 오믹 전극과 상기 제2 오믹 전극을 덮고, 일부가 개구되어 상기 제1 오믹 전극의 일부가 노출되는 제1 패시베이션층; 노출된 상기 제1 오믹 전극 위에 형성되어 상기 제1 오믹 전극과 전기적으로 연결되고, 일측 단부에서 절곡되어 연장 형성되는 절곡부를 가지는 접촉 전극; 상기 제1 패시베이션층과 상기 접촉 전극을 덮는 제2 패시베이션층; 및 상기 제2 패시베이션층 위에 형성되어 상기 제2 오믹 전극과 전기적으로 연결되고, 외부에 노출되어 수직 칩(Vertical Chip) 본딩 패드로 기능하는 본딩 패드층을 포함하고, 상기 접촉 전극은, 상기 제2 패시베이션층과 상기 제1 오믹 전극 사이에 개재되어 외부에 노출되지 않는 것을 특징으로 하는, 전기적 불량 검출이 용이한 에피택시 다이에 의해 달성된다.
상기 목적은, 본 발명에 따라, 반도체 발광 소자의 제조 방법에 있어서, 지지기판과, 빛을 생성하는 발광부와, 일측 단부에서 절곡되어 연장 형성되는 절곡부를 가지며 외부에 노출되지 않는 접촉 전극과, 외부에 노출되는 본딩 패드층을 포함하는 에피택시 다이를 준비하고, 제1 전극 패드 및 제2 전극 패드가 각각 형성된 기판부를 준비하는 제1 단계; 상기 제1 전극 패드 위에 상기 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계; 상기 지지기판을 분리시키는 제3 단계; 상기 접촉 전극의 상기 절곡부를 노출시키는 제4 단계; 노출된 상기 절곡부를 통해 상기 에피택시 다이의 전기적 불량을 검사하는 제5 단계; 및 상기 제2 전극 패드와 상기 절곡부를 전기적으로 연결시키는 확장 전극을 형성시키는 제6 단계를 포함하는, 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법에 의해 달성된다.
본 발명에 따르면, 두 전극, 즉 양극과 음극 모두가 외부에 노출되는 종래의 칩 다이(Chip Die)와는 다르게, 본 발명의 에피택시 다이(Epitaxy Die)는 하나의 전극만이 외부에 노출되는 구조를 가지고 있으므로, 전기적으로는 분류(Sorting)되어 있지 않지만, 광학적으로는 분류될 수 있어 광학적 특성(파장, 반치폭, 강도 등)만을 이용하여 고속의 PL 측정 방식 등으로 1차적으로 불량(NG)을 용이하게 판별할 수 있으며, 상부 배선 공정 이전에 에피택시 다이의 전기적 불량 검출 및 불량 에피택시 다이의 수리 또는 교체를 용이하게 할 수 있다.
또한, 본 발명에 따르면, 미니 LED 제조 공정의 장점, 즉 불량 분류가 용이하며, 기존의 범용화된 전사 장비를 그대로 이용할 수 있으므로 공정비용 및 설비투자비가 저렴한 장점과, 마이크로 LED 제조 공정의 장점, 즉 사파이어 최종 지지기판의 제거가 가능하므로 획기적인 두께 감소 및 칩 다이 사이즈의 축소가 용이하여 광출력이 개선될 수 있는 장점을 동시에 충족시킬 수 있다.
또한, 본 발명에 따르면, 본 발명의 에피택시 다이는 300℃ 이상의 고온 열처리가 요구되는 양극 오믹접촉 전극(p-ohmic contact electrode) 또는 음극 오믹접촉 전극(n-ohmic contact electrode) 형성 공정이 에피택시 다이 제조 단계에서 완료되어 있으므로, 본 발명의 에피택시 다이는 전사 후 고온 열처리 공정이 필요 없는 이점이 있다.
또한, 본 발명에 따르면, 본 발명의 에피택시 다이는 사파이어최종 지지기판이 부착되어 있으며, 타겟된 웨이퍼(Targeted Wafer) 상부로 전사(Transfer) 후에 제거될 수 있으므로, 픽앤플레이스(Pick & Place) 및 리플레이스(Replace) 등과 같은 통상적인 칩 다이 전사 공정을 통해 위치 이동이 가능한 장점이 있다.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고,
도 2는 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 3은 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이고,
도 4는 본 발명의 제2 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고,
도 5는 본 발명의 제2 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 6은 본 발명의 제2 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이고,
도 7은 본 발명의 제3 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고,
도 8은 본 발명의 제3 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 9는 본 발명의 제3 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이고,
도 10은 본 발명의 제4 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고,
도 11은 본 발명의 제4 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 12는 본 발명의 제4 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이고,
도 13은 본 발명의 제5 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고,
도 14는 본 발명의 제5 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 15는 본 발명의 제5 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이고,
도 16은 본 발명의 제6 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고,
도 17 및 도 18은 본 발명의 제6 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 19는 본 발명의 제6 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이고,
도 20은 본 발명의 제7 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고,
도 21은 본 발명의 제7 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 22는 본 발명의 제7 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이고,
도 23은 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 전체적으로 도시한 것이고,
도 24는 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이가 적색광을 발광하는 경우 희생분리층과 본딩층이 구비된 것을 도시한 것이고,
도 25는 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법의 순서도이고,
도 26은 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자가 제조되는 과정을 도시한 것이고,
도 27은 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 전체적으로 도시한 것이고,
도 28은 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이가 적색광을 발광하는 경우 희생분리층과 본딩층이 구비된 것을 도시한 것이고,
도 29는 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법의 순서도이고,
도 30은 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자가 제조되는 과정을 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성요소를 설명함에 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
본 발명은 청색광, 녹색광 또는 적색광을 발광하며, 전기적 불량 검출이 용이한 에피택시 다이를 이용하여 반도체 발광 소자를 제조하는 방법에 대한 것으로, 본 발명에서는 다음과 같은 특징을 가진 분류(Sorting)가 가능한 미니 LED 사이즈 이하 규모의 반제품 광원 다이를 본 발명의 에피택시 다이로 정의한다.
첫째, 두 전극, 즉 양극과 음극 모두가 외부에 노출되는 종래의 칩 다이(Chip Die)와는 다르게, 본 발명의 에피택시 다이는 하나의 전극만이 외부에 노출되는 구조를 가지고 있다. 이에 따라, 본 발명의 에피택시 다이는 두 전극 중 하나의 전극(접촉 전극)만이 외부에 노출되어 있으므로 전기적으로는 분류(Sorting)되어 있지 않지만, 광학적으로는 분류될 수 있어 광학적 특성(파장, 반치폭, 강도 등)만을 이용하여 고속의 PL 측정 방식 등으로 1차적으로 불량(NG)을 용이하게 판별할 수 있으며, 상부 배선 공정 이전에 에피택시 다이의 전기적 불량 검출 및 불량 에피택시 다이의 교체를 용이하게 할 수 있다.
둘째, 본 발명의 에피택시 다이는 300℃ 이상의 고온 열처리가 요구되는 양극 오믹접촉 전극(p-ohmic contact electrode) 또는 음극 오믹접촉 전극(n-ohmic contact electrode) 형성 공정이 에피택시 다이 제조 단계에서 완료되어 있다. 이에 따라, 본 발명의 에피택시 다이는 전사 후 고온 열처리 공정이 필요 없는 이점이 있다.
셋째, 본 발명의 에피택시 다이는 사파이어 최종 지지기판이 부착되어 있으며, 전사 후에 제거된다. 이에 따라, 픽앤플레이스(Pick & Place) 및 리플레이스(Replace) 등과 같은 통상적인 칩 다이 전사 공정을 통해 위치 이동이 가능한 장점이 있다.
즉, 본 발명의 에피택시 다이는 미니 LED 제조 공정의 장점, 즉 불량 분류가 용이하며, 기존의 범용화된 전사 장비를 그대로 이용할 수 있으므로 공정비용 및 설비투자비가 저렴한 장점과, 마이크로 LED 제조 공정의 장점, 즉 최종기판인 최종 지지기판의 제거가 가능하므로 획기적인 두께 감소 및 칩 다이 사이즈의 축소가 용이하여 광출력이 개선될 수 있는 장점을 동시에 충족시킬 수 있다.
또한, 본 발명의 반도체 발광 소자 형성은 개별 칩 또는 에피택시 다이 단위로 회로 배선과 구동소자 영역이 완성된 기판(반도체 웨이퍼, PCB, TFT Glass)에 직접 전사하여 배선 연결한 COB(Chip On Board), 통상의 메모리 반도체 기술에 공지된 팬아웃 패키지(Fan-out Package) 공정으로 제작된 패키지 단위(1,2,4,9,16...n2개의 칩 또는 에피택시 다이 단위)로 회로 배선과 구동소자 영역이 완성된 기판(PCB, TFT Glass)에 직접 전사하여 배선 연결한 POB(Package On Board) 또는 회로 배선과 구동소자 영역이 미완성된 중간 임시기판을 이용하는 인터포저(Interposer)의 형태일 수 있으나 이에 제한되지는 않으며, 이하에서는 설명의 편의상 COB 형태를 기준으로 설명하기로 한다.
한편, 본 발명에서 에피택시 다이가 전사되는 기판은 비아홀(Via-hole)이 형성된 후 해당 비아홀에 전극 포스트가 형성된 TSV(Silicone), TGV(Glass), TSaV(Sapphire), TAV(AAO), TZV(Zirconia), TPoV(Polyimide), TRV(Resin) 등을 포함할 수 있다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제1 실시예에 따른 반도체 발광 소자 제조 방법(S10)에 대해 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고, 도 2는 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고, 도 3은 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이다.
도 1 내지 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 반도체 발광 소자 제조 방법(S10)은, 제1 단계(S11)와, 제2 단계(S12)와, 제3 단계(S13)와, 제4 단계(S14)와, 제5 단계(S15)와, 제6 단계(S16)와, 제7 단계(S17)를 포함한다. 단, 도 1 내지 도 2에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S11)는 본 발명의 제1 실시예에 따른 반도체 발광 소자용 에피택시 다이(100a)와, 제1 전극 패드(11aa) 및 제2 전극 패드(11ba)가 각각 형성된 기판부(11a)를 준비하는 단계이다. 이러한 기판부(11a)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 제1 전극 패드(11aa)가 음극 개별 전극인 경우 제2 전극 패드(11ba)는 양극 공통 전극일 수 있고, 제1 전극 패드(11aa)가 양극 개별 전극인 경우 제2 전극 패드(11ba)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(100a)의 특성(예를 들면, 본딩 패드층(160a)의 극성)에 따라 달라질 수 있다.
또한, 도 3에 도시된 바와 같이, 기판부(11a)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11ca) 및 제2 전극 포스트(11da)가 각각 형성되는 경우, 제1 전극 포스트(11ca)의 상부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 상부 전극 패드(11aa), 제2 전극 포스트(11da)의 상부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 상부 전극 패드(11ba), 제1 전극 포스트(11ca)의 하부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 하부 전극 패드(11ea) 및 제2 전극 포스트(11da)의 하부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 하부 전극 패드(11fa)가 각각 형성될 수 있다.
또한, 본 발명의 제1 실시예에 따른 반도체 발광 소자용 에피택시 다이(100a)는, 최종 지지기판(110a)과, 빛을 생성하는 발광부(120a)와, 제1 오믹전극(130a)과, 외부에 노출되지 않는 접촉 전극(140a)과, 패시베이션층(150a)과, 외부에 노출되는 본딩 패드층(160a)을 포함한다.
최종 지지기판(110a)은 발광부(120a)와, 제1 오믹전극(130a)과, 접촉 전극(140a)과, 패시베이션층(150a)과, 본딩 패드층(160a)을 지지하는 것으로, 사파이어(Sapphire) 최초 성장기판이 이용될 수 있으며, 이러한 최종 지지기판(110a) 위에 후술하는 발광부(120a)가 에피택시(Epitaxy) 성장될 수 있다.
한편, 본 발명에서 발광부(120a), 제1 오믹전극(130a), 접촉 전극(140a), 패시베이션층(150a) 및 본딩 패드층(160a)을 지지하는 최종 지지기판(110a)은 발광부(120a)가 성장되는 최초 성장기판을 의미한다.
발광부(120a)는 빛을 생성하는 것으로, 본 발명에서는 청색광 또는 녹색광을 발광시키기 위해 그룹3족(Al, Ga, In) 질화물 반도체인 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN) 등의 2원계, 3원계, 4원계 화합물이 최초 성장기판인 최종 지지기판(110a) 위에 적정한 위치와 순서에 배치되어 에피택시(Epitaxy) 성장될 수 있다.
특히, 청색광 또는 녹색광을 발광시키기 위해 높은 인듐(In) 조성을 갖는 고품질의 질화인듐갈륨(InGaN)의 그룹3족 질화물 반도체가 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN)으로 구성된 그룹3족 질화물 반도체 상부에 우선적으로 형성되어야 하지만, 이에 제한되지 않는다.
발광부(120a)는 보다 상세하게, 제1 반도체 영역(121a)(예를 들면, p형 반도체 영역)과, 활성 영역(123a)(예를 들면, Multi Quantum Wells, MQWs)과, 제2 반도체 영역(122a)(예를 들면, n형 반도체 영역)을 포함하는데, 최종 지지기판(110a) 위에 제2 반도체 영역(122a)과, 활성 영역(123a)과, 제1 반도체 영역(121a)이 순서대로 에피택시(Epitaxy) 성장된 구조를 가질 수 있으며, 최종적으로 여러 다층의 그룹3족 질화물로 포함하여 전체적으로 통상 5.0 ~ 8.0㎛ 정도의 두께를 가질 수 있으나, 이에 제한되지는 않는다.
이러한 제1 반도체 영역(121a), 활성 영역(123a) 및 제2 반도체 영역(122a) 각각은 단층 또는 다층으로 이루어질 수 있으며, 미도시 되었지만 발광부(120a)를 사파이어 최초 성장기판 상부에 에피택시 성장시키기에 앞서, 에피택시 성장된 발광부(120a)의 고품질화를 위해 버퍼 영역과 같은 필요한 층들이 추가될 수 있다. 예를 들어, 버퍼 영역은 스트레스 완화와 박막 품질 개선을 위해 핵생성층(Nucleation Layer)과 도핑되지 않은 반도체 영역(un-doped Semiconductor Region)으로 구성된 완화층(Compliant Layer) 포함하여 통상 4.0㎛ 전후의 두께로 구성될 수 있다. 또한, 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(110a)을 제거하는 경우, 핵생성층과 도핑되지 않은 반도체 영역 사이에는 희생층(Sacrificial Layer)이 구비될 수 있으며, 씨앗층이 희생층으로 기능할 수도 있다.
제2 반도체 영역(122a)은 제2 도전성(n형)을 가지는 것으로, 최종 지지기판(110a) 위에 형성된다. 이러한 제2 반도체 영역(122a)은 2.0 ~ 3.5㎛의 두께를 가질 수 있다.
활성 영역(123a)은 전자와 정공의 재결합을 이용하여 빛을 생성하는 것으로, 제2 반도체 영역(122a) 위에 형성된다. 이러한 활성 영역(123a)은 질화인듐갈륨(InGaN)과 질화갈륨(GaN) 반도체 중심의 다층의 수십 ㎚의 두께를 가질 수 있다.
제1 반도체 영역(121a)은 제1 도전성(p형)을 가지는 것으로, 활성 영역(123a) 위에 형성된다. 이러한 제1 반도체 영역(121a)은 질화알루미늄(AlGaN)과 질화갈륨(GaN) 반도체 중심의 다층의 수십 ㎚에서 수 ㎛의 두께를 가질 수 있으며, 상부 표면은 갈륨(Ga) 극성을 가진다.
즉, 활성 영역(123a)은 제1 반도체 영역(121a)과 제2 반도체 영역(122a) 사이에 개재되어, p형 반도체 영역인 제1 반도체 영역(121a)의 정공과 n형 반도체 영역인 제2 반도체 영역(122a)의 전자가 활성 영역(123a)에서 재결합되면 빛을 생성한다.
이때, 최종 지지기판(110a) 위에 형성된 발광부(120a)의 측부, 즉 일측 또는 양측은 기 설정된 깊이로 각각 식각된 형상을 가질 수 있고(즉, 양 측면이 각각 메사 에칭(MESA-etching)된 형상을 가질 수 있다), 위에서 보았을 때 상하좌우의 모든 모서리가 메사 에칭(MESA-etching)된 형상을 가질 수 있으며, 여기서 기 설정된 깊이는 제2 반도체 영역(122a)까지를 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 식각된 부분의 발광부(120a)의 제2 반도체 영역(122a)의 표면은 갈륨(Ga) 극성을 가진다.
제1 오믹전극(130a)은 발광부(120a)의 제1 반도체 영역(121a)과 전기적으로 연결되는 것으로, 제1 반도체 영역(121a)의 상면을 덮어 면접촉되도록 제1 반도체 영역(121a) 위에 형성된다. 이때, 제1 반도체 영역(121a)은 제1 오믹전극(130a)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
접촉 전극(140a)은 발광부(120a)의 제2 반도체 영역(122a)과 전기적으로 연결되는 것으로, 제2 반도체 영역(122a)의 측부, 즉 일측 또는 양측의 식각된 부분에 각각 형성될 수 있다.
이러한 제1 오믹전극(130a)과 접촉 전극(140a)은 기본적으로 높은 투명성(Transparency) 또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(130a) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au 등의 광학적으로 반사성 소재 단독 또는 결합하여 구성될 수 있다.
한편, 접촉 전극(140a) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독 또는 결합하여 구성될 수 있다.
이때, 상술한 바와 같이 제2 반도체 영역(122a)의 식각된 부분은 갈륨(Ga) 극성 표면을 가지는데, 이러한 갈륨(Ga) 극성 표면은 접촉 전극(140a)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결된다.
패시베이션층(150a)은 발광부(120a)의 식각된 부분으로부터 접촉 전극(140a)을 거쳐서 제1 오믹전극(130a)의 측부를 덮는 것으로, 발광부(120a)의 양측이 각각 식각된 경우 패시베이션층(150a)은 발광부(120a)의 일측의 식각된 부분으로부터 접촉 전극(140a)을 거쳐서 제1 오믹전극(130a)의 일측을 덮고, 발광부(120a)의 타측의 식각된 부분으로부터 접촉 전극(140a)을 거쳐서 제1 오믹전극(130a)의 타측을 각각 덮는 형상을 가질 수 있다. 이러한 패시베이션층(150a)의 형상에 따라, 접촉 전극(140a)은 패시베이션층(150a)과 발광부(120a) 사이에 개재되어 노출되지 않게 된다.
이러한 패시베이션층(150a)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함할 수 있다.
본딩 패드층(160a)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 제1 오믹전극(130a) 및 패시베이션층(150a) 위에 형성되어 제1 오믹전극(130a)과 전기적으로 연결된다. 이때, 본딩 패드층(160a)은 제1 오믹전극(130a)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결되어 외부에 노출되며, 양극으로서 기능하게 된다.
이러한 본딩 패드층(160a)은 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(160a)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
이에 따라, 본 발명의 제1 실시예에 따른 반도체 발광 소자용 에피택시 다이(100a)는 음극인 접촉 전극(140a)이 패시베이션층(150a)과 발광부(120a) 사이에 개재되어 노출되어 있지 않으며, 양극으로서 기능하는 본딩 패드층(160a)만이 외부에 노출되는 형태가 된다.
제2 단계(S12)는 제1 전극 패드(11aa) 위에 에피택시 다이(100a)의 상하를 역전시켜 배치하고, 제1 전극 패드(11aa)와 본딩 패드층(160a)을 접합층(12a)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(100a)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(100a) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(100a), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(100a)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(100a)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S13)는 에피택시 다이(100a)의 최종 지지기판(110a)을 분리시키는 단계이다. 이때, 제3 단계(S13)에서는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(110a)을 발광부(120a), 즉 제2 반도체 영역(122a)으로부터 분리시켜 제2 반도체 영역(122a)의 상면을 노출시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(110a)의 후면에 조사하여 최종 지지기판(110a)을 에피택시(Epitaxy) 성장된 층으로부터 분리하는 기법이다.
제4 단계(S14)는 발광부(120a)의 일측을 식각하여 접촉 전극(140a)을 노출시키는 단계이다. 즉, 제4 단계(S14)는 건식 식각(Dry Etching) 또는 습식 식각(Wet Etching)을 통해 제2 반도체 영역(122a)의 일측을 식각함으로써, 제2 반도체 영역(122a)과 패시베이션층(150a) 사이에 개재되어 노출되어 있지 않았던 접촉 전극(140a)을 노출시키는 단계이다.
한편, 제4 단계(S14)에서는 상하가 역전된 에피택시 다이(100a)에서 발광부(120a)의 상면, 즉 제2 반도체 영역(122a)의 상면에 활성 영역(123a)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
한편, 제5 단계(S15)에서의 전기적 불량 검사 이전에, 제4 단계(S14)에서는 발광부(120a)의 상면, 즉 제2 반도체 영역(122a)의 상면이 노출되도록 에피택시 다이(100a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 이때 몰드부(14a)는 후술하는 제6 단계(S16)에서의 레이저 드릴링이 가능하도록, LDS(Laser Direct Structuring) 또는 LDI(Laser Direct Imaging) 가능한 물질로 이루어질 수 있다. 또한, 제4 단계(S14)에서 몰드부(14a)가 형성되지 않는 경우에는 PR(Photoresist)이 도포된 후 접촉 전극을 노출시킬 수 있다.
제5 단계(S15)는 노출된 접촉 전극(140a)을 통해 에피택시 다이(100a)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(100a)가 전기적으로 불량인 경우 해당 에피택시 다이(100a)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13a)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(100a)의 전기적 불량 검출 및 불량 에피택시 다이(100a)의 교체를 용이하게 할 수 있다.
제6 단계(S16)는 제2 전극 패드(11ba)와 접촉 전극(140a)을 전기적으로 연결시키는 확장 전극(13a)을 형성시키는 단계이다. 한편, 제4 단계(S14)에서 몰드부(14a)가 형성되지 않은 경우, 전기적 불량 검사 이후의 제6 단계(S16)에서는 에피택시 다이(100a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 즉, 제5 단계(S15)의 전기적 불량 검사 이후에 몰드부(14a)를 형성시키는 경우, 반도체 발광 소자의 리페어(Repair)가 보다 용이하게 되는 효과가 있다.
보다 상세하게, 제6 단계(S16)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11ba)의 상부의 몰드부(14a)를 식각하여 관통홀(H)을 형성시키며, 이러한 관통홀(H)을 통해 제2 전극 패드(11ba)의 상부에서부터 몰드부(14a)의 상부까지 수직 방향으로 확장 전극(13a)을 연장 형성시킨 후, 접촉 전극(140a) 측으로 절곡 형성시킴으로써 접촉 전극(140a)과 제2 전극 패드(11ba)가 전기적으로 연결되도록 한다.
제7 단계(S17)는 확장 전극(13a)과 몰드부(14a)를 덮는 블랙 매트릭스(15a)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15a)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15a)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제2 실시예에 따른 반도체 발광 소자 제조 방법(S20)에 대해 상세히 설명한다.
도 4는 본 발명의 제2 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고, 도 5는 본 발명의 제2 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고, 도 6은 본 발명의 제2 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이다.
도 4 내지 도 5에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 반도체 발광 소자 제조 방법(S20)은, 제1 단계(S21)와, 제2 단계(S22)와, 제3 단계(S23)와, 제4 단계(S24)와, 제5 단계(S25)와, 제6 단계(S26)와, 제7 단계(S27)를 포함한다. 단, 도 4 내지 도 5에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S21)는 본 발명의 제2 실시예에 따른 반도체 발광 소자용 에피택시 다이(200a)와, 제1 전극 패드(11aa) 및 제2 전극 패드(11ba)가 각각 형성된 기판부(11a)를 준비하는 단계이다. 이러한 기판부(11a)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 제1 전극 패드(11aa)가 음극 개별 전극인 경우 제2 전극 패드(11ba)는 양극 공통 전극일 수 있고, 제1 전극 패드(11aa)가 양극 개별 전극인 경우 제2 전극 패드(11ba)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(200a)의 특성(예를 들면, 본딩 패드층(260a)의 극성)에 따라 달라질 수 있다.
또한, 도 6에 도시된 바와 같이, 기판부(11a)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11ca) 및 제2 전극 포스트(11da)가 각각 형성되는 경우, 제1 전극 포스트(11ca)의 상부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 상부 전극 패드(11aa), 제2 전극 포스트(11da)의 상부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 상부 전극 패드(11ba), 제1 전극 포스트(11ca)의 하부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 하부 전극 패드(11ea) 및 제2 전극 포스트(11da)의 하부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 하부 전극 패드(11fa)가 각각 형성될 수 있다.
또한, 본 발명의 제2 실시예에 따른 반도체 발광 소자용 에피택시 다이(200a)는, 최종 지지기판(210a)과, 빛을 생성하는 발광부(220a)와, 제1 오믹전극(230a)과, 패시베이션층(250a)과, 외부에 노출되는 본딩 패드층(260a)을 포함한다.
최종 지지기판(210a)은 발광부(220a)와, 제1 오믹전극(230a)과, 접촉 전극(240a)과, 패시베이션층(250a)과, 본딩 패드층(260a)을 지지하는 것으로, 사파이어(Sapphire) 최초 성장기판이 이용될 수 있으며, 이러한 최종 지지기판(210a) 위에 후술하는 발광부(220a)가 에피택시(Epitaxy) 성장될 수 있다.
한편, 본 발명에서 발광부(220a), 제1 오믹전극(230a), 접촉 전극(240a), 패시베이션층(250a) 및 본딩 패드층(260a)을 지지하는 최종 지지기판(210a)은 발광부(220a)가 성장되는 최초 성장기판을 의미한다.
발광부(220a)는 빛을 생성하는 것으로, 제1 반도체 영역(221a), 제2 반도체 영역(222a) 및 활성 영역(223a)의 내용은 상술한 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법(S10)과 동일하므로, 중복 설명은 생략한다.
제1 오믹전극(230a)은 발광부(220a)의 제1 반도체 영역(121a)과 전기적으로 연결되는 것으로, 제1 반도체 영역(121a)의 상면을 덮어 면접촉되도록 제1 반도체 영역(121a) 위에 형성된다. 이때, 제1 반도체 영역(121a)은 제1 오믹전극(230a)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
이러한 제1 오믹전극(230a)은 기본적으로 높은 투명성(Transparency) 또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(230a) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au 등의 광학적으로 반사성 소재 단독 또는 결합하여 구성될 수 있다.
패시베이션층(250a)은 제1 오믹전극(230a)의 측부를 덮는 것으로, 패시베이션층(250a)은 제1 오믹전극(230a)의 일측과 타측을 각각 덮는 형상을 가질 수 있다.
이러한 패시베이션층(250a)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함할 수 있다.
본딩 패드층(260a)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 제1 오믹전극(230a) 및 패시베이션층(250a) 위에 형성되어 제1 오믹전극(230a)과 전기적으로 연결된다. 이때, 본딩 패드층(260a)은 제1 오믹전극(230a)에 전기적으로 연결되어 외부에 노출되며, 양극으로서 기능하게 된다.
이러한 본딩 패드층(260a)은 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(260a)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
한편, 본 발명의 제2 실시예에 따른 반도체 발광 소자용 에피택시 다이(200a)는 접촉 전극(240a)이 형성되어 있지 않은데, 이는 반도체 발광 소자 제조 과정에서 형성되어 노출되기 때문이며, 결과적으로 양극으로서 기능하는 본딩 패드층(260a)만이 외부에 노출되는 형태가 된다.
제2 단계(S22)는 제1 전극 패드(11aa) 위에 에피택시 다이(200a)의 상하를 역전시켜 배치하고, 제1 전극 패드(11aa)와 본딩 패드층(260a)을 접합층(12a)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(200a)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(200a) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(200a), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(200a)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(200a)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S23)는 에피택시 다이(200a)의 최종 지지기판(210a)을 분리시키는 단계이다. 이때, 제3 단계(S23)에서는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(210a)을 발광부(220a), 즉 제2 반도체 영역(222a)으로부터 분리시켜 제2 반도체 영역(222a)의 상면을 노출시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(210a)의 후면에 조사하여 최종 지지기판(210a)을 에피택시(Epitaxy) 성장된 층으로부터 분리하는 기법이다.
제4 단계(S24)는 발광부(220a)의 상면에 접촉 전극(240a)을 형성시켜 노출시키는 단계이다. 즉, 접촉 전극(240a)은 발광부(220a)의 제2 반도체 영역(222a)과 전기적으로 연결되는 것으로, 제2 반도체 영역(222a)의 상면의 일측에 형성될 수 있다.
이러한 접촉 전극(240a)은 기본적으로 높은 투명성(Transparency) 또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나 이에 제한되지는 않으며, 접촉 전극(240a) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독 또는 결합하여 구성될 수 있다.
한편, 제4 단계(S24)에서는 상하가 역전된 에피택시 다이(200a)에서 발광부(220a)의 상면, 즉 제2 반도체 영역(222a)의 상면에 활성 영역(223a)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
한편, 제5 단계(S25)에서의 전기적 불량 검사 이전에, 제4 단계(S24)에서는 발광부(220a)의 상면, 즉 제2 반도체 영역(222a)의 상면이 노출되도록 에피택시 다이(200a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 이때 몰드부(14a)는 후술하는 제6 단계(S26)에서의 레이저 드릴링이 가능하도록, LDS(Laser Direct Structuring) 또는 LDI(Laser Direct Imaging) 가능한 물질로 이루어질 수 있다. 또한, 제4 단계(S24)에서 몰드부(14a)가 형성되지 않는 경우에는 PR(Photoresist)이 도포된 후 접촉 전극을 노출시킬 수 있다.
제5 단계(S25)는 노출된 접촉 전극(240a)을 통해 에피택시 다이(200a)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(200a)가 전기적으로 불량인 경우 해당 에피택시 다이(200a)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13a)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(200a)의 전기적 불량 검출 및 불량 에피택시 다이(200a)의 교체를 용이하게 할 수 있다.
제6 단계(S26)는 제2 전극 패드(11ba)와 접촉 전극(240a)을 전기적으로 연결시키는 확장 전극(13a)을 형성시키는 단계이다. 한편, 제4 단계(S24)에서 몰드부(14a)가 형성되지 않은 경우, 전기적 불량 검사 이후의 제6 단계(S26)에서는 에피택시 다이(200a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 즉, 제5 단계(S25)의 전기적 불량 검사 이후에 몰드부(14a)를 형성시키는 경우, 반도체 발광 소자의 리페어(Repair)가 보다 용이하게 되는 효과가 있다.
보다 상세하게, 제6 단계(S26)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11ba)의 상부의 몰드부(14a)를 식각하여 관통홀(H)을 형성시키며, 이러한 관통홀(H)을 통해 제2 전극 패드(11ba)의 상부에서부터 몰드부(14a)의 상부까지 수직 방향으로 확장 전극(13a)을 연장 형성시킨 후, 접촉 전극(240a) 측으로 절곡 형성시킴으로써 접촉 전극(240a)과 제2 전극 패드(11ba)가 전기적으로 연결되도록 한다.
제7 단계(S27)는 확장 전극(13a)과 몰드부(14a)를 덮는 블랙 매트릭스(15a)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15a)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15a)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제3 실시예에 따른 반도체 발광 소자 제조 방법(S30)에 대해 상세히 설명한다.
도 7은 본 발명의 제3 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고, 도 8은 본 발명의 제3 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고, 도 9는 본 발명의 제3 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이다.
도 7 내지 도 8에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 반도체 발광 소자 제조 방법(S30)은, 제1 단계(S31)와, 제2 단계(S32)와, 제3 단계(S33)와, 제4 단계(S34)와, 제5 단계(S35)와, 제6 단계(S36)와, 제7 단계(S37)를 포함한다. 단, 도 7 내지 도 8에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S31)는 본 발명의 제3 실시예에 따른 반도체 발광 소자용 에피택시 다이(300a)와, 제1 전극 패드(11aa) 및 제2 전극 패드(11ba)가 각각 형성된 기판부(11a)를 준비하는 단계이다. 이러한 기판부(11a)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 제1 전극 패드(11aa)가 음극 개별 전극인 경우 제2 전극 패드(11ba)는 양극 공통 전극일 수 있고, 제1 전극 패드(11aa)가 양극 개별 전극인 경우 제2 전극 패드(11ba)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(300a)의 특성(예를 들면, 본딩 패드층(370a)의 극성)에 따라 달라질 수 있다.
또한, 도 9에 도시된 바와 같이, 기판부(11a)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11ca) 및 제2 전극 포스트(11da)가 각각 형성되는 경우, 제1 전극 포스트(11ca)의 상부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 상부 전극 패드(11aa), 제2 전극 포스트(11da)의 상부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 상부 전극 패드(11ba), 제1 전극 포스트(11ca)의 하부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 하부 전극 패드(11ea) 및 제2 전극 포스트(11da)의 하부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 하부 전극 패드(11fa)가 각각 형성될 수 있다.
또한, 본 발명의 제3 실시예에 따른 반도체 발광 소자용 에피택시 다이(300a)는, 최종 지지기판(310a)과, 빛을 생성하는 발광부(320a)와, 제1 오믹전극(330a)과, 제2 오믹전극(340a)과, 제1 패시베이션층(351a)과, 외부에 노출되지 않는 접촉 전극(360a)과, 제2 패시베이션층(352a)과, 외부에 노출되는 본딩 패드층(370a)을 포함한다.
최종 지지기판(310a)은 발광부(320a)와, 제1 오믹전극(330a)과, 제2 오믹전극(340a)과, 제1 패시베이션층(351a)과, 접촉 전극(360a)과, 제2 패시베이션층(352a)과, 본딩 패드층(370a)을 지지하는 것으로, 사파이어(Sapphire) 최초 성장기판이 이용될 수 있으며, 이러한 최종 지지기판(310a) 위에 후술하는 발광부(320a)가 에피택시(Epitaxy) 성장될 수 있다.
한편, 본 발명에서 발광부(320a), 제1 오믹전극(330a), 제2 오믹전극(340a), 제1 패시베이션층(351a), 접촉 전극(360a), 제2 패시베이션층(352a) 및 본딩 패드층(370a)을 지지하는 최종 지지기판(310a)은 발광부(320a)가 성장되는 최초 성장기판을 의미한다.
발광부(320a)는 빛을 생성하는 것으로, 제1 반도체 영역(321a), 제2 반도체 영역(322a) 및 활성 영역(323a)의 내용은 상술한 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법(S10)과 동일하므로, 중복 설명은 생략한다.
이때, 최종 지지기판(310a) 위에 형성된 발광부(320a)의 일측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며(즉, 일측이 메사 에칭(MESA-etching)된 형상을 가질 수 있다), 여기서 기 설정된 깊이는 제2 반도체 영역(322a)까지를 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 식각된 부분의 발광부(320a)의 제2 반도체 영역(322a)의 표면은 갈륨(Ga) 극성을 가진다.
제1 오믹전극(330a)은 발광부(320a)의 제1 반도체 영역(321a)과 전기적으로 연결되는 것으로, 제1 반도체 영역(321a)의 상면을 덮어 면접촉되도록 제1 반도체 영역(321a) 위에 형성된다. 이때, 제1 반도체 영역(321a)은 제1 오믹전극(330a)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
제2 오믹전극(340a)은 발광부(320a)의 제2 반도체 영역(322a)과 전기적으로 연결되는 것으로, 제2 반도체 영역(322a)의 일측의 식각된 부분에 형성된다.
이러한 제1 오믹전극(330a)과 제2 오믹전극(340a)은 기본적으로 높은 투명성(Transparency) 및/또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(330a) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와, Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au 등의 광학적으로 반사성 소재 단독, 또는 상술한 광학적으로 투명한 소재와 결합되어 구성될 수 있다. 한편, 제2 오믹전극(340a) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와, Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독, 또는 상술한 금속 소재들이 결합되어 구성될 수 있다.
이때, 상술한 바와 같이 제2 반도체 영역(322a)의 식각된 부분은 갈륨(Ga) 극성 표면을 가지는데, 이러한 갈륨(Ga) 극성 표면은 제2 오믹전극(340a)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결된다.
제1 패시베이션층(351a)은 발광부(320a)의 일측의 식각된 부분으로부터 제2 오믹전극(340a)을 거쳐서 제1 오믹전극(330a)의 일측을 덮고, 발광부(320a)의 타측으로부터 제1 오믹전극(330a)의 타측을 덮는 것으로, 제1 패시베이션층(351a)은 제1 오믹전극(330a)의 일측과 타측을 각각 덮는 형상을 가질 수 있으며, 이에 따라 제1 오믹전극의 일부를 노출시키는 형상을 가질 수 있다.
이러한 제1 패시베이션층(351a)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
접촉 전극(360a)은 제1 오믹전극(330a)과 전기적으로 연결되는 것으로, 제1 패시베이션층(351a) 사이에 노출된 제1 오믹전극(330a) 위에 형성되며, 이러한 접촉 전극(360a)은 베이스부(361a)와, 베이스부(361a)의 단부에서 발광부(320a)의 타측(즉, 제2 오믹전극(340a)이 형성된 부분의 반대측)으로 연장 형성되되 제1 패시베이션층(351a)과 제2 패시베이션층(352a) 사이에 배치되는 연장부(362a)를 포함한다. 이때, 연장부(362a)는 일부분이 절곡됨으로써 단차지도록 형성될 수 있다.
이러한 접촉 전극(360a) 물질로는 제1 오믹전극(330a)과의 접착력(Adhesion)이 강한 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au 등으로 구성될 수 있다.
제2 패시베이션층(352a)은 제1 패시베이션층(351a)과 접촉 전극(360a)을 덮는 것으로, 이때 접촉 전극(360a)의 타측(즉, 제2 오믹전극(340a)이 형성된 부분의 반대측) 단부는 일부가 식각될 수 있는데, 제2 패시베이션층(352a)은 접촉 전극(360a)이 외부로 노출되지 않도록 접촉 전극(360a)의 타측 단부의 식각된 부분으로부터 접촉 전극(360a)을 거쳐서 접촉 전극(360a)의 일측 단부를 덮을 수 있다. 이렇게 접촉 전극(360a)을 감싸는 제2 패시베이션층(352a)의 형상에 따라, 접촉 전극(360a)은 제2 패시베이션층(352a)과 제1 오믹전극(330a) 사이에 개재되어 노출되지 않게 된다.
이러한 제2 패시베이션층(352a)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
본딩 패드층(370a)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 제2 패시베이션층(352a) 위에 형성되어 제2 오믹전극(340a)과 전기적으로 연결된다. 이때, 본딩 패드층(370a)은 제2 오믹전극(340a)에 전기적으로 연결되어 외부에 노출되며, 음극으로서 기능하게 된다.
한편, 제1 패시베이션층(351a)에는 제2 오믹전극(340a)이 노출되도록 제2 오믹전극(340a)의 상측으로 제1 통공(P1)이 형성되고, 제2 패시베이션층(352a)에는 제1 통공(P1)과 연통되는 제2 통공(P2)이 형성되는데, 이러한 제1 통공(P1)과 제2 통공(P2)을 통해 본딩 패드층(370a)은 제2 오믹전극(340a)과 전기적으로 연결될 수 있다.
이러한 본딩 패드층(370a)은 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(370a)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
이에 따라, 본 발명의 제3 실시예에 따른 반도체 발광 소자용 에피택시 다이(300a)는 양극인 접촉 전극(360a) 및 제1 오믹전극(330a)이 제2 패시베이션층(352a)과 발광부(320a) 사이에 개재되어 노출되어 있지 않으며, 음극으로서 기능하는 본딩 패드층(370a)만이 외부에 노출되는 형태가 된다.
제2 단계(S32)는 제1 전극 패드(11aa) 위에 에피택시 다이(300a)의 상하를 역전시켜 배치하고, 제1 전극 패드(11aa)와 본딩 패드층(360)을 접합층(12a)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(300a)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(300a) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(300a), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(300a)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(300a)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S33)는 에피택시 다이(300a)의 최종 지지기판(310a)을 분리시키는 단계이다. 이때, 제3 단계(S33)에서는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(310a)을 발광부(320a), 즉 제2 반도체 영역(322a)으로부터 분리시켜 제2 반도체 영역(322a)의 상면을 노출시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(310a)의 후면에 조사하여 최종 지지기판(310a)을 에피택시(Epitaxy) 성장된 층으로부터 분리하는 기법이다.
제4 단계(S34)는 제1 패시베이션층(351a)이 노출되도록 발광부(320a)의 타측(즉, 제2 오믹전극(340a)이 형성된 부분의 반대측)을 식각하고, 노출된 제1 패시베이션층(351a)을 식각하여 접촉 전극(360a)을 노출시키는 단계이다. 이때, 식각되어 노출된 발광부(320a)의 측면에는 패시베이션층이 추가 형성될 수 있다.
한편, 제4 단계(S34)에서는 상하가 역전된 에피택시 다이(300a)에서 발광부(320a)의 상면, 즉 제2 반도체 영역(322a)의 상면에 활성 영역(323a)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
한편, 제5 단계(S35)에서의 전기적 불량 검사 이전에, 제4 단계(S34)에서는 발광부(320a)의 상면, 즉 제2 반도체 영역(322a)의 상면이 노출되도록 에피택시 다이(300a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 이때 몰드부(14a)는 후술하는 제6 단계(S36)에서의 레이저 드릴링이 가능하도록, LDS(Laser Direct Structuring) 또는 LDI(Laser Direct Imaging) 가능한 물질로 이루어질 수 있다. 또한, 제4 단계(S34)에서 몰드부(14a)가 형성되지 않는 경우에는 PR(Photoresist)이 도포된 후 접촉 전극을 노출시킬 수 있다.
제5 단계(S35)는 노출된 접촉 전극(360a)을 통해 에피택시 다이(300a)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(300a)가 전기적으로 불량인 경우 해당 에피택시 다이(300a)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13a)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(300a)의 전기적 불량 검출 및 불량 에피택시 다이(300a)의 교체를 용이하게 할 수 있다.
제6 단계(S36)는 제2 전극 패드(11ba)와 접촉 전극(360a)을 전기적으로 연결시키는 확장 전극(13a)을 형성시키는 단계이다. 한편, 제4 단계(S34)에서 몰드부(14a)가 형성되지 않은 경우, 전기적 불량 검사 이후의 제6 단계(S36)에서는 에피택시 다이(300a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 즉, 제5 단계(S35)의 전기적 불량 검사 이후에 몰드부(14a)를 형성시키는 경우, 반도체 발광 소자의 리페어(Repair)가 보다 용이하게 되는 효과가 있다.
보다 상세하게, 제6 단계(S36)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11ba)의 상측의 몰드부(14a)를 식각하여 제2 전극 패드(11ba)의 상부에 관통홀(H)을 형성시키고, 필요한 경우 접촉 전극(360a)의 연장부(362a) 상측의 제1 패시베이션층(151)과 몰드부(14a)를 식각하여 접촉 전극(160)의 상부에 관통홀(H)을 형성시킨다. 이후, 제6 단계(S36)에서는 제2 전극 패드(11ba)와 노출된 접촉 전극(160)을 전기적으로 연결시키는 확장 전극(13a)을 형성시키는데, 이러한 확장 전극(13a)은 관통홀(H)을 통해 제2 전극 패드(11ba)의 상부에서부터 몰드부(14a)의 상부까지 수직 방향으로 연장 형성되고, 접촉 전극(360a) 측으로 횡방향으로 절곡되어 연장 형성된 후, 노출된 접촉 전극(360a)에 접하도록 수직 방향으로 절곡되어 연장 형성된 형상을 가질 수 있다.
제7 단계(S37)는 확장 전극(13a)과 몰드부(14a)를 덮는 블랙 매트릭스(15a)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15a)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15a)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제4 실시예에 따른 반도체 발광 소자 제조 방법(S40)에 대해 상세히 설명한다.
도 10은 본 발명의 제4 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고, 도 11은 본 발명의 제4 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고, 도 12는 본 발명의 제4 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이다.
도 10 내지 도 11에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 반도체 발광 소자 제조 방법(S40)은, 제1 단계(S41)와, 제2 단계(S42)와, 제3 단계(S43)와, 제4 단계(S44)와, 제5 단계(S45)와, 제6 단계(S46)와, 제7 단계(S47)를 포함한다. 단, 도 10 내지 도 11에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S41)는 본 발명의 제4 실시예에 따른 반도체 발광 소자용 에피택시 다이(400a)와, 제1 전극 패드(11aa) 및 제2 전극 패드(11ba)가 각각 형성된 기판부(11a)를 준비하는 단계이다. 이러한 기판부(11a)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 제1 전극 패드(11aa)가 음극 개별 전극인 경우 제2 전극 패드(11ba)는 양극 공통 전극일 수 있고, 제1 전극 패드(11aa)가 양극 개별 전극인 경우 제2 전극 패드(11ba)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(400a)의 특성(예를 들면, 본딩 패드층(470a)의 극성)에 따라 달라질 수 있다.
또한, 도 12에 도시된 바와 같이, 기판부(11a)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11ca) 및 제2 전극 포스트(11da)가 각각 형성되는 경우, 제1 전극 포스트(11ca)의 상부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 상부 전극 패드(11aa), 제2 전극 포스트(11da)의 상부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 상부 전극 패드(11ba), 제1 전극 포스트(11ca)의 하부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 하부 전극 패드(11ea) 및 제2 전극 포스트(11da)의 하부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 하부 전극 패드(11fa)가 각각 형성될 수 있다.
또한, 본 발명의 제4 실시예에 따른 반도체 발광 소자용 에피택시 다이(400a)는, 빛을 생성하는 발광부(420a)와, 제1 오믹전극(430a)과, 제2 오믹전극(440a)과, 패시베이션층(450a)과, 외부에 노출되지 않는 접촉 전극(460a)과, 외부에 노출되는 본딩 패드층(470a)과, 임시접합층(480a)과, 최종 지지기판(490a)을 포함한다.
발광부(420a)는 빛을 생성하는 것으로, 제1 반도체 영역(421a), 제2 반도체 영역(422a) 및 활성 영역(423a)의 내용은 상술한 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법(S10)과 동일하므로, 중복 설명은 생략한다(본 발명의 에피택시 다이(400a) 구조는 최종 지지기판(490a)이 접합된 후 최초 성장기판이 분리된 상태임).
한편, 최초 성장기판 위에서 제2 반도체 영역(422a), 활성 영역(423a) 및 제1 반도체 영역(421a)의 순서로 에피택시 성장된 발광부(420a)는, 이후에 제1 반도체 영역(421a)이 임시접합층(480a)을 통해 최종 지지기판(490a)과 접합되면, 최종 지지기판(490a) 위에 제1 반도체 영역(421a), 활성 영역(423a) 및 제2 반도체 영역(422a)의 순서로 적층된 구조를 갖게 된다.
이때, 최초 성장기판 위에 형성된 발광부(420a)의 일측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며(즉, 일측이 메사 에칭(MESA-etching)된 형상을 가질 수 있다), 여기서 기 설정된 깊이는 제2 반도체 영역(422a)까지를 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 식각된 부분의 발광부(420a)의 제2 반도체 영역(422a)의 표면은 갈륨(Ga) 극성을 가진다.
제1 오믹전극(430a)은 발광부(420a)의 제1 반도체 영역(421a)과 전기적으로 연결되는 것으로, 제1 반도체 영역(421a)의 상면을 덮어 면접촉되도록 제1 반도체 영역(421a) 위에 형성된다. 이때, 제1 반도체 영역(421a)은 제1 오믹전극(430a)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
제2 오믹전극(440a)은 발광부(420a)의 제2 반도체 영역(422a)과 전기적으로 연결되는 것으로, 제2 반도체 영역(422a)의 일측의 식각된 부분에 형성된다.
이러한 제1 오믹전극(430a)과 제2 오믹전극(440a)은 기본적으로 각각 높은 투명성(Transparency) 및/또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(430a) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride), Ni(O)-Au, Ni(O)-Ag 등으로 구성될 수 있다. 한편, 제2 오믹전극(440a) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독, 또는 상술한 금속 소재들이 결합되어 구성될 수 있다.
이때, 상술한 바와 같이 제2 반도체 영역(422a)의 식각된 부분은 갈륨(Ga) 극성 표면을 가지는데, 이러한 갈륨(Ga) 극성 표면은 제2 오믹전극(440a)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결된다.
패시베이션층(450a)은 발광부(420a)의 일측의 식각된 부분으로부터 제2 오믹전극(440a)을 거쳐서 제1 오믹전극(430a)을 덮는 것으로, 타측(즉, 제2 오믹전극(440a)이 형성된 부분의 반대측)의 일부가 식각되어 제1 오믹전극(430a)의 일부가 노출된다.
이러한 패시베이션층(450a)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
접촉 전극(460a)은 제1 오믹전극(430a)과 전기적으로 연결되는 것으로, 패시베이션층(450a)의 타측(즉, 제2 오믹전극(440a)이 형성된 부분의 반대측)의 일부가 식각됨으로써 노출된 제1 오믹전극(430a) 위에 형성된다.
이러한 접촉 전극(460a) 물질로는 제1 오믹전극(430a)과의 접착력이 강한 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au 등으로 구성될 수 있다.
임시접합층(480a)은 접촉 전극(460a)이 노출되어 형성된 패시베이션층(450a)과 최종 지지기판(490a)을 서로 접합시키는 것으로, 패시베이션층(450a)과 접촉 전극(460a) 위에 형성된다. 이렇게 접촉 전극(460a)을 감싸는 임시접합층(480a)의 형상에 따라, 접촉 전극(460a)은 임시접합층(480a)과 제1 오믹전극(430a) 사이에 개재되어 노출되지 않게 된다.
이러한 임시접합층(480a)은 BCB(Benzocyclobuene), SU-8 폴리머나, SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx), 저융점 금속(In, Sn, Zn)과 귀금속(Au, Ag, Cu, Pd)으로 구성된 합금(Alloy)을 포함될 수 있다.
최종 지지기판(490a)은 임시접합층(480a)에 의해 패시베이션층(450a)과 접합되어 발광부(420a), 제1 오믹전극(430a), 제2 오믹전극(440a), 패시베이션층(450a), 접촉 전극(460a) 및 후술하는 본딩 패드층(470a)을 지지하는 것으로, 최초 성장기판과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 가장 바람직한 최종 지지기판(490a) 물질로는 최초 성장기판으로 사용되는 사파이어(Sapphire), 또는 최초 성장기판과 열팽창계수가 2ppm 이하의 차이를 갖도록 조절된 유리(Glass)가 포함될 수 있다.
한편, 본 발명에서 최종 지지기판(490a)은 본 발명의 에피택시 다이(400a)가 최종적으로 완성된 후, 발광부(420a), 제1 오믹전극(430a), 제2 오믹전극(440a), 패시베이션층(450a), 접촉 전극(460a) 및 후술하는 본딩 패드층(470a)을 지지하는 기능을 하는데, 이때 후술하는 제3 단계(S43)의 공정에서 LLO 공법을 통해 쉽게 분리 제거될 수 있는 기능 물질, 즉 최종 지지기판(490a)과 임시접합층(480a) 사이에 LLO 희생 분리층(미도시)이 형성되는 것이 바람직하다. 상술한 LLO 희생 분리층(미도시)은 ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO2, SiNx 등의 물질일 수 있다.
본딩 패드층(470a)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 발광부(420a)의 하면에 형성되어 제2 오믹전극(440a)과 전기적으로 연결된다. 이때, 본딩 패드층(470a)은 제2 오믹전극(440a)에 전기적으로 연결되어 외부에 노출되며, 음극으로서 기능하게 된다.
한편, 발광부(420a)에는 제2 오믹전극(440a)이 노출되도록 하측으로 통공(P)이 형성되고, 이러한 통공(P)을 통해 본딩 패드층(470a)은 제2 오믹전극(440a)과 전기적으로 연결될 수 있다.
한편, 이러한 본딩 패드층(470a)은 기본적으로 3개 영역으로 구성(미도시)되는 것이 바람직하다. 제1 영역은 발광부(420a)와 결합력이 강하고 투명한 전기전도성 물질(ITO, IZO, ZnO, IGZO, TiN)로 구성될 수 있다. 제2 영역은 고반사성 소재(Al, Ag, AgCu, Rh, Pt, Ni, Pd)로 구성될 수 있다. 제3 영역은 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(470a)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
더 나아가서, 발광부(420a) 하면에 본딩 패드층(470a)을 형성하기에 앞서, 미도시 되었지만 제2 반도체 영역(422a)의 하면에는 활성 영역(423a)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
이에 따라, 본 발명의 제4 실시예에 따른 반도체 발광 소자용 에피택시 다이(400a)는 양극인 접촉 전극(460a) 및 제1 오믹전극(430a)이 임시접합층(480a)과 발광부(420a) 사이에 개재되어 노출되어 있지 않으며, 음극으로서 기능하는 본딩 패드층(470a)만이 외부에 노출되는 형태가 된다.
제2 단계(S42)는 제1 전극 패드(11aa) 위에 에피택시 다이(400a)를 배치하고, 제1 전극 패드(11aa)와 본딩 패드층(470a)을 접합층(12a)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(400a)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(400a) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(400a), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(400a)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(400a)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S43)는 에피택시 다이(400a)의 최종 지지기판(490a)을 분리시키는 단계이다. 이때, 제3 단계(S43)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(490a)을 임시접합층(480a)으로부터 분리시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(490a) 후면에 조사하여 최종 지지기판(490a)을 임시접합층(480a)으로부터 분리하는 기법이다.
제4 단계(S44)는 접촉 전극(460a)이 노출되도록 임시접합층(480a)을 식각하여 제거하는 단계이다.
한편, 제5 단계(S45)에서의 전기적 불량 검사 이전에, 제4 단계(S44)에서는 에피택시 다이(400a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 이때 몰드부(14a)는 후술하는 제6 단계(S46)에서의 레이저 드릴링이 가능하도록, LDS(Laser Direct Structuring) 또는 LDI(Laser Direct Imaging) 가능한 물질로 이루어질 수 있다. 또한, 제4 단계(S44)에서 몰드부(14a)가 형성되지 않는 경우에는 PR(Photoresist)이 도포된 후 접촉 전극을 노출시킬 수 있다.
제5 단계(S45)는 노출된 접촉 전극(460a)을 통해 에피택시 다이(400a)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(400a)가 전기적으로 불량인 경우 해당 에피택시 다이(400a)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13a)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(400a)의 전기적 불량 검출 및 불량 에피택시 다이(400a)의 교체를 용이하게 할 수 있다.
제6 단계(S46)는 제2 전극 패드(11ba)와 접촉 전극(460a)을 전기적으로 연결시키는 확장 전극(13a)을 형성시키는 단계이다. 한편, 제4 단계(S44)에서 몰드부(14a)가 형성되지 않은 경우, 전기적 불량 검사 이후의 제6 단계(S46)에서는 에피택시 다이(400a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 즉, 제5 단계(S45)의 전기적 불량 검사 이후에 몰드부(14a)를 형성시키는 경우, 반도체 발광 소자의 리페어(Repair)가 보다 용이하게 되는 효과가 있다.
보다 상세하게, 제6 단계(S46)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11ba)의 상부의 몰드부(14a)를 식각하여 관통홀(H)을 형성시키며, 이러한 관통홀(H)을 통해 제2 전극 패드(11ba)의 상부에서부터 몰드부(14a)의 상부까지 수직 방향으로 확장 전극(13a)을 연장 형성시킨 후, 접촉 전극(460a) 측으로 절곡 형성시킴으로써 접촉 전극(460a)과 제2 전극 패드(11ba)가 전기적으로 연결되도록 한다.
제7 단계(S47)는 확장 전극(13a)과 몰드부(14a)를 덮는 블랙 매트릭스(15a)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15a)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15a)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제5 실시예에 따른 반도체 발광 소자 제조 방법(S50)에 대해 상세히 설명한다.
도 13은 본 발명의 제5 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고, 도 14는 본 발명의 제5 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고, 도 15는 본 발명의 제5 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이다.
도 13 내지 도 14에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 반도체 발광 소자 제조 방법(S50)은, 제1 단계(S51)와, 제2 단계(S52)와, 제3 단계(S53)와, 제4 단계(S54)와, 제5 단계(S55)와, 제6 단계(S56)와, 제7 단계(S57)를 포함한다. 단, 도 13 내지 도 14에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S51)는 본 발명의 제5 실시예에 따른 반도체 발광 소자용 에피택시 다이(500a)와, 제1 전극 패드(11aa) 및 제2 전극 패드(11ba)가 각각 형성된 기판부(11a)를 준비하는 단계이다. 이러한 기판부(11a)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 제1 전극 패드(11aa)가 음극 개별 전극인 경우 제2 전극 패드(11ba)는 양극 공통 전극일 수 있고, 제1 전극 패드(11aa)가 양극 개별 전극인 경우 제2 전극 패드(11ba)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(500a)의 특성(예를 들면, 본딩 패드층(570a)의 극성)에 따라 달라질 수 있다.
또한, 도 15에 도시된 바와 같이, 기판부(11a)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11ca) 및 제2 전극 포스트(11da)가 각각 형성되는 경우, 제1 전극 포스트(11ca)의 상부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 상부 전극 패드(11aa), 제2 전극 포스트(11da)의 상부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 상부 전극 패드(11ba), 제1 전극 포스트(11ca)의 하부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 하부 전극 패드(11ea) 및 제2 전극 포스트(11da)의 하부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 하부 전극 패드(11fa)가 각각 형성될 수 있다.
또한, 본 발명의 제5 실시예에 따른 반도체 발광 소자용 에피택시 다이(500a)는, 빛을 생성하는 발광부(520a)와, 제1 오믹전극(530a)과, 패시베이션층(550a)과, 외부에 노출되지 않는 접촉 전극(560a)과, 외부에 노출되는 본딩 패드층(570a)과, 임시접합층(580a)과, 최종 지지기판(590a)을 포함한다.
발광부(520a)는 빛을 생성하는 것으로, 제1 반도체 영역(521a), 제2 반도체 영역(522a) 및 활성 영역(523a)의 내용은 상술한 본 발명의 제1 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법(S10)과 동일하므로, 중복 설명은 생략한다(본 발명의 에피택시 다이(500a) 구조는 최종 지지기판(590a)이 접합된 후 최초 성장기판이 분리된 상태임).
한편, 최초 성장기판 위에서 제2 반도체 영역(522a), 활성 영역(523a) 및 제1 반도체 영역(521a)의 순서로 에피택시 성장된 발광부(520a)는, 이후에 제1 반도체 영역(521a)이 임시접합층(580a)을 통해 최종 지지기판(590a)과 접합되면, 최종 지지기판(590a) 위에 제1 반도체 영역(521a), 활성 영역(523a) 및 제2 반도체 영역(522a)의 순서로 적층된 구조를 갖게 된다.
이때, 최초 성장기판 위에 형성된 발광부(520a)의 양측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며, 여기서 기 설정된 깊이는 제2 반도체 영역(522a)까지를 의미할 수 있으나, 이에 제한되지는 않는다.
제1 오믹전극(530a)은 발광부(520a)의 제1 반도체 영역(521a)과 전기적으로 연결되는 것으로, 제1 반도체 영역(521a)의 상면을 덮어 면접촉되도록 제1 반도체 영역(521a) 위에 형성된다. 이때, 제1 반도체 영역(521a)은 제1 오믹전극(530a)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
이러한 제1 오믹전극(530a)은 기본적으로 높은 투명성(Transparency)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(530a) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride), Ni(O)-Au, Ni(O)-Ag 등의 광학적으로 투명한 소재로 구성될 수 있다.
패시베이션층(550a)은 발광부(520a)의 양측의 식각된 부분으로부터 제1 오믹전극(530a)을 덮는 것으로, 일부가 식각되어 제1 오믹전극(530a)의 일부가 노출된다.
이러한 패시베이션층(550a)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
접촉 전극(560a)은 제1 오믹전극(530a)과 전기적으로 연결되는 것으로, 패시베이션층(550a)의 일부가 식각됨으로써 노출된 제1 오믹전극(530a) 위에 형성된다.
이러한 접촉 전극(560a) 물질로는 제1 오믹전극(530a)과의 접착력이 강한 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au 등으로 구성될 수 있다.
임시접합층(580a)은 접촉 전극(560a)이 노출되어 형성된 패시베이션층(550a)과 최종 지지기판(590a)을 서로 접합시키는 것으로, 패시베이션층(550a)과 접촉 전극(560a) 위에 형성된다. 이렇게 접촉 전극(560a)을 감싸는 임시접합층(580a)의 형상에 따라, 접촉 전극(560a)은 임시접합층(580a)과 제1 오믹전극(530a) 사이에 개재되어 노출되지 않게 된다.
이러한 임시접합층(580a)은 BCB(Benzocyclobuene), SU-8 폴리머나, SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx), 저융점 금속(In, Sn, Zn)과 귀금속(Au, Ag, Cu, Pd)으로 구성된 합금(Alloy)을 포함될 수 있다.
최종 지지기판(590a)은 임시접합층(580a)에 의해 패시베이션층(550a)과 접합되어 발광부(520a), 제1 오믹전극(530a), 패시베이션층(550a), 접촉 전극(560a) 및 후술하는 본딩 패드층(570a)을 지지하는 것으로, 최초 성장기판과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 가장 바람직한 최종 지지기판(590a) 물질로는 최초 성장기판으로 사용되는 사파이어(Sapphire), 또는 최초 성장기판과 열팽창계수가 2ppm 이하의 차이를 갖도록 조절된 유리(Glass)가 포함될 수 있다.
한편, 본 발명에서 최종 지지기판(590a)은 본 발명의 에피택시 다이(500a)가 최종적으로 완성된 후, 발광부(520a), 제1 오믹전극(530a), 패시베이션층(550a), 접촉 전극(560a) 및 후술하는 본딩 패드층(570a)을 지지하는 최종 지지기판의 기능을 하는데, 이때 제3 단계(S53)의 공정에서 LLO 공법을 통해 쉽게 분리 제거될 수 있는 기능 물질, 즉 최종 지지기판(590a)과 임시접합층(580a) 사이에 LLO 희생 분리층(미도시)이 형성되는 것이 바람직하다. 상술한 LLO 희생 분리층(미도시)은 ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO2, SiNx 등의 물질일 수 있다.
본딩 패드층(570a)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 발광부(520a)의 하면에 형성되어 발광부(520a)와 전기적으로 연결된다. 이때, 발광부(520a)의 하면은 질소(N) 극성을 표면을 가지는데, 본딩 패드층(570a)은 이러한 질소(N) 극성 표면에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결되어 외부에 노출되며, 음극으로서 기능과 함께 활성 반사체(Reflector)로서의 역할을 한다.
한편, 이러한 본딩 패드층(570a)은 기본적으로 3개 영역으로 구성(미도시)되는 것이 바람직하다. 제1 영역은 발광부(520a)와 결합력이 강하고 투명한 전기전도성 물질(ITO, IZO, ZnO, IGZO, TiN)로 구성될 수 있다. 제2 영역은 고반사성 소재(Al, Ag, AgCu, Rh, Pt, Ni, Pd)로 구성될 수 있다. 제3 영역은 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(570a)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
더 나아가서, 발광부(520a) 하면에 본딩 패드층(570a)을 형성하기에 앞서, 미도시 되었지만 제2 반도체 영역(522a)의 하면에는 활성 영역(523a)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
이에 따라, 본 발명의 제5 실시예에 따른 반도체 발광 소자용 에피택시 다이(500a)는 양극인 접촉 전극(560a) 및 제1 오믹전극(530a)이 임시접합층(580a)과 발광부(520a) 사이에 개재되어 노출되어 있지 않으며, 음극으로서 기능하는 본딩 패드층(570a)만이 외부에 노출되는 형태가 된다.
제2 단계(S52)는 제1 전극 패드(11aa) 위에 에피택시 다이(500a)를 배치하고, 제1 전극 패드(11aa)와 본딩 패드층(570a)을 접합층(12a)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(500a)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(500a) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(500a), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(500a)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(500a)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S53)는 에피택시 다이(500a)의 최종 지지기판(590a)을 분리시키는 단계이다. 이때, 제3 단계(S53)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(590a)을 임시접합층(580a)으로부터 분리시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(590a) 후면에 조사하여 최종 지지기판(590a)을 임시접합층(580a)으로부터 분리하는 기법이다.
제4 단계(S54)는 접촉 전극(560a)이 노출되도록 임시접합층(580a)을 식각하여 제거하는 단계이다.
한편, 제5 단계(S55)에서의 전기적 불량 검사 이전에, 제4 단계(S54)에서는 에피택시 다이(500a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 이때 몰드부(14a)는 후술하는 제6 단계(S56)에서의 레이저 드릴링이 가능하도록, LDS(Laser Direct Structuring) 또는 LDI(Laser Direct Imaging) 가능한 물질로 이루어질 수 있다. 또한, 제4 단계(S54)에서 몰드부(14a)가 형성되지 않는 경우에는 PR(Photoresist)이 도포된 후 접촉 전극을 노출시킬 수 있다.
제5 단계(S55)는 노출된 접촉 전극(560a)을 통해 에피택시 다이(500a)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(500a)가 전기적으로 불량인 경우 해당 에피택시 다이(500a)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13a)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(500a)의 전기적 불량 검출 및 불량 에피택시 다이(500a)의 교체를 용이하게 할 수 있다.
제6 단계(S56)는 제2 전극 패드(11ba)와 접촉 전극(560a)을 전기적으로 연결시키는 확장 전극(13a)을 형성시키는 단계이다. 한편, 제4 단계(S54)에서 몰드부(14a)가 형성되지 않은 경우, 전기적 불량 검사 이후의 제6 단계(S56)에서는 에피택시 다이(500a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 즉, 제5 단계(S55)의 전기적 불량 검사 이후에 몰드부(14a)를 형성시키는 경우, 반도체 발광 소자의 리페어(Repair)가 보다 용이하게 되는 효과가 있다.
보다 상세하게, 제6 단계(S56)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11ba)의 상부의 몰드부(14a)를 식각하여 관통홀(H)을 형성시키며, 이러한 관통홀(H)을 통해 제2 전극 패드(11ba)의 상부에서부터 몰드부(14a)의 상부까지 수직 방향으로 확장 전극(13a)을 연장 형성시킨 후, 접촉 전극(560a) 측으로 절곡 형성시킴으로써 접촉 전극(560a)과 제2 전극 패드(11ba)가 전기적으로 연결되도록 한다.
제7 단계(S57)는 확장 전극(13a)과 몰드부(14a)를 덮는 블랙 매트릭스(15a)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15a)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15a)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제6 실시예에 따른 반도체 발광 소자 제조 방법(S60)에 대해 상세히 설명한다.
도 16은 본 발명의 제6 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고, 도 17 및 도 18은 본 발명의 제6 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고, 도 19는 본 발명의 제6 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이다.
도 16 내지 도 18에 도시된 바와 같이, 본 발명의 제6 실시예에 따른 반도체 발광 소자 제조 방법(S60)은, 제1 단계(S61)와, 제2 단계(S62)와, 제3 단계(S63)와, 제4 단계(S64)와, 제5 단계(S65)와, 제6 단계(S66)와, 제7 단계(S67)를 포함한다. 단, 도 16 내지 도 18에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S61)는 본 발명의 제6 실시예에 따른 반도체 발광 소자용 에피택시 다이(600a)와, 제1 전극 패드(11aa) 및 제2 전극 패드(11ba)가 각각 형성된 기판부(11a)를 준비하는 단계이다. 이러한 기판부(11a)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 제1 전극 패드(11aa)가 음극 개별 전극인 경우 제2 전극 패드(11ba)는 양극 공통 전극일 수 있고, 제1 전극 패드(11aa)가 양극 개별 전극인 경우 제2 전극 패드(11ba)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(600a)의 특성(예를 들면, 본딩 패드층(670a)의 극성)에 따라 달라질 수 있다.
또한, 도 19에 도시된 바와 같이, 기판부(11a)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11ca) 및 제2 전극 포스트(11da)가 각각 형성되는 경우, 제1 전극 포스트(11ca)의 상부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 상부 전극 패드(11aa), 제2 전극 포스트(11da)의 상부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 상부 전극 패드(11ba), 제1 전극 포스트(11ca)의 하부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 하부 전극 패드(11ea) 및 제2 전극 포스트(11da)의 하부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 하부 전극 패드(11fa)가 각각 형성될 수 있다.
또한, 도 18에 도시된 바와 같이, 제1 전극 포스트(11ca)와 제2 전극 포스트(11da)는 기판부(11a)를 관통하는 비아홀(V)에 기둥(포스트)의 형태로 구리(Cu) 도금(또는 니켈 와이어(Ni Wire) 삽입)을 통해 형성될 수 있는데, 이때 비아홀(V)은 복수의 전극 포스트(11ca, 11da)를 통한 기판부(11a)의 접합력이 증대될 수 있도록 기판부(11a)의 네 코너 부분에 각각 형성될 수 있다. 예를 들면, 에피택시 다이가 기판부(11a)에 전사(배치)되는 경우에, 개별 전극인 세 개의 제1 전극 포스트(11ca)가 기판부(11a)의 코너 부분의 비아홀(V)에 형성되면, 공통 전극인 하나의 제2 전극 포스트(11da)가 기판부(11a)의 나머지 코너 부분의 비아홀(V)에 각각 형성될 수 있다. 이후, 제1 전극 포스트(11ca)는 에피택시 다이의 본딩 패드층(670a)과 전기적으로 연결되고, 제2 전극 포스트(11da)는 확장 전극(13a)을 통해 에피택시 다이의 접촉 전극(660a)과 전기적으로 연결될 수 있다. 나아가 상술한 구조가 본 발명의 제1 실시예 내지 제9 실시예의 반도체 발광 소자에 모두 적용될 수 있음은 물론이다.
또한, 본 발명의 제6 실시예에 따른 반도체 발광 소자용 에피택시 다이(600a)는, 빛을 생성하는 발광부(620a)와, 제1 오믹전극(630a)과, 패시베이션층(650a)과, 외부에 노출되지 않는 접촉 전극(660a)과, 외부에 노출되는 본딩 패드층(670a)과, 임시접합층(680a)과, 최종 지지기판(690a)을 포함한다.
발광부(620a)는 빛을 생성하는 것으로, 본 발명에서는 적색광을 발광시키기 위해 그룹3족(Al, Ga, In) 인화물 반도체인 인화인듐(InP), 인화인듐갈륨(InGaP), 인화갈륨(GaP), 인화알루미늄인듐(AlInP), 인화알루미늄갈륨(AlGaP), 인화알루미늄(AlP), 인화알루미늄갈륨인듐(AlGaInP) 등의 2원계, 3원계, 4원계 화합물이 최초 성장기판 위에 적정한 위치와 순서에 배치되어 에피택시(Epitaxy) 성장될 수 있다(본 발명의 에피택시 다이(600a) 구조는 최종 지지기판(690a)이 접합된 후 최초 성장기판이 분리된 상태임).
특히, 적색광을 발광시키기 위해 높은 인듐(In) 조성을 갖는 고품질의 인화인듐갈륨(InGaP)의 그룹3족 인화물 반도체가 인화갈륨(GaP), 인화알루미늄인듐(AlInP), 인화알루미늄갈륨(AlGaP), 인화알루미늄(AlP), 인화알루미늄갈륨인듐(AlGaInP)으로 구성된 그룹3족 인화물 반도체 상부에 우선적으로 형성되어야 하지만, 이에 제한되지 않는다.
발광부(620a)는 보다 상세하게, 제1 반도체 영역(621a)(예를 들면, p형 반도체 영역)과, 활성 영역(623a)(예를 들면, Multi Quantum Wells, MQWs)과, 제2 반도체 영역(622a)(예를 들면, n형 반도체 영역)을 포함하는데, 최초 성장기판 위에 제2 반도체 영역(622a)과, 활성 영역(623a)과, 제1 반도체 영역(621a)이 순서대로 에피택시(Epitaxy) 성장된 구조를 가질 수 있으며, 최종적으로 여러 다층의 그룹3족 인화물을 포함하여 전체적으로 통상 5.0 ~ 8.0㎛ 정도의 두께를 가질 수 있으나, 이에 제한되지는 않는다.
이러한 제1 반도체 영역(621a), 활성 영역(623a) 및 제2 반도체 영역(622a) 각각은 단층 또는 다층으로 이루어질 수 있으며, 미도시 되었지만 발광부(620a)를 비소화갈륨(GaAs) 최초 성장기판의 상부에 에피택시 성장시키기에 앞서, 에피택시 성장된 발광부(620a)의 고품질화를 위해 버퍼 영역과 같은 필요한 층들이 추가될 수 있다. 예를 들어, 버퍼 영역은 스트레스 완화와 박막 품질 개선을 위해 핵생성층(Nucleation Layer)과 도핑되지 않은 반도체 영역(un-doped Semiconductor Region)으로 구성된 완화층(Compliant Layer) 포함하여 통상 4.0㎛ 전후의 두께로 구성될 수 있다. 또한, 케미컬 리프트 오프(Chemical Lift Off, CLO) 기법을 이용하여 최초 성장기판을 제거해야 하기때문에, 도핑된 제1 반도체 영역(621a) 또는 제2 반도체 영역(622a)이 성막되기에 앞서 인화갈륨인듐(GaInP) 물질로 구성된 식각 저지 층(ESL, Etching Stop Layer)을 GaAs 최초 성장기판 위에 직접 단결정 박막으로 200nm 전후의 두께로 성장 구비하는 것이 바람직하다.
제2 반도체 영역(622a)은 제2 도전성(n형)을 가지는 것으로, 최초 성장기판 위에 형성된다. 이러한 제2 반도체 영역(622a)은 비소화갈륨(GaAs)와 인화알루미늄갈륨인듐(AlGaInP) 반도체 중심으로 2.0 ~ 3.5㎛의 두께를 가질 수 있다.
활성 영역(623a)은 전자(Electron)와 정공(Hole)의 재결합을 이용하여 빛, 즉 적색광을 생성하는 것으로, 제2 반도체 영역(622a) 위에 형성된다. 이러한 활성 영역(623a)은 인화갈륨인듐(GaInP)과 인화알루미늄갈륨인듐(AlGaInP) 반도체 중심의 다층의 수십 ㎚의 두께를 가질 수 있다.
제1 반도체 영역(621a)은 제1 도전성(p형)을 가지는 것으로, 활성 영역(623a) 위에 형성된다. 이러한 제1 반도체 영역(621a)은 인화알루미늄인듐(AlInP), 인화알루미늄갈륨인듐(AlGaInP), 인화갈륨(GaP) 반도체 중심의 다층의 수십 ㎚에서 수 ㎛의 두께를 가질 수 있다.
즉, 활성 영역(623a)은 제1 반도체 영역(621a)과 제2 반도체 영역(622a) 사이에 개재되어, p형 반도체 영역인 제1 반도체 영역(621a)의 정공과 n형 반도체 영역인 제2 반도체 영역(622a)의 전자가 활성 영역(623a)에서 재결합되면 빛을 생성한다.
한편, 최초 성장기판 위에서 제2 반도체 영역(622a), 활성 영역(623a) 및 제1 반도체 영역(621a)의 순서로 에피택시 성장된 발광부(620a)는, 이후에 제1 반도체 영역(621a)이 임시접합층(680a)을 통해 사파이어(Sapphire) 최종 지지기판(690a)과 접합되면, 최종 지지기판(690a) 위에 제1 반도체 영역(621a), 활성 영역(623a) 및 제2 반도체 영역(622a)의 순서로 적층된 구조를 갖게 된다.
이때, 최초 성장기판 위에 형성된 발광부(620a)의 양측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며, 여기서 기 설정된 깊이는 제2 반도체 영역(622a)까지를 의미할 수 있으나, 이에 제한되지는 않는다.
제1 오믹전극(630a)은 발광부(620a)의 제1 반도체 영역(621a)과 전기적으로 연결되는 것으로, 제1 반도체 영역(621a)의 상면을 덮어 면접촉되도록 제1 반도체 영역(621a) 위에 형성된다. 이때, p형 반도체 영역인 제1 반도체 영역(621a)은 제1 오믹전극(630a)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
이러한 제1 오믹전극(630a)은 기본적으로 높은 투명성(Transparency)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹전극(630a) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride), Ni(O)-Au, Ni(O)-AuBe, Ni(O)-Ag 등의 광학적으로 투명한 소재로 구성될 수 있다.
패시베이션층(650a)은 발광부(620a)의 양측의 식각된 부분으로부터 제1 오믹전극(630a)을 덮는 것으로, 일부가 식각되어 개구됨으로써 제1 오믹전극(630a)의 일부가 노출된다.
이러한 패시베이션층(650a)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
접촉 전극(660a)은 제1 오믹전극(630a)과 전기적으로 연결되는 것으로, 패시베이션층(650a)의 일부가 개구됨으로써 노출된 제1 오믹전극(630a) 위에 형성된다.
이러한 접촉 전극(660a) 물질로는 제1 오믹전극(630a)과의 접착력이 강한 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au, AuBe 등으로 구성될 수 있다.
임시접합층(680a)은 접촉 전극(660a)이 노출되어 형성된 패시베이션층(650a)과 최종 지지기판(690a)을 서로 접합시키는 것으로, 패시베이션층(650a)과 접촉 전극(660a) 위에 형성된다. 이렇게 접촉 전극(660a)을 감싸는 임시접합층(680a)의 형상에 따라, 접촉 전극(660a)은 임시접합층(680a)과 제1 오믹전극(630a) 사이에 개재되어 노출되지 않게 된다.
이러한 임시접합층(680a)은 BCB(Benzocyclobuene), SU-8 폴리머나, SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx), 저융점 금속(In, Sn, Zn)과 귀금속(Au, Ag, Cu, Pd)으로 구성된 합금(Alloy)을 포함될 수 있다.
최종 지지기판(690a)은 임시접합층(680a)에 의해 패시베이션층(650a)과 접합되어 발광부(620a), 제1 오믹전극(630a), 패시베이션층(650a), 접촉 전극(660a) 및 후술하는 본딩 패드층(670a)을 지지하는 것으로, 최초 성장기판과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 가장 바람직한 최종 지지기판(690a) 물질로는 사파이어(Sapphire), 또는 최초 성장기판과 열팽창계수가 2ppm 이하의 차이를 갖도록 조절된 유리(Glass)가 포함될 수 있다.
한편, 본 발명에서 최종 지지기판(690a)은 본 발명의 에피택시 다이(600a)가 최종적으로 완성된 후, 발광부(620a), 제1 오믹전극(630a), 패시베이션층(650a), 접촉 전극(660a) 및 후술하는 본딩 패드층(670a)을 지지하는 기능을 하는데, 이때 제3 단계(S63)의 공정에서 LLO 공법을 통해 쉽게 분리 제거될 수 있는 기능 물질, 즉 최종 지지기판(690a)과 임시접합층(680a) 사이에 LLO 희생 분리층(미도시)이 형성되는 것이 바람직하다. 상술한 LLO 희생 분리층(미도시)은 ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO2, SiNx 등의 물질일 수 있다.
본딩 패드층(670a)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 발광부(620a)의 하면에 접하도록 형성되어 발광부(620a)와 전기적으로 연결된다. 이때, 본딩 패드층(670a)은 n형 반도체 영역인 제2 반도체 영역(622a)의 하면에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결되어 외부에 노출되며, 음극으로서 기능과 함께 활성 반사체(Reflector)로서의 역할을 한다.
이러한 본딩 패드층(670a)은 기본적으로 3개 영역으로 구성(미도시)되는 것이 바람직하다. 제1 영역은 발광부(620a)와 결합력이 강하고 투명한 전기전도성 물질(ITO, IZO, ZnO, IGZO, TiN, Ni(O)-AuGe)로 구성될 수 있다. 제2 영역은 고반사성 소재(Al, Ag, AgCu, Rh, Pt, Ni, Pd)로 구성될 수 있다. 제3 영역은 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(670a)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
더 나아가서, 발광부(620a) 하면에 본딩 패드층(670a)을 형성하기에 앞서, 미도시 되었지만 제2 반도체 영역(622a)의 하면에는 활성 영역(623a)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
이에 따라, 본 발명의 제6 실시예에 따른 반도체 발광 소자용 에피택시 다이(600a)는 양극인 접촉 전극(660a) 및 제1 오믹전극(630a)이 임시접합층(680a)과 발광부(620a) 사이에 개재되어 노출되어 있지 않으며, 음극으로서 기능하는 본딩 패드층(670a)만이 외부에 노출되는 형태가 된다.
제2 단계(S62)는 제1 전극 패드(11aa) 위에 에피택시 다이(600a)를 배치하고, 제1 전극 패드(11aa)와 본딩 패드층(670a)을 접합층(12a)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(600a)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(600a) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(600a), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(600a)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(600a)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S63)는 에피택시 다이(600a)의 최종 지지기판(690a)을 분리시키는 단계이다. 이때, 제3 단계(S63)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(690a)을 임시접합층(680a)으로부터 분리시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(690a) 후면에 조사하여 최종 지지기판(690a)을 임시접합층(680a)으로부터 분리하는 기법이다.
제4 단계(S64)는 접촉 전극(660a)이 노출되도록 임시접합층(680a)을 식각하여 제거하는 단계이다.
한편, 제5 단계(S65)에서의 전기적 불량 검사 이전에, 제4 단계(S64)에서는 에피택시 다이(600a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 이때 몰드부(14a)는 후술하는 제6 단계(S66)에서의 레이저 드릴링이 가능하도록, LDS(Laser Direct Structuring) 또는 LDI(Laser Direct Imaging) 가능한 물질로 이루어질 수 있다. 또한, 제4 단계(S64)에서 몰드부(14a)가 형성되지 않는 경우에는 PR(Photoresist)이 도포된 후 접촉 전극을 노출시킬 수 있다.
제5 단계(S65)는 노출된 접촉 전극(660a)을 통해 에피택시 다이(600a)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(600a)가 전기적으로 불량인 경우 해당 에피택시 다이(600a)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13a)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(600a)의 전기적 불량 검출 및 불량 에피택시 다이(600a)의 교체를 용이하게 할 수 있다.
제6 단계(S66)는 제2 전극 패드(11ba)와 접촉 전극(660a)을 전기적으로 연결시키는 확장 전극(13a)을 형성시키는 단계이다. 한편, 제4 단계(S64)에서 몰드부(14a)가 형성되지 않은 경우, 전기적 불량 검사 이후의 제6 단계(S66)에서는 에피택시 다이(600a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 즉, 제5 단계(S65)의 전기적 불량 검사 이후에 몰드부(14a)를 형성시키는 경우, 반도체 발광 소자의 리페어(Repair)가 보다 용이하게 되는 효과가 있다.
보다 상세하게, 제6 단계(S66)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11ba)의 상부의 몰드부(14a)를 식각하여 관통홀(H)을 형성시키며, 이러한 관통홀(H)을 통해 제2 전극 패드(11ba)의 상부에서부터 몰드부(14a)의 상부까지 수직 방향으로 확장 전극(13a)을 연장 형성시킨 후, 접촉 전극(660a) 측으로 절곡 형성시킴으로써 접촉 전극(660a)과 제2 전극 패드(11ba)가 전기적으로 연결되도록 한다.
제7 단계(S67)는 확장 전극(13a)과 몰드부(14a)를 덮는 블랙 매트릭스(15a)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15a)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15a)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제7 실시예에 따른 반도체 발광 소자 제조 방법(S70)에 대해 상세히 설명한다.
도 20은 본 발명의 제7 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법의 순서도이고, 도 21은 본 발명의 제7 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자가 제조되는 과정을 도시한 것이고, 도 22는 본 발명의 제7 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 기판부에 전극 포스트가 형성된 것을 도시한 것이다.
도 20 내지 도 21에 도시된 바와 같이, 본 발명의 제7 실시예에 따른 반도체 발광 소자 제조 방법(S70)은, 제1 단계(S71)와, 제2 단계(S72)와, 제3 단계(S73)와, 제4 단계(S74)와, 제5 단계(S75)와, 제6 단계(S76)와, 제7 단계(S77)를 포함한다. 단, 도 20 내지 도 21에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S71)는 본 발명의 제7 실시예에 따른 반도체 발광 소자용 에피택시 다이(700a)와, 제1 전극 패드(11aa) 및 제2 전극 패드(11ba)가 각각 형성된 기판부(11a)를 준비하는 단계이다. 이러한 기판부(11a)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 제1 전극 패드(11aa)가 음극 개별 전극인 경우 제2 전극 패드(11ba)는 양극 공통 전극일 수 있고, 제1 전극 패드(11aa)가 양극 개별 전극인 경우 제2 전극 패드(11ba)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(700a)의 특성(예를 들면, 본딩 패드층(770a)의 극성)에 따라 달라질 수 있다.
또한, 도 22에 도시된 바와 같이, 기판부(11a)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11ca) 및 제2 전극 포스트(11da)가 각각 형성되는 경우, 제1 전극 포스트(11ca)의 상부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 상부 전극 패드(11aa), 제2 전극 포스트(11da)의 상부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 상부 전극 패드(11ba), 제1 전극 포스트(11ca)의 하부에서 제1 전극 포스트(11ca)와 전기적으로 연결되는 제1 하부 전극 패드(11ea) 및 제2 전극 포스트(11da)의 하부에서 제2 전극 포스트(11da)와 전기적으로 연결되는 제2 하부 전극 패드(11fa)가 각각 형성될 수 있다.
또한, 본 발명의 제7 실시예에 따른 반도체 발광 소자용 에피택시 다이(700a)는, 빛을 생성하는 발광부(720a)와, 제1 오믹전극(730a)과, 패시베이션층(750a)과, 외부에 노출되지 않는 접촉 전극(760a)과, 외부에 노출되는 본딩 패드층(770a)과, 임시접합층(780a)과, 최종 지지기판(790a)을 포함한다.
발광부(720a)는 빛을 생성하는 것으로, 제1 반도체 영역(721a), 제2 반도체 영역(722a) 및 활성 영역(723a)의 내용은 상술한 본 발명의 제6 실시예에 따른 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법(S60)과 동일하므로, 중복 설명은 생략한다(본 발명의 에피택시 다이(700a) 구조는 중간 임시기판이 접합되어 최초 성장기판이 분리된 후, 최종 지지기판(790a)이 접합되어 중간 임시기판이 분리된 상태임).
한편, 최초 성장기판 위에서 제2 반도체 영역(722a), 활성 영역(723a) 및 제1 반도체 영역(721a)의 순서로 에피택시 성장된 발광부(720a)는, 이후에 제1 반도체 영역(721a) 위에 임시접합층(780a)을 통해 사파이어(Sapphire) 중간 임시기판이 접합되고, 최초 성장기판이 분리된 다음, 제2 반도체 영역(722a)의 하면에 다른 임시접합층(780a)을 통해 사파이어(Sapphire) 최종 지지기판(790a)이 접합되면, 최종 지지기판(790a) 위에 제2 반도체 영역(722a), 활성 영역(723a) 및 제1 반도체 영역(721a)의 순서로 적층된 구조를 갖게 된다.
이때, 최초 성장기판 위에 형성된 발광부(720a)의 양측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며, 여기서 기 설정된 깊이는 제2 반도체 영역(722a)까지를 의미할 수 있으나, 이에 제한되지는 않는다.
제1 오믹전극(730a)은 발광부(720a)의 제1 반도체 영역(721a)과 전기적으로 연결되는 것으로, 제1 반도체 영역(721a)의 상면을 덮어 면접촉되도록 제1 반도체 영역(721a) 위에 형성된다. 이때, p형 반도체 영역인 제1 반도체 영역(721a)은 제1 오믹전극(730a)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
이러한 제1 오믹전극(730a)은 기본적으로 높은 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 단독으로 형성될 수 있으나, 더 나아가서는 높은 투명성(Transparency)을 갖는 물질과 결합하여 형성될 수도 있지만, 이에 제한되지는 않는다. 상술한 높은 반사성을 갖는 제1 오믹전극(730a) 물질로는 Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au, AuBe, AgBe, AlBe 등의 소재, 그리고 상술한 높은 투명성을 갖는 제1 오믹전극(730a) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride), Ni(O)-Au, Ni(O)-AuBe, Ni(O)-Ag 등의 소재로 가능하다.
패시베이션층(750a)은 발광부(720a)의 양측의 식각된 부분으로부터 제1 오믹전극(730a)을 덮는 것으로, 일부가 식각되어 개구됨으로써 제1 오믹전극(730a)의 일부가 노출된다.
이러한 패시베이션층(750a)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
본딩 패드층(770a)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 패시베이션층(750a)의 일부가 개구됨으로써 노출된 제1 오믹전극(730a) 위에 형성된다. 이러한 본딩 패드층(770a)은 제1 오믹전극(730a)에 전기적으로 연결되어 외부에 노출되며, 양극으로서 기능하게 된다.
이러한 본딩 패드층(770a)은 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 상술한 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
접촉 전극(760a)은 발광부(720a)의 하면에 접하도록 형성되어 발광부(720a)와 전기적으로 연결되는 것으로, 이때, n형 반도체 영역인 제2 반도체 영역(722a) 하부 표면에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결되며, 음극으로서 기능하게 된다.
이러한 접촉 전극(760a) 물질로는 n형 반도체 영역인 제2 반도체 영역(722a) 하부 표면 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au, NiO, AuGe 등으로 구성될 수 있다.
한편, 발광부(720a) 하면에 최종 지지기판(790a)을 접합시키기에 앞서, 미도시 되었지만 제2 반도체 영역(722a)의 하면에는 활성 영역(723a)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
임시접합층(780a)은 접촉 전극(760a)이 형성된 발광부(720a)의 하면과 최종 지지기판(790a)을 서로 접합시키는 것으로, 접촉 전극(760a)을 덮도록 발광부(720a)의 하면에 형성된다. 이렇게 접촉 전극(760a)을 감싸는 임시접합층(780a)의 형상에 따라, 접촉 전극(760a)은 임시접합층(780a)과 발광부(720a) 사이에 개재되어 노출되지 않게 된다.
이러한 임시접합층(780a)은 BCB(Benzocyclobuene), SU-8 폴리머나, SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx), 저융점 금속(In, Sn, Zn)과 귀금속(Au, Ag, Cu, Pd)으로 구성된 합금(Alloy)을 포함될 수 있다.
최종 지지기판(790a)은 임시접합층(780a)에 의해 패시베이션층(750a)과 접합되어 발광부(720a), 제1 오믹전극(730a), 패시베이션층(750a), 접촉 전극(760a) 및 본딩 패드층(770a)을 지지하는 것으로, 최초 성장기판과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 가장 바람직한 최종 지지기판(790a) 물질로는 사파이어(Sapphire), 또는 최초 성장기판과 열팽창계수가 2ppm 이하의 차이를 갖도록 조절된 유리(Glass)가 포함될 수 있다.
한편, 본 발명에서 최종 지지기판(790a)은 본 발명의 에피택시 다이(700a)가 최종적으로 완성된 후, 발광부(720a), 제1 오믹전극(730a), 패시베이션층(750a), 접촉 전극(760a) 및 본딩 패드층(770a)을 지지하는 최종 지지기판의 기능을 하는데, 이때 제3 단계(S73)의 공정에서 LLO 공법을 통해 쉽게 분리 제거될 수 있는 기능 물질, 즉 최종 지지기판(790a)과 임시접합층(780a) 사이에 LLO 희생 분리층(미도시)이 형성되는 것이 바람직하다. 상술한 LLO 희생 분리층(미도시)은 ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO2, SiNx 등의 물질일 수 있다.
이에 따라, 본 발명의 제7 실시예에 따른 반도체 발광 소자용 에피택시 다이(700a)는 음극인 접촉 전극(760a)이 임시접합층(780a)과 발광부(720a) 사이에 개재되어 노출되어 있지 않으며, 양극으로서 기능하는 본딩 패드층(770a)만이 외부에 노출되는 형태가 된다.
제2 단계(S72)는 제1 전극 패드(11aa) 위에 에피택시 다이(700a)의 상하를 역전시켜 배치하고, 제1 전극 패드(11aa)와 본딩 패드층(770a)을 접합층(12a)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(700a)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(700a) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(700a), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(700a)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(700a)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S73)는 에피택시 다이(700a)의 최종 지지기판(790a)을 분리시키는 단계이다. 이때, 제3 단계(S73)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(790a)을 임시접합층(780a)으로부터 분리시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(790a) 후면에 조사하여 최종 지지기판(790a)을 임시접합층(780a)으로부터 분리하는 기법이다.
제4 단계(S74)는 접촉 전극(760a)이 노출되도록 임시접합층(780a)을 식각하여 제거하는 단계이다.
한편, 제5 단계(S75)에서의 전기적 불량 검사 이전에, 제4 단계(S74)에서는 에피택시 다이(700a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 이때 몰드부(14a)는 후술하는 제6 단계(S76)에서의 레이저 드릴링이 가능하도록, LDS(Laser Direct Structuring) 또는 LDI(Laser Direct Imaging) 가능한 물질로 이루어질 수 있다. 또한, 제4 단계(S74)에서 몰드부(14a)가 형성되지 않는 경우에는 PR(Photoresist)이 도포된 후 접촉 전극을 노출시킬 수 있다.
제5 단계(S75)는 노출된 접촉 전극(760a)을 통해 에피택시 다이(700a)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(700a)가 전기적으로 불량인 경우 해당 에피택시 다이(700a)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13a)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(700a)의 전기적 불량 검출 및 불량 에피택시 다이(700a)의 교체를 용이하게 할 수 있다.
제6 단계(S76)는 제2 전극 패드(11ba)와 접촉 전극(760a)을 전기적으로 연결시키는 확장 전극(13a)을 형성시키는 단계이다. 한편, 제4 단계(S74)에서 몰드부(14a)가 형성되지 않은 경우, 전기적 불량 검사 이후의 제6 단계(S76)에서는 에피택시 다이(700a)를 둘러싸는 몰드부(14a)를 형성시킬 수 있다. 즉, 제5 단계(S75)의 전기적 불량 검사 이후에 몰드부(14a)를 형성시키는 경우, 반도체 발광 소자의 리페어(Repair)가 보다 용이하게 되는 효과가 있다.
보다 상세하게, 제6 단계(S76)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11ba)의 상부의 몰드부(14a)를 식각하여 관통홀(H)을 형성시키며, 이러한 관통홀(H)을 통해 제2 전극 패드(11ba)의 상부에서부터 몰드부(14a)의 상부까지 수직 방향으로 확장 전극(13a)을 연장 형성시킨 후, 접촉 전극(760a) 측으로 절곡 형성시킴으로써 접촉 전극(760a)과 제2 전극 패드(11ba)가 전기적으로 연결되도록 한다.
제7 단계(S77)는 확장 전극(13a)과 몰드부(14a)를 덮는 블랙 매트릭스(15a)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15a)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15a)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)에 대해 상세히 설명한다.
도 23은 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 전체적으로 도시한 것이고, 도 24는 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이가 적색광을 발광하는 경우 희생분리층과 본딩층이 구비된 것을 도시한 것이다.
도 23에 도시된 바와 같이, 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)는 최종 지지기판(110b)과, 발광부(120b)와, 오믹 전극(130b)과, 패시베이션층(150b)과, 접촉 전극(160b)과, 본딩 패드층(170b)을 포함한다.
최종 지지기판(110b)은 발광부(120b)와, 오믹 전극(130b)과, 패시베이션층(150b)과, 접촉 전극(160b)과, 본딩 패드층(170b)을 지지하는 것으로, 사파이어(Sapphire) 최초 성장기판이 이용될 수 있으며, 이러한 최초 성장기판 위에 후술하는 발광부(120b)가 에피택시(Epitaxy) 성장될 수 있다.
한편, 본 발명에서 발광부(120b)가 성장되는 최초 성장기판은 본 발명의 에피택시 다이(100b)가 최종적으로 완성된 후, 발광부(120b)와, 오믹 전극(130b)과, 패시베이션층(150b)과, 접촉 전극(160b)과, 본딩 패드층(170b)을 지지하는 최종 지지기판(110b)의 기능을 수행한다.
발광부(120b)는 빛을 생성하는 것으로, 본 발명에서는 청색광 또는 녹색광을 발광시키기 위해 그룹3족(Al, Ga, In) 질화물 반도체인 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN) 등의 2원계, 3원계, 4원계 화합물이 최초 성장기판인 최종 지지기판(110b) 위에 적정한 위치와 순서에 배치되어 에피택시(Epitaxy) 성장될 수 있다.
특히, 청색광 또는 녹색광을 발광시키기 위해 높은 인듐(In) 조성을 갖는 고품질의 질화인듐갈륨(InGaN)의 그룹3족 질화물 반도체가 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN)으로 구성된 그룹3족 질화물 반도체 상부에 우선적으로 형성되어야 하지만, 이에 제한되지 않는다.
발광부(120b)는 보다 상세하게, 제1 반도체 영역(121b)(예를 들면, p형 반도체 영역)과, 활성 영역(123b)(예를 들면, Multi Quantum Wells, MQWs)과, 제2 반도체 영역(122b)(예를 들면, n형 반도체 영역)을 포함하는데, 최종 지지기판(110b) 위에 제2 반도체 영역(122b)과, 활성 영역(123b)과, 제1 반도체 영역(121b)이 순서대로 에피택시(Epitaxy) 성장된 구조를 가질 수 있으며, 최종적으로 여러 다층의 그룹3족 질화물로 포함하여 전체적으로 통상 5.0 ~ 8.0㎛ 정도의 두께를 가질 수 있으나, 이에 제한되지는 않는다.
이러한 제1 반도체 영역(121b), 활성 영역(123b) 및 제2 반도체 영역(122b) 각각은 단층 또는 다층으로 이루어질 수 있으며, 미도시 되었지만 발광부(120b)를 최초 성장기판 사파이어 상부에 에피택시 성장시키기에 앞서, 에피택시 성장된 발광부(120b)의 고품질화를 위해 버퍼 영역과 같은 필요한 층들이 추가될 수 있다. 예를 들어, 버퍼 영역은 스트레스 완화와 박막 품질 개선을 위해 핵생성층(Nucleation Layer)과 도핑되지 않은 반도체 영역(un-doped Semiconductor Region)으로 구성된 완화층(Compliant Layer) 포함하여 통상 4.0㎛ 전후의 두께로 구성될 수 있다. 또한, 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(110b)을 제거하는 경우, 핵생성층과 도핑되지 않은 반도체 영역 사이에는 희생층(Sacrificial Layer)이 구비될 수 있으며, 씨앗층이 희생층으로 기능할 수도 있다.
제2 반도체 영역(122b)은 제2 도전성(n형)을 가지는 것으로, 최종 지지기판(110b) 위에 형성된다. 이러한 제2 반도체 영역(122b)은 2.0 ~ 3.5㎛의 두께를 가질 수 있다.
활성 영역(123b)은 전자와 정공의 재결합을 이용하여 빛을 생성하는 것으로, 제2 반도체 영역(122b) 위에 형성된다. 이러한 활성 영역(123b)은 질화인듐갈륨(InGaN)과 질화갈륨(GaN) 반도체 중심의 다층의 수십 ㎚의 두께를 가질 수 있다.
제1 반도체 영역(121b)은 제1 도전성(p형)을 가지는 것으로, 활성 영역(123b) 위에 형성된다. 이러한 제1 반도체 영역(121b)은 질화알루미늄(AlGaN)과 질화갈륨(GaN) 반도체 중심의 다층의 수십 ㎚에서 수 ㎛의 두께를 가질 수 있으며, 상부 표면은 갈륨(Ga) 극성을 가진다.
즉, 활성 영역(123b)은 제1 반도체 영역(121b)과 제2 반도체 영역(122b) 사이에 개재되어, p형 반도체 영역인 제1 반도체 영역(121b)의 정공과 n형 반도체 영역인 제2 반도체 영역(122b)의 전자가 활성 영역(123b)에서 재결합되면 빛을 생성한다.
이때, 최종 지지기판(110b) 위에 형성된 발광부(120b)의 측부, 즉 일측 또는 양측은 기 설정된 깊이로 각각 식각된 형상을 가질 수 있고(즉, 양 측면이 각각 메사 에칭(MESA-etching)된 형상을 가질 수 있다), 위에서 보았을 때 상하좌우의 모든 모서리가 메사 에칭(MESA-etching)된 형상을 가질 수 있으며, 여기서 기 설정된 깊이는 제2 반도체 영역(122b)까지를 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 식각된 부분의 발광부(120b)의 제2 반도체 영역(122b)의 표면은 갈륨(Ga) 극성을 가진다.
오믹 전극(130b)은 발광부(120b)의 제1 반도체 영역(121b)과 전기적으로 연결되는 것으로, 제1 반도체 영역(121b)의 상면을 덮어 면접촉되도록 제1 반도체 영역(121b) 위에 형성된다. 이때, 제1 반도체 영역(121b)은 오믹 전극(130b)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
접촉 전극(160b)은 발광부(120b)의 제2 반도체 영역(122b)과 전기적으로 연결되는 것으로, 제2 반도체 영역(122b)의 측부, 즉 일측 또는 양측의 식각된 부분에 각각 형성될 수 있다.
한편, 발광부(120b)의 식각된 부분이 갈륨(Ga) 극성 표면을 가지며, 접촉 전극(160b)이 해당 표면에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결되는 구조를 가지는 경우, 전사 공정에서 접촉 전극(160b)을 노출시켜 전기적 불량을 검사하기 위해서는 발광부(120b)의 제2 반도체 영역(122b)을 과도하게 식각해야 하는 문제점이 있다.
이에 따라, 본 발명의 접촉 전극(160b)은 전기적 불량 검출이 용이하도록 브릿지(bridge) 구조를 가지는데, 접촉 전극(160b)은 보다 상세하게 베이스부(161b)와, 베이스부(161b)의 일측 단부에서 절곡되어 연장 형성되며 패시베이션층(150b)과 발광부(120b) 사이에 배치되는 절곡부(162b)를 포함한다.
이러한 절곡부(162b)는 전사 공정에서 전기적 불량 검출이 용이하도록, 베이스부(161b)의 일측 단부에서 절곡되어 연장 형성되되, 본딩 패드층(170b)과 대향하는 방향으로 절곡되어 연장 형성된 단차진 형상을 가질 수 있다. 이때, 절곡부(162b)는 필요에 따라 복수회 절곡되어 형성될 수 있다.
이러한 오믹 전극(130b)과 접촉 전극(160b)은 기본적으로 높은 투명성(Transparency) 및/또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 오믹 전극(130b) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au 등의 광학적으로 반사성 소재 단독 또는 결합하여 구성될 수 있다.
한편, 접촉 전극(160b) 물질로는 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와 Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독 또는 결합하여 구성될 수 있다.
이때, 상술한 바와 같이 제2 반도체 영역(122b)의 식각된 부분은 갈륨(Ga) 극성 표면을 가지는데, 이러한 갈륨(Ga) 극성 표면은 접촉 전극(160b)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결된다.
패시베이션층(150b)은 발광부(120b)의 식각된 부분으로부터 접촉 전극(160b)을 거쳐서 오믹 전극(130b)의 측부를 덮는 것으로, 발광부(120b)의 양측이 각각 식각된 경우 패시베이션층(150b)은 발광부(120b)의 일측의 식각된 부분으로부터 접촉 전극(160b)을 거쳐서 오믹 전극(130b)의 일측을 덮고, 발광부(120b)의 타측의 식각된 부분으로부터 접촉 전극(160b)을 거쳐서 오믹 전극(130b)의 타측을 각각 덮는 형상을 가질 수 있다. 이러한 패시베이션층(150b)의 형상에 따라, 접촉 전극(160b)은 패시베이션층(150b)과 발광부(120b) 사이에 개재되어 노출되지 않게 된다.
이러한 패시베이션층(150b)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함할 수 있다.
본딩 패드층(170b)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 오믹 전극(130b) 및 패시베이션층(150b) 위에 형성되어 오믹 전극(130b)과 전기적으로 연결된다. 이때, 본딩 패드층(170b)은 오믹 전극(130b)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결되어 외부에 노출되며, 양극으로서 기능하게 된다.
이러한 본딩 패드층(170b)은 고융점 금속(Cr, V, Ti, W, Mo, Re) 또는 원자 충진율이 높은 금속(Pt, Ni) 등으로 물질 확산 방지층(Diffusion Barrier Layer)이 구비될 수 있으며, 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(170b)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
이에 따라, 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)는 음극인 접촉 전극(160b)이 패시베이션층(150b)과 발광부(120b) 사이에 개재되어 노출되어 있지 않으며, 양극으로서 기능하는 본딩 패드층(170b)만이 외부에 노출되는 형태가 된다.
한편, 도 24에 도시된 바와 같이, 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)가 적색광을 발광시키는 경우, 에피택시 다이(100b)는 희생분리층(N)과 본딩층(B)을 더 포함할 수 있다.
에피택시 다이(100b)가 적색광을 발광시키는 경우, 최종 지지기판(110b)은 에피택시 다이(100b)가 청색광 또는 녹색광을 발광시키는 경우와 동일하게 사파이어(Sapphire) 최종 지지기판(110b)이 이용되어 발광부(120b)와, 오믹 전극(130b)과, 패시베이션층(150b)과, 접촉 전극(160b)과, 본딩 패드층(170b)을 지지할 수 있다.
또한, 에피택시 다이(100b)가 적색광을 발광시키는 경우, 발광부(120b)는 그룹3족(Al, Ga, In) 인화물 반도체인 인화인듐(InP), 인화인듐갈륨(InGaP), 인화갈륨(GaP), 인화알루미늄인듐(AlInP), 인화알루미늄갈륨(AlGaP), 인화알루미늄(AlP), 인화알루미늄갈륨인듐(AlGaInP) 등의 2원계, 3원계, 4원계 화합물이 최초 성장기판 위에 적정한 위치와 순서에 배치되어 에피택시(Epitaxy) 성장될 수 있다
특히, 적색광을 발광시키기 위해 높은 인듐(In) 조성을 갖는 고품질의 인화인듐갈륨(InGaP)의 그룹3족 인화물 반도체가 인화갈륨(GaP), 인화알루미늄인듐(AlInP), 인화알루미늄갈륨(AlGaP), 인화알루미늄(AlP), 인화알루미늄갈륨인듐(AlGaInP)으로 구성된 그룹3족 인화물 반도체 상부에 우선적으로 형성되어야 하지만, 이에 제한되지 않는다.
또한, 희생분리층(N)은 ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO2, SiNx 등의 물질일 수 있으며, 본딩층(B)과 후술하는 임시접합층은 MOCVD 챔버(1000℃ 이상의 온도 및 환원 분위기)에서 물성 변화가 없고 열전도율이 우수한 유전체 물질을 우선적으로 선정하며, 예를 들면, 산화실리콘(SiO2, 0.8ppm), 질화실리콘(SiNx, 3.8ppm), 탄화질화실리콘(SiCN, 3.8-4.8ppm), 질화알루미늄(AlN, 4.6ppm), 산화알루미늄(Al2O3, 6.8ppm), 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass, 액상 SiO2), HSQ(Hydrogen Silsesquioxane) 등의 FOx(Flowable Oxides)를 포함할 수 있다.
한편, 에피택시 다이(100b)가 적색광을 발광하는 경우 최초 성장기판은 비소화갈륨(GaAs) 최초 성장기판이 이용될 수 있으며, 이러한 비소화갈륨(GaAs) 최초 성장기판 위에 희생분리층(N)을 형성시킨 후 적색광을 발광하는 발광부(120b)를 에피택시 성장시키고, 오믹 전극(130b), 패시베이션층(150b), 접촉 전극(160b) 및 본딩 패드층(170b)을 동일하게 성장시킨다.
이후, 중간 임시기판 위에 희생분리층(N)을 형성시킨 후, 임시접합층을 통해 중간 임시기판을 본딩 패드층(170b)에 접합시키고, 케미컬 리프트 오프(Chemical Lift Off, CLO) 기법을 이용하여 최초 성장기판을 희생분리층(N)으로부터 분리시킨 후 하부의 희생분리층(N)을 식각하여 제거함으로써 발광부(120b)의 하면을 노출시킨다. 이때, 중간 임시기판은 최종 지지기판(110b)과의 열팽창계수(CTE) 차이를 최소화할 수 있도록 최종 지지기판(110b)과 동일한 사파이어(Sapphire) 기판으로 마련될 수 있다.
이후, 사파이어(Sapphire) 최종 지지기판(110b) 위에 희생분리층(N)을 형성시킨 후, 본딩층(B)을 통해 최종 지지기판(110b)을 발광부(120b)의 하면에 접합시키고, 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 중간 임시기판을 희생분리층(N)으로 분리시킨 후 상부의 희생분리층(N)을 식각하여 제거함으로써 본딩 패드층(170b)을 노출시켜 도 24와 같은 구조(즉, 최종 지지기판(210b), 희생분리층(N), 본딩층(B) 및 적층체가 순서대로 적층된 구조)를 완성시킨다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법(S80)에 대해 상세히 설명한다.
도 25는 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법의 순서도이고, 도 26은 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자가 제조되는 과정을 도시한 것이다.
도 25 내지 도 26에 도시된 바와 같이, 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)를 이용한 반도체 발광 소자의 제조 방법(S80)은 제1 단계(S81)와, 제2 단계(S82)와, 제3 단계(S83)와, 제4 단계(S84)와, 제5 단계(S85)와, 제6 단계(S86)와, 제7 단계(S87)를 포함한다. 단, 도 25 내지 도 26에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S81)는 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)와, 기판부(11b)를 준비하는 단계이다.
기판부(11b)는 접합되는 에피택시 다이(100b)를 지지하는 것으로, 상면에 제1 전극 패드(11ab)와 제2 전극 패드(11bb)가 각각 형성될 수 있다.
또한, 기판부(11b)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11cb) 및 제2 전극 포스트(11db)가 각각 형성되는 경우, 제1 전극 포스트(11cb)의 상부에서 제1 전극 포스트(11cb)와 전기적으로 연결되는 제1 상부 전극 패드(11ab), 제2 전극 포스트(11db)의 상부에서 제2 전극 포스트(11db)와 전기적으로 연결되는 제2 상부 전극 패드(11bb), 제1 전극 포스트(11cb)의 하부에서 제1 전극 포스트(11cb)와 전기적으로 연결되는 제1 하부 전극 패드(11eb) 및 제2 전극 포스트(11db)의 하부에서 제2 전극 포스트(11db)와 전기적으로 연결되는 제2 하부 전극 패드(11f)가 각각 형성될 수 있다.
이러한 기판부(11b)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으며, 나아가 기판부(11b)는 내부에 복수의 비아홀(V)이 형성된 후 해당 비아홀(V)에 전극 포스트(11c, 11d)가 각각 형성된 TSV(Silicone), TGV(Glass), TSaV(Sapphire), TAV(AAO), TZV(Zirconia), TPoV(Polyimide), TRV(Resin) 등을 의미할 수 있으나, 이에 제한되지는 않는다.
한편, 본 발명에서 제1 전극 패드(11ab)는 복수의 개별 전극으로 마련되고, 제2 전극 패드(11bb)는 공통 전극으로 마련될 수 있는데, 제1 전극 패드(11ab)가 음극 개별 전극인 경우 제2 전극 패드(11bb)는 양극 공통 전극일 수 있고, 제1 전극 패드(11ab)가 양극 개별 전극인 경우 제2 전극 패드(11bb)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(100b)의 특성(예를 들면, 본딩 패드층(170b)의 극성)에 따라 달라질 수 있다.
또한, 제1 전극 포스트(11cb)와 제2 전극 포스트(11db)는 기판부(11b)를 관통하는 비아홀(V)에 기둥(포스트)의 형태로 구리(Cu) 도금(또는 니켈 와이어(Ni Wire) 삽입)을 통해 형성될 수 있는데, 이때 비아홀(V)은 복수의 전극 포스트(11c, 11d)를 통한 기판부(11b)의 접합력이 증대될 수 있도록 기판부(11b)의 네 코너 부분에 각각 형성될 수 있다. 예를 들면, 에피택시 다이(100b)가 기판부(11b)에 전사(배치)되는 경우에, 개별 전극인 세 개의 제1 전극 포스트(11cb)가 기판부(11b)의 코너 부분의 비아홀(V)에 형성되면, 공통 전극인 하나의 제2 전극 포스트(11db)가 기판부(11b)의 나머지 코너 부분의 비아홀(V)에 각각 형성될 수 있다. 이후, 제1 전극 포스트(11cb)는 에피택시 다이(100b)의 본딩 패드층(170b)과 전기적으로 연결되고, 제2 전극 포스트(11db)는 확장 전극(13b)을 통해 에피택시 다이(100b)의 접촉 전극(160b)과 전기적으로 연결되는데, 이에 대해서는 후술하기로 한다.
또한, 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)는 지지기판(110b)과, 빛을 생성하는 발광부(120b)와, 오믹 전극(130b)과, 패시베이션층(150b)과, 일측 단부에서 절곡되어 연장 형성되는 절곡부(162b)를 가지며 외부에 노출되지 않는 접촉 전극(160b)과, 외부에 노출되는 본딩 패드층(170b)을 포함한다.
여기서 지지기판(110b)과, 발광부(120b)와, 오믹 전극(130b)과, 패시베이션층(150b)과, 접촉 전극(160b)과, 본딩 패드층(170b)은 상술한 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)의 것과 동일하므로, 중복 설명은 생략한다.
제2 단계(S82)는 제1 상부 전극 패드(11ab) 위에 에피택시 다이(100b)의 상하를 역전시켜 배치하고, 제1 상부 전극 패드(11ab)와 본딩 패드층(170b)을 접합층(12b)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(100b)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(100b) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(100b), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(100b)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(100b)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S83)는 에피택시 다이(100b)의 최종 지지기판(110b)을 분리시키는 단계이다. 이때, 제3 단계(S83)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(110b)을 발광부(120b), 즉 제2 반도체 영역(122b)으로부터 분리시켜 제2 반도체 영역(122b)의 상면을 노출시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(110b)의 후면에 조사하여 최종 지지기판(110b)을 에피택시(Epitaxy) 성장된 층으로부터 분리하는 기법이다.
제4 단계(S84)는 발광부(120b)의 제2 반도체 영역(122b)의 상면을 식각하여 접촉 전극(160b)의 절곡부(162b)를 노출시키는 단계이다.
이때, 제4 단계(S84)는 에피택시 다이(100b)를 둘러싸도록 포토레지스트(Photoresist, PR)를 도포하고, 절곡부(162b)를 노출시킨 후 도포된 포토레지스트(PR)를 제거할 수 있다.
한편, 제4 단계(S84)에서는 상하가 역전된 에피택시 다이(100b)에서 발광부(120b)의 상면, 즉 제2 반도체 영역(122b)의 상면에 활성 영역(123b)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
제5 단계(S95)는 노출된 절곡부(162b)을 통해 에피택시 다이(100b)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(100b)가 전기적으로 불량인 경우 해당 에피택시 다이(100b)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13b)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(100b)의 전기적 불량 검출 및 불량 에피택시 다이(100b)의 교체를 용이하게 할 수 있다.
제6 단계(S86)는 에피택시 다이(100b)를 둘러싸는 몰드부(14b)를 형성시키고, 제2 전극 패드(11bb)와 절곡부(162b)가 노출되도록 몰드부(14b)를 식각한 후, 노출된 제2 전극 패드(11bb)와 절곡부(162b)를 전기적으로 연결시키는 확장 전극(13b)을 형성시키는 단계이다.
보다 상세하게, 제6 단계(S86)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11bb)의 상측의 몰드부(14b)를 식각하여 제2 전극 패드(11bb)의 상부에 관통홀(H)을 형성시키고, 필요한 경우 절곡부(162b) 상측의 몰드부(14b)를 식각하여 절곡부(162b)의 상부에 관통홀(H)을 형성시킨다. 이후, 제6 단계(S86)에서는 제2 전극 패드(11bb)와 노출된 절곡부(162b)를 전기적으로 연결시키는 확장 전극(13b)을 형성시키는데, 이러한 확장 전극(13b)은 관통홀(H)을 통해 제2 전극 패드(11bb)의 상부에서부터 몰드부(14b)의 상부까지 수직 방향으로 연장 형성되고, 절곡부(162b) 측으로 횡방향으로 절곡되어 연장 형성된 후, 노출된 절곡부(162b)에 접하도록 수직 방향으로 절곡되어 연장 형성된 형상을 가질 수 있다.
제7 단계(S87)는 확장 전극(13b)과 몰드부(14b)를 덮는 블랙 매트릭스(15b)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15b)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15b)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)에 대해 상세히 설명한다.
도 27은 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이를 전체적으로 도시한 것이고, 도 28은 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이가 적색광을 발광하는 경우 희생분리층과 본딩층이 구비된 것을 도시한 것이다.
도 27에 도시된 바와 같이, 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)는, 최종 지지기판(210b)과, 발광부(220b)와, 제1 오믹 전극(230b)과, 제2 오믹 전극(240b)과, 제1 패시베이션층(251b)과, 접촉 전극(260b)과, 제2 패시베이션층(252b)과, 본딩 패드층(270b)을 포함한다.
최종 지지기판(210b)은 발광부(220b)와, 제1 오믹 전극(230b)과, 제2 오믹 전극(240b)과, 제1 패시베이션층(251b)과, 접촉 전극(260b)과, 제2 패시베이션층(252b)과, 본딩 패드층(270b)을 지지하는 것으로, 사파이어(Sapphire) 최초 성장기판이 이용될 수 있으며, 이러한 최초 성장기판 위에 후술하는 발광부(220b)가 에피택시(Epitaxy) 성장될 수 있다.
한편, 본 발명에서 발광부(220b)가 성장되는 최초 성장기판은 본 발명의 에피택시 다이(200b)가 최종적으로 완성된 후, 발광부(220b), 제1 오믹 전극(230b), 제2 오믹 전극(240b), 제1 패시베이션층(251b), 접촉 전극(260b), 제2 패시베이션층(252b) 및 본딩 패드층(270b)을 지지하는 최종 지지기판(210b)의 기능을 수행한다.
발광부(220b)는 빛을 생성하는 것으로, 제1 반도체 영역(221b), 제2 반도체 영역(222b) 및 활성 영역(223b)의 내용은 상술한 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(100b)와 동일하므로, 중복 설명은 생략한다.
이때, 최종 지지기판(210b) 위에 형성된 발광부(220b)의 일측은 기 설정된 깊이로 식각된 형상을 가질 수 있으며(즉, 일측이 메사 에칭(MESA-etching)된 형상을 가질 수 있다), 여기서 기 설정된 깊이는 제2 반도체 영역(222b)까지를 의미할 수 있으나, 이에 제한되지는 않는다. 한편, 식각된 부분의 발광부(220b)의 제2 반도체 영역(222b)의 표면은 갈륨(Ga) 극성을 가진다.
제1 오믹 전극(230b)은 발광부(220b)의 제1 반도체 영역(221b)과 전기적으로 연결되는 것으로, 제1 반도체 영역(221b)의 상면을 덮어 면접촉되도록 제1 반도체 영역(221b) 위에 형성된다. 이때, 제1 반도체 영역(221b)은 제1 오믹 전극(230b)에 양극 오믹접촉(p-ohmic contact)되어 전기적으로 연결된다.
제2 오믹 전극(240b)은 발광부(220b)의 제2 반도체 영역(222b)과 전기적으로 연결되는 것으로, 제2 반도체 영역(222b)의 일측의 식각된 부분에 형성된다.
이러한 제1 오믹 전극(230b)과 제2 오믹 전극(240b)은 기본적으로 높은 투명성(Transparency) 및/또는 반사성(Reflectance)을 갖고 전기전도성이 뛰어난 물질로 형성될 수 있으나, 이에 제한되지는 않는다. 제1 오믹 전극(230b) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와, Ag, Al, Rh, Pt, Ni, Pd, Ru, Cu, Au 등의 광학적으로 반사성 소재 단독, 또는 상술한 광학적으로 투명한 소재와 결합되어 구성될 수 있다. 한편, 제2 오믹 전극(240b) 물질로는 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), TiN(Titanium Nitride) 등의 광학적으로 투명한 소재와, Cr, Ti, Al, V, W, Re, Au 등의 금속 소재 단독, 또는 상술한 금속 소재들이 결합되어 구성될 수 있다.
이때, 상술한 바와 같이 제2 반도체 영역(222b)의 식각된 부분은 갈륨(Ga) 극성 표면을 가지는데, 이러한 갈륨(Ga) 극성 표면은 제2 오믹 전극(240b)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결된다.
제1 패시베이션층(251b)은 발광부(220b)의 일측의 식각된 부분으로부터 제2 오믹 전극(240b)을 거쳐서 제1 오믹 전극(230b)의 일측을 덮고, 발광부(220b)의 타측으로부터 제1 오믹 전극(230b)의 타측을 덮는 것으로, 제1 패시베이션층(251b)은 제1 오믹 전극(230b)의 일측과 타측을 각각 덮는 형상을 가질 수 있으며, 이에 따라 제1 오믹 전극(230b)의 일부를 노출시키는 형상을 가질 수 있다.
이러한 제1 패시베이션층(251b)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
접촉 전극(260b)은 제1 오믹 전극(230b)과 전기적으로 연결되는 것으로, 제1 패시베이션층(251b) 사이에 노출된 제1 오믹 전극(230b) 위에 형성된다.
한편, 발광부(220b)의 식각된 부분이 갈륨(Ga) 극성 표면을 가지며, 제2 오믹 전극(240b)에 음극 오믹접촉(n-ohmic contact)되어 전기적으로 연결되는 구조를 가지는 경우, 전사 공정에서 접촉 전극(260b)을 노출시켜 전기적 불량을 검사하기 위해서는 발광부(220b)의 제2 반도체 영역(222b)을 과도하게 식각해야 하는 문제점이 있다.
이에 따라, 본 발명의 접촉 전극(260b)은 전기적 불량 검출이 용이하도록 브릿지(bridge) 구조를 가지는데, 접촉 전극(260b)은 보다 상세하게 베이스부(261b)와, 베이스부(261b)의 일측 단부에서 절곡되어 연장 형성되며 제1 패시베이션층(251b)과 제2 패시베이션층(252b) 사이에 배치되는 절곡부(262b)를 포함한다.
이러한 절곡부(262b)는 전사 공정에서 전기적 불량 검출이 용이하도록, 베이스부(261b)의 일측(즉, 제2 오믹 전극(240b)이 형성된 부분의 반대측) 단부에서 절곡되어 연장 형성되되, 본딩 패드층(270b)과 대향하는 방향으로 절곡되어 연장 형성된 단차진 형상을 가질 수 있다. 이때, 절곡부(262b)는 필요에 따라 복수회 절곡되어 형성될 수 있다.
이러한 접촉 전극(260b) 물질로는 제1 오믹 전극(230b)과의 접착력(Adhesion)이 강한 물질이면 제한되지 않지만, Ti, TiN, Cr, CrN, V, VN, NiCr, Al, Rh, Pt, Ni, Pd, Ru, Cu, Ag, Au 등으로 구성될 수 있다.
제2 패시베이션층(252b)은 제1 패시베이션층(251b)과 접촉 전극(260b)을 덮는 것으로, 이때 접촉 전극(260b)의 타측(즉, 제2 오믹 전극(240b)이 형성된 부분의 반대측) 단부는 일부가 식각될 수 있는데, 제2 패시베이션층(252b)은 접촉 전극(260b)이 외부에 노출되지 않도록 접촉 전극(260b)의 타측 단부의 식각된 부분으로부터 접촉 전극(260b)을 거쳐서 접촉 전극(260b)의 일측 단부를 덮을 수 있다. 이렇게 접촉 전극(260b)을 감싸는 제2 패시베이션층(252b)의 형상에 따라, 접촉 전극(260b)은 제2 패시베이션층(252b)과 제1 오믹 전극(230b) 사이에 개재되어 노출되지 않게 된다.
이러한 제2 패시베이션층(252b)은 전기적으로 절연성을 가진 물질로 구현될 수 있는데, 예를 들면 실리콘 계열의 산화물(Silicon Oxide), 실리콘 계열의 질화물(Silicon Nitride), Al2O3를 포함하는 금속 산화물(Metallic Oxide), 유기 절연물 중에서 적어도 하나의 물질을 포함하는 단일층 또는 다중층을 포함될 수 있다.
본딩 패드층(270b)은 수직 칩(Vertical Chip) 다이 본딩 패드(Die Bonding Pad)로 기능하는 것으로, 제2 패시베이션층(252b) 위에 형성되어 제2 오믹 전극(240b)과 전기적으로 연결된다. 이때, 본딩 패드층(270b)은 제2 오믹 전극(240b)에 전기적으로 연결되어 외부에 노출되며, 음극으로서 기능하게 된다.
이러한 본딩 패드층(270b)은 고융점 금속(Cr, V, Ti, W, Mo, Re) 또는 원자 충진율이 높은 금속(Pt, Ni) 등으로 물질 확산 방지층(Diffusion Barrier Layer)이 구비될 수 있으며, 기본적으로 저융점 금속(Low Melting Point Metal)과 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 등의 귀금속(Noble Metal)을 포함해서 형성될 수 있으나, 이에 제한되지는 않는다. 또한, 본딩 패드층(270b)의 저융점 금속으로는 In, Sn, Zn, Pb 등의 금속 소재 단독 또는 이들이 포함된 합금(Alloy)으로 형성될 수 있다.
한편, 제1 패시베이션층(251b)에는 제2 오믹 전극(240b)이 노출되도록 제2 오믹 전극(240b)의 상측으로 제1 통공(P1)이 형성되고, 제2 패시베이션층(252b)에는 제1 통공(P1)과 연통되는 제2 통공(P2)이 형성되는데, 이러한 제1 통공(P1)과 제2 통공(P2)을 통해 본딩 패드층(270b)은 제2 오믹 전극(240b)과 전기적으로 연결될 수 있다.
이에 따라, 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)는 양극인 접촉 전극(260b) 및 제1 오믹 전극(230b)이 제2 패시베이션층(252b)과 발광부(220b) 사이에 개재되어 노출되어 있지 않으며, 음극으로서 기능하는 본딩 패드층(270b)만이 외부에 노출되는 형태가 된다.
한편, 도 28에 도시된 바와 같이, 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)가 적색광을 발광시키는 경우, 에피택시 다이(200b)는 희생분리층(N)과 본딩층(B)을 더 포함할 수 있다.
에피택시 다이(200b)가 적색광을 발광시키는 경우, 최종 지지기판(210b)은 에피택시 다이(200b)가 청색광 또는 녹색광을 발광시키는 경우와 동일하게 사파이어(Sapphire) 최종 지지기판(210b)이 이용되어 발광부(220b)와, 제1 오믹 전극(230b)과, 제2 오믹 전극(240b)과, 제1 패시베이션층(251b)과, 접촉 전극(260b)과, 제2 패시베이션층(252b)과, 본딩 패드층(270b)을 지지할 수 있다.
또한, 에피택시 다이(200b)가 적색광을 발광시키는 경우, 발광부(220b)는 그룹3족(Al, Ga, In) 인화물 반도체인 인화인듐(InP), 인화인듐갈륨(InGaP), 인화갈륨(GaP), 인화알루미늄인듐(AlInP), 인화알루미늄갈륨(AlGaP), 인화알루미늄(AlP), 인화알루미늄갈륨인듐(AlGaInP) 등의 2원계, 3원계, 4원계 화합물이 최초 성장기판 위에 적정한 위치와 순서에 배치되어 에피택시(Epitaxy) 성장될 수 있다
특히, 적색광을 발광시키기 위해 높은 인듐(In) 조성을 갖는 고품질의 인화인듐갈륨(InGaP)의 그룹3족 인화물 반도체가 인화갈륨(GaP), 인화알루미늄인듐(AlInP), 인화알루미늄갈륨(AlGaP), 인화알루미늄(AlP), 인화알루미늄갈륨인듐(AlGaInP)으로 구성된 그룹3족 인화물 반도체 상부에 우선적으로 형성되어야 하지만, 이에 제한되지 않는다.
또한, 희생분리층(N)은 ZnO, ITO, IZO, IGO, IGZO, InGaN, InGaON, GaON, TiN, SiO2, SiNx 등의 물질일 수 있으며, 본딩층(B)과 후술하는 임시접합층은 MOCVD 챔버(1000℃ 이상의 온도 및 환원 분위기)에서 물성 변화가 없고 열전도율이 우수한 유전체 물질을 우선적으로 선정하며, 예를 들면, 산화실리콘(SiO2, 0.8ppm), 질화실리콘(SiNx, 3.8ppm), 탄화질화실리콘(SiCN, 3.8-4.8ppm), 질화알루미늄(AlN, 4.6ppm), 산화알루미늄(Al2O3, 6.8ppm), 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass, 액상 SiO2), HSQ(Hydrogen Silsesquioxane) 등의 FOx(Flowable Oxides)를 포함할 수 있다.
한편, 에피택시 다이(200b)가 적색광을 발광하는 경우 최초 성장기판은 비소화갈륨(GaAs) 최초 성장기판이 이용될 수 있으며, 이러한 비소화갈륨(GaAs) 최초 성장기판 위에 희생분리층(N)을 형성시킨 후 적색광을 발광하는 발광부(220b)를 에피택시 성장시키고, 제1 오믹 전극(230b), 제2 오믹 전극(240b), 제1 패시베이션층(251b), 접촉 전극(260b), 제2 패시베이션층(252b) 및 본딩 패드층(270b)을 동일하게 성장시킨다.
이후, 중간 임시기판 위에 희생분리층(N)을 형성시킨 후, 임시접합층을 통해 중간 임시기판을 본딩 패드층(270b)에 접합시키고, 케미컬 리프트 오프(Chemical Lift Off, CLO) 기법을 이용하여 최초 성장기판을 희생분리층(N)으로부터 분리시킨 후 하부의 희생분리층(N)을 식각하여 제거함으로써 발광부(220b)의 하면을 노출시킨다. 이때, 중간 임시기판은 최종 지지기판(210b)과의 열팽창계수(CTE) 차이를 최소화할 수 있도록 최종 지지기판(210b)과 동일한 사파이어(Sapphire) 기판으로 마련될 수 있다.
이후, 사파이어(Sapphire) 최종 지지기판(210b) 위에 희생분리층(N)을 형성시킨 후, 본딩층(B)을 통해 최종 지지기판(210b)을 발광부(220b)의 하면에 접합시키고, 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 중간 임시기판을 희생분리층(N)으로 분리시킨 후 상부의 희생분리층(N)을 식각하여 제거함으로써 본딩 패드층(270b)을 노출시켜 도 28와 같은 구조(즉, 최종 지지기판(210b), 희생분리층(N), 본딩층(B) 및 적층체가 순서대로 적층된 구조)를 완성시킨다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)를 이용한 반도체 발광 소자의 제조 방법(S90)에 대해 상세히 설명한다.
도 29는 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)를 이용한 반도체 발광 소자의 제조 방법의 순서도이고, 도 30은 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)를 이용한 반도체 발광 소자가 제조되는 과정을 도시한 것이다.
도 29 내지 도 30에 도시된 바와 같이, 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)를 이용한 반도체 발광 소자의 제조 방법(S90)은 제1 단계(S91)와, 제2 단계(S92)와, 제3 단계(S93)와, 제4 단계(S94)와, 제5 단계(S95)와, 제6 단계(S96)와, 제7 단계(S97)를 포함한다. 단, 도 29 내지 도 30에 제시된 공정의 순서가 바뀔 수 있음은 물론이다.
제1 단계(S91)는 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)와, 기판부(11b)를 준비하는 단계이다.
기판부(11b)는 접합되는 에피택시 다이(200b)를 지지하는 것으로, 상면에 제1 전극 패드(11ab)와 제2 전극 패드(11bb)가 각각 형성될 수 있다.
또한, 기판부(11b)는 내부에 형성된 비아홀(Via-hole, V)을 통해 제1 전극 포스트(11cb) 및 제2 전극 포스트(11db)가 각각 형성되는 경우, 제1 전극 포스트(11cb)의 상부에서 제1 전극 포스트(11cb)와 전기적으로 연결되는 제1 상부 전극 패드(11ab), 제2 전극 포스트(11db)의 상부에서 제2 전극 포스트(11db)와 전기적으로 연결되는 제2 상부 전극 패드(11bb), 제1 전극 포스트(11cb)의 하부에서 제1 전극 포스트(11cb)와 전기적으로 연결되는 제1 하부 전극 패드(11eb) 및 제2 전극 포스트(11db)의 하부에서 제2 전극 포스트(11db)와 전기적으로 연결되는 제2 하부 전극 패드(11f)가 각각 형성될 수 있다.
이러한 기판부(11b)는 반도체 웨이퍼(Semiconductor Wafer), PCB(Printed Circuit Board), TFT Glass(Thin Film Transistor Glass), 인터포저(Interposer) 등을 의미할 수 있으며, 나아가 기판부(11b)는 내부에 복수의 비아홀(V)이 형성된 후 해당 비아홀(V)에 전극 포스트(11c, 11d)가 각각 형성된 TSV(Silicone), TGV(Glass), TSaV(Sapphire), TAV(AAO), TZV(Zirconia), TPoV(Polyimide), TRV(Resin) 등을 의미할 수 있으나, 이에 제한되지는 않는다.
한편, 본 발명에서 제1 전극 패드(11ab)는 복수의 개별 전극으로 마련되고, 제2 전극 패드(11bb)는 공통 전극으로 마련될 수 있는데, 제1 전극 패드(11ab)가 음극 개별 전극인 경우 제2 전극 패드(11bb)는 양극 공통 전극일 수 있고, 제1 전극 패드(11ab)가 양극 개별 전극인 경우 제2 전극 패드(11bb)는 음극 공통 전극일 수 있으며, 이는 에피택시 다이(200b)의 특성(예를 들면, 본딩 패드층(270b)의 극성)에 따라 달라질 수 있다.
또한, 제1 전극 포스트(11cb)와 제2 전극 포스트(11db)는 기판부(11b)를 관통하는 비아홀(V)에 기둥(포스트)의 형태로 구리(Cu) 도금(또는 니켈 와이어(Ni Wire) 삽입)을 통해 형성될 수 있는데, 이때 비아홀(V)은 복수의 전극 포스트(11c, 11d)를 통한 기판부(11b)의 접합력이 증대될 수 있도록 기판부(11b)의 네 코너 부분에 각각 형성될 수 있다. 예를 들면, 에피택시 다이(200b)가 기판부(11b)에 전사(배치)되는 경우에, 개별 전극인 세 개의 제1 전극 포스트(11cb)가 기판부(11b)의 코너 부분의 비아홀(V)에 형성되면, 공통 전극인 하나의 제2 전극 포스트(11db)가 기판부(11b)의 나머지 코너 부분의 비아홀(V)에 각각 형성될 수 있다. 이후, 제1 전극 포스트(11cb)는 에피택시 다이(200b)의 본딩 패드층(270b)과 전기적으로 연결되고, 제2 전극 포스트(11db)는 확장 전극(13b)을 통해 에피택시 다이(200b)의 접촉 전극(260b)과 전기적으로 연결되는데, 이에 대해서는 후술하기로 한다.
또한, 본 발명의 제9 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)는 지지기판(210b)과, 빛을 생성하는 발광부(220b)와, 제1 오믹 전극(230b)과, 제2 오믹 전극(240b)과, 제1 패시베이션층(251b)과, 일측 단부에서 절곡되어 연장 형성되는 절곡부(262b)를 가지며 외부에 노출되지 않는 접촉 전극(260b)과, 제2 패시베이션층(252b)과, 외부에 노출되는 본딩 패드층(270b)을 포함한다.
여기서 지지기판(210b)과, 발광부(220b)와, 제1 오믹 전극(230b)과, 제2 오믹 전극(240b)과, 제1 패시베이션층(251b)과, 접촉 전극(260b)과, 제2 패시베이션층(252b)과, 본딩 패드층(270b)은 상술한 본 발명의 제8 실시예에 따른 전기적 불량 검출이 용이한 에피택시 다이(200b)의 것과 동일하므로, 중복 설명은 생략한다.
제2 단계(S92)는 제1 상부 전극 패드(11ab) 위에 에피택시 다이(200b)의 상하를 역전시켜 배치하고, 제1 상부 전극 패드(11ab)와 본딩 패드층(270b)을 접합층(12b)을 통해 접합시켜 전기적으로 연결시키는 단계이다. 이때, 에피택시 다이(200b)의 배치 및 접합은 픽앤플레이스(Pick & Place) 또는 롤투롤(Roll to Roll, R2R), 집단 전사(Massive Transfer)의 대표적인 공정으로 공지된 스탬프(Stamp; PDMS, Si, Quartz, Glass) 등과 같은 통상적인 칩 다이 전사 공정을 통해 이루어질 수 있다.
한편, (1) 에피택시 다이(200b) 배치의 고정밀화, (2) 50㎛ x 50㎛ 미만 사이즈를 갖는 초소형 에피택시 다이(200b), (3) 자가 조립 구조(Self-assembly Structure)의 에피택시 다이(200b)와 같은 목적 달성이 필요한 경우에는, 에피택시 다이(200b)의 배치 및 접합에 앞서, 마스킹 매체(감광성 고분자(Photoresist), 세라믹(Glass, Quartz, Alumina, Si), Invar FMM(Fine Metal Mask)) 또는 공정(Processing)을 추가하여 결합할 수 있다.
제3 단계(S93)는 에피택시 다이(200b)의 최종 지지기판(210b)을 분리시키는 단계이다. 이때, 제3 단계(S93)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 최종 지지기판(210b)을 발광부(220b), 즉 제2 반도체 영역(222b)으로부터 분리시켜 제2 반도체 영역(222b)의 상면을 노출시킬 수 있다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최종 지지기판(210b)의 후면에 조사하여 최종 지지기판(210b)을 에피택시(Epitaxy) 성장된 층으로부터 분리하는 기법이다.
제4 단계(S94)는 제1 패시베이션층(251b)이 노출되도록 발광부(220b)의 타측(즉, 제2 오믹 전극(240b)이 형성된 부분의 반대측)을 식각하고, 노출된 제1 패시베이션층(251b)을 식각하여 접촉 전극(260b)의 절곡부(262b)를 노출시키는 단계이다.
이때, 제4 단계(S94)는 에피택시 다이(200b)를 둘러싸도록 포토레지스트(Photoresist, PR)를 도포하고, 절곡부(262b)를 노출시킨 후 도포된 포토레지스트(PR)를 제거할 수 있다.
한편, 제4 단계(S94)에서는 상하가 역전된 에피택시 다이(200b)에서 발광부(220b)의 상면, 즉 제2 반도체 영역(222b)의 상면에 활성 영역(223b)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시키기 위하여 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성될 수 있다.
제5 단계(S95)는 노출된 절곡부(262b)을 통해 에피택시 다이(200b)의 전기적 불량을 검사하고, 전기적 불량 검사 결과 에피택시 다이(200b)가 전기적으로 불량인 경우 해당 에피택시 다이(200b)를 교체함으로써 반도체 발광 소자를 리페어(Repair)하는 단계이다. 즉, 본 발명에서는 확장 전극(13b)을 형성시키는 상부 배선 공정 이전에 에피택시 다이(200b)의 전기적 불량 검출 및 불량 에피택시 다이(200b)의 교체를 용이하게 할 수 있다.
제6 단계(S96)는 에피택시 다이(200b)를 둘러싸는 몰드부(14b)를 형성시키고, 제2 전극 패드(11bb)와 절곡부(262b)가 노출되도록 몰드부(14b)를 식각한 후, 노출된 제2 전극 패드(11bb)와 절곡부(262b)를 전기적으로 연결시키는 확장 전극(13b)을 형성시키는 단계이다.
보다 상세하게, 제6 단계(S96)에서는 레이저 드릴링을 이용하여 제2 전극 패드(11bb)의 상측의 몰드부(14b)를 식각하여 제2 전극 패드(11bb)의 상부에 관통홀(H)을 형성시키고, 필요한 경우 절곡부(262b) 상측의 제1 패시베이션층(251b)과 몰드부(14b)를 식각하여 절곡부(262b)의 상부에 관통홀(H)을 형성시킨다. 이후, 제6 단계(S96)에서는 제2 전극 패드(11bb)와 노출된 절곡부(262b)를 전기적으로 연결시키는 확장 전극(13b)을 형성시키는데, 이러한 확장 전극(13b)은 관통홀(H)을 통해 제2 전극 패드(11bb)의 상부에서부터 몰드부(14b)의 상부까지 수직 방향으로 연장 형성되고, 절곡부(262b) 측으로 횡방향으로 절곡되어 연장 형성된 후, 노출된 절곡부(262b)에 접하도록 수직 방향으로 절곡되어 연장 형성된 형상을 가질 수 있다.
제7 단계(S97)는 확장 전극(13b)과 몰드부(14b)를 덮는 블랙 매트릭스(15b)를 형성시키는 단계이다. 이러한 블랙 매트릭스(15b)는 포토리소그래피(Photolithography)와 스핀 코팅(Spin Coating) 공정을 활용하여 형성될 수 있으나, 이에 제한되지 않는다.
또한, 블랙 매트릭스(15b)는 광학 밀도(optical density)가 3.5 이상인 금속 박막이나 탄소 계열의 유기 재료로 형성될 수 있으나, 이에 제한되지는 않는다. 보다 상세하게는 크롬(Cr) 단층막, 크롬(Cr)/산화크롬(CrOx) 이층막, 이산화망간(MnO2), 유기 블랙매트릭스, 그라파이트(흑연), 안료분산체 조성물(아민기, 하이드록시기, 카르복실기 등의 안료 친화 그룹을 가진 고분자량을 갖는 블록 공중합체 수지와 카본 블랙을 매체로 하고, 용제 및 분산 보조제를 배합하여 제조) 등이 대표적이다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
그리고 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (6)

  1. 반도체 발광 소자의 제조 방법에 있어서,
    지지기판과, 빛을 생성하는 발광부와, 외부에 노출되지 않는 접촉 전극과, 외부에 노출되는 본딩 패드층을 포함하는 에피택시 다이를 준비하고, 제1 전극 패드 및 제2 전극 패드가 각각 형성된 기판부를 준비하는 제1 단계;
    상기 제1 전극 패드 위에 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계;
    상기 지지기판을 분리시키는 제3 단계;
    상기 접촉 전극을 노출시키는 제4 단계;
    노출된 상기 접촉 전극을 통해 상기 에피택시 다이의 전기적 불량을 검사하는 제5 단계; 및
    상기 제2 전극 패드와 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 형성시키는 제6 단계를 포함하는, 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법.
  2. 반도체 발광 소자에 있어서,
    비아홀을 통해 제1 전극 포스트와 제2 전극 포스트가 각각 형성되고, 상기 제1 전극 포스트에 전기적으로 연결되는 제1 전극 패드와, 상기 제2 전극 포스트에 전기적으로 연결되는 제2 전극 패드가 각각 형성된 기판부;
    빛을 생성하는 발광부와, 상기 기판부에 전사된 후 외부에 노출되는 접촉 전극과, 본딩 패드층을 포함하는 에피택시 다이;
    상기 제1 전극 패드와 상기 본딩 패드층을 접합시켜 전기적으로 연결시키는 접합층; 및
    상기 제2 전극 패드와 외부에 노출된 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 포함하는, 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자.
  3. 반도체 발광 소자의 제조 방법에 있어서,
    지지기판과 빛을 생성하는 발광부와 외부에 노출되지 않는 접촉 전극과 외부에 노출된 본딩 패드층을 포함하는 에피택시 다이를 준비하고, 비아홀을 통해 제1 전극 포스트와 제2 전극 포스트가 각각 형성되고 상기 제1 전극 포스트에 전기적으로 연결되는 제1 전극 패드와 상기 제2 전극 포스트에 전기적으로 연결되는 제2 전극 패드가 각각 형성된 기판부를 준비하는 제1 단계;
    상기 제1 전극 패드 위에 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계;
    상기 지지기판을 분리시키는 제3 단계;
    상기 접촉 전극을 노출시키는 제4 단계; 및
    상기 제2 전극 패드와 노출된 상기 접촉 전극을 전기적으로 연결시키는 확장 전극을 형성시키는 제5 단계를 포함하는, 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법.
  4. 반도체 발광 소자용 에피택시 다이에 있어서,
    지지기판;
    상기 지지기판 위에 형성되어 일측이 기 설정된 깊이로 식각되고, 빛을 생성하는 발광부;
    상기 발광부 위에 형성되고, 상기 발광부와 전기적으로 연결되는 오믹 전극;
    상기 발광부의 일측의 식각된 부분에 형성되어 상기 발광부와 전기적으로 연결되고, 일측 단부에서 절곡되어 연장 형성되는 절곡부를 가지는 접촉 전극;
    상기 오믹 전극과 상기 접촉 전극을 덮고, 일부가 개구되어 상기 오믹 전극의 일부가 노출되는 패시베이션층;
    노출된 상기 오믹 전극 위에 형성되어 상기 오믹 전극과 전기적으로 연결되고, 외부에 노출되어 수직칩(Vertical Chip) 본딩 패드로 기능하는 본딩 패드층을 포함하고,
    상기 접촉 전극은,
    상기 패시베이션층과 상기 발광부 사이에 개재되어 외부에 노출되지 않는 것을 특징으로 하는, 전기적 불량 검출이 용이한 에피택시 다이.
  5. 반도체 발광 소자용 에피택시 다이에 있어서,
    지지기판;
    상기 지지기판 위에 형성되어 일측이 기 설정된 깊이로 식각되고, 빛을 생성하는 발광부;
    상기 발광부 위에 형성되고, 상기 발광부와 전기적으로 연결되는 제1 오믹 전극;
    상기 발광부의 일측의 식각된 부분에 형성되고, 상기 발광부와 전기적으로 연결되는 제2 오믹 전극;
    상기 제1 오믹 전극과 상기 제2 오믹 전극을 덮고, 일부가 개구되어 상기 제1 오믹 전극의 일부가 노출되는 제1 패시베이션층;
    노출된 상기 제1 오믹 전극 위에 형성되어 상기 제1 오믹 전극과 전기적으로 연결되고, 일측 단부에서 절곡되어 연장 형성되는 절곡부를 가지는 접촉 전극;
    상기 제1 패시베이션층과 상기 접촉 전극을 덮는 제2 패시베이션층; 및
    상기 제2 패시베이션층 위에 형성되어 상기 제2 오믹 전극과 전기적으로 연결되고, 외부에 노출되어 수직 칩(Vertical Chip) 본딩 패드로 기능하는 본딩 패드층을 포함하고,
    상기 접촉 전극은,
    상기 제2 패시베이션층과 상기 제1 오믹 전극 사이에 개재되어 외부에 노출되지 않는 것을 특징으로 하는, 전기적 불량 검출이 용이한 에피택시 다이.
  6. 반도체 발광 소자의 제조 방법에 있어서,
    지지기판과, 빛을 생성하는 발광부와, 일측 단부에서 절곡되어 연장 형성되는 절곡부를 가지며 외부에 노출되지 않는 접촉 전극과, 외부에 노출되는 본딩 패드층을 포함하는 에피택시 다이를 준비하고, 제1 전극 패드 및 제2 전극 패드가 각각 형성된 기판부를 준비하는 제1 단계;
    상기 제1 전극 패드 위에 상기 상기 에피택시 다이를 배치하고, 상기 제1 전극 패드와 상기 본딩 패드층을 접합층을 통해 접합시켜 전기적으로 연결시키는 제2 단계;
    상기 지지기판을 분리시키는 제3 단계;
    상기 접촉 전극의 상기 절곡부를 노출시키는 제4 단계;
    노출된 상기 절곡부를 통해 상기 에피택시 다이의 전기적 불량을 검사하는 제5 단계; 및
    상기 제2 전극 패드와 상기 절곡부를 전기적으로 연결시키는 확장 전극을 형성시키는 제6 단계를 포함하는, 전기적 불량 검출이 용이한 에피택시 다이를 이용한 반도체 발광 소자의 제조 방법.
PCT/KR2023/014069 2022-09-19 2023-09-18 전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법 WO2024063479A1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR20220117788 2022-09-19
KR10-2022-0117788 2022-09-19
KR10-2022-0173410 2022-12-13
KR1020220173410A KR102618027B1 (ko) 2022-09-19 2022-12-13 전기적 불량 검출이 용이한 반도체 발광 소자의 제조 방법
KR10-2022-0180317 2022-12-21
KR1020220180317A KR102600911B1 (ko) 2022-09-19 2022-12-21 에피택시 다이를 이용한 반도체 발광 소자 및 그 제조 방법
KR10-2023-0000590 2023-01-03
KR1020230000590A KR102657319B1 (ko) 2022-09-19 2023-01-03 전기적 불량 검출이 용이한 에피택시 다이 및 이를 이용한 반도체 발광 소자의 제조 방법

Publications (1)

Publication Number Publication Date
WO2024063479A1 true WO2024063479A1 (ko) 2024-03-28

Family

ID=90454908

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/014069 WO2024063479A1 (ko) 2022-09-19 2023-09-18 전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
WO (1) WO2024063479A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110136271A1 (en) * 2009-11-30 2011-06-09 Osram Opto Semiconductors Gmbh Method of Producing Semiconductor Components
KR20130111800A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 반도체 발광장치 및 그 제조방법
KR20160077686A (ko) * 2014-12-24 2016-07-04 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 어레이
KR20190120182A (ko) * 2017-03-13 2019-10-23 서울반도체 주식회사 디스플레이 장치 제조 방법
US20200402870A1 (en) * 2018-08-13 2020-12-24 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110136271A1 (en) * 2009-11-30 2011-06-09 Osram Opto Semiconductors Gmbh Method of Producing Semiconductor Components
KR20130111800A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 반도체 발광장치 및 그 제조방법
KR20160077686A (ko) * 2014-12-24 2016-07-04 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 어레이
KR20190120182A (ko) * 2017-03-13 2019-10-23 서울반도체 주식회사 디스플레이 장치 제조 방법
US20200402870A1 (en) * 2018-08-13 2020-12-24 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair

Similar Documents

Publication Publication Date Title
WO2019103566A1 (en) Led unit for display and display apparatus having the same
WO2019112304A1 (en) Light emitting device with led stack for display and display apparatus having the same
WO2019103579A1 (en) Led unit for display and display apparatus having the same
WO2017222279A1 (ko) 반도체 소자
WO2019103568A1 (en) Led unit for display and display apparatus having the same
WO2019135606A1 (en) Light emitting device with led stack for display and display apparatus having the same
WO2019117656A1 (en) Light emitting stacked structure and display device having the same
WO2019045549A1 (ko) 표시 장치 및 그의 제조 방법
WO2017160119A1 (ko) 반도체 소자 및 이를 포함하는 표시장치
WO2016129873A2 (ko) 발광소자 및 발광 다이오드
WO2019054547A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2019004518A1 (ko) 발광소자 패키지 및 광원 장치
WO2018164371A1 (ko) 반도체 소자 및 반도체 소자 패키지
WO2016099061A1 (en) Semiconductor light emitting device and method of manufacturing the same
WO2020242098A1 (ko) 마이크로 led 디스플레이 제작 방법 및 이를 이용한 마이크로 led 디스플레이
WO2016047950A1 (en) Light emitting device and method of fabricating the same
WO2020231068A1 (ko) 마이크로 led 흡착체 및 이를 이용한 마이크로 led 디스플레이 제작 방법 및 마이크로 led 디스플레이
WO2017122918A1 (ko) 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
WO2024063481A1 (ko) 색변환 기법을 적용한 반도체 발광 소자의 제조 방법
WO2021112648A1 (ko) 반도체 발광소자를 제조하는 방법
WO2018048275A1 (ko) 반도체 소자
WO2019045166A1 (ko) 발광소자 패키지
WO2018143751A1 (ko) 반도체 소자 및 이를 포함하는 디스플레이 장치
WO2019054548A1 (ko) 발광소자 패키지
WO2019045513A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치