JP2005175212A - 発光ダイオード結晶粒子固定方法 - Google Patents

発光ダイオード結晶粒子固定方法 Download PDF

Info

Publication number
JP2005175212A
JP2005175212A JP2003413349A JP2003413349A JP2005175212A JP 2005175212 A JP2005175212 A JP 2005175212A JP 2003413349 A JP2003413349 A JP 2003413349A JP 2003413349 A JP2003413349 A JP 2003413349A JP 2005175212 A JP2005175212 A JP 2005175212A
Authority
JP
Japan
Prior art keywords
emitting diode
crystal
light emitting
crystal particle
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003413349A
Other languages
English (en)
Inventor
Kogen So
宏 元 蘇
Chiko Yo
智 皓 楊
Hyakuchin Kan
百 鎮 簡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Technology Corp
Original Assignee
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Technology Corp filed Critical Lite On Technology Corp
Priority to JP2003413349A priority Critical patent/JP2005175212A/ja
Publication of JP2005175212A publication Critical patent/JP2005175212A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 現有の結晶粒子固定設備に適用されると共に、オペレーション・コストが安価的であり、ショートとリークとを防止するファンクションを有する、品質を向上できる、ＬＥＤ結晶粒子固定方法を提供する。
【解決手段】 グリュー状の異方性導電ゲル２２を基材３の予定位置３４に塗布するステップ（１）と、結晶粒子１に予定圧力を加えると共に、異方性導電ゲル２２が塗布される基材３の予定位置３４に固定するステップ（２）、基材３を加熱してグリュー状の異方性導電ゲル２２に固形化させ、結晶粒子１と基材３とに一方向性の導電性を有させるようにするステップ（３）とからなる。
【選択図】 図６

Description

本発明は、低い結晶積み重ね層の発光ダイオードのモールディング方法に係わり、特に、異方性導電ゲルによって低い結晶積み重ね層の発光ダイオードを固着すると共に、それを導通させることによって発光ダイオード装置を製造するモールディング方法に関するものである。
一般の電子製品業界のよく知れられるように、異方性導電膜が一種の同時に粘着機能と導電機能と絶縁機能との三種類の機能を有する接合材料である。それは、熱エネルギーによって圧着し、上下方（縦方向）導電性と左右方（面方向）絶縁性を有する電気異方性高分子両面ゲルである。縦方向の電極部分を永久に粘着、導通でき、且つ電極面の幅方向間に絶縁させて導電しないようにすることが出来、ＬＣＤとプラズマ・ディスプレイなどの連接と配置に用いられ、また、軟性電気回路基板の電気回路末端の処理にも応用され、異方性導電膜ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）の接合テクニックは、細線化と製造プロセス簡素化と鉛無し環境保護製造プロセス要求に該当するなどの特性を有し、しかしながら、その構築方式はそれぞれのメーカに研究開発のポイントに置かれるが、低い結晶積み重ね層のＬＥＤの結晶固定処理について言うと、その応用方法の実用程度と操作コストの低下が依然として研究開発される余裕があり、そのため、それの関連材料のグリュー状異方性導電ゲルが本発明の注目するフォーカスとなっている。
簡単に言う場合、低い結晶積み重ね層のＬＥＤに関し論じると、そのモールディング・テクニックが加工業者の立場では欠かせないテクニックであり、チップ・メーカは機能を有するチップを提供するだけで、モールディング・メーカがそれらのチップ製品を商品化してクライアントに提供する立場にある。モールディング・メーカはチップを商品化するために、チップをテストと、結晶粒子になるようにカッティングし、分類、固定、ワイヤボンディング、ゲル塗り、商品分類などの加工とを実施する必要がある。その中、結晶粒子を固定する場合では、いくつかのステップに分けられている。
従来のモールディング・テクニックは、結晶粒子を固定する加工のステップの際に、その接着面に導電性を設定しようとする場合、その接着材料の選択は大体高導電性を有する銀ゲルまたは錫を採用する。例えば、集積回路やトランジスターや発光ダイオードなどの材料が、モールディングの製造プロセスの際に、殆ど大部分がこの類の接着材料を採用する。
その結晶粒子を固定するステップのフローは次の通りである。第一に、基板に接着材料を塗布し、第二に、結晶粒子を接着材料のついている基板に固着し、第三に、その接着材料の特性に従って焼いたりオーブンに通過させるなどの操作をし、最後に、その結晶粒子固定ステップの歩留まりをチェックする。
従来のＬＥＤ結晶粒子固定技術において、二種類の従来例を参考として挙げられる。図１と図２に示すのは従来の結晶粒子固定技術を示す説明図であり、図２が従来技術のショートとリークとの欠点を示す説明図であり、その技術の方法は、従来の導電ゲル２を基材３に設け、結晶粒子１を基材３に固着し、図１と図２から分かるように、従来の導電ゲル２があっちこっち拡散流動する時に、幅方向のショートと層間のショートを生じることがあり、これが解決される必要がある課題であり、目前ではゲル塗布面積を減少することによってその課題を克服している。
前記の説明から分かるように、従来のモールディング・テクニックは、結晶粒子を固定するステップでは、その接着材料の塗布のコントロールがかなり苦手であり、大体は二種類の課題を有し、その一つは塗布の量が少なく、他の一つは塗布の量が多すぎることである。塗布の量は不足の場合、電流分布が不均一になる課題を有し、信頼性を劣化させる虞があり、それは、接着材料の塗布量が不足になる場合、導電断面積の減少を招き、単位時間ではこの断面積電流が同じであるが、断面積が小さくなるため、抵抗係数が高くなり、この際、その接着面に容易に熱エネルギーを生じるようになる。単位面積の生成する熱エネルギーがノーマルな材料より大きくなるが、その熱伝導方式が同じであるので、その材料が高温の環境で作動するようになり、そのため、その寿命が短縮される。他に、接着材料の塗布量が不足の場合、順方向電圧の上がりを生じることもある。
塗布量が多すぎると、Ｐ型半導体とＮ型半導体との間のインターフェースを覆うようになることがあり、電気回路間のショートを引き起こしてノーマルに仕事できなくなってしまう場合もある。接着材料の塗布量が多すぎる場合に、塗布の際に電気回路より逸脱することを避けられるが、結晶粒子が接着材料に置かれると、それが下へプッシュされる場合にやはり接着材料が溢れ出る課題を有する。それが電気回路間のショートを引き起こしてノーマルに仕事ができなくなるほかに、接着材料がＰ型半導体とＮ型半導体との間のインターフェースを覆う場合、電気特性を劣化させることがあり、特に低い結晶積み重ね層の結晶粒子を固定する際に、この現象を生じやすい。
また、他の手段として、錫ペーストまたは合金によって固着すると共に、導通させるようにする方法もあるが、それは前記のゲル塗り法のような電気特性が劣化するという課題を有しないが、金属の溶接温度が高いため（摂氏１８３度以上）、発光ダイオードを損害する場合があり、即ち、モールディングされる材料の全体が破壊される場合があり、また、その設備のコストもかなり高価である。
前記の説明から分かるように、従来の技術は、種々の課題を有し、そのため、改良された結晶粒子固定技術を開発する必要があり、その開発によって従来のリークとショートとの課題を克服し、また、異方性導電材料の優れた点を整合することによって新技術を考案して前記それぞれの課題を克服することが趨勢になっている。そのため、最も便利な方法を創作して本発明に直接的な効果を付与すると共に、オペレーション・コストを安価にさせるために、本発明による手段が前記のそれぞれのニーズに応じられるように提案された。
本発明は、現有の結晶粒子固定設備に適用されると共に、オペレーション・コストが安価的であり、ショートとリークとを防止するファンクションを有する、低い結晶積む重ね層の発光ダイオードの結晶粒子固定用の現有の設備に用いられる、コストダウンが可能であると共に、品質を向上できる、ＬＥＤ結晶粒子固定方法を提供することをその主要な解決しようとする課題とする。
前記の目的を図るために、本発明は、従来の導電ゲルを基材に配置し、結晶粒子を固定後に加熱して固形化する方法をその発明の核心とし、且つグリュー性の異方性導電ゲルを現有の結晶粒子固定設備に利用すると共に、実際のニーズに応じて製造プロセスの条件を変更することによって発光ダイオードの結晶粒子固定方法を形成する。
本発明の構成には、（１）グリュー状の異方性導電ゲルを基材の予定位置に塗布するステップと、（２）結晶粒子に所定の圧力を加えながら異方性導電ゲルの塗布されている前記基材の予定位置に固着するステップと、（３）前記基材を加熱して前記グリュー状の異方性導電ゲルを固形化させるステップとを有し、そのため、前記結晶粒子と前記基材とが一方向に導電されるようになり、また、前記異方性導電ゲルが固形化後、その電気が所定の方向に導通される特性によって結晶粒子と基材間の特定方向の接触面積が電気的に接続され、且つその特定方向以外の部分が電気的に絶縁されて導電しなくなる。
本発明の特徴と技術内容をさらに詳しく説明するために、以下に添付図面を参照しながら本発明の優れた実施の形態を詳細的で具体的に説明するが、それらの説明と図面に開示される具体的な構造や製造方法などが単に参考に供するものに過ぎず、本発明を制限するものではない。
ここでは、まず本発明について説明する。本発明は、一種の低い結晶積み重ね層の発光ダイオードのモールディング方法に関するものであり、図６と図１０に示すように、本発明の装置の主要な構成には、三部分を有し、第一部分は図６に示すような結晶粒子１が導通電極が異なる側にある結晶粒子１２であり、その特徴は、結晶粒子積み重ね層が発光ダイオードの下半部に位置するものであり、また、その第二部分が、異方性導電ゲル２２であり、その作用は、発光ダイオード結晶粒子１を基材３に固着すると共に、発光ダイオードと基材３とを導通させるものであり、その第三部分が、基材３であり、その作用は発光ダイオードを載せると共に、結晶粒子１の上部にワイヤ・ボンディングをし、それから導電リードフレーム３２を連接して電気回路を形成するものである。本発明の装置に採用される異方性導電ゲル２２は一方向導電特性を有するので、発光ダイオード結晶粒子１の結晶積み重ね層（結晶粒子下半部）が異方性導電ゲル２２に覆われることはなく、表面抵抗降下とリークとを生成することがなく、そのため、低い結晶積み重ね層の発光ダイオード装置を製造することに好適であり、且つその製造プロセスが一般の導電ゲル製造プロセスに相容れるので、生産設備の種類を簡素化できると共に、製造コストを節約できる。同じような原理と効果は図１０の実施例の導通電極が同じ側にある結晶粒子１４の実施例を参照できる。
本発明の有する技術特徴、例えば、製造温度が低いことが大切な特徴であり、本発明の装置の採用する異方性導電ゲル２２が一方向導電特性を有するので、発光ダイオード結晶粒子１の結晶積み重ね層が異方性導電ゲル２２に覆われることにより表面抵抗が降下されることとリークを生成することを生じることは一切なく、発光ダイオード結晶粒子１を固定すると共に、電流を導通できる目的を達成でき、従来の共晶法（ｅｕｔｅｃｔｉｃ）と半田付け錫法との場合では、発光ダイオードの結晶積み重ね層の表面の抵抗を低下させないまま、発光ダイオードを固着すると共に、電流を導通できる目的を達成できるが、共晶点と半田付け錫の融点に達するには摂氏２８０度と１８３度に加熱する必要があり、異方性導電ゲルの焼付け温度（摂氏１５０度ぐらい、それぞれのメーカの製品の特性に従って焼付けの温度を調整することにより最も優れた効果を取得することができる）よりも高くなっている。そのため、本発明は、その税増プロセスの条件においはその優れた点を有する。
本発明の所有する技術応用が低コストで、利便性、例えば、製造設備と従来の設備とが相容れることなどの利便性を有するので、優れた効果を取得できる。本発明の採用する異方性導電ゲル２２の製造プロセスが一般の導電ゲルと同じであり、同じような機械を利用でき、それに対して、共晶法と半田付け錫法の製造プロセスが一般の導電ゲル製造プロセスに相容れないため、特殊な機器を使用する必要があるので、設備コストをアップさせる場合がある。
他に、本発明は、応用技術が低コストであると共に、利便性を有する特性を有し、例えば、結晶粒子１の電極金属のコストが安価であり、本発明の採用する発光ダイオードの導電金属層と一般の発光ダイオードと同じであるが、共晶法と半田付け錫法の発光ダイオードの導電金属層が特殊な比例の成分を有する金属を採用する必要があるので、材料コストをアップさせる場合がある。
本発明に応用される低い結晶積み重ね層の発光ダイオードの結晶粒子１は、その導通を担当する電極の性質によって二種類に分けられる。その一種は、電極が結晶粒子１の異なるサイドにあるもの、他の種は、電極が結晶粒子の同じサイドにあるものである。ここで言う低い結晶積み重ね層の発光ダイオードの結晶粒子１の定義は、発光の結晶積み重ね層から結晶粒子１のオーム導電接面までの最短距離が２００μｍのものを言い、且つ応用時に、発光する結晶積み重ね層から結晶粒子のオーム導電接面まで接合を実行する必要があり、結晶粒子１の最短距離のオーム導電接面の金属が基板と接合する場合に、その使用される異方性導電ゲル２２が容易に結晶粒子固定加工を実施できると共に、容易にモールディング加工を実施できる。
（実施例１：導通される電極が結晶粒子の異なるサイドにある場合）
図３に示すのは、使用される低い結晶積み重ね層の発光ダイオードの結晶粒子１が、導通電極１６が結晶粒子の異なるサイドにあるものの構造であり、即ち、導通電極が異なるサイドにある結晶粒子１２を示し、また、図４は導電リードフレーム３２の構造であり、図５に示すように、まず導電リードフレーム３２の結晶固定区域の予定位置３４に所定の量の異方性導電ゲル２２をつけ、図６は結晶粒子１を導電リードフレーム３２に固着し、ワイヤボンディングを実行すると、結晶固定を完成する場合の構造を示す。
（実施例２：導通される電極が結晶粒子の同じサイドにある場合）
図７に示すのは、使用される低い結晶積み重ね層の発光ダイオードの結晶粒子１が、導通電極が結晶粒子の同じサイドにある構造を有するものであり、即ち、導通電極が同じサイドにある結晶粒子１４を示し、図８は基材３の構造である。図９に示すように、まず、基材３の結晶固定区域の予定位置３４に所定の量の異方性導電ゲル２２を塗りつけ、図１０に示すのは、結晶粒子１を基材３に固定することであり、その二つの電極における金属がそれぞれ基材３における二つの基材電極３６に固着され、最後に結晶固定の構造を作り上げるように作業する。
図６と図１０に示すように、本発明のステップには、グリュー状の異方性導電ゲル２２を基材３の予定位置３４に塗布するステップ（１）と、結晶粒子に予定圧力を加えると共に、異方性導電ゲル２２が塗布される基材３の予定位置に固定するステップ（２）、基材３を加熱してグリュー状の異方性導電ゲル２２に固形化させるステップ（３）とを有するので、結晶粒子１と基材３とが一方向性の導電性を有するようになる。その中、異方性導電ゲル２２が固形化されると、その電気が所定の方向に導通される特性によって、結晶粒子１と基材３との間の特定方向の接触面を電気的に接続させるようにすることが出来、且つその所定方向以外の部分が電気的に絶縁されて導電しないようになる。また、その中、結晶粒子１を固着する加圧操作は異方性導電ゲル２２の特性によって決められ、一般のグリュー状異方性導電ゲル２２が加圧されながら加熱されるものであり、そのような操作によって固形化を実施し、また、先に加圧固着してから加熱して固形化させるようなグリュー状の異方性導電ゲル２２の製品も有する。
ここでは、本発明の細部変化とそれぞれの種の実施可能な実施例を説明する。導電リードフレーム３２を有する発光ダイオードが製造される際に、従来に使用される製造プロセスの機械設備が所定の仕様を有し、その中、基材３が一般にテープによってパッケージングし、また、基材３が平板形状である場合、一般に複数個の結晶粒子を固着できるアレイ状の結晶固定区予定位置３４を有する。その中、結晶粒子１の付着後に、その加熱温度の範囲が摂氏２８０度以下（摂氏１５０度ぐらいであってもよく、それぞれのメーカの製品の特性に従って焼き付け温度を調整することによって最も優れた効果を取得するように操作する）に設定される。また、基材３が平板形状である場合に、利便性とコストを考慮する上で、そのグリュー状異方性導電ゲル２２を基材の所定の位置３４に塗布するステップがメッシュ・プリントの方式によって実行でき、また、結晶粒子１の導通電極が結晶粒子１における異なるサイドにおいてもよいし、その結晶粒子１の導電電極が結晶粒子における同じサイドにおいてもよいことは言うまでもない。一般に、最も優れた実施の形態を論じる場合、前記結晶粒子として低い結晶積み重ね層の発光ダイオードの結晶１とすることが最も好ましい。便利のため、グリュー状異方性導電ゲル２２を基材３の所定の位置３４に塗布するステップでは、従来の導電ゲルを塗布するツールを使用したほうがよい。また、前記の予定の圧力を加えるステップ（２）と加熱をするステップ（３）とは、グリュー状異方性導電ゲル２２の特性の異なりにしたがって、同時に実行するか、先に加圧のステップ（２）を実行してから加熱するステップ（３）を実行するように設定する。
本発明のそれぞれの項の効果と利益とを整えると、次のような高度な産業上の利用価値を有する。
（１）本発明の発光ダイオードのモールディング方法は、その接着材料がＰ型半導体とＮ型半導体との間のインターフェースを覆うが、異方性導電ゲルを接着材料として採用するので、結晶粒子オーム導電接合面の金属とリードフレームまたはベース電極の金属が導通するようになるが、他の接合方向が導通しなくなるため、一般の導電ゲルのようにリーク・カレントを生成することはなく、低い結晶積み重ね層の発光ダイオードのモールディング製品の電気特性の歩留まりを向上できる。
（２）本発明の発光ダイオードのモールディング方法は、共晶法より低い温度下で固着できると共に、低い結晶積み重ね層を導通させることができる発光ダイオードを提供できる。
（３）本発明の発光ダイオードのモールディング方法は、製造プロセスが簡単で、一般の導電ゲル製造プロセスに相容れ、設備コストを減少できる。
（４）本発明の発光ダイオードのモールディング方法は、使用する発光ダイオードが基材３におけるオーム導電金属の高さをわざと厚くする必要がなく、また、新しい金属構造を開発する必要もなく、例えば、金属の種類を改変するか、さらに一層の基板を加えることなど、材料コストを低減できる。
前記に説明したのは、本発明の実施可能な実施の形態に過ぎず、本発明の主張範囲を限定するものではなく、本発明の明細書と図面の内容の要旨に基づいて実施される相同効果の改造や変化や一部転用なども本発明の主張範囲内に納入されるべきことは言うまでもない。
従来の結晶粒子固定技術を示す説明図である。 他の従来の結晶粒子固定技術を示す説明図である。 一般の導通電極が異なるサイドにある場合の結晶粒子を示す説明図である。 一般の導電リードフレームの基材を示す説明図である。 本発明の第１の実施例のゲル塗りステップを示す説明図である。 本発明の第１の実施例の固着ステップを示す説明図である。 一般の導通電極が同じサイドにある場合の結晶粒子を示す説明図である。 一般の平板形状の基材を示す説明図である。 本発明の第２の実施例の予定位置にゲルを塗るステップを示す説明図である。 本発明の第２の実施例の固着ステップを示す説明図である。
符号の説明
１ 結晶粒子
２ 導電ゲル
３ 基材
１２ 導通電極が異なるサイドにある場合の結晶粒子
１４ 導通電極が同じサイドにある場合の結晶粒子
１６ 導通電極
２２ 異方性導電ゲル
３２ 導電リードフレーム
３４ 所定位置
３６ 基材電極

Claims (10)

  1. グリュー状の異方性導電ゲルを基材の予定位置に塗布するステップ（１）と、
    結晶粒子に予定圧力を加えると共に、異方性導電ゲルが塗布される基材の予定位置に固定するステップ（２）、
    前記基材を加熱してグリュー状の異方性導電ゲルに固形化させ、結晶粒子と前記基材とに一方向性の導電性を有させるようにするステップ（３）とを有し、
    その中、前記異方性導電ゲルが固形化されると、その電気が所定の方向に導通され、結晶粒子と基材との間の特定方向の接触面を電気的に接続させるようにすると共に、その所定方向以外の部分を電気的に絶縁させて導電しないようにすることを特徴とする発光ダイオード結晶粒子固定方法。
  2. 前記基材がテープによってパッケージングされることを特徴とする請求項１に記載の発光ダイオード結晶粒子固定方法。
  3. 前記基材が平板形状に形成されると共に、複数個の結晶粒子を固着可能なアレイ状予定位置を有することを特徴とする請求項１に記載の発光ダイオード結晶粒子固定方法。
  4. 前記加熱走査の操作温度範囲は摂氏２８０度以下に設定されることを特徴とする請求項１に記載の発光ダイオード結晶粒子固定方法。
  5. 前記グリュー状の異方性導電ゲルを基材の予定位置に塗布するステップでは、メッシュ・プリントの方式によって操作を実行することを特徴とする請求項３に記載の発光ダイオード結晶粒子固定方法。
  6. 前記結晶粒子の導通電極が結晶粒子における異なるサイドにあることを特徴とする請求項２に記載の発光ダイオード結晶粒子固定方法。
  7. 前記結晶粒子の導通電極が結晶粒子における同じサイドにあることを特徴とする請求項５に記載の発光ダイオード結晶粒子固定方法。
  8. 前記結晶粒子は、低い結晶積み重ね層の発光ダイオードの結晶粒子であることを特徴とする請求項１に記載の発光ダイオード結晶粒子固定方法。
  9. 前記グリュー状異方性導電ゲルを基材の所定の位置に塗布するステップでは、従来の導電ゲルを塗布するツールを使用することを特徴とする請求項１に記載の発光ダイオード結晶粒子固定方法。
  10. 前記の予定の圧力を加えるステップ（２）と加熱をするステップ（３）とは、グリュー状異方性導電ゲルの特性の異なりにしたがって、同時に実行するか、先に加圧のステップ（２）を実行してから加熱するステップ（３）を実行するように設定することを特徴とする請求項１に記載の発光ダイオード結晶粒子固定方法。
JP2003413349A 2003-12-11 2003-12-11 発光ダイオード結晶粒子固定方法 Pending JP2005175212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003413349A JP2005175212A (ja) 2003-12-11 2003-12-11 発光ダイオード結晶粒子固定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003413349A JP2005175212A (ja) 2003-12-11 2003-12-11 発光ダイオード結晶粒子固定方法

Publications (1)

Publication Number Publication Date
JP2005175212A true JP2005175212A (ja) 2005-06-30

Family

ID=34733503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003413349A Pending JP2005175212A (ja) 2003-12-11 2003-12-11 発光ダイオード結晶粒子固定方法

Country Status (1)

Country Link
JP (1) JP2005175212A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181655A (ja) * 2010-03-01 2011-09-15 Nichia Corp 発光装置及びその製造方法
JP2013541857A (ja) * 2010-11-08 2013-11-14 東芝テクノセンター株式会社 非対称導体を利用するｌｅｄベースの光源
JP2018501650A (ja) * 2014-12-24 2018-01-18 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む発光素子アレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181655A (ja) * 2010-03-01 2011-09-15 Nichia Corp 発光装置及びその製造方法
JP2013541857A (ja) * 2010-11-08 2013-11-14 東芝テクノセンター株式会社 非対称導体を利用するｌｅｄベースの光源
JP2018501650A (ja) * 2014-12-24 2018-01-18 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む発光素子アレイ

Similar Documents

Publication Publication Date Title
CN102482540B (zh) 用于超声波粘合的各向异性导电粘合剂、和使用其的电子部件连接方法
KR101389241B1 (ko) Ｌｅｄ 모듈 및 이러한 모듈의 본딩 방법
CN105304591A (zh) 双侧冷却芯片封装和制造其的方法
CN103582292B (zh) 印刷线路板、印刷电路板和印刷电路板制造方法
CN104637832B (zh) 半导体装置及其制造方法
WO2014115561A1 (ja) 半導体装置
CN109256337B (zh) 一种周长毫米级元件共晶焊接装置及焊接方法
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US20150016116A1 (en) Flexible led light bar and manufacturing method thereof
CN205428913U (zh) 一种功率半导体模块
CN106068059A (zh) 电路部件的连接结构、连接方法以及连接材料
JP2018517302A (ja) クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
CN106233479B (zh) 发光装置
CN102315135A (zh) 芯片封装及其制作工艺
CN107248539B (zh) 一种led封装工艺
JP2005175212A (ja) 発光ダイオード結晶粒子固定方法
CN104636793A (zh) 一种智能卡及其制作方法
CN102034915A (zh) 半导体发光装置
TW201545173A (zh) 異向性導電接著劑
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
CN114899162A (zh) 一种模块及其制造方法
CN209981212U (zh) 显示器件和显示模组
CN209896028U (zh) 半导体封装结构
CN104465427A (zh) 封装结构及半导体工艺

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060620