CN107248539B - 一种led封装工艺 - Google Patents
一种led封装工艺 Download PDFInfo
- Publication number
- CN107248539B CN107248539B CN201710297043.4A CN201710297043A CN107248539B CN 107248539 B CN107248539 B CN 107248539B CN 201710297043 A CN201710297043 A CN 201710297043A CN 107248539 B CN107248539 B CN 107248539B
- Authority
- CN
- China
- Prior art keywords
- substrate
- led chip
- welding process
- led
- bracket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012858 packaging process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000003466 welding Methods 0.000 claims abstract description 43
- 229910000679 solder Inorganic materials 0.000 claims description 50
- 238000005476 soldering Methods 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 15
- 230000008018 melting Effects 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000000084 colloidal system Substances 0.000 claims description 2
- 238000005429 filling process Methods 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 claims 1
- 238000006731 degradation reaction Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开了一种LED封装工艺,包括:提供一LED芯片,并将该LED芯片与基板或支架固定,以及进行焊接工艺;其特征在于:所述LED芯片在进行焊接工艺前,劣化LED芯片与基板或支架之间的热传导性,使得热不易传导至芯片,从而保护芯片不受高温损伤;进行焊接工艺,对LED芯片与基板或支架的接触面进行处理,使导热系数增加,从而保证正常使用时具有低热阻。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管(LED)的封装工艺。
背景技术
发光二极管(英文简称LED),是一种固体半导体发光器件。随着LED 技术的发展,LED 的封装波段逐渐往近紫外甚至深紫外方向发展,而功率也往大功率方面发展。散热问题逐渐成为制约LED亮度和寿命的主要瓶颈,如何为LED芯片散热也成为人们研究的重点。
目前,LED芯片经过封装后,还需要贴片到PCB板上制成模组和系统才能被终端客户所使用。通常的做法是将LED芯片固定于支架上,再将该支架固定于金属PCB板(MCPCB,metal core PCB)上。为了最大程度的降低热阻,LED芯片与支架之间使用银胶粘接,或使用锡膏焊接,或使用共晶焊料焊接,同时在支架与金属PCB 板之间使用锡膏焊接。LED芯片经过封装后,还需要贴片到PCB板上制成模组和系统才能被终端客户所使用。由于贴片时的焊接工艺是高温制程(通常高达260℃),可能造成对LED芯片的损伤或者潜在损伤。尤其对于深紫外(DUV)的芯片,其耐热性能较差,经过高温后可能会影响其亮度表现和可靠性能。
发明内容
为了克服现有技术的不足,本发明提供的技术方案,如下:
一种LED封装工艺,包括:提供一LED芯片,并将该LED芯片与基板或支架固定,以及进行焊接工艺;其特征在于:所述LED芯片在进行焊接工艺前,劣化LED芯片与基板或支架之间的热传导性,使得热不易传到芯片,从而保护芯片不受高温损伤;进行焊接工艺后,对LED芯片与基板或支架的接触面进行处理,使导热系数增加,从而保证正常使用时具有低热阻。
优选地,进行焊接工艺前,将LED芯片与基板或支架采用金属球固晶;进行焊接工艺,对LED芯片与基板或支架的接触面进行底部填充工艺。可选地,所述底部填充工艺选用导电材料层填充。
优选地,进行焊接工艺前,将阻变材料置于基板或支架上, 形成阻变层,然后将LED芯片固定到阻变层上;进行焊接工艺,对阻变材料加电压,使得阻变层变为低阻态。可选地,所示阻变层选用MIM结构的阻变器件。
优选地,进行焊接工艺前,将LED芯片与基板或支架采用异方型导电材料固晶;进行焊接工艺,对异方型导电材料进行加热或加压,使得异方型导电材料导通。
优选地,进行焊接工艺前,将LED芯片与基板或支架采用第一锡膏固晶,再采用第二锡膏贴片至支架,第二锡膏的熔点超过第一锡膏的熔点20℃以上;进行焊接工艺,焊接过程的前期,LED芯片与基板的热传导较差。
优选地,进行焊接工艺前,将LED芯片与基板或支架采用导电材料层固晶,但是不进行烘烤;进行焊接工艺,采用锡膏贴片至支架,之后再进行烘烤。
优选地,所述焊接工艺选用回流焊工艺。
优选地,所述焊接工艺选用底部加热方式。
与现有技术相比,本发明提供的一种LED封装工艺,至少包括以下技术效果:
LED芯片在进行焊接工艺前,通过增加LED芯片与基板或支架之间的热阻,使得热不易传到芯片,从而降低了焊接过程热对LED芯片的损伤风险;进行焊接工艺后,通过对LED芯片与基板或支架的接触面进行处理,降低LED芯片与基板或支架之间的热阻,从而保证正常使用时具有低热阻以及良好的散热。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图1~图4是实施例1的LED封装工艺流程示意图;
图5和图6是实施例2的LED封装工艺流程示意图;
图7~图9是实施例3的LED封装工艺流程示意图;
图10和图11是实施例4的LED封装工艺流程示意图;
图12~图14是实施例5的LED封装工艺流程示意图。
图中各标号表示如下:100:LED芯片;200:基板;300:金属球;301:导电材料层;302:阻变层;400:锡膏;500:支架;600:透镜;700:异方型导电材料;800:锡膏。
具体实施方式
下面结合示意图对本发明的LED封装工艺进行详细的描述,在进一步介绍本发明之前,应当理解,由于可以对特定的实施例进行改造,因此,本发明并不限于下述的特定实施例。还应当理解,由于本发明的范围只由所附权利要求限定,因此所采用的实施例只是介绍性的,而不是限制性的。除非另有说明,否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
实施例1
本实施提供一种LED封装工艺,包括:进行焊接工艺前,将LED芯片与基板采用金属球固晶;进行焊接工艺,对LED芯片与基板或支架的接触面进行底部填充工艺。焊接工艺种类比较多,包括:回流焊、波峰焊、浸焊、烙铁焊接等,本实施例优选底部加热的回流焊工艺。
请参考附图1,提供一基板200,将LED芯片100与基板200采用金属球300固晶,工艺选用金-金键合(Au-Au bond),LED芯片100可以是正装结构或者垂直结构或者倒装结构或者薄膜结构等,本实施例优选倒装结构的芯片。
请参考附图2,采用锡膏400,将基板200贴片至支架500,进行回流焊工艺,使得倒装LED芯片100与基板、支架固定起来,锡膏400可以选择采用金属合金材料制成的锡银铜合金膏或者金锡合金膏或者铅锡合金膏等,支架500的材质可以选择陶瓷支架或者塑胶支架或者金属支架或者前述任意组合等,本实施例优选印刷线路板(PCB,Printed CircuitBoard)支架。
请参考附图3,在倒装LED芯片100的底部,即金属球300的间隙位置执行底部填充工艺(Underfill),填充导电材料层301,该导电材料层优选银胶(Ag胶)。
请参考附图4,采用透镜600作为封装密封件,完成LED封装工艺。
本实施例先将LED芯片与基板采用金属球固晶,再进行贴片回流焊,之后执行底部填充工艺。如此,在贴片回流焊过程中,由于LED芯片与基板之间只有金属球接触,热传导不佳,热量不容易传导到LED芯片,从而保护芯片不受后续回流焊高温影响。而在回流焊后,再执行底部填充工艺,增加了LED芯片和基板之间的热传导,从而达到了使用中较低热阻的效果。
实施例2
本实施提供一种LED封装工艺,包括:进行回流焊工艺前,将阻变材料置于基板上,形成阻变层,然后将LED芯片固定到阻变层上;进行回流焊工艺,对阻变材料加电压,使得阻变层变为低阻态。
请参考附图5,提供一封装基板200,将阻变材料置于封装基板200上, 形成阻变层302。该阻变材料初始状态为高阻态(如果不处于高阻态,则加复位电压使其处于高阻态)。然后采用导电材料层301(如高导热材料,银胶或铜浆)将LED芯片100固晶至阻变层302上。
请参考附图6,再采用锡膏400,将基板200贴片至支架500,进行回流焊工艺,使得LED芯片与基板、支架固定起来;最后再加置位电压,使得阻变层变为低阻态。高阻态对应高热阻,低阻态对应低热阻。因此执行回流焊工艺时,LED芯片不受高温影响,从而达到了使用中拥有低热阻的效果。需要说明的是,本实施例优选阻变层的复位电压为负向电压,避免在使用过程中由于复位变成高阻态,阻变层还可以选用MIM结构的阻变器件。
实施例3
本实施提供一种LED封装工艺,包括:进行回流焊工艺前,将LED芯片与基板采用异方型导电材料固晶;进行回流焊工艺,对异方型导电材料进行加热或加压,使得异方型导电材料导通。
请参考附图7,提供一基板200,将LED芯片100与基板200采用异方型导电材料700固晶。
请参考附图8,再采用锡膏400,将基板200贴片至支架500,进行回流焊工艺,使得LED芯片与基板、支架固定起来,回流焊之前的异方型导电材料具有绝缘性质;执行回流焊工艺,对异方型导电材料进行加热(也可以是加压等),使得异方型导电材料导通,变成具有导电、导热性。需要说明的是,异方型导电材料(ACF,Anisotropic Conductive adhesiveFilm)是一种同时具有接著、导电、绝缘三特性之高分子接续材料,其特性乃在膜厚方向具有导电性,但在面方向则不具有导电性(即垂直方向上导通,水平方向上绝缘)。一般地,异方型导电材料由导电粒子和绝缘胶材两部分组成,导电粒子均匀离散地分布于绝缘胶材内部。当异方型经过加热/加压一段时间后,绝缘胶材内部的导电粒子相互接触,并且绝缘胶材由于高温固化,将导电粒子结合状态永久固定,最终该异方型导电材料形成垂直方向(加压方向)导通,横向绝缘的稳定结构。
请参考附图9,采用透镜600作为封装密封件,完成LED封装工艺。
本实施例先将LED芯片与基板采用金属球固晶,再进行贴片回流焊,之后执行底部填充工艺。如此,在贴片回流焊时,异方型导电材料仍为绝缘体,导热差,热量不容易传导到LED芯片,从而保护LED芯片不受高温影响,而经过回流焊时同时加压可以使其改性,也可以是回流焊工艺后再加压力使其改性,使得LED芯片与基板间实现良好热传导,从而达到了使用中具有较低热阻的效果。
实施例4
本实施提供一种LED封装工艺,包括:进行回流焊工艺前,将LED芯片与基板采用第一锡膏固晶,再采用第二锡膏贴片至支架,第二锡膏的熔点超过第一锡膏的熔点20℃以上;进行回流焊工艺,回流焊过程的前期,LED芯片与基板的热传导较差。第一锡膏可以选用低温锡膏,第二锡膏选用高温锡膏;也可以是第一锡膏、第二锡膏均选用低温锡膏,且第二锡膏的熔点超过第一锡膏的熔点20℃以上;还可以是第一锡膏、第二锡膏均选用高温锡膏,且第二锡膏的熔点超过第一锡膏的熔点20℃以上。本实施例以第一锡膏选用低温锡膏,第二锡膏选用高温锡膏为例进行说明。
请参考附图10,提供一基板200,将LED芯片100与基板200采用低温锡膏800固晶;
请参考附图11,再采用高温锡膏400,将基板200贴片至支架500,进行回流焊工艺,选用底部加热方式,使得LED芯片与基板、支架固定起来。在回流焊过程中前一段时间,由于刚开始锡膏的导热性较差,LED芯片与基板的热传导较差,因此对LED芯片有一定的保护作用,回流焊过程中,锡膏导热逐渐变好,这时热会传导到LED芯片上。最后,采用透镜600作为封装密封件,完成LED封装工艺。
需要说明的是,低温锡膏通常是低于200℃的熔点,如有铅锡膏(熔点183℃)、无铅低温锡膏(熔点165℃);而高温锡膏是高于200℃的熔点,如无铅常温锡膏(熔点217℃),无铅低银锡膏(熔点227℃)。
实施例5
本实施提供一种LED封装工艺,包括:进行回流焊工艺前,将LED芯片与基板采用银胶固晶,但是不进行烘烤;进行回流焊工艺,采用锡膏贴片至支架,之后再进行烘烤。
请参考附图12,提供一基板200,将LED芯片100与基板200采用导电材料层301固晶,但是不进行烘烤;导电材料层可以选用Ag胶、Cu浆等,本实施例优选Ag胶。
请参考附图13,再采用锡膏400,将基板200贴片至支架500,进行回流焊工艺,使得LED芯片与基板、支架固定起来,并制作透镜600作为封装密封件;由于银胶未经过烘烤,在回流焊时,LED芯片和基板之间的导热不佳,因此避免回流焊的热量传导到LED芯片,有效地保护LED芯片不受高温影响。
请参考附图14,最后进行烘烤,对银胶进行固化,使得银胶具有导热导电性,工艺参数可以选用在150℃~180℃温度下烘烤60分钟~120分钟,完成LED封装工艺。
应当理解的是,上述具体实施方案仅为本发明的部分优选实施例,以上实施例还可以进行各种组合、变形。本发明的范围不限于以上实施例,凡依本发明所做的任何变更,皆属本发明的保护范围之内。
Claims (11)
1.一种LED封装工艺,包括:提供一LED芯片,先将该LED芯片与基板固定,再将LED芯片连同基板与支架固定,然后进行基板与支架之间的焊接工艺;其特征在于:所述进行基板与支架之间的焊接工艺前,LED芯片与基板之间的热传导性为劣化状态,使得热不易传导至芯片,从而保护芯片不受高温损伤;进行所述基板与支架之间的焊接工艺过程中,LED芯片与基板之间导热系数增加,从而保证正常使用时具有低热阻,或者在进行所述基板与支架之间的焊接工艺后,对LED芯片与基板之间的接触面进行处理,使导热系数增加,从而保证正常使用时具有低热阻。
2.根据权利要求1所述的一种LED封装工艺,其特征在于:进行基板与支架之间的焊接工艺前,所述该LED芯片与基板固定的具体步骤为LED芯片与基板采用金属球固晶;进行基板与支架之间的焊接工艺后,对LED芯片与基板的接触面进行底部填充工艺,使导热系数增加,从而保证正常使用时具有低热阻。
3.根据权利要求1所述的一种LED封装工艺,其特征在于:进行基板与支架之间的焊接工艺前,将阻变材料置于基板上, 形成阻变层,然后将LED芯片固定到阻变层上;进行基板与支架之间的焊接工艺后,对阻变材料加电压,使得阻变层变为低阻态,导热系数增加。
4.据权利要求1所述的一种LED封装工艺,其特征在于:进行基板与支架之间的焊接工艺前,将LED芯片与基板采用异方型导电材料固晶;进行基板与支架之间的焊接工艺过程中或焊接工艺过程后,对异方型导电材料进行加热或加压,使得异方型导电材料热导通以及电导通。
5.根据权利要求1所述的一种LED封装工艺,其特征在于:将LED芯片与基板采用第一锡膏固晶,再采用第二锡膏将基板贴片至支架,第二锡膏的熔点超过第一锡膏的熔点20℃以上,然后进行焊接工艺,在所述进行基板与支架之间的焊接工艺过程中LED芯片与基板之间同时进行焊接工艺,焊接过程的前期,LED芯片与基板的热传导较差,焊接过程的后期,LED芯片与基板的热传导变好。
6.根据权利要求1所述的一种LED封装工艺,其特征在于:进行基板与支架之间的焊接工艺前,将LED芯片与基板采用导电材料层固晶,但是不进行烘烤;采用锡膏将基板贴片至支架后,进行基板与支架之间的焊接工艺,之后再进行导电材料层的烘烤。
7.根据权利要求1所述的一种LED封装工艺,其特征在于:所述焊接工艺选用回流焊工艺。
8.根据权利要求1所述的一种LED封装工艺,其特征在于:所述焊接工艺选用底部加热方式。
9.根据权利要求2所述的一种LED封装工艺,其特征在于:所述底部填充工艺选用导电材料层填充。
10.根据权利要求3所述的一种LED封装工艺,其特征在于:所示阻变层选用MIM结构的阻变器件。
11.根据权利要求6或9所述的一种LED封装工艺,其特征在于:所述的导电材料层为银胶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710297043.4A CN107248539B (zh) | 2017-04-28 | 2017-04-28 | 一种led封装工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710297043.4A CN107248539B (zh) | 2017-04-28 | 2017-04-28 | 一种led封装工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107248539A CN107248539A (zh) | 2017-10-13 |
CN107248539B true CN107248539B (zh) | 2020-02-07 |
Family
ID=60016862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710297043.4A Active CN107248539B (zh) | 2017-04-28 | 2017-04-28 | 一种led封装工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107248539B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108550686A (zh) * | 2018-06-04 | 2018-09-18 | 佛山市国星半导体技术有限公司 | 一种导电半柔性led基板及其制作方法、led器件 |
CN110707203A (zh) * | 2019-09-04 | 2020-01-17 | 厦门三安光电有限公司 | 发光器件及其制作方法和含该发光器件的发光器件模组 |
CN114192915A (zh) * | 2021-12-27 | 2022-03-18 | 烟台台芯电子科技有限公司 | 一种igbt焊接工艺方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103459453A (zh) * | 2011-04-14 | 2013-12-18 | 迪睿合电子材料有限公司 | 各向异性导电膜 |
CN105081600A (zh) * | 2015-07-24 | 2015-11-25 | 深圳市福英达工业技术有限公司 | 封装倒置led芯片用的锡基钎焊焊料及其制备方法 |
CN105914268A (zh) * | 2016-05-30 | 2016-08-31 | 深圳市德润达光电股份有限公司 | 一种led倒装工艺及倒装结构 |
CN106062119A (zh) * | 2014-03-19 | 2016-10-26 | 迪睿合株式会社 | 各向异性导电粘接剂 |
-
2017
- 2017-04-28 CN CN201710297043.4A patent/CN107248539B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103459453A (zh) * | 2011-04-14 | 2013-12-18 | 迪睿合电子材料有限公司 | 各向异性导电膜 |
CN106062119A (zh) * | 2014-03-19 | 2016-10-26 | 迪睿合株式会社 | 各向异性导电粘接剂 |
CN105081600A (zh) * | 2015-07-24 | 2015-11-25 | 深圳市福英达工业技术有限公司 | 封装倒置led芯片用的锡基钎焊焊料及其制备方法 |
CN105914268A (zh) * | 2016-05-30 | 2016-08-31 | 深圳市德润达光电股份有限公司 | 一种led倒装工艺及倒装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN107248539A (zh) | 2017-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7426117B2 (en) | Chip on a board | |
TWI289920B (en) | Packages, methods for fabricating the same, anisotropic conductive films, and conductive particles utilized therein | |
US8569109B2 (en) | Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module | |
TW200937539A (en) | Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive | |
CN107248539B (zh) | 一种led封装工艺 | |
US20070269930A1 (en) | Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA) | |
US9721866B2 (en) | Semiconductor device having multiple bonded heat sinks | |
US20020162679A1 (en) | Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies | |
JP2012028484A (ja) | モジュールと、その製造方法 | |
JP2008218643A (ja) | 半導体装置及びその製造方法 | |
KR20160128536A (ko) | 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법 | |
US8867227B2 (en) | Electronic component | |
JP2010157693A (ja) | 金属バンプを備えた半導体パッケージ基板 | |
JP5061668B2 (ja) | 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
CN102208358A (zh) | 一种在基板上焊接倒装芯片的方法及封装器件 | |
TW201526199A (zh) | 半導體封裝件及其製法 | |
JP2010114256A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
WO2015141342A1 (ja) | 異方性導電接着剤 | |
JP2004363220A (ja) | 実装構造体の製造方法及び接続体 | |
TWI232559B (en) | Negative volume expansion lead-free electrical connection | |
US7727805B2 (en) | Reducing stress in a flip chip assembly | |
US20050196907A1 (en) | Underfill system for die-over-die arrangements | |
JP2000058597A (ja) | 電子部品実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20231026 Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |