JP2010157693A - 金属バンプを備えた半導体パッケージ基板 - Google Patents

金属バンプを備えた半導体パッケージ基板 Download PDF

Info

Publication number
JP2010157693A
JP2010157693A JP2009264355A JP2009264355A JP2010157693A JP 2010157693 A JP2010157693 A JP 2010157693A JP 2009264355 A JP2009264355 A JP 2009264355A JP 2009264355 A JP2009264355 A JP 2009264355A JP 2010157693 A JP2010157693 A JP 2010157693A
Authority
JP
Japan
Prior art keywords
bumps
package substrate
pcb
substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009264355A
Other languages
English (en)
Inventor
Ravikumar Adimula
アディムラ ラヴィクマル
Jin Imu Myun
ジン イム ミュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2010157693A publication Critical patent/JP2010157693A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】リフロー工程での熱的なストレスを軽減して信頼性を確保した金属バンプを備えたパッケージ基板を提供する。
【解決手段】パッケージ基板２００は、基板ベース２０１と、基板ベース２０１上に形成された複数の銅から成る金属バンプ２２５とを備えている。超小型電子ダイがパッケージ基板２００に取り付けられる。パッケージ基板２００は印刷回路板（ＰＣＢ）にはんだリフローあるいは異方性導電性フィルム又はペーストにより取り付けることができる。
【選択図】図１

Description

本発明の実施形態は、概括的には、半導体の製造に関する。より厳密には、本発明の実施形態は、半導体パッケージ基板に関する。
パッケージ基板は、通常、複数の層で構成されており、概ね平坦である。パッケージ基板の最上部表面には、超小型電子ダイが、例えば、フリップチップ技術によって取り付けられる。ダイがパッケージ基板に取り付けられる前は、パッケージ基板を印刷回路板（ＰＣＢ）に接続するための相互接続部は存在しない。超小型電子ダイが基板の最上層に取り付けられた後、はんだバンプを基板の最下層に貼り付け、それにはんだリフローを施することによって、アッセンブリ全体をＰＣＢに接続する。例えば、ＭＭＡＰパッケージで使用される基板では、普通は、はんだバンプは、ダイが取り付けられた後、基板の底面に貼り付けられる。ダイが取り付けられているパッケージ基板自体には、ＰＣＢへ取り付けるための相互接続部が含まれていないので、パッケージ製造時に、はんだバンプ取り付け及びリフロー工程が必要になる。現在のＢＧＡパッケージ製造プロセスは、その様なはんだバンプをはんだリフローで取り付ける工程を伴っているため、パッケージ全体が２６０℃の様な非常に高い温度に曝されることになる。更に、はんだボールは、信頼性の問題を提起し、構造的に劣化する恐れがある。はんだは、パッケージの全体構造の中で疲れ寿命の劣る材料である。
本発明と考えられる主題は、本明細書の結びの部分に具体的に指摘し、明確に主張している。しかしながら、本発明は、構成及び運用方法の両方については、その目的、特徴、及び利点と併せて、以下の詳細な説明を添付図面と関連付けて読んで頂くと、最も理解し易いであろう。
説明を簡潔且つ明快にするため、図面に示されている要素は、必ずしも縮尺を合わせて描いているわけではないものと理解頂きたい。例えば、要素のうち幾つかのものの寸法は、明解さを期して、他の要素に比べて過大に描かれているかもしれない。また、符号については、対応する又は類似の要素を表すのに適切と考えた場合、各図に亘って繰り返し用いている。
以下の詳細な説明では、本発明を十分に理解して頂けるように、数々の具体的な詳細事項を説明している。しかしながら、当業者には理解頂けるように、本発明は、これらの具体的な詳細事項無しに実施することができるであろう。場合によっては、本発明を曖昧にしないために、周知の方法、手順、構成要素、及び回路は、詳細に説明していない。
基板ベースと、その上に形成された複数の導電性バンプと、を備えているパッケージ基板が提供されている。次いで、超小型電子ダイが、全体パッケージ基板に、具体的には基板ベースの複数の導電性バンプとは反対の側に、取り付けられる。複数の導電性バンプは、その後、印刷回路板（ＰＣＢ）の接点への取り付けに使用されることになる。
「底面」及び「最上面」という用語は、図面の上下に基づく相対的な用語であり、説明の目的で向きを示すのに使用している。
本発明の１つの実施形態による、超小型電子ダイ用のパッケージ基板の、超小型電子ダイが取り付けられる前の状態の側面断面図である。 本発明の１つの実施形態による、パッケージの底面図である。 本発明の１つの実施形態による、パッケージ基板の基板ベースの側面断面図である。 本発明の１つの実施形態による、ポリマーの層が表面に形成された基板ベースの側面断面図である。 図３ｂと同様の図であり、本発明の１つの実施形態により、ポリマー層内にトレンチを形成した後の図である。 図３ｃと同様の図であり、本発明の１つの実施形態により、トレンチ内に銅（Ｃｕ）を堆積させた後の図である。 図３ｄと同様の図であり、本発明の１つの実施形態により、パッケージ基板の基板ベースの複数の導電性バンプとは反対の面に超小型電子ダイを取り付けた後の図である。 図３ｅと同様の図であり、本発明の１つの実施形態により、パッケージ基板上にモールドコンパウンド３６５を堆積させた後の、超小型電子ダイがモールドコンパウンド内に封入されている状態の図である。 図３ｆと同様の図であり、本発明の１つの実施形態により、パッケージ基板の基板ベースからポリマー層を除去した後の図である。 本発明の１つの実施形態による、パッケージ基板を備えている超小型電子パッケージの側面断面図である。 本発明の１つの実施形態による、ＰＣＢの側面断面図である。 本発明の１つの実施形態による、ＰＣＢに取り付けられたパッケージ基板の基板ベースの側面断面図である。 本発明の１つの実施形態による、接着部が表面に形成されたパッケージ基板を備えている超小型電子パッケージの側面断面図である。 本発明の１つの実施形態による、ＰＣＢの側面断面図である。 本発明の１つの実施形態による、パッケージ基板の基板ベースとＰＣＢの間の接着剤層の側面断面図である。 本発明の１つの実施形態による、ＰＣＢに取り付けられたパッケージ基板の基板ベースの側面断面図である。
図１は、本発明の１つの実施形態による、超小型電子ダイ用パッケージ基板の、超小型電子ダイが取り付けられる前の状態を示している。パッケージ基板２００は、基板ベース２０１と、基板ベース２０１の底面に形成された複数の導電性バンプ２２５と、を備えていることが確認できる。
基板ベース２０１は、様々な層、例えば、最上部のはんだマスク２１５、ビスマレイミド−トリアジン（ＢＴ）のコア層２０５の上に形成された銅トレースの層２１０、及び、最上部表面に形成された接点パッド２０３、を備えていてもよい。基板ベース内には、他の層、例えば、最上部はんだマスクの反対側の最下部はんだマスクや、導電バンプ２２５から基板の反対側の面への経路を定めることができるようにするＢＴコアの底面側の金属トレース層など、が含まれていてもよい。説明を目的として、層は、１つの中実の連続した層として示されているが、全ての層が連続しているとは限らないものと理解して頂きたい。例えば、銅トレースの層２１０は、１つの中実の連続した層というよりむしろ、基板ベースの表面に形成された別々の接点に接続されている様々なトレースの層である。
基板内にビアが形成されていれば、基板ベースの最上面の様々な接点パッドから、基板ベースの反対側の面へ、そして複数の導電性バンプ２２５の様々な導電性バンプへの経路を定めることができる。超小型電子ダイは、複数の導電性バンプとは反対側の面の接点に、例えば、ワイヤーボンディング又はＣ４フリップチップによって取り付けられ、次いで、複数の導電性バンプ２２５に、更にはパッケージ基板がＰＣＢに取り付けられるとＰＣＢに、電気的に連結される。複数の導電性バンプ２２５は、基板２００の底面側に形成されており、パッケージ基板２００をＰＣＢに取り付けるのに使用することができる。
１つの実施形態では、導電性バンプ２２５は、銅（Ｃｕ）又はその合金で構成されている。Ｃｕ合金は、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、又は金（Ａｕ）を含んでいてもよい。１つの実施形態では、複数のＣｕバンプは、Ｃｕバンプを酸化から保護するため、Ａｌ、Ｎｉ、Ａｕ、又はそれらの合金のキャップ層２２７で、めっき（例えば、電気めっき）されている。キャップ層２２７は、その様な酸化を防止することができるだけの厚さである。Ｃｕバンプ全体をキャップしてもよいし、Ｃｕバンプの一部、例えば、Ｃｕバンプの端部のみをキャップしてもよい。
詳細な説明に示している導電性バンプは、単なる導電性パッドでは無いものと理解頂きたい。導電性バンプは、好適な高さが２５ミクロンから１００ミクロンの範囲内、例えば、５０ミクロンである。１つの実施形態では、導電性バンプは、導電性ピラーである。更に別の実施形態では、導電性バンプは、高さが約５０ミクロンのＣｕピラーである。
更に、複数の導電性バンプ２２５を基板ベース２０１に取り付ける方法については、ここに示している基本原理を曲げること無く、他の方法を使用して、パッケージ基板を作成することもできることを指摘しておく。
パッケージ基板２００は、更に、基板ベース２０１の底面に形成されたポリマー層２４０を含んでいる。複数の導電性バンプ２２５の各バンプは、ポリマー層２４０を貫通して伸張している。１つの実施形態では、ポリマー層２４０は存在せず、例えば、超小型電子ダイが取り付けられる前に除去されているか、或いは、元から利用されていない。
図２は、本発明の１つの実施形態による、パッケージ２００の底面図を示している。導電性バンプ２２５は、基板ベース２０１の底から突き出ていることが確認できる。
パッケージ基板の製造と、同パッケージ基板への超小型電子ダイの取り付け
図３ａから図３ｇは、導電性バンプを含んでいる基板を製作する方法、並びにその様なパッケージ基板に超小型電子ダイを取り付ける方法の一例を示している。パッケージ基板は、例えば、ＭＭＡＰパッケージで使用することができ、その上、ＭＭＡＰパッケージの製造プロセスに変更を加える必要が無い。
図３ａは、複数の導電性バンプが基板ベース３０１の一方の面に取り付けられる前の段階のパッケージ基板３００の基板ベース３０１を示している。図示の実施形態では、基板ベース３０１は、ＢＴコア層３０５の上に形成された銅トレース層３１０と、その銅トレース層３１０の上に形成された最上部はんだマスク３１５とを備えているのが確認できる。ここでも同様に、基板ベース２０１は、ここに示している基本原理を曲げること無く、様々な層を備えることもできる。
図３ｂに示す様に、ポリマー層３４０は基板の底面に形成される。同層は、例えば、ポリマーを基板ベースの底面にスピンコーティング又は積層法で形成してもよい。ポリマー層３４０は、その中に導電性バンプ３２５を形成することができるだけの厚さを有している。ポリマー層は、例えば、金属バンプ形成後にポリマー層として使用する場合はエポキシフィルム層にし、金属バンプ形成後に除去する場合はフォトレジスト層にしてもよい。
図３ｃに示す様に、ポリマー層３４０内にトレンチ３４５が形成される。トレンチ３４５を形成するには、例えば、ポリマー層３４０をエッチングしてもよい。１つの実施形態では、トレンチ３４５は、基板ベース３０１まで伸び、導電性バンプを金属トレースに連結し、基板の他方側の面への経路を定めることができるようになっている。
図３ｄに示す様に、導電性材料３５０（例えば、Ｃｕ）をトレンチ３４５内に堆積させて、複数の導電性バンプ３２５が形成される。基板ベース３０１と複数の導電性バンプ３２５とでパッケージ基板３００が構成される。
１つの実施形態では、導電性材料の堆積は電気めっきで行われている。導電性材料は、例えば、銅（Ｃｕ）又はその合金を備えていてもよい。Ｃｕ合金は、例えばＣｕを、アルミニウム（Ａｌ）又はニッケル（Ｎｉ）又は金（Ａｕ）と一緒に含んでいてもよい。１つの実施形態では、複数のＣｕバンプは、Ａｌ、Ｎｉ、Ａｕ、又はそれらの合金のキャップ層３２７でめっき（例えば、電気めっき）されている。Ｃｕバンプ全体をキャップしてもよいし−その場合は、先ずポリマー層を除去する必要がある−、Ｃｕバンプの一部分、例えば、Ｃｕバンプの端部だけをキャップしてもよい。
導電性バンプ３２５は、好適な高さが２５ミクロンから１００ミクロンの範囲内にあり、例えば、５０ミクロンである。１つの実施形態では、導電性バンプ３２５は、Ｃｕで、ピラーの形状をしている。
図３ｅに示す様に、基板ベース３０１上に複数の導電性バンプ３２５を形成した後、超小型電子ダイ３５５がパッケージ基板３００に取り付けられる。図示の実施形態では、超小型電子ダイ３５５を、基板ベース３０１の複数の導電性バンプとは反対側の最上部表面の接点パッドに連結するのに、ワイヤーボンディングが使用されている。
超小型電子ダイ３５５は、ここに示す基本原理を曲げること無く、他のプロセスを用いて取り付けることもできる。例えば、ダイはＣ４フリップチップ技術を使って取り付けてもよいが、その場合は、ダイ上のはんだバンプを基板ベース３０１の最上部表面の接点パッドと整列させて接触させることになる。
図３ｆは、モールドコンパウンド３６５が基板３００の基板ベース３０１の最上部の表面を覆うように成形され、超小型電子ダイ３５５が封じ込められた状態を示している。モールドコンパウンドは、例えば、超小型電子ダイ３５５とボンディングワイヤー３６０を保護している。
図３ｇに示す様に、次いで、ポリマー層３４０が、基板ベース３０１から除去される。ポリマー層３４０は、各種プロセス、例えば、化学溶液で剥離するやり方、で除去することができる。代わりに、別の実施形態では、ポリマー層３４０は、ダイ３５５を基板ベース３０１に取り付ける前に、同じ方法で除去される。
パッケージ基板の印刷回路板（ＰＣＢ）への取り付け
図４ａから図４ｃ、並びに図５ａから図５ｅは、基板をＰＣＢに取り付ける方法の一例を示している。複数の導電性バンプ２２５が基板２００の一部として含まれているので、パッケージ製造時のはんだバンプ取り付け及びリフロー工程は、所望すれば省くことができる。場合によっては、温度が、超小型電子アッセンブリに対する損傷を助長する重大な要因となることもある。高温が懸念事項でなければ、図４ａから図４ｃの一例的方法に示す様に、はんだリフローを使用して基板をＰＣＢに取り付けてもよい。はんだリフローは、例えば、１５０℃より高い温度で起こる。通常のはんだリフローの最高温度は、はんだの組成に依って、例えば１８０℃から２６０℃まで変動する。
高温が懸念事項の場合は、代わりに、かなり低い温度、例えば１５０℃で電気的及び機械的接続を行える電気伝導性を有する接着剤を使用することができる。接着剤を使用してパッケージ基板をＰＣＢに取り付ける方法の一例を、図５ａから図５ｅに示している。接着剤はアンダーフィル機能と併わせて使用すれば、共同で機能を発揮して、回路板レベルの信頼性を著しく改善することができる。更に、例えば、既存のＬＧＡパッケージと比べると、より抵抗の小さい接合部を実現することができる。パッケージの共面性に関わる懸念も軽減されることになる。
図４ａから図４ｃは、本発明の１つの実施形態により、はんだを使用してパッケージ基板をＰＣＢの接点に取り付ける方法を示している。はんだ材料を複数の導電性バンプとＰＣＢの間に堆積させ、その後リフローを施す。
図４ａは、本発明の１つの実施形態による、ＰＣＢ側の接点に取り付けられる前の超小型電子パッケージ４９０を示している。超小型電子パッケージ４９０は、上で図３ａから図３ｆに関して説明した様に製造することができ、対応する説明が当てはまる。図４ａの超小型電子パッケージ４９０は、パッケージ基板４００、超小型電子ダイ４５５、及びモールドコンパウンド４６５を備えていることが確認できる。図示の様に、超小型電子パッケージ４９０を組み立てた後、はんだ材料４７５を複数の導電性バンプ４２５の端部に堆積させて、バンプ４２５にはんだでキャップする。はんだキャップは、例えば、複数の導電性バンプ４２５をはんだ材料４７５の中に浸漬することによって形成してもよい。はんだ材料４７５は、例えば、銀（Ａｇ）、スズ（Ｓｎ）、鉛（Ｐｂ）、又はそれらの合金、例えば、ＡｇＳｎ、ＰｂＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＡｕＳｎ、Ｉｎ、及びＩｎＳｎを備えていてもよい。
代わりに、別の実施形態では、はんだ材料４７５は、図４ｂに示す様に、ＰＣＢ４８５の接点４８０の上に堆積させる。接点４８０がＰＣＢ４８５上に形成され、続いて、はんだ材料４７５を接点４８０上に堆積させる。接点４８０は、複数の導電性バンプ４２５と整列させて、パッケージ４９０とＰＣＢ４８５を取り付けるのに使用される。更に別の実施形態では、はんだ材料４７５は、複数の導電性バンプ４２５の端部と、ＰＣＢ４８５の接点４８０上、の両方に堆積させる。
図４ｃは、基板４００が、ＰＣＢに、両者の間にはんだ材料４７５を堆積させて取り付けられた状態を示している。複数の導電性バンプ４２５が、ＰＣＢ４８５の接点４８０に、両者の間のはんだ材料４７５で連結されている。次いで、パッケージ４９０とＰＣＢ４８５の合体物を加熱すると、はんだ材料４７５は、溶解し、その後、冷却されると、凝固する。はんだリフローである。
図５ａから図５ｃは、本発明の１つの実施形態により、接着剤を使用してパッケージ基板をＰＣＢの接点に取り付ける方法を示している。図５ａに示す様に、１つの実施形態では、接着剤５９５は、超小型電子パッケージ５９０をＰＣＢ５８５の接点５８０に取り付ける前に、同パッケージ上に形成されている。超小型電子パッケージ５９０は、上の図３ａから図３ｆで説明した様に製造することができ、対応する説明が当てはまる。超小型電子パッケージ５９０は、パッケージ基板５００、超小型電子ダイ５５５、及びモールドコンパウンド５６５を備えている。図示の様に、接着剤層４９５は、複数の導電性バンプ５２５の端部に跨がって形成されている。
代わりに、１つの実施形態では、接着剤層５９５は、図５ｂに示す様に、ＰＣＢ５８５の接点５８０上に形成されている。接点５８０がＰＣＢ５８５上に形成され、続いて、接点４８０が形成された側のＰＣＢ５８５側に、接着剤層４９５を堆積させる。１つの実施形態では、接着剤層５９５は、ＰＣＢ５８５の、接点５８０が形成された箇所にのみ堆積させる。
１つの実施形態では、接着剤層４９５は、異方性の導電性フィルム又はペースト（例えば、エポキシ）である。異方性の導電性フィルムは、一方向への通電を可能にし、導電性バンプ４２５とＰＣＢ上の接点５８０の間の通電は許容するが、導電性バンプ４２５同士の間の方向には通電を許容せず、導電性バンプの短絡が起こらないようにしている。別の実施形態では、接着剤層４９５は、基板５００のＰＣＢ５８５への取り付けを支援する非導電性フィルム又はペーストである。更に別の実施形態では、接着剤層４９５は、複数のバンプ５２５とＰＣＢ５８５の接点５８０の両方に形成されている。
図５ｃは、複数の導電性バンプ５２５と接点５８０の間の接着剤層５９５を示している。図５ｄに示す様に、導電性バンプ５２５が接着剤層５９５の中に圧入されＰＣＢ４８５の接点５８０に連結されるように、圧力が加えられる。図示の実施形態では、バンプ５２５は、接着剤層５９５を貫いて圧入され、接点５８０に接触している。
接着剤層５９５が異方性を有する導電性材料である場合、バンプ５２５は、接点５８０に接触させてもよいし、或いは、バンプと接点５８０の間に導電性の接着剤を残したままにして、異方性を有する導電性材料の中の導電性フィラーがバンプ５２５と接点５８０の間を接続するようにしてもよい。非導電性の接着性材料を使用する場合、バンプ５２５は、接着剤層５９５を貫いて圧入され、接点５８０に接触する。次いで、接着剤層を硬化させる。
以上、特定の一例的な実施形態を説明し添付図面に示してきたが、その様な実施形態は、説明のみを目的としており、本発明を限定するものではなく、当業者には修正が想起されるであろうことから、本発明は、図示及び説明されている特定の構成及び配置構造に限定されるものではないものと理解頂きたい。
２００、３００、４００、５００ パッケージ基板
２０１、３０１、４０１、５０１ 基板ベース
２０３ 接点パッド
２０５、３０５ ビスマレイミド−トリアジン（ＢＴ）コア層
２１０、３１０ 銅トレース層
２１５、３１５ 最上部はんだマスク
２２５、３２５、４２５、５２５ 導電性バンプ
２２７ キャップ層
２４０、３４０ ポリマー層
３４５ トレンチ
３５０ 導電性材料
３５５、４５５、５５５ 超小型電子ダイ
３６０、４６０、５６０ ボンディングワイヤー
３６５、４６５、５６５ モールドコンパウンド
４７５ はんだ材料
４８０、５８０ ＰＣＢの接点
４８５、５８５ ＰＣＢ
４９０、５９０ 超小型電子パッケージ
５９５ 接着剤層

Claims (30)

  1. 超小型電子ダイに取り付けられるパッケージ基板において、
    基板ベースと、
    前記基板ベースの第１面に形成された複数の銅（Ｃｕ）バンプと、を備えており、前記第１面の反対側である前記基板の第２面が、超小型電子ダイに取り付けられることになっている、パッケージ基板。
  2. 前記複数のＣｕバンプはピラーの形状をしている、請求項１に記載のパッケージ基板。
  3. 前記複数のＣｕバンプは、アルミニウム、ニッケル、金、及びそれらの合金から成る群から選択された少なくとも１つの金属を更に備えている、請求項１に記載のパッケージ基板。
  4. 前記少なくとも１つの金属は、前記複数のＣｕバンプに電気めっきされている、請求項３に記載のパッケージ基板。
  5. 前記複数のＣｕバンプの各バンプの端部に形成されたキャップ層を更に備えている、請求項１に記載のパッケージ基板。
  6. 前記複数のＣｕバンプの高さは、２５ミクロンから１００ミクロンの範囲内にある、請求項１に記載のパッケージ基板。
  7. ポリマー層を更に備えている、請求項１に記載のパッケージ基板。
  8. パッケージ基板と超小型電子ダイとを含んでいる超小型電子パッケージを製作する方法において、
    基板ベースを形成する段階と、
    複数の銅（Ｃｕ）バンプを前記基板ベースの第１面に形成する段階であって、前記パッケージ基板は、前記複数のＣｕバンプと前記基板ベースとを備えている、複数の銅バンプを形成する段階と、
    前記複数のＣｕバンプを前記基板ベース上に形成した後、超小型電子ダイを、前記基板ベースの前記第１面の反対側である前記基板ベースの第２面に取り付ける段階と、から成る方法。
  9. 前記複数のＣｕバンプを形成する前記段階は、
    ポリマー層を基板の前記第１面に形成する段階と、
    前記ポリマー層の中に、前記基板ベースまで伸張する複数のトレンチを形成する段階と、
    Ｃｕを備えている導電性材料を前記複数のトレンチ内に堆積させ、前記複数のＣｕバンプを形成する段階と、を含んでいる、請求項８に記載の方法。
  10. 導電性材料を前記複数のトレンチ内に堆積させる前記段階は、電気めっきによるものである、請求項９に記載の方法。
  11. 前記導電性材料は、アルミニウム、ニッケル、金、及びそれらの合金から成る群から選択された少なくとも１つの金属を更に備えている、請求項９に記載の方法。
  12. 前記複数のＣｕバンプの各バンプの少なくとも一部分の上に、アルミニウム、ニッケル、金、及びそれらの合金から成る群から選択された少なくとも１つの金属をめっきする段階を更に含んでいる、請求項９に記載の方法。
  13. モールドコンパウンドを前記基板ベースの前記第２面に堆積させ、前記超小型電子ダイが前記モールドコンパウンド内に封入された状態にする段階と、
    前記ポリマー層を除去し、前記複数のＣｕバンプを露出させる段階と、を更に含んでいる、請求項９に記載の方法。
  14. はんだのキャップ層を、前記複数のＣｕバンプの各バンプの端部の上に形成する段階を更に含んでいる、請求項１３に記載の方法。
  15. 前記はんだのキャップ層は、金属合金であり、ＡｇＳｎ、ＰｂＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＡｕＳｎ、Ｉｎ、及びＩｎＳｎから成る群から選択された金属の少なくとも１つの組合せを備えている、請求項１４に記載のパッケージ基板。
  16. 前記複数のＣｕバンプの高さは、２５ミクロンから１００ミクロンの範囲内にある、請求項８に記載の方法。
  17. パッケージ基板を印刷回路板（ＰＣＢ）の接点に取り付ける方法において、
    はんだ材料を、前記ＰＣＢの前記接点と、前記基板ベースの第１面に形成された複数のＣｕバンプとの間に堆積させる段階であって、前記パッケージ基板は、複数の銅（Ｃｕ）バンプと基板ベースとを備えている、はんだ材料を堆積させる段階と、
    前記パッケージ基板を前記ＰＣＢの接点に取り付けて、前記複数のＣｕバンプの端部が、前記ＰＣＢの接点に、両者の間の堆積材料よって接続されるようにする段階と、から成る方法。
  18. 前記はんだ材料は、前記複数のＣｕバンプの端部の上に堆積させる、請求項１７に記載の方法。
  19. 前記はんだ材料は、前記ＰＣＢの接点の上に堆積させる、請求項１７に記載の方法。
  20. 前記はんだ材料は、前記ＰＣＢの接点の上と、前記複数のＣｕバンプの端部の上とに堆積させる、請求項１７に記載の方法。
  21. 前記パッケージ基板を前記ＰＣＢの接点に取り付ける前記段階は、
    前記はんだ材料を１５０℃より高い温度まで加熱して、前記はんだ材料を溶解する段階と、
    前記はんだ材料を冷却して、前記はんだ材料を凝固させる段階と、を含んでいる、請求項１７に記載の方法。
  22. 前記複数のＣｕバンプの高さは、２５ミクロンから１００ミクロンの範囲内にある、請求項１７に記載の方法。
  23. パッケージ基板を印刷回路板（ＰＣＢ）の接点に取り付ける方法において、
    接着剤層を、前記ＰＣＢの前記接点と、前記基板ベースの第１面に形成された前記複数のＣｕバンプの間に形成する段階であって、前記パッケージ基板は、複数の銅（Ｃｕ）バンプと基板ベースとを備えている、接着剤層を形成する段階と、
    前記パッケージ基板と前記ＰＣＢに圧力を加えて、各Ｃｕバンプの端部を前記接着剤層の中へ圧入し、前記ＰＣＢの接点に連結させる段階と、から成る方法。
  24. 前記接着剤層を硬化させる段階を更に含んでいる、請求項２３に記載の方法。
  25. 前記接着剤層は、異方性の導電性フィルム又はペーストである、請求項２３に記載の方法。
  26. 前記接着剤層は、非導電性フィルム又はペーストである、請求項２３に記載の方法。
  27. 前記接着剤層は、前記ＰＣＢの接点の上に形成される、請求項２３に記載の方法。
  28. 前記接着剤層は、各Ｃｕバンプの前記端部の上に形成される、請求項２３に記載の方法。
  29. 前記接着剤層は、前記ＰＣＢの前記接点の上と、各Ｃｕバンプの前記端部の上とに形成される、請求項２３に記載の方法。
  30. 前記複数のＣｕバンプの高さは、２５ミクロンから１００ミクロンの範囲内にある、請求項２３に記載の方法。
JP2009264355A 2008-12-31 2009-10-29 金属バンプを備えた半導体パッケージ基板 Pending JP2010157693A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/347,800 US20100167466A1 (en) 2008-12-31 2008-12-31 Semiconductor package substrate with metal bumps

Publications (1)

Publication Number Publication Date
JP2010157693A true JP2010157693A (ja) 2010-07-15

Family

ID=42221042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009264355A Pending JP2010157693A (ja) 2008-12-31 2009-10-29 金属バンプを備えた半導体パッケージ基板

Country Status (5)

Country Link
US (1) US20100167466A1 (ja)
JP (1) JP2010157693A (ja)
KR (1) KR20100080352A (ja)
CN (1) CN101770994A (ja)
DE (1) DE102009050743A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214738A (ja) * 2012-03-30 2013-10-17 Semikron Elektronik Gmbh & Co Kg 基板、及び少なくとも１つのパワー半導体コンポーネント用の基板を作製するための方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102208390B (zh) * 2011-05-19 2013-03-06 中国科学院微电子研究所 一种高密度凸点基板及其制造方法
US9831572B2 (en) * 2014-12-17 2017-11-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Socketless land grid array
US20170288780A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
US11587899B2 (en) * 2020-07-29 2023-02-21 Texas Instruments Incorporated Multi-layer semiconductor package with stacked passive components

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089750A (en) * 1986-12-18 1992-02-18 Matsushita Electric Industrial Co., Ltd. Lead connection structure
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US8120186B2 (en) * 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US20100127380A1 (en) * 2008-11-26 2010-05-27 Manolito Galera Leadframe free leadless array semiconductor packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214738A (ja) * 2012-03-30 2013-10-17 Semikron Elektronik Gmbh & Co Kg 基板、及び少なくとも１つのパワー半導体コンポーネント用の基板を作製するための方法

Also Published As

Publication number Publication date
US20100167466A1 (en) 2010-07-01
KR20100080352A (ko) 2010-07-08
CN101770994A (zh) 2010-07-07
DE102009050743A1 (de) 2010-07-01

Similar Documents

Publication Publication Date Title
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP5649805B2 (ja) 半導体装置の製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US7713787B2 (en) Mounted body and method for manufacturing the same
TWI414049B (zh) 半導體裝置之製造方法
JP2014509455A (ja) 塊状端子を備える半導体パッケージ
US11112570B2 (en) Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
US20140008786A1 (en) Bump-on-trace packaging structure and method for forming the same
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
JP2009152253A (ja) 半導体装置およびその製造方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
WO2001031699A1 (en) Advanced flip-chip join package
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
JP2011187635A (ja) 半導体装置およびその製造方法
US8174113B2 (en) Methods of fabricating robust integrated heat spreader designs and structures formed thereby
US9601374B2 (en) Semiconductor die assembly
CN113707639A (zh) 封装结构及其制造方法
US20040256737A1 (en) [flip-chip package substrate and flip-chip bonding process thereof]
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2014082526A (ja) 電子機器の製造方法
JP3450838B2 (ja) 電子部品の実装体の製造方法
TWI498982B (zh) 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法
KR20030010955A (ko) 반도체 플립칩 패키지 제조방법
TW202142338A (zh) 焊料、基板組件及其裝配方法