CN103582292B - 印刷线路板、印刷电路板和印刷电路板制造方法 - Google Patents
印刷线路板、印刷电路板和印刷电路板制造方法 Download PDFInfo
- Publication number
- CN103582292B CN103582292B CN201310337875.6A CN201310337875A CN103582292B CN 103582292 B CN103582292 B CN 103582292B CN 201310337875 A CN201310337875 A CN 201310337875A CN 103582292 B CN103582292 B CN 103582292B
- Authority
- CN
- China
- Prior art keywords
- conductive pattern
- pattern
- hole
- plane
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000002344 surface layer Substances 0.000 claims abstract description 120
- 239000004020 conductor Substances 0.000 claims abstract description 101
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000010410 layer Substances 0.000 claims abstract description 35
- 229910000679 solder Inorganic materials 0.000 claims abstract description 33
- 238000005476 soldering Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 claims description 10
- 238000004806 packaging method and process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 description 16
- 238000003466 welding Methods 0.000 description 10
- 230000005855 radiation Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000004927 fusion Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/046—Surface mounting
- H05K13/0465—Surface mounting by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09772—Conductors directly under a component but not electrically connected to the component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
提供一种印刷线路板、印刷电路板和印刷电路板制造方法，该印刷线路板包括：第一散热图案，放置于在上面要安装半导体封装件的一个表面层中；第二散热图案，放置于另一个表面层中；以及内层导体图案，放置于内层中；其中，通孔形成在印刷线路板中；第一散热图案具有接合部分，该接合部分置于与半导体封装件的散热器相对的相对区域中，并且通过焊料与散热器接合；通孔中的至少一个通孔置于相对区域中；并且第二散热图案被形成为通孔中的该一个通孔中的导体膜在所述另一个表面层侧的端部被分离出来的图案。
Description
技术领域
本发明涉及一种在上面安装包括散热器的半导体封装件的印刷线路板(printed wiring board，印刷布线板)、包括该印刷线路板的印刷电路板(printed circuit board)和印刷电路板制造方法。
背景技术
在安装在印刷线路板上的半导体封装件（如，IC）中，在半导体封装件主体的背面上提供用于驱散产生的热量的散热器。这是因为近年来，随着半导体封装件中的信号处理变得更快，在半导体封装件中产生的热量趋向于增加，有必要高效率地驱散半导体封装件中的热量。日本专利申请公开No.2006-80168公开了一种印刷线路板，在该印刷线路板中，为了高效率地驱散在这样的半导体封装件中产生的热量，对半导体封装件的散热器和印刷线路板的安装面上的导体图案进行焊接。
要求安装面上的导体图案与半导体封装件的散热器相对并且大小被调整为不干扰半导体封装件的管脚。此外，用于印刷线路板的绝缘体具有比导体图案低的热导率，并因此导体图案易于存储热量。因此，在日本专利申请公开No.2006-80168中，在印刷线路板的与安装面相反的面上提供用于驱散热量的另一导体图案，并且通孔把安装面上的导体图案和相反面上的导体图案热连接。这使得在半导体封装件的裸片(die)中产生的热量能够被传导依次通过散热器、焊料、安装面上的导体图案、通孔和相反面上的导体图案，以被从相反面上的导体图案驱散到大气中。
顺便提一下，在焊接散热器和安装面上的导体图案的回流步骤中，如果熔融的焊料被吸进通孔中，则引起不良焊接，这导致半导体封装件的可安装性降低并且散热性降低。
因此，在日本专利申请公开No.2006-80168中，安装面上的导体图案被阻焊剂分开，并且通孔布置在导体图案的不被焊接的中心区域中。在回流步骤中使阻焊剂充当熔融焊料的屏障，试图阻止焊料流进通孔中。
然而，即使如日本专利申请公开No.2006-80168中公开的结构中那样，用于驱散热量的导体图案被分开并且通孔设置在导体图案的不被焊接的中心区域中，通孔也被定位为与半导体封装件的散热器相对。此外，即使在回流步骤完成之后，相反面上的导体图案中剩余的残余热量也趋向于经由通孔被传导到安装面上的导体图案。结果，焊料由于传导到安装面上的导体图案的残余热量而熔融，并且当被散热器挤压以致流动时，焊料跨过阻焊剂并且流动到通孔中。因此，日本专利申请公开No.2006-80168中公开的结构不能有效地消除不良焊接，并且需要进一步的改进。
发明内容
因此，本发明的目的是提供一种降低不良焊接的发生的印刷线路板、印刷电路板和印刷电路板制造方法。
根据本发明的一个实施例的印刷电路板包括：半导体封装件；印刷线路板，在印刷线路板的第一表面层上安装半导体封装件，印刷线路板包括：第一导体图案，形成在第一表面层的要安装半导体封装件的区域中；第二导体图案，置于在与第一表面层相反的侧的第二表面层中；第一通孔，穿过第一表面层、内层和第二表面层；第二通孔，穿过第一表面层、内层和第二表面层；以及焊料构件，置于半导体封装件与印刷线路板之间，用于将半导体封装件中提供的导电构件与第一导体图案接合在一起，其中：第一导体图案包括：第一平面状导电图案；以及第一盘状导电图案，被第一平面状导电图案包围，并且被放置为在第一盘状导电图案与第一平面状导电图案之间具有空隙，第二导体图案包括：第二平面状传导图案；以及第二盘状导电图案，被第二平面状导电图案包围，并且被放置为在第二盘状导电图案与第二平面状导电图案之间具有空隙；第一平面状导电图案和第二盘状导电图案经由第一通孔彼此连接；并且第二平面状导电图案和第一盘状导电图案经由第二通孔彼此连接。
从以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。
附图说明
图1A、1B、1C和1D是示出根据本发明的第一实施例的印刷电路板的示意性结构的说明图。
图2A、2B和2C是示出制造印刷电路板的方法中的步骤的说明图。
图3A、3B、3C和3D是示出根据本发明的第二实施例的印刷电路板的示意性结构的说明图。
图4A、4B和4C是示出根据本发明的第三实施例的印刷电路板的示意性结构的说明图。
图5A、5B和5C是示出根据本发明的第四实施例的印刷电路板的示意性结构的说明图。
图6A、6B、6C和6D是示出根据本发明的比较例的印刷电路板的示意性结构的说明图。
图7A和7B是示出根据比较例的制造印刷电路板的方法中的步骤的说明图。
具体实施方式
下面参照附图来详细描述本发明的实施例。
（第一实施例）
图1A至1D是示出根据本发明的第一实施例的印刷电路板的示意性结构的说明图。图1A是印刷电路板的截面图，图1B是印刷线路板的第一导体图案的平面图，图1C是印刷线路板的内层导体图案的平面图，图1D是印刷线路板的第二导体图案的平面图。
如图1A所示，印刷电路板100包括印刷线路板101和安装在印刷线路板101上的半导体封装件102。在第一实施例中，半导体封装件102是QFP、QFN或BGA半导体封装件。在图1A至1D中，半导体封装件102被示为QFP半导体封装件。
半导体封装件102包括裸片111、散热器112和引线113，裸片111是半导体元件和热源，散热器112热连接到裸片111，引线113通过导线（未示出）电连接到裸片111。裸片111、散热器112的一部分和引线113的一部分被用模制树脂114密封。
印刷线路板101是三层印刷线路板，在该三层印刷线路板中，表面层121、表面层122和内层123堆叠，并且在它们之间存在绝缘层，表面层121是其上安装半导体封装件102的第一表面层，表面层122是在与表面层121相反的侧的第二表面层，内层123在表面层121与表面层122之间。作为绝缘层，提供绝缘体137。
印刷线路板101包括散热图案131、散热图案132和内层导体图案133，散热图案131是布置在表面层121中的第一导体图案，散热图案132是布置在表面层122中的第二导体图案，内层导体图案133布置在内层123中。印刷线路板101还包括信号线图案134，信号线图案134被布置在表面层121中，并且电连接到半导体封装件102的引线113。在第一实施例中，散热图案131和信号线图案134通过绝缘体137彼此电绝缘。这些图案131、132、133和134由例如铜形成。
散热图案131具有接合部分131a，接合部分131a放置于与半导体封装件102的散热器112相对的相对区域R1中，并且通过焊料103与散热器112接合。在第一实施例中，散热图案131的整个表面是接合部分131a。接合部分131a和散热器112通过焊料103接合在一起。散热图案131的外周被半导体封装件102的引线113包围，并且散热图案131被形成为不与引线113接触的形状（例如，矩形外部形状）。应注意，半导体封装件102的引线113和信号线图案134通过焊料104接合在一起。散热图案132是面积比散热图案131的面积大的图案。
在印刷线路板101中形成作为第一通孔的通孔141和作为第二通孔的通孔142以穿过表面层121、内层123和表面层122。在第一实施例中，描述形成一个第一通孔和一个第二通孔的情况。在第一实施例中，通孔141和142放置于相对区域R1中。
作为第一导体膜的导体膜151设置在通孔141的内壁上，而作为第二导体膜的导体膜152设置在通孔142的内壁上。这些导体膜151和152由例如铜形成。
导体膜151被形成为从通孔141在与第一表面层侧相对应的表面层121那一侧的端部延伸到通孔141在与第二表面层侧相对应的表面层122那一侧的端部。类似地，导体膜152被形成为从通孔142在表面层121那一侧的端部延伸到通孔142在表面层122那一侧的端部。
在第一实施例中，如图1B所示，散热图案131在表面层121中具有平面状导电图案161（第一平面状导电图案），平面状导电图案161物理连接到通孔141中的导体膜151。此外，散热图案131在表面层121中具有盘状导电图案162（第一盘状导电图案），盘状导电图案162物理连接到通孔142中的导体膜152。间隙163设置在平面状导电图案161与盘状导电图案162之间，并且平面状导电图案161和盘状导电图案162在表面层121中不保持彼此接触。盘状导电图案162的面积小于平面状导电图案161的面积。
此外，在第一实施例中，如图1D所示，散热图案132在表面层122中具有平面状导电图案171（第二平面状导电图案），平面状导电图案171物理连接到通孔142中的导体膜152。当从半导体封装件102侧观看印刷电路板100时，平面状导电图案171被形成为延伸超过半导体封装件102的外周区域。此外，散热图案132在表面层122中具有盘状导电图案172（第二盘状导电图案172），盘状导电图案172物理连接到通孔141中的导体膜151。间隙173被设置在平面状导电图案171与盘状导电图案172之间，并且平面状导电图案171和盘状导电图案172在表面层122中不保持彼此接触。盘状导电图案172的面积小于平面状导电图案171的面积。
换句话讲，如图1B所示，导体膜151在表面层121那一侧的端部在表面层121中物理连接到平面状导电图案161，并因此导体膜151电连接和热连接到平面状导电图案161。如图1C所示，导体膜151的中间部分在内层123中物理连接到内层导体图案133，并因此导体膜151电连接和热连接到内层导体图案133。此外，如图1D所示，导体膜151在表面层122那一侧的端部在表面层122中物理连接到盘状导电图案172，因此导体膜151电连接和热连接到盘状导电图案172。
另外，如图1D所示，导体膜152在表面层122那一侧的端部在表面层122中物理连接到平面状导电图案171，因此导体膜152电连接和热连接到平面状导电图案171。如图1C所示，导体膜152的中间部分在内层123中物理连接到内层导体图案133，因此导体膜152电连接和热连接到内层导体图案133。此外，如图1D所示，导体膜152在表面层121那一侧的端部在表面层121中物理连接到盘状导电图案162，因此导体膜152电连接和热连接到盘状导电图案162。
散热图案131被形成为其中平面状导电图案161和盘状导电图案162被间隙163分隔开的图案，也就是说，其中导体膜152在表面层121那一侧的端部被分离出来的图案。此外，散热图案132被形成为其中平面状导电图案171和盘状导电图案172被间隙173分隔开的图案，也就是说，其中导体膜151在表面层122那一侧的端部被分离出来的图案。
这样，通孔141中的导体膜151在表面层122那一侧的端部与平面状导电图案171相隔一空隙，因此，在表面层122中，平面状导电图案171中的热量不那么易于被传导到导体膜151在表面层122那一侧的端部。此外，通孔142中的导体膜152在表面层121那一侧的端部与平面状导电图案161相隔一空隙，因此，在表面层121中，导体膜152中的热量不那么易于被传导到平面状导电图案161。
随着间隙163和173变更大，印刷线路板101的在散热器112下面的导体的面积变更小，并且通孔141与通孔142之间的距离变更大。因此，随着间隙163和173变更大，半导体封装件102在其操作期间的散热降低。因此，期望间隙163和173的宽度类似于信号线图案134的宽度。
从半导体封装件102在其操作期间的散热的观点来讲，优选的是通孔141中的导体膜151和通孔142中的导体膜152彼此经由实心图案连接，并且期望该实心图案的面积尽可能地大。具体地讲，内层导体图案133是放置于内层123中的导体图案是足够的，但是优选的是内层导体图案133是实心导体图案。示例性实心导体图案包括被施加上直流电源电压的电源图案和被施加上接地电压（0V）的接地图案。优选的是内层导体图案133是电源图案和接地图案中的任何一个。在第一实施例中，内层导体图案133是接地图案。这样，内层导体图案133是接地图案，因此，对于导体膜151和导体膜152之间的连接，没有必要另外提供除接地图案之外的导体图案。应注意，当内层导体图案133是电源图案时，类似地，没有必要另外提供导体图案。
在第一实施例中，裸片111的接地端子电连接到散热器112，并且散热器112还用作半导体封装件102的接地端子。因此，作为半导体封装件102的接地端子的散热器112经由通孔141中的导体膜151电连接到内层导体图案133，内层导体图案133是接地图案。
应注意，当内层导体模式133是电源图案时，裸片111的电源端子可电连接到散热器112，以使散热器112充当半导体封装件102的电源端子。此外，在这种情况下，散热器112和接合部分131a可通过焊料103接合在一起。
接着，描述制造印刷电路板100的方法。图2A至2C是示出制造印刷电路板的方法中的步骤的说明图。图2A示出涂覆步骤，图2B示出安装步骤，图2C示出回流步骤。
如图2A所示，焊膏103A被涂覆到印刷线路板101中的散热图案131的接合部分131a（涂覆步骤）。在这个涂覆步骤中，焊膏104A被涂覆到与半导体封装件102的引线113对应的部分。在这个涂覆步骤中，焊膏103A和104A通过使用掩膜（未显示）的丝网印刷而被涂覆到表面层121。
接着，如图2B所示，半导体封装件102被安装在表面层121上（安装步骤）。此时，使半导体封装件102的散热器112与焊膏103A接触，同时，使半导体封装件102的引线113与焊膏104A接触。
接着，如图2C所示，焊膏103A和104A在散热器112保持与焊膏103A接触并且引线113保持与焊膏104A接触的状态下被加热（回流步骤）。这使焊膏103A和104A熔融。在加热完成之后，散热器112和接合部分131a通过焊料103接合在一起的操作完成，以获得印刷电路板100。在回流步骤中的加热中，印刷电路板100的外周表面的温度变得高于其内部的温度。
在第一实施例中，在回流步骤之后，散热图案132的平面状导电图案171中剩余的残余热量到通孔141中的导体膜151的直接传导因间隙173而减少。此外，通孔141中的导体膜151和通孔142的导体膜152彼此通过内层导体图案133连接，并且导体图案132和133的热阻高于通孔中的导体膜151和152的热阻和对外部空气的热阻。因此，散热图案132的平面状导电图案171中剩余的大多数残余热量被驱散到外部空气中，并且其余的残余热量被传导到通孔142中的导体膜152。传导到导体膜152的热量几乎不被传导到内层导体图案133，并且因此，平面状导电图案171中剩余的残余热量到通孔141中的导体膜151的传导被禁止。
这禁止通孔141中的温度升高，因此，可禁止通孔141附近的焊料熔融。因此，可禁止熔融焊料流进通孔141。
此外，散热图案132的平面状导电图案171中剩余的残余热量经由通孔142中的导体膜152被传导到表面层121中的盘状导电图案162。然而，提供了间隙163，因此，禁止残余热量传导到平面状导电图案161。因此，焊料103仅在盘状导电图案162附近熔融，并且吸进通孔142中的焊料的量与常规情况相比减少。
因此，可降低因为在散热器112与散热图案131之间引起的空隙而导致的不良焊接的发生。
接着，描述根据本发明的比较例的没有间隙163和173的印刷电路板。图6A至6D是示出根据比较例的印刷电路板的示意性结构的说明图。图6A是印刷电路板的截面图，图6B是印刷线路板的第一导体图案的平面图，图6C是印刷线路板的内层导体图案的平面图，图6D是印刷线路板的第二导体图案的平面图。印刷电路板1与图1A至1D中所示的印刷电路板100的不同之处在于其中不提供间隙163和173。具体地讲，表面层121中的散热图案31直接连接到各个通孔141和142中的导体膜151和152，并且表面层122中的散热图案32直接连接到各个通孔141和142中的导体膜151和152。
图7A和7B是示出根据比较例的制造印刷电路板的方法中的步骤的说明图。图7A示出安装步骤，图7B示出回流步骤。
在回流步骤之前，如图7A所示，焊膏3A填充散热器112与散热图案31之间的空间。在回流步骤完成之后，如图7B所示，通孔141和142的内部被散热图案32中剩余的残余热量加热，以使焊料3熔融。熔融焊料3流进通孔141和142中，并且散热器112与散热图案31之间的焊接面积减小，引起不良焊接。这样，在根据比较例的印刷电路板1中，焊料3的不良焊接发生，因此，在裸片111中产生的热量被传导到散热器112，但是传导到散热器112的热量不能被高效率地传导到散热图案31。结果，半导体封装件102存储热量。
如上所述，根据第一实施例，在制造步骤中的回流步骤完成之后，可阻止从散热图案132的平面状导电图案171到通孔141中的导体膜151的热传导，以禁止通孔141内部的温度升高。因此，可阻止焊料被吸进通孔141中。
此外，平面状导电图案171中剩余的残余热量经由通孔142中的导体膜152被传导到盘状导电图案162。然而，由于间隙163的存在，热量不那么易于被传导到平面状导电图案161，因此，可减少被吸进通孔142中的焊料的量。
因此，可减少散热器112与接合部分131a之间的不良焊接的发生。
此外，当半导体封装件102被操作时产生的稳定热量依次被传导到焊料103、散热图案131的平面状导电图案161、导体膜151、内层导体图案133、导体膜152和散热图案132的平面状导电图案171。传导到平面状导电图案171的热量被从平面状导电图案171驱散到外部空气中。因此，半导体封装件102在其操作期间的散热性没有受损。
此外，通孔141和142放置于相对区域R1中，并且因此，通孔141和142彼此靠近，内层导体图案133中的热阻降低，并且热量可高效率地从半导体封装件102驱散出去。
（第二实施例）
接着，描述根据本发明的第二实施例的印刷电路板。图3A至3D是示出根据本发明的第二实施例的印刷电路板的示意性结构的说明图。图3A是印刷电路板的截面图，图3B是印刷线路板的第一导体图案的平面图，图3C是印刷线路板的内层导体图案的平面图，图3D是印刷线路板的第二导体图案的平面图。
如图3A所示，印刷电路板200包括印刷线路板201和半导体封装件102，半导体封装件102与根据第一实施例的半导体封装件类似，并且被安装在印刷线路板201上。
印刷线路板201是三层印刷线路板，在该三层印刷线路板中，表面层221、表面层222和内层223堆叠，并且在它们之间存在绝缘层，表面层221是其上安装半导体封装件102的第一表面层，表面层222是在与表面层221相反一侧的第二表面层，内层223在表面层221与表面层222之间。作为绝缘层，提供绝缘体237。
印刷线路板201包括散热图案231、散热图案232和内层导体图案233，散热图案231是布置在表面层221中的第一导体图案，散热图案232是布置在表面层222中的第二导体图案，内层导体图案233布置在内层223中。印刷线路板201还包括信号线图案234，信号线图案234布置在表面层221中，并且电连接到半导体封装件102的引线113。在第二实施例中，散热图案231和信号线图案234通过绝缘体237彼此电绝缘。这些图案231、232、233和234由例如铜形成。
散热图案231具有接合部分231a，接合部分231a放置于与半导体封装件102的散热器112相对的相对区域R1中，并且通过焊料203与散热器112接合。在第二实施例中，散热图案231的表面的中间部分是接合部分231a。接合部分231a和散热器112通过焊料203接合在一起。散热图案231的外周被半导体封装件102的引线113包围，并且散热图案231被形成为不与引线113接触的形状（例如，矩形外部形状）。应注意，半导体封装件102的引线113和信号线图案234通过焊料204接合在一起。散热图案232是面积大于散热图案231的面积的图案。
在印刷线路板201中形成作为第一通孔的通孔241、作为第二通孔的通孔242以及作为第三通孔的通孔243和244以穿过表面层221、内层223和表面层222。在第二实施例中，描述形成一个第一通孔和一个第二通孔并且形成多个第三通孔的情况。
作为第一导体膜的导体膜251设置在通孔241的内壁上，而作为第二导体膜的导体膜252、253和254分别设置在通孔242、243和244的内壁上。这些导体膜251至254由例如铜形成。
导体膜251被形成为从通孔241在与第一表面层那一侧对应的表面层221那一侧的端部延伸到通孔241在与第二表面层那一侧对应的表面层222那一侧的端部。类似地，导体膜252被形成为从通孔242在表面层221那一侧的端部延伸到通孔242在表面层222那一侧的端部。此外，导体膜253被形成为从通孔243在表面层221那一侧的端部延伸到通孔243在表面层222那一侧的端部。此外，导体膜254被形成为从通孔244在表面层221那一侧的端部延伸到通孔244在表面层222那一侧的端部。
如图3B所示，散热图案231在表面层221中具有实心导体图案261，实心导体图案261物理连接到各个通孔241、243和244中的导体膜251、253和254。此外，散热图案231在表面层221中具有导体连接盘262，导体连接盘262物理连接到通孔242中的导体膜252。间隙263设置在导体图案261与导体连接盘262之间，并且导体图案261和导体连接盘262在表面层221中不保持彼此接触。导体连接盘262的面积小于导体图案261的面积。
此外，如图3D所示，散热图案232在表面层222中具有实心导体图案271，实心导体图案271物理连接到各个通孔242、243和244中的导体膜252、253和254。此外，散热图案232在表面层222中具有导体连接盘272，导体连接盘272物理连接到通孔241中的导体膜251。间隙273设置在导体图案271与导体连接盘272之间，并且导体图案271和导体连接盘272在表面层222中不保持彼此接触。导体连接盘272的面积小于导体图案271的面积。
换句话讲，如图3B所示，导体膜251在表面层221那一侧的端部在表面层221中物理连接到导体图案261，并且因此导体膜251电连接和热连接到导体图案261。如图3C所示，导体膜251的中间部分在内层223中物理连接到内层导体图案233，因此导体膜251电连接和热连接到内层导体图案233。此外，如图3D所示，导体膜251在表面层222那一侧的端部在表面层222中物理连接到导体连接盘272，因此导体膜251电连接和热连接到导体连接盘272。
此外，如图3D所示，导体膜252在表面层222那一侧的端部在表面层222中物理连接到导体图案271，因此导体膜252电连接和热连接到导体图案271。如图3C所示，导体膜252的中间部分在内层223中物理连接到内层导体图案233，因此导体膜252电连接和热连接到内层导体图案233。此外，如图3B所示，导体膜252在表面层221那一侧的端部在表面层221中物理连接到导体连接盘262，因此导体膜252电连接和热连接到导体连接盘262。
这样，散热图案231被形成为其中导体图案261和导体连接盘262被间隙263分隔开的图案，也就是说，其中导体膜252在表面层221那一侧的端部被分离出来的图案。此外，散热图案232被形成为其中导体图案271和导体连接盘272被间隙273分隔开的图案，也就是说，其中导体膜251在表面层222那一侧的端部被分离出来的图案。
这样，通孔241中的导体膜251在表面层222那一侧的端部与导体图案271相隔一空隙，并且，在表面层222中，导体图案271中的热量不那么易于被传导到导体膜251在表面层222那一侧的端部。此外，通孔242中的导体膜252在表面层221那一侧的端部与导体图案261相隔一间隙，并且在表面层221中，导体膜252中的热量不那么易于被传导到导体图案261。
在第二实施例中，在通孔241、242、243和244之中，通孔241和242放置于相对区域R1中，通孔243和244放置于除相对区域之外的区域R2中。因此，在印刷电路板200的制造步骤中的涂覆步骤中，焊膏被涂覆到通孔241和242上，但是焊膏不被涂覆到通孔243和244上。
在第二实施例中，焊膏被吸进通孔243和244中的可能性低，因此，各个通孔243和244中的导体膜253和254的两个端部分别与导体图案261和271连接。
从半导体封装件102在其操作期间的散热的观点来讲，优选的是各个通孔241至244中的导体膜251至254经由实心图案彼此连接，并且期望该实心图案的面积尽可能地大。具体地讲，内侧导体图案233是被置于内层223中的导体图案是足够的，但是优选的是内层导体图案233是实心导体图案。示例性实心导体图案包括被施加了直流电源电压的电源图案和被施加了接地电压（0V）的接地图案。优选的是内层导体图案233是电源图案和接地图案中的任何一个。在第二实施例中，内层导体图案233是接地图案。这样，内层导体图案233是接地图案，因此，对于导体膜251至导体膜254之间的连接，没有必要另外提供除接地图案之外的导体图案。应注意，当内层导体图案233是电源图案时，类似地，没有必要另外提供导体图案。
在第二实施例中，裸片111的接地端子与散热器112电连接，并且散热器112还用作半导体封装件102的接地端子。因此，作为半导体封装件102的接地端子的散热器112经由通孔241中的导体膜251电连接到内层导体图案233，内层导体图案233是接地图案。
应注意，当内层导体图案233是电源图案时，裸片111的电源端子可电连接到散热器112，以使散热器112充当半导体封装件102的电源端子。此外，在这种情况下，散热器112和接合部分231a可通过焊料203接合在一起。
如上所述，根据第二实施例，在制造步骤中的回流步骤完成之后，可阻止从散热图案232的导体图案271到通孔241中的导体膜251的热传导，以禁止通孔241内部的温度升高。因此，可阻止焊料被吸进通孔241中。
此外，导体图案271中剩余的残余热量经由通孔242中的导体膜252被传导到导体连接盘262，但是，由于间隙263的存在，热量不那么易于被传导到导体图案261，因此，可减少吸进通孔242中的焊料的量。
因此，可降低散热器112与接合部分231a之间的不良焊接的发生。
此外，当半导体封装件102被操作时产生的稳定热量依次被传导到焊料203、散热图案231的导体图案261、导体膜251、内层导体图案233、导体膜252和散热图案232的导体图案271。可替换地，传导到散热图案231的导体图案261的热量经由各个通孔243和244中的导体膜253和254被传导到散热图案232的导体图案271。传导到导体图案271的热量被从导体图案271驱散到外部空气中。此外，半导体封装件102在其操作期间的散热没有受损。
此外，通孔241和242放置于相对区域R1中，因此，通孔241和242彼此接近，内层导体图案233中的热阻降低，并且热量可被高效率地从半导体封装件102驱散出。
此外，不仅在相对区域R1中放置通孔242，而且在区域R2中还放置通孔243和244，因此，与以上提及的第一实施例的情况相比，进一步改进散热性。
应注意，在第二实施例中，描述了在相对区域R1中形成通孔242的情况，但是可省略通孔242并且可仅在区域R2中形成作为第三通孔的通孔243和244。
（第三实施例）
接着，描述根据本发明的第三实施例的印刷电路板。图4A至4C是示出根据本发明的第三实施例的印刷电路板的示意性结构的说明图。图4A是印刷线路板的第一导体图案的平面图，图4B是印刷线路板的内层导体图案的平面图，图4C是印刷线路板的第二导体图案的平面图。
在以上提及的第一实施例中，描述了与通孔142对应的间隙163是圆形并且与通孔141对应的间隙173是圆形的情况，但是本发明不限于此。如第三实施例中那样，可包括图4A和4C中所示的方形间隙363和373。具体地讲，间隙将平面状导电图案161和盘状导电图案162分开并且将平面状导电图案171和盘状导电图案172分开就足够。间隙可具有除圆形和方形之外的包括三角形在内的任何形状。
（第四实施例）
接着，描述根据本发明的第四实施例的印刷电路板。图5A至5C是示出根据本发明的第四实施例的印刷电路板的示意性结构的说明图。图5A是印刷线路板的第一导体图案的平面图，图5B是印刷线路板的内层导体图案的平面图，图5C是印刷线路板的第二导体图案的平面图。
第一通孔的数量可以是一个或更多个。此外，第二通孔的数量可以是一个或更多个。优选的是，第二通孔放置于相对区域R1中，但是第二通孔可放置于除相对区域R1之外的区域R2中（图3A至3D）。
此外，关于半导体封装件102的散热效果，期望第一通孔的数量与第二通孔的数量之间的比率为1:1，但是本发明不限于此。在图5A至5C中，示出了第一通孔的数量与第二通孔的数量之间的比率为1:2的情况。如图5A至5C所示，作为第一通孔的通孔441的数量与作为第二通孔的通孔442和443的数量之间的比率可以为1:2。
在第四实施例中，如图5A所示，散热图案431在第一表面层中具有实心导体图案461，实心导体图案461物理连接到通孔441中的导体膜。此外，散热图案431在第一表面层中具有导体连接盘462和463，导体连接盘462和463分别物理连接到通孔442和443中的导体膜。间隙464设置在导体图案461与导体焊盘462和463之间，因此，导体图案461与导体焊盘462和463在第一表面层中不保持彼此接触。导体连接盘462和463的面积小于导体图案461的面积。
此外，在第四实施例中，如图5C所示，散热图案432在第二表面层中具有实心导体图案471，实心导体图案471物理连接到各个通孔442和443中的导体膜。此外，散热图案432在第二表面层中具有导体连接盘472，导体连接盘472物理连接到通孔441中的导体膜。间隙473设置在导体图案471与导体连接盘472之间，因此，导体图案471和导体连接盘472在第二表面层中不保持彼此接触。导体连接盘472的面积小于导体图案471的面积。
此外，内层导体图案433在内层中物理连接到通孔441、442和443中的导体膜。
当在第四实施例中存在作为通孔442和443的多个通孔（在这种情况下，第二通孔）时，如图5A所示，间隙464可被多个通孔442和443共享。
应注意，本发明不限于上述实施例，并且本领域的普通技术人员可在本发明的技术构思内进行各种修改。
在以上提及的第一实施例至第四实施例中，描述了这样的情况:即，形成与通孔中的导体膜连接的导体连接盘，并且散热图案具有彼此分隔开的导体图案和导体连接盘。然而，可省略导体连接盘。在这种情况下，散热图案和通孔中的导体膜的端部彼此直接分离。
此外，在以上提及的第一实施例至第四实施例中，描述了印刷线路板是三层印刷线路板的情况，但是印刷线路板可具有四层或更多层。
根据本发明，第二导体图案被形成为其中第一导体膜在第二表面层那一侧的端部被分离出来的图案，因此，可有效地减少由于回流步骤中的加热而导致的从第二导体图案到第一导体膜的热量传导，以禁止第一导体膜的温度升高。因此，可禁止焊料流进第一通孔，以降低不良焊接的发生。
此外，半导体封装件在其操作期间产生的热量依次被传导到焊料、第一导体图案、第一导体膜、内层导体图案、第二导体膜和第二导体图案，并且被从第二导体图案驱散到外部空气中。因此，当半导体封装件被操作时的散热没有受损。
尽管已参照示例性实施例描述了本发明，但是要理解本发明不限于所公开的示例性实施例。要给予所附权利要求的范围以最宽泛的解释，以便包含所有这样的修改以及等同的结构和功能。
Claims (12)
1.一种印刷电路板，其特征在于包括：
半导体封装件；
印刷线路板，在所述印刷线路板的第一表面层上安装所述半导体封装件，
所述印刷线路板包括：
第一导体图案，形成在第一表面层的要安装半导体封装件的区域中；
第二导体图案，放置于在与第一表面层相反的侧的第二表面层中；
第一通孔，穿过第一表面层和第二表面层；和
第二通孔，穿过第一表面层和第二表面层；以及
焊料构件，放置于半导体封装件与印刷线路板之间，用于将半导体封装件中提供的导电构件与第一导体图案接合在一起，其中：
第一导体图案包括：
第一平面状导电图案；和
第一盘状导电图案，第一盘状导电图案被第一平面状导电图案包围，并且被放置为在第一盘状导电图案和第一平面状导电图案之间具有空隙；
第二导体图案包括：
第二平面状导电图案；和
第二盘状导电图案，第二盘状导电图案被第二平面状导电图案包围，并且被放置为在第二盘状导电图案和第二平面状导电图案之间具有空隙；
第一平面状导电图案和第二盘状导电图案经由第一通孔彼此连接；并且
第二平面状导电图案和第一盘状导电图案经由第二通孔彼此连接，其中：
内层导体图案被形成在第一表面层与第二表面层之间的内层的区域中；并且
第一平面状导电图案和第二平面状导电图案经由第一通孔、内层导体图案和第二通孔而彼此连接。
2.根据权利要求1所述的印刷电路板，其中，第一平面状导电图案大于第一盘状导电图案，并且第二平面状导电图案大于第二盘状导电图案。
3.根据权利要求1或2所述的印刷电路板，其中，第一平面状导电图案被形成在与半导体封装件相对的区域中。
4.根据权利要求1或2所述的印刷电路板，其中：
第一平面状导电图案和第一盘状导电图案被形成在与半导体封装件相对的区域中；并且
当从半导体封装件那一侧观看印刷电路板时，第二平面状导电图案被形成为延伸超过半导体封装件的外周区域。
5.根据权利要求1所述的印刷电路板，其中，焊料构件至少设置在半导体封装件中提供的导电构件和第一平面状导电图案之间以及在第二通孔中。
6.根据权利要求1所述的印刷电路板，其中，内层导体图案包括以下图案中的任何一个：电连接到半导体封装件的电源端子的电源图案，和电连接到半导体封装件的接地端子的接地图案。
7.一种用于在上面安装半导体封装件的印刷线路板，其特征在于包括：
第一导体图案，形成在第一表面层的要安装半导体封装件的区域中；
第二导体图案，放置于在与第一表面层相反的侧的第二表面层中；
第一通孔，穿过第一表面层和第二表面层；以及
第二通孔，穿过第一表面层和第二表面层，其中：
第一导体图案包括：
第一平面状导电图案；和
第一盘状导电图案，所述第一盘状导电图案被第一平面状导电图案包围，并且被放置为在第一盘状导电图案和第一平面状导电图案之间具有空隙；
第二导体图案包括：
第二平面状导电图案；和
第二盘状导电图案，所述第二盘状导电图案被第二平面状导电图案包围，并且被放置为在第二盘状导电图案和第二平面状导电图案之间具有空隙；
第一平面状导电图案和第二盘状导电图案经由第一通孔彼此连接；并且
第二平面状导电图案和第一盘状导电图案经由第二通孔彼此连接，其中：
内层导体图案形成在第一表面层与第二表面层之间的内层的区域中；并且
第一平面状导电图案和第二平面状导电图案经由第一通孔、内层导体图案和第二通孔而彼此连接。
8.根据权利要求7所述的印刷线路板，其中，第一平面状导电图案大于第一盘状导电图案，并且第二平面状导电图案大于第二盘状导电图案。
9.根据权利要求7所述的印刷线路板，其中，第一平面状导电图案形成在上面要安装半导体封装件的区域中。
10.根据权利要求7所述的印刷线路板，其中：
第一平面状导电图案和第一盘状导电图案被形成在上面要安装半导体封装件的区域中；并且
当从第一表面层那一侧观看印刷线路板时，第二平面状导电图案被形成为延伸超过上面要安装半导体封装件的区域的外周区域。
11.根据权利要求7所述的印刷线路板，其中，内层导体图案包括以下图案中的任何一个：电连接到半导体封装件的电源端子的电源图案，和电连接到半导体封装件的接地端子的接地图案。
12.一种制造印刷电路板的方法，其特征在于包括：
将焊膏涂覆到根据权利要求7所述的印刷线路板的第一导体图案；
放置半导体封装件，以使得半导体封装件的形成在与印刷线路板相对的表面上的导电构件被定位于焊膏上，并且，通过加热焊膏，在第一导体图案的第一平面状导电图案和导电构件之间的连接状态经由焊膏保持的状态下，将放置在第一导体图案的第一盘状导电图案和导电构件之间的焊膏移动到第二通孔中；并且
冷却加热的焊膏。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012175887A JP6021504B2 (ja) | 2012-08-08 | 2012-08-08 | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
| JP2012-175887 | 2012-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103582292A CN103582292A (zh) | 2014-02-12 |
| CN103582292B true CN103582292B (zh) | 2016-10-12 |
Family
ID=48917430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310337875.6A Expired - Fee Related CN103582292B (zh) | 2012-08-08 | 2013-08-06 | 印刷线路板、印刷电路板和印刷电路板制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9282634B2 (zh) |
| EP (1) | EP2706829A3 (zh) |
| JP (1) | JP6021504B2 (zh) |
| CN (1) | CN103582292B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9674940B2 (en) * | 2014-08-14 | 2017-06-06 | Samsung Electronics Co., Ltd. | Electronic device and semiconductor package with thermally conductive via |
| TWI554174B (zh) * | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
| JP2016213308A (ja) * | 2015-05-08 | 2016-12-15 | キヤノン株式会社 | プリント回路板及びプリント配線板 |
| US9706639B2 (en) * | 2015-06-18 | 2017-07-11 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
| US9883582B2 (en) | 2015-11-20 | 2018-01-30 | Hamilton Sundstrand Corporation | Circuit boards and circuit board assemblies |
| CN107683016A (zh) * | 2017-11-21 | 2018-02-09 | 生益电子股份有限公司 | 一种快速散热pcb |
| FI128166B (en) * | 2017-12-14 | 2019-11-29 | Netmens Solutions Oy | Improved heat removal in LED lamp |
| CN108877545B (zh) * | 2018-06-29 | 2020-12-22 | 上海天马有机发光显示技术有限公司 | 显示装置 |
| CN113366591A (zh) * | 2019-02-27 | 2021-09-07 | 住友电工印刷电路株式会社 | 印刷配线板 |
| JP2021052082A (ja) * | 2019-09-25 | 2021-04-01 | キオクシア株式会社 | モジュール基板およびプリント基板 |
| CN111148341B (zh) * | 2020-01-11 | 2021-05-25 | 苏州浪潮智能科技有限公司 | 一种在器件e-pad区域增加背钻的pcb板及其制作方法 |
| DE102020202598A1 (de) * | 2020-02-28 | 2021-09-02 | Siemens Mobility GmbH | Verfahren zum Herstellen einer elektrischen Anordnung |
| CN215420882U (zh) * | 2021-02-05 | 2022-01-04 | 芯海科技（深圳）股份有限公司 | 电路板组件及电子设备 |
| JP2022120923A (ja) * | 2021-02-08 | 2022-08-19 | 株式会社アイシン | 回路基板 |
| WO2024075864A1 (ko) * | 2022-10-05 | 2024-04-11 | 엘지전자 주식회사 | 인쇄회로기판 및 그의 솔더링 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH085581Y2 (ja) * | 1990-11-27 | 1996-02-14 | 株式会社ピーエフユー | 多層プリント配線基板 |
| DE69225896T2 (de) * | 1992-12-15 | 1998-10-15 | Sgs Thomson Microelectronics | Träger für Halbleitergehäuse |
| JP2699898B2 (ja) | 1994-11-30 | 1998-01-19 | 日本電気株式会社 | 多層プリント配線板およびその製造方法 |
| US6288906B1 (en) * | 1998-12-18 | 2001-09-11 | Intel Corporation | Multiple layer printed circuit board having power planes on outer layers |
| US6710433B2 (en) * | 2000-11-15 | 2004-03-23 | Skyworks Solutions, Inc. | Leadless chip carrier with embedded inductor |
| KR100432715B1 (ko) | 2001-07-18 | 2004-05-24 | 엘지전자 주식회사 | 방열부재를 갖는 인쇄회로기판 및 그 제조방법 |
| KR100970105B1 (ko) * | 2001-11-30 | 2010-07-20 | 아지노모토 가부시키가이샤 | 회로 기판의 적층방법 및 절연층의 형성방법, 다층 프린트배선판 및 이의 제조방법 및 다층 프린트 배선판용 접착필름 |
| JP2005340233A (ja) * | 2004-05-24 | 2005-12-08 | Hitachi Kokusai Electric Inc | 電子回路基板 |
| JP2006080168A (ja) | 2004-09-07 | 2006-03-23 | Nec Access Technica Ltd | プリント配線板の放熱構造 |
| JP2008300538A (ja) | 2007-05-30 | 2008-12-11 | Toshiba Corp | プリント回路板、プリント回路板の製造方法および電子機器 |
| US7808788B2 (en) * | 2007-06-29 | 2010-10-05 | Delphi Technologies, Inc. | Multi-layer electrically isolated thermal conduction structure for a circuit board assembly |
| JP5024009B2 (ja) | 2007-12-10 | 2012-09-12 | 日本電気株式会社 | 電子回路の実装方法及び実装構造 |
| JP2011108814A (ja) | 2009-11-17 | 2011-06-02 | Oki Electric Industry Co Ltd | 面実装電子部品の接合方法及び電子装置 |
| US8609995B2 (en) * | 2010-07-22 | 2013-12-17 | Ngk Spark Plug Co., Ltd. | Multilayer wiring board and manufacturing method thereof |
| US8669777B2 (en) * | 2010-10-27 | 2014-03-11 | Seagate Technology Llc | Assessing connection joint coverage between a device and a printed circuit board |
-
2012
- 2012-08-08 JP JP2012175887A patent/JP6021504B2/ja not_active Expired - Fee Related
-
2013
- 2013-07-29 US US13/953,496 patent/US9282634B2/en not_active Expired - Fee Related
- 2013-08-06 CN CN201310337875.6A patent/CN103582292B/zh not_active Expired - Fee Related
- 2013-08-06 EP EP13179343.2A patent/EP2706829A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN103582292A (zh) | 2014-02-12 |
| US9282634B2 (en) | 2016-03-08 |
| EP2706829A3 (en) | 2014-06-11 |
| JP6021504B2 (ja) | 2016-11-09 |
| EP2706829A2 (en) | 2014-03-12 |
| JP2014036085A (ja) | 2014-02-24 |
| US20140043783A1 (en) | 2014-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103582292B (zh) | 印刷线路板、印刷电路板和印刷电路板制造方法 | |
| US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
| CN100556235C (zh) | 印刷电路板、其制造方法以及电子装置 | |
| CN104641459B (zh) | 半导体装置 | |
| US9698132B1 (en) | Chip package stack up for heat dissipation | |
| US10186354B2 (en) | Mounting structure for mounting shunt resistor and method of manufacturing mounting structure for mounting shunt resistor | |
| JP2008205356A (ja) | 回路基板及び回路基板への電子部品実装方法 | |
| TW200911064A (en) | Connection structure between printed circuit board and electronic component | |
| US20090289352A1 (en) | Semiconductor device and a method for manufacturing the semiconductor device | |
| US20070126107A1 (en) | Multi-chip semiconductor connector assembly method | |
| JP2014154613A (ja) | 半導体装置およびその製造方法 | |
| US10028384B2 (en) | Circuit board assembly, control device for a cooler fan module and method | |
| CN109588023B (zh) | 散热结构及相关设备 | |
| TW200524137A (en) | Semiconductor apparatus | |
| TW201436667A (zh) | 電路板 | |
| CN101419957B (zh) | 半导体器件及其制造方法 | |
| KR101565690B1 (ko) | 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법 | |
| JP2013247168A (ja) | 電源装置 | |
| JP7055109B2 (ja) | 半導体装置 | |
| TWI283918B (en) | Electronic carrier board and package structure thereof | |
| JP6477105B2 (ja) | 半導体装置 | |
| JP2001223452A (ja) | 回路基板 | |
| JP2003273479A (ja) | 発熱電気部品の放熱構造 | |
| JPH1098127A (ja) | 表面実装用半導体パッケージ | |
| JP2009141236A (ja) | 電子回路の実装方法及び実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161012 |