JP2005340233A - 電子回路基板 - Google Patents
電子回路基板 Download PDFInfo
- Publication number
- JP2005340233A JP2005340233A JP2004152837A JP2004152837A JP2005340233A JP 2005340233 A JP2005340233 A JP 2005340233A JP 2004152837 A JP2004152837 A JP 2004152837A JP 2004152837 A JP2004152837 A JP 2004152837A JP 2005340233 A JP2005340233 A JP 2005340233A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hole
- solder layer
- circuit substrate
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】
樹脂モールドチップを回路基板上に実装する際、回路基板上の半田層が溶解し、ソース電極接続用ランド上の半田層がスルーホールから全面半田層に流れ出し、ソース電極の半田付けが不完全になり、信頼性が低下する問題がある。また、スルーホール内が空洞となるため、樹脂モールドチップで発生した熱の放熱が不充分なものとなる。
【解決手段】
電子部品と、上記電子部品を搭載する回路基板とからなり、上記回路基板は、スルーホールと、上記回路基板の表面に形成され、上記電子部品の電極が接続される接続端子を有すると共に、上記回路基板の裏面には、上記スルーホールを介して上記接続端子に接続される電極を有し、上記回路基板の裏面に上記スルーホールを囲むように半田層流出阻止層を形成するように構成される。
【選択図】 図1
樹脂モールドチップを回路基板上に実装する際、回路基板上の半田層が溶解し、ソース電極接続用ランド上の半田層がスルーホールから全面半田層に流れ出し、ソース電極の半田付けが不完全になり、信頼性が低下する問題がある。また、スルーホール内が空洞となるため、樹脂モールドチップで発生した熱の放熱が不充分なものとなる。
【解決手段】
電子部品と、上記電子部品を搭載する回路基板とからなり、上記回路基板は、スルーホールと、上記回路基板の表面に形成され、上記電子部品の電極が接続される接続端子を有すると共に、上記回路基板の裏面には、上記スルーホールを介して上記接続端子に接続される電極を有し、上記回路基板の裏面に上記スルーホールを囲むように半田層流出阻止層を形成するように構成される。
【選択図】 図1
Description
本発明は、電子回路基板に関し、特に、基板表面に電子部品が搭載される表面実装型の回路基板における電極接続を改善した電子回路基板に関するものである。
無線機や無線基地局での信号伝送、あるいはカメラや映像伝送装置等の映像信号の伝送には、パワーアンプ(出力増幅器)が必要であることは良く知られている。そして、これらのパワーアンプは、ICパッケージ等、半導体パッケージとしてプリント基板等の電子回路基板に実装されているが、小型化のためにその電子回路基板は、できるだけ小さなサイズにならざるを得ない。しかしながらパワーアンプは、大電力を必要とするため、小型化のためには、電極接続と放熱の問題が極めて重要である。
図4は、半導体パッケージを実装された、従来の電子回路基板の断面構造を示す図である。図4において、1は、半導体パッケージ、例えば、MOSFETのような電界効果トランジスタをその内部に実装された樹脂モールドのチップであり、大きさは、約6mm×5mm角の大きさの樹脂モールドチップである。この樹脂モールドチップ1には、電界効果トランジスタのゲート電極4、ソース電極5、ドレイン電極6が設けられている。2は、ガラスエポキシ樹脂等で形成された多層の回路基板である。なお、図4では、多層の回路基板2は、ガラスエポキシ樹脂層15と全面半田層10とからなる2層の電子回路基板を示している。
多層の回路基板2の表面には、電界効果トランジスタを実装された樹脂モールドチップ1を実装するためのゲート電極4を接続するためのランド7、ソース電極5を接続するためのランド8およびドレイン電極6を接続するためのランド9が形成されている。電界効果トランジスタのゲート電極4、ソース電極5、ドレイン電極6は、それぞれゲート電極接続用ランド7、ソース電極接続用ランド8およびドレイン電極接続用ランド9に半田層16により半田付けされている。また、ソース電極接続用ランド8は、多層の回路基板2に設けられたスルーホール12により多層の回路基板2の全面半田層10と電気的接続されている。なお、スルーホール12の大きさは、約0.5mmφである。この全面半田層10は、アース電極(接地電位)であり、ソース電極5は、接地電位で駆動されるように構成されている。
3は、放熱板(ヒートシンク)で、通常、銅ブロックで構成され、全面半田層10に半田層13で固着されている。この放熱板3は、樹脂モールドチップ1で発生する熱を多層の回路基板2を介して外部に放熱する働きをする。例えば、無線基地局で使用されるリニアアンプでは、MOSFETのような電界効果トランジスタが約1W程度の電力を消費するので、約6mm×5mm角の大きさの樹脂モールドチップ1の放熱が十分となるように放熱板3の大きさ等が設計されている。なお、図4では、多層の回路基板2には、樹脂モールドチップ1のみが実装されているが、実際は、各種回路が実装されており、それらについては省略して示してある。
次に樹脂モールドチップ1の回路基板2への実装工程について図5、図6を用いて説明する。まず、図6は、回路基板2の表面上に半田マスク17を密着させた状態を示している。ここで、回路基板2は、図4で説明したようにゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9、全面半田層10、スルーホール12およびソース電極接続用ランド8と全面半田層10をスルーホール12を介して接続する半田層(スルーホール12の内面に形成されている。)およびガラスエポキシ樹脂層15とから構成されている。そして、半田マスク17は、例えば、ゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9に対応したそれぞれの開口部18、19、20を有するメタルマスクから構成されている。
この状態でペースト状の半田を印刷により塗布すると、回路基板2上のゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9上にペースト状の半田層が形成される。この状態で樹脂モールドチップ1のゲート電極4、ソース電極5、ドレイン電極6を対応させて搭載する。そして、全体を加熱炉で約180°Cで過熱(リフローする。)すると、ペースト状の半田が溶解し、樹脂モールドチップ1のゲート電極4、ソース電極5、ドレイン電極6は、それぞれ基板2上のゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9に固着される。固着された状態を図5に示す。なお、全体を加熱炉で約180°Cで過熱したとしても樹脂モールドチップ1の内部の電界効果トランジスタの特性に影響を与えることはない。
しかしながら図5に示すように半田層16が溶解する程度に過熱されるため、ソース電極接続用ランド8上の半田層16がスルーホール12から全面半田層10に流れ出し、半田層21を形成する。その結果、ソース電極5とソース電極接続ランド8とを接続する半田16の量が著しく減少するため、ソース電極5とソース電極接続ランド8との半田付けが不完全になり、電極の接続不良が発生し、電子回路基板の信頼性が低下する問題がある。また、スルーホール12内が、空洞22となるため、放熱が不十分なものとなる。その対策としてスルーホール12内に金属を埋める方法も検討されているが、作業が複雑で電子回路基板の製造コストが高くなる等の問題がある。
また、半導体パッケージの基板への端子ピンの取付方法(例えば、特許文献1参照)には、基板の表面およびスルーホールの開口内周縁にソルダーレジストを塗布し、スルーホールの開口から半田が突出しないようにする技術が開示されている。
また、両面スルーホールプリント回路板(例えば、特許文献2参照)には、スルーホール内のメッキ表面をソルダーレジストで被覆し、スルーホール内を半田が充填されないようにする技術が開示されている。
前述の従来技術では、樹脂モールドチップを回路基板上に実装する際、回路基板上の半田層が溶解し、ソース電極接続用ランド上の半田層がスルーホールから全面半田層に流れ出す。その結果、ソース電極の半田付けが不完全になり、接続のための信頼性が低下する問題がある。また、スルーホール内が空洞となるため、樹脂モールドチップで発生した熱の放熱が不充分なものとなる。
本発明の目的は、電子部品が回路基板に確実に実装され、信頼性の高い電子回路基板を提供することである。
本発明の他の目的は、電子部品と回路基板との接続不良をなくし、また、放熱性の優れた電子回路基板を提供することである。
本発明の電子回路基板は、電子部品と、上記電子部品を搭載する回路基板とからなり、上記回路基板は、スルーホールと、上記回路基板の表面に形成され、上記電子部品の電極が接続される接続端子を有すると共に、上記回路基板の裏面には、上記スルーホールを介して上記接続端子に接続される電極を有し、上記回路基板の裏面に上記スルーホールを囲むように半田層流出阻止層を形成するように構成される。
また、本発明の電子回路基板において、上記半田層流出阻止層は、レジスト層で形成される。
また、本発明の電子回路基板は、ゲート電極、ソース電極、ドレイン電極を有する電界効果トランジスタからなる増幅器と、上記増幅器を搭載する回路基板とからなり、上記回路基板は、スルーホールと、上記回路基板の表面に形成され、上記増幅器のゲート電極、ソース電極、ドレイン電極がそれぞれ接続される接続端子を有すると共に、上記回路基板の裏面には、上記スルーホールを介して上記ソース電極に接続される電極を有し、上記回路基板の裏面に上記スルーホールを囲むように半田層流出阻止層を形成るように構成される。
また、本発明の電子回路基板において、上記回路基板の裏面に放熱板を設けたものである。
以上のように本発明によれば、溶解した半田がスルーホールから基板の裏面に流れ出し、広がることもなくなるので、電子部品の接続は、回路基板上の電極に確実に接着される。また、充分な量の半田で基板の半田ランドに半田付けされるので、半田付けの信頼性が向上し、また、スルーホール内が半田で充填されるため電子部品の放熱特性が向上する。
図1は、本発明の一実施例の電子回路基板の断面構造を示す図である。ガラスエポキシ樹脂等で形成された回路基板2の表面には、樹脂モールドチップ1を実装するためのゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9が形成されている。樹脂モールドチップ1のゲート電極4、ソース電極5、ドレイン電極6は、それぞれゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9に半田16により半田付けされている。ソース電極接続用ランド8は、スルーホール12を介して全面半田層10と電気的に接続されている。回路基板2の裏面は、全面半田層10となっており、この全面半田層10は、接地電位となっている。3は、放熱板であり、半田層13で回路基板2に固着されている。なお、本実施例の電子回路基板の構造は、図4に示す電子回路基板の構造と同様であるので、詳細な説明は省略する。
而して、上述したように樹脂モールドチップを回路基板上に実装する際、回路基板2上の半田層16を約180°Cで過熱するため、半田層16が溶解し、ソース電極接続用ランド8上の半田層16がスルーホール12から全面半田層10に流れ出すこととなる。従って、図1に示す本発明の実施例では、ソース電極接続用ランド8上の半田層16が溶解してスルーホール12を介して全面半田層10に流れ出すのを阻止するための半田層流出阻止層11を設けている。
次に本発明の樹脂モールドチップ1の回路基板2への実装工程について図2、図3を用いて説明する。まず、図2は、本発明の電子回路基板を作成するための樹脂モールドチップ1を搭載する回路基板2の裏面の構造を示している。図2において、回路基板2の裏面のほぼ全面に全面半田層10が形成されている。12は、スルーホールであり、この実施例では、5個のスルーホールが示されている。1個のスルーホールの大きさは、約0.5mmφである。なお、スルーホールの大きさおよび個数は、特に、上記のように限定されるものではなく、樹脂モールドチップ1を搭載する回路基板2の大きさ、消費電力等により適宜最適なように設計されることは言うまでもない。そして、全面半田層10上にスルーホール12を囲むように半田層流出阻止層11、例えば、レジスト層11が形成されている。半田層流出阻止層11は、リング状あるいは矩形状等、スルーホール12を囲むように形成される必要があるが、形状は、特に限定されるものではない。また、半田層流出阻止層11は、スルーホール12を囲む範囲ができるだけ小さくなることが望ましい。半田層流出阻止層11の巾および厚さは、溶解した半田が半田層流出阻止層11で流出が阻止され、ソース電極5とソース電極接続用ランド8とが確実に接続されるに十分な半田が確保され、かつ、スルーホール12の中の半田層23が空洞にならない程度に設定される。例えば、本実施例では、半田層流出阻止層11の巾は、0.5mm、厚みは、0.2mm程度である。また、半田層流出阻止層11は、レジスト層として説明したが、半田層を溶解する温度で溶解しない程度の材料であれば、金属層等でもよく、レジスト層に限定されない。
次に、図2に示す回路基板2の表面(図2の回路基板2の反対側の面で、ゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9が形成されている面を言う。)に図6で示したと同様、回路基板2の表面上に半田マスク17を密着させ、この状態でペースト状の半田を印刷により塗布すると、回路基板2上のゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9上にペースト状の半田層が形成される。この状態で樹脂モールドチップ1のゲート電極4、ソース電極5、ドレイン電極6を対応させて搭載する。そして、全体を加熱炉で約180°Cで過熱すると、ペースト状の半田が溶解し、樹脂モールドチップ1のゲート電極4、ソース電極5、ドレイン電極6は、それぞれ基板2上のゲート電極接続用ランド7、ソース電極接続用ランド8、ドレイン電極接続用ランド9に固着される。固着された状態を図3に示す。
なお、図3に示す断面構造から明らかなように、加熱により半田層13が溶解するが、溶解した半田は、半田層流出阻止層11で流出が阻止され、半田層流出阻止層11の範囲外には、流出しない。従って、ソース電極5とソース電極接続用ランド8との接続のための半田層16が不足することはなく、また、スルーホール12の内部も半田層で満たされ、空洞化することもない。この状態で放熱板3上に半田層13で回路基板2を固着することにより図1に示す電子回路基板が構成される。
以上本発明について詳細に説明したが、スルーホール12は、半田層流出阻止層11により囲まれているので、加熱により溶解した半田がスルーホール12から回路基板2の裏面の全面半田層10に流れ広がることはない。そのためソース電極5を半田付けするに充分な半田量が確保できる。また、半田層流出阻止層11により溶解した半田が回路基板裏面の全面半田層10に流れ広がることがないため、ソース電極接続用ランド8にスルーホール12内に半田が充填するのに充分な程度の半田ペーストを印刷すれば、スルーホール12内を半田で充填することができ、樹脂モールドチップ1で発生した熱は、図1に示すようにソース電極5からソース電極接続用ランド8、スルーホール12に形成されたもともとのパターンに加え、スルーホール12内に充填された半田層23を経由して放熱板3から外部に放熱される。従って、約6mm×5mm角の大きさの樹脂モールドチップ1が約1W程度の電力を消費したとしても、十分な放熱効果を得ることが可能となる。
以上、本発明について詳細に説明したが、本発明は、ここに記載された電子回路基板の実施例に限定されるものではなく、上記以外の電子回路基板に広く適応することが出来ることは、言うまでも無い。
1:樹脂モールドチップ、2:回路基板、3:放熱板、4:ゲート電極、5:ソース電極、6:ドレイン電極、7:ゲート電極接続用ランド、8:ソース電極接続用ランド、9:ドレイン電極接続用ランド、10:全面半田層、11:半田層流出阻止層、12:スルーホール、13、16、:半田層、15:ガラスエポキシ樹脂層、17:半田マスク、18、19、20:開口部、21:半田流出層、22:空洞、23:半田充填層。
Claims (2)
- 電子部品と、上記電子部品を搭載する回路基板とからなり、上記回路基板は、スルーホールと、上記回路基板の表面に形成され、上記電子部品の電極が接続される接続端子を有すると共に、上記回路基板の裏面には、上記スルーホールを介して上記接続端子に接続される電極を有し、上記回路基板の裏面に上記スルーホールを囲むように半田層流出阻止層を形成したことを特徴とする電子回路基板。
- ゲート電極、ソース電極、ドレイン電極を有する電界効果トランジスタからなる増幅器と、上記増幅器を搭載する回路基板とからなり、上記回路基板は、スルーホールと、上記回路基板の表面に形成され、上記増幅器のゲート電極、ソース電極、ドレイン電極がそれぞれ接続される接続端子を有すると共に、上記回路基板の裏面には、上記スルーホールを介して上記ソース電極に接続される電極を有し、上記回路基板の裏面に上記スルーホールを囲むように半田層流出阻止層を形成したことを特徴とする電子回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152837A JP2005340233A (ja) | 2004-05-24 | 2004-05-24 | 電子回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152837A JP2005340233A (ja) | 2004-05-24 | 2004-05-24 | 電子回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340233A true JP2005340233A (ja) | 2005-12-08 |
Family
ID=35493495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004152837A Pending JP2005340233A (ja) | 2004-05-24 | 2004-05-24 | 電子回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340233A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103548334A (zh) * | 2011-05-18 | 2014-01-29 | Lg伊诺特有限公司 | 摄像头模块 |
JP2014036085A (ja) * | 2012-08-08 | 2014-02-24 | Canon Inc | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
EP1903839B1 (en) * | 2006-09-20 | 2016-04-20 | Sumitomo Wiring Systems, Ltd. | A method for producing a printed circuit board with a heat radiating structure |
JP2017162994A (ja) * | 2016-03-09 | 2017-09-14 | パナソニックIpマネジメント株式会社 | 発熱部品の実装構造体及びその製造方法 |
CN107182198A (zh) * | 2016-03-10 | 2017-09-19 | 欧姆龙株式会社 | 电子部件安装方法、基板、电子电路以及面光源装置 |
CN107852811A (zh) * | 2015-07-06 | 2018-03-27 | Zkw集团有限责任公司 | 印刷电路板以及用于制造印刷电路板的方法 |
CN110349920A (zh) * | 2019-06-27 | 2019-10-18 | 深圳第三代半导体研究院 | 一种二极管芯片封装结构及其封装方法 |
CN110381662A (zh) * | 2019-06-12 | 2019-10-25 | 浙江达峰科技有限公司 | 变频器贴装件散热机构及其制作方法 |
-
2004
- 2004-05-24 JP JP2004152837A patent/JP2005340233A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1903839B1 (en) * | 2006-09-20 | 2016-04-20 | Sumitomo Wiring Systems, Ltd. | A method for producing a printed circuit board with a heat radiating structure |
CN103548334A (zh) * | 2011-05-18 | 2014-01-29 | Lg伊诺特有限公司 | 摄像头模块 |
JP2014036085A (ja) * | 2012-08-08 | 2014-02-24 | Canon Inc | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
CN107852811A (zh) * | 2015-07-06 | 2018-03-27 | Zkw集团有限责任公司 | 印刷电路板以及用于制造印刷电路板的方法 |
JP2018519672A (ja) * | 2015-07-06 | 2018-07-19 | ツェットカーヴェー グループ ゲーエムベーハー | 回路基板、並びに回路基板を製造するための方法 |
CN107852811B (zh) * | 2015-07-06 | 2020-10-13 | Zkw集团有限责任公司 | 印刷电路板以及用于制造印刷电路板的方法 |
JP2017162994A (ja) * | 2016-03-09 | 2017-09-14 | パナソニックIpマネジメント株式会社 | 発熱部品の実装構造体及びその製造方法 |
CN107182198A (zh) * | 2016-03-10 | 2017-09-19 | 欧姆龙株式会社 | 电子部件安装方法、基板、电子电路以及面光源装置 |
CN110381662A (zh) * | 2019-06-12 | 2019-10-25 | 浙江达峰科技有限公司 | 变频器贴装件散热机构及其制作方法 |
CN110381662B (zh) * | 2019-06-12 | 2020-10-02 | 浙江达峰科技有限公司 | 变频器贴装件散热机构及其制作方法 |
CN110349920A (zh) * | 2019-06-27 | 2019-10-18 | 深圳第三代半导体研究院 | 一种二极管芯片封装结构及其封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3639505B2 (ja) | プリント配線基板及び半導体装置 | |
JP5142119B2 (ja) | 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造 | |
JP4265578B2 (ja) | 回路基板 | |
JP2007208123A (ja) | 発熱デバイスの実装装置およびその放熱装置 | |
JP5577694B2 (ja) | 部品内蔵モジュール | |
JP2005340233A (ja) | 電子回路基板 | |
JP2003258415A (ja) | 回路基板装置 | |
KR20090079595A (ko) | 인쇄 회로 기판의 장착 방법 | |
JP4746990B2 (ja) | 電子回路基板 | |
JP2003273479A (ja) | 発熱電気部品の放熱構造 | |
GB2345576A (en) | Heat-sink of ICs and method of mounting to PCBs | |
JP5067283B2 (ja) | 部品実装方法 | |
JP2007173877A (ja) | 半導体装置の製造方法 | |
US8101870B2 (en) | Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus | |
JP2009141236A (ja) | 電子回路の実装方法及び実装構造 | |
JP2004200278A (ja) | 回路基板アセンブリ | |
JPH11214830A (ja) | サブストレ−トの製造方法 | |
JP2004006454A (ja) | 回路基板のランド構造 | |
JPH11354696A (ja) | 発熱電子部品の放熱構造 | |
JP2007165445A (ja) | 電力増幅器モジュール | |
KR200484049Y1 (ko) | 인쇄 회로 기판을 구비하는 전기, 전자 장비 | |
JP2761273B2 (ja) | プリント配線板 | |
JPH05315778A (ja) | ヒートシンクを備えた電子部品搭載用基板 | |
JP2001210984A (ja) | 部品の放熱構造 | |
JP2008210851A (ja) | 配線基板 |