JP2007173877A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007173877A JP2007173877A JP2007084580A JP2007084580A JP2007173877A JP 2007173877 A JP2007173877 A JP 2007173877A JP 2007084580 A JP2007084580 A JP 2007084580A JP 2007084580 A JP2007084580 A JP 2007084580A JP 2007173877 A JP2007173877 A JP 2007173877A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- hole
- solder
- heat sink
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】プリント基板41には内層配線による放熱層42が形成されていると共に、その放熱層42を貫通するようにスルーホール43が形成されている。このスルーホール43の内部ははんだ44がほぼ完全にボイド無く充填されている。プリント基板41においてスルーホール43上となる位置にICチップ45が実装されており、そのICチップ45とプリント基板41とがワイヤ46により接続されている。従って、ICチップ45の熱はスルーホール43に充填されたはんだ44を通じてプリント基板41の裏面及び放熱層42に効果的に放熱することができる。
【選択図】図1
Description
しかしながら、通常の配線基板の製造方法で形成されるスルーホールは0.3〜1.0mm程度の孔の内壁に10〜20μm程度の銅のメッキが施されているだけでほとんどは空洞であり、熱伝導の効果は小さい。この場合、スルーホール内を例えばはんだで充填することによる熱伝導を高めることが望ましいが、半導体素子或いはその他の部品を配線基板に実装する工程においてスルーホール内にはんだを充填することができるものの、スルーホール内をはんだが完全に充填することはできない。つまり、半導体素子を配線基板にはんだ付けする構成では、通常他の表面実装部品と同様にはんだペースト印刷によりはんだをスルーホールに充填することができるが、1回の印刷で供給されるはんだ量は厚さにして約100μm程度が普通であり、スルーホール内を完全に埋めるには十分ではない。このため、十分なはんだ量を供給するためには、ペーストの複数回印刷或いはディスペンスによるはんだ供給を追加して実施する必要があり、工程増加につながる。
そして、半導体素子を配線基板に実装すると、半導体素子の熱はスルーホール内に充填されたはんだを通じて効率よく放熱される。
そして、配線基板をはんだフローすると、スルーホール内をはんだが上昇して充填されると共に、はんだがヒートシンクの溝部内に濡れ拡がって充填される。これにより、ヒートシンクに実装された半導体素子の熱はヒートシンクの溝部内及びスルーホール内に充填されたはんだを通じて効率よく放熱される。
そして、配線基板をはんだフローすると、スルーホール内にはんだが上昇して充填されると共に、半導体素子と配線基板との隙間部にはんだが濡れ拡がって充填される。これにより、半導体素子の熱は当該半導体素子と配線基板との間の隙間部及びスルーホール内に充填されたはんだを通じて効率よく放熱される。
そして、配線基板をはんだフローすると、スルーホール内にはんだが上昇して充填されると共に、ヒートシンクと配線基板との間の隙間部にはんだが濡れ拡がって充填される。これにより、半導体素子の熱はヒートシンクと配線基板との隙間部及びスルーホール内に充填されたはんだを通じて効率よく放熱される。
請求項9の発明によれば、本発明をICパッケージに適用することが可能となる。
以下、本発明の第1の実施の形態を図1及び図2を参照して説明する。
図1は半導体装置の断面を模式的に示している。この図1において、プリント基板41には内層配線による放熱層42が形成されていると共に、その放熱層42を貫通するようにスルーホール43が形成されている。このスルーホール43の内部ははんだ44がほぼ完全にボイド無く充填されている。
(a)まず、プリント基板41の表面に表面実装部品48をはんだ印刷法を使用したリフローはんだ付けによりはんだ付けする。
(b)次に、リード部品49のリード49aをプリント基板41のスルーホールに挿入し、プリント基板41の裏面からはんだフローではんだ付けする。このとき、ICチップ45が実装されるべき部位にある放熱用のスルーホール43内に表面張力によりはんだ44が上昇して充填される。
(c)その後、プリント基板41のスルーホール43上となる位置にICチップ45を実装し、ワイヤ46によりICチップ45上の電極とプリント基板41上の電極とを接続してから、封止樹脂47を充填する。これにより、COB(Chip On Board )実装が完成する。
また、この実施の形態は、図1に示すような部品構成の場合の工程であるが、この他の場合にも、はんだ充填時にスルーホール43の開口部が保たれる工程であれば、自由に工程順序は設定可能である。
次に本発明の第2の実施の形態を、半導体装置を斜視して模式的に示す図3及び断面を模式的に示す図4を参照して説明する。この第2の実施の形態は、半導体基板の製作順序を変更することなくスルーホール内にはんだをボイドなく充填したことを特徴とする。
即ち、上記第1の実施の形態では、表面実装部品48とICチップ45の実装とは別工程になるが、これらの部品を同一工程または連続工程での実装の方がライン上都合が良い場合が多い。特に、両者共はんだ付け実装の場合は、1回のはんだ印刷で両者共実装可能であり、効率がよい。
また、リード部品のような比較的大形の部品がある上でのCOB実装は、ワイヤボンド工程等で難点もあるため、避ける方が好ましい場合もある。
この場合、ヒートシンク50の形状は、図3及び図4に示す形状に限定されることなく、スルーホール43の開口部の抜け道を形成する形状であればどのような形状であってもよい。
尚、本実施の形態では、封止樹脂47はヒートシンク50の溝部51によるスルーホール43の抜け道を閉鎖しないように塗布する必要がある。
次に本発明の第3の実施の形態を半導体装置の断面を模式的に示す図5を参照して説明する。
上記第2の実施の形態では、ヒートシンクに溝部を形成する等の加工を施したが、本実施の形態では、従来通りの箱形の単純な構造のヒートシンクを用いることを特徴とする。
即ち、プリント基板41の表面に部分的に凸部52(スペーサ部材に相当)を形成し、その上にヒートシンク53を載置することで、プリント基板41とヒートシンク53との間に隙間部を形成し、その隙間部を通じてスルーホール43の抜け道を形成するようにした。この凸部52はダムシルク印刷により形成することができる。このダムシルク印刷とは、通常のCOB実装構造で用いられるもので、液状封止樹脂の流れ止めのため、ICチップ周囲に印刷で形成される枠を形成するのに用いられるもので、高さが数十μm〜数百μm程度のものである。このダムシルク印刷時に凸部52も同時に印刷することにより工程及びコストが増加することはない。勿論、この凸部52は通常のシルク印刷により形成するようにしてもよいものの、この場合、凸部52の高さは低くなる。
尚、凸部52としては小さな絶縁性部品を接着によりプリント基板41に設けるようにしてもよい。
また、ヒートシンク53の下面は平面でよいことから、ヒートシンク53を用いることなくICチップ45をプリント基板41に直接装着する構成にも適用できる。この場合、ICチップ44下面がはんだ接合可能な材料となっていれば、フローはんだによるはんだがICチップ45に直接接合されるため、熱伝導効果は高くなる。
また、ヒートシンク53またはICチップ45をプリント基板41に接着剤により装着するようにしてもよく、この場合は、スルーホール43の開口部を閉鎖しなければ凸部に接着しても、或いはプリント基板41の表面に直接接着してもよい。
このとき、はんだ(または接着剤)55はICチップ45の全面には拡散せず隙間ができ、その隙間の高さははんだまたは接着剤の接合高さ分だけ確保されることになる。
また、いずれの構成においても封止樹脂は第2の実施の形態と同様、スルーホールの抜け道を塞ぐことのないように塗布する必要がある。
次に本発明をモールドICに適用した第4の実施の形態を半導体装置の断面を模式的に示す図9を参照して説明する。
即ち、上記第2の実施の形態と同一形状のヒートシンク50上にリードフレーム58を介してICチップ45が実装されており、そのICチップ45上の電極がワイヤ45によりリードフレーム59,60と接続されている。
そして、このような構成のモールドIC61をはんだフローすると、はんだがスルーホール43内を上昇してヒートシンク50の溝部51に濡れ拡がって充填されるようになる。
尚、モールドIC61にヒートシンクがない場合であっても、モールドIC61自体の下面に溝等を設けても同様な作用効果を得ることができる。
Claims (9)
- 配線基板上に実装された半導体素子の熱を当該配線基板のスルーホールを通じて放熱する構成の半導体装置の製造方法において、
前記配線基板をはんだフローすることにより前記スルーホールにはんだを充填してから、前記半導体素子を前記配線基板に実装したことを特徴とする半導体装置の製造方法。 - 配線基板上にヒートシンクを介して実装された半導体素子の熱を当該ヒートシンク及び上記配線基板のスルーホールを通じて放熱する構成の半導体装置の製造方法において、
前記ヒートシンクを当該ヒートシンクの下面に形成された溝部が前記配線基板のスルーホールと連通した状態で前記配線基板に接着してから、前記配線基板をはんだフローすることにより前記スルーホール及び前記ヒートシンクの溝部にはんだを充填したことを特徴とする半導体装置の製造方法。 - 配線基板上に実装された半導体素子の熱を当該配線基板のスルーホールを通じて放熱する構成の半導体装置の製造方法において、
前記半導体素子をスペーサ部材により前記配線基板との間に隙間部を形成した状態で実装してから、前記配線基板をはんだフローすることにより前記スルーホール及び前記半導体素子と前記配線基板との隙間部にはんだを充填したことを特徴とする半導体装置の製造方法。 - 配線基板上にヒートシンクを介して実装された半導体素子の熱を当該ヒートシンク及び上記配線基板のスルーホールを通じて放熱する構成の半導体装置の製造方法において、
前記ヒートシンクをスペーサ部材により前記配線基板との間に隙間部を形成した状態で実装してから、前記配線基板をはんだフローすることにより前記スルーホール及び前記ヒートシンクと前記配線基板との隙間部にはんだを充填したことを特徴とする半導体装置の製造方法。 - 前記スペーサ部材は、前記配線基板上若しくは前記半導体素子の下面に設けられた凸部であることを特徴とする請求項3または4記載の半導体装置の製造方法。
- 前記スペーサ部材は、接着剤であることを特徴とする請求項3または4記載の半導体装置の製造方法。
- 前記スペーサ部材ははんだペーストであり、
前記配線基板をリフローすることにより前記半導体素子若しくは前記ヒートシンクを当該配線基板との間に隙間部を形成した状態に保持したことを特徴とする請求項3または4記載の半導体装置の製造方法。 - 前記はんだペーストが塗布される金属パターンは、前記スルーホールと接続された金属パターンと分離して設けられていることを特徴とする請求項7記載の半導体装置の製造方法。
- 前記半導体素子は前記ヒートシンクと伝熱的に一体化された状態でモールドされていると共に、そのモールドパッケージから前記ヒートシンクが外部に露出していることを特徴とする請求項2または請求項4乃至8の何れかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084580A JP4345835B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084580A JP4345835B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13360298A Division JP3959839B2 (ja) | 1998-05-15 | 1998-05-15 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007173877A true JP2007173877A (ja) | 2007-07-05 |
JP2007173877A5 JP2007173877A5 (ja) | 2009-05-14 |
JP4345835B2 JP4345835B2 (ja) | 2009-10-14 |
Family
ID=38299920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007084580A Expired - Fee Related JP4345835B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4345835B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079873A (ja) * | 2010-09-30 | 2012-04-19 | Honda Motor Co Ltd | 電動車両用制御回路 |
JP2014027121A (ja) * | 2012-07-27 | 2014-02-06 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2017107419A (ja) * | 2015-12-10 | 2017-06-15 | 凸版印刷株式会社 | 温度センサを内蔵したrfidタグおよび温度センサ付icパッケージ基板 |
-
2007
- 2007-03-28 JP JP2007084580A patent/JP4345835B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079873A (ja) * | 2010-09-30 | 2012-04-19 | Honda Motor Co Ltd | 電動車両用制御回路 |
JP2014027121A (ja) * | 2012-07-27 | 2014-02-06 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2017107419A (ja) * | 2015-12-10 | 2017-06-15 | 凸版印刷株式会社 | 温度センサを内蔵したrfidタグおよび温度センサ付icパッケージ基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4345835B2 (ja) | 2009-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5142119B2 (ja) | 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造 | |
JP3639505B2 (ja) | プリント配線基板及び半導体装置 | |
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
JP4910439B2 (ja) | 半導体装置 | |
CN107852811B (zh) | 印刷电路板以及用于制造印刷电路板的方法 | |
JP2007234781A (ja) | 半導体装置及び放熱部材 | |
JP2013123011A (ja) | 電子装置 | |
JP2014127522A (ja) | プリント基板の放熱構造 | |
JP4345835B2 (ja) | 半導体装置及びその製造方法 | |
JP2006303173A (ja) | 回路基板デバイスおよびその製造方法 | |
JP6354163B2 (ja) | 回路基板および電子装置 | |
JP2011108814A (ja) | 面実装電子部品の接合方法及び電子装置 | |
JP2011254050A (ja) | プリント基板の製造方法 | |
KR101735439B1 (ko) | 히팅싱크패드가 삽입된 방열인쇄회로기판의 제조방법 | |
JP2006237573A (ja) | 回路装置の製造方法 | |
JP6477105B2 (ja) | 半導体装置 | |
JP2018046225A (ja) | 基板装置 | |
JP2007258448A (ja) | 半導体装置 | |
JPH11330322A (ja) | 半導体装置及びその製造方法 | |
JP6147990B2 (ja) | 表面実装構造体および表面実装方法 | |
JP2013171963A (ja) | プリント基板装置および電子機器 | |
JP2003273479A (ja) | 発熱電気部品の放熱構造 | |
JP5067283B2 (ja) | 部品実装方法 | |
JP2004014870A (ja) | 回路モジュール及びその製造方法 | |
JP2008226983A (ja) | プリント基板および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |