JP2008226983A - プリント基板および電子機器 - Google Patents

プリント基板および電子機器 Download PDF

Info

Publication number
JP2008226983A
JP2008226983A JP2007060156A JP2007060156A JP2008226983A JP 2008226983 A JP2008226983 A JP 2008226983A JP 2007060156 A JP2007060156 A JP 2007060156A JP 2007060156 A JP2007060156 A JP 2007060156A JP 2008226983 A JP2008226983 A JP 2008226983A
Authority
JP
Japan
Prior art keywords
main body
pad
bonding pad
joining
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007060156A
Other languages
English (en)
Inventor
Masato Yoshinaga
真人 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007060156A priority Critical patent/JP2008226983A/ja
Publication of JP2008226983A publication Critical patent/JP2008226983A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】表面実装部品を接合する本体部接合用パッドにスルーホールを設けつつ、スルーホールからの接合材(例えば、クリームはんだ)の流出を防止して表面実装部品とパッドとの接合面積を確保する。
【解決手段】プリント基板3は、表面実装部品2の本体部が接合される本体部接合用パッド5と、本体部接合用パッド5の周囲において表面実装部品2から延出するリード2cが接合されるリード接合用パッド6を備えている。本体部接合用パッド5にはスルーホール7が形成され、本体部接合用パッド5のパッド面上においてスルーホール7の周囲には、レジスト8が設けられている。はんだ付けの際にはレジスト8が堰の機能を果たし、クリームはんだのスルーホール7からの流出が防止される。
【選択図】図1

Description

本発明は、半導体パッケージ部品等の表面実装部品を実装するためのプリント基板及びこれを備えた電子機器に関する。
表面実装部品(SMD:Surface Mount Device)は、プリント基板の表面にはんだ付けのみによって実装することのできるように製造された電子部品であり、半導体チップがパッケージ化された表面実装部品としては、QFP(Quad
Flat Package)、BGA(Ball Grid Array)、SOP(Small Outline Package)などがある。
例えばQFPでは、外部入出力用のリードがパッケージ本体の四辺から外側へ水平に引き出されており、プリント基板に設けられたパッド(リード接合用パッド)にはんだ付けがされる。またパッケージ本体がプリント基板に設けられたパッド(本体部接合用パッド)にはんだ付けされ、表面実装部品がプリント基板に実装されるようになっている(例えば特許文献1参照)。
表面実装技術としては、例えばパッドの上にクリームはんだを印刷(塗布)し、表面実装部品を載せた後、温風などで基板全体を加熱してはんだ付けする方法(リフローはんだと呼ばれる)や、プリント基板に表面実装部品を接着剤により貼りつけ、加熱して溶かしたはんだの槽にプリント基板を浸してはんだ付けする方法(フローはんだと呼ばれる)などがある。
実開平6−72274号公報
ところで表面実装部品を接合する為の本体部接合用パッドには、スルーホールが形成される場合がある。スルーホールは、プリント基板を貫通する孔(貫通しない場合もある)の内側に導体をめっきにより形成したものであり、プリント基板の各層を接続するために形成され、或いはプリント基板の表層と裏層を接続するために形成される。
また、リフローはんだの場合、表面実装部品の接合面と、本体部接合用パッドのパッド面との間で、加熱した際にクリームはんだに含まれるフラックス成分が気化し、接合不良や表面実装部品のパッドからの浮き上がり等が生じることから、フラックス成分の気化により発生したガスを抜くことを目的としてスルーホールを形成する場合もある。
しかしながらフラックス成分が気化したことにより発生するガスによってクリームはんだが圧迫され、クリームはんだがスルーホールから流出し、その結果として表面実装部品とパッドとの接合面積が減少してしまうことがあった。このように表面実装部品とパッドとの接合面積が減少すると、表面実装部品の放熱効果が減少し、またスルーホールに流れ出て固化したクリームはんだの塊がスルーホールから脱落し、電子機器内部で移動してショートを引き起こす虞もあり、極めて好ましくない結果を招くことになる。
そこで本発明はこの様な状況に鑑みなされたものであり、その目的は、表面実装部品を接合する本体部接合用パッドにスルーホールを設けつつ、スルーホールからの接合材(例えば、クリームはんだ)の流出を防止して表面実装部品とパッドとの接合面積を確保することにある。
上記課題を解決するために、本発明の第1の態様に係るプリント基板は、表面実装部品の本体部が接合される本体部接合用パッドと、前記本体部接合用パッドに形成されるスルーホールと、を備え、前記本体部接合用パッドのパッド面上において前記スルーホールの周囲には、レジストが設けられていることを特徴とする。
本態様によれば、表面実装部品の本体部が接合される本体部接合用パッドにはスルーホールが形成されるが、パッド面上においてスルーホールの周囲にはレジストが設けられているので、このレジストが接合材(例えば、クリームはんだ)のスルーホールへの流出を防止する堰として機能する。従って、本体部接合用パッドにスルーホールを設けることにより接合材から発生するガスを抜きつつ、スルーホールからの接合材の流出を防止して、表面実装部品と本体部接合用パッドとの接合面積を確保することが可能となる。
本発明の第2の態様に係るプリント基板は、第1の態様に係るプリント基板において、前記本体部接合用パッドの周囲において前記本体部接合用パッドから所定の間隔を空けた位置に、表面実装部品から延出するリードが接合されるリード接合用パッドを備え、前記本体部接合用パッドと前記リード接合用パッドとの間に、レジストが設けられていることを特徴とする。
本態様によれば、前記本体部接合用パッドと前記リード接合用パッドとの間に、レジストが設けられているので、これが堰の機能を果たすことによって前記本体部接合用パッドから前記リード接合用パッドへ接合材が流出せず、前記本体部接合用パッドと前記リード接合用パッドとの短絡を防止することができる。
本発明の第3の態様に係る電子機器は、第1のまたは第2の態様に係る前記本体部接合用パッドに表面実装部品が接合されて成るプリント基板を備えたことを特徴とする。本態様によれば電子機器において上記第1のまたは第2の態様の作用効果を得ることができる。
以下、図1及び図2を参照しながら本発明に係るプリント基板の実施形態について説明する。ここで図1は本発明に係るプリント基板及び表面実装部品の形態を示す斜視図、図2は本発明に係るプリント基板の側断面図である。
図1及び図2において符号2はリード付き表面実装部品(例えば、QFP(Quad
Flat Package))を、符号3はプリント基板を示しており、表面実装部品2がプリント基板3に実装されることにより電子機器1が構成される。
表面実装部品2の四辺にはリード2cが複数設けられ、パッケージ本体2aから外側に向けて各々延出している。パッケージ本体2aの底部にはダイパッド2bが設けられており、このダイパッド2bの底面がパッケージ本体2aの底面を構成することにより、ダイパッド2bの底面が、表面実装部品2の接合面を形成する。
プリント基板3には導体から成る本体部接合用パッド5が方形の形状を成すように基板コア4に設けられており、本体部接合用パッド5には複数のスルーホール7が設けられている。スルーホール7は、プリント基板3を貫通する孔の内側に導体を形成したものであり、プリント基板3の表層と裏層を接続する。
また、本体部接合用パッド5のパッド面上において各スルーホール7の周囲には、レジスト8が円環形状をなす様に設けられている。このレジスト8は、本体部接合用パッド5に形成された各スルーホール7の全てに対して設けられる。
次に本体部接合用パッド5の周囲において本体部接合用パッド5から所定の間隔を空けた位置には、表面実装部品2から延出するリード2cが接合される、導体から成るリード接合用パッド6が、リード2cに対応する位置に複数配設されている。
表面実装部品2をプリント基板3に実装する方法としては、本体部接合用パッド5とリード接合用パッド6にクリームはんだ10を印刷する。このとき、本体部接合用パッド5においては、スルーホール7を避けるようにクリームはんだ10を印刷する。
次にクリームはんだ10の印刷されたプリント基板3に対し表面実装部品2を位置決めして載置し、リフローはんだ付けを行う。これにより本体部接合用パッド5とダイパッド2bとが接合されるとともに、リード接合用パッド6とリード2cとが接合され、表面実装部品2がプリント基板3に実装される。
ここで、本体部接合用パッド5とダイパッド2bとの間においては、加熱の際にクリームはんだ10に含まれるフラックス成分が気化するが、発生したガスはスルーホール7によってプリント基板3の裏面に抜けられるので、接合不良や表面実装部品2の浮き上がり等が生じない。
そして本体部接合用パッド5のパッド面上においてスルーホール7の周囲にはレジスト8が設けられているので、このレジスト8が堰として機能し、クリームはんだ10はフラックス成分の気化によって接合面において圧迫されても、スルーホール7から流出せず、表面実装部品2(ダイパッド2b)と本体部接合用パッド5との接合面積を確保することが可能となる。また、スルーホール7に流れ出て固化したクリームはんだ10の塊が脱落し、電子機器内部で移動してショートを引き起こす虞もない。
また、本体部接合用パッド5とリード接合用パッド6との間にも、レジスト9が設けられているので、これが堰の機能を果たすことによって本体部接合用パッド5からリード接合用パッド6へクリームはんだ10が流出せず、本体部接合用パッド5とリード接合用パッド6との短絡を防止することが可能となっている。
尚、以上説明した実施形態では、表面実装部品2の一例としてリード2bがパッケージ本体2aから延出するQFPを挙げたが、リードレスタイプの表面実装部品であっても同様な作用効果を得ることができることは言うまでも無い。
本発明に係るプリント基板と、表面実装部品の形態を示す斜視図。 本発明に係るプリント基板の側断面図。
符号の説明
1 電子機器、2 表面実装部品、2a パッケージ本体、2b ダイパッド、2c リード、3 プリント基板、4 基板コア、5 本体部接合用パッド、6 リード接合用パッド、7 スルーホール、8、9 レジスト、10 クリームはんだ

Claims (3)

  1. 表面実装部品の本体部が接合される本体部接合用パッドと、
    前記本体部接合用パッドに形成されるスルーホールと、を備え、
    前記本体部接合用パッドのパッド面上において前記スルーホールの周囲には、レジストが設けられていることを特徴とするプリント基板。
  2. 請求項1に記載のプリント基板において、前記本体部接合用パッドの周囲において前記本体部接合用パッドから所定の間隔を空けた位置に、表面実装部品から延出するリードが接合されるリード接合用パッドを備え、
    前記本体部接合用パッドと前記リード接合用パッドとの間に、レジストが設けられていることを特徴とするプリント基板。
  3. 請求項1または2に記載の前記本体部接合用パッドに表面実装部品が接合されて成るプリント基板を備えた電子機器。
JP2007060156A 2007-03-09 2007-03-09 プリント基板および電子機器 Withdrawn JP2008226983A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007060156A JP2008226983A (ja) 2007-03-09 2007-03-09 プリント基板および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007060156A JP2008226983A (ja) 2007-03-09 2007-03-09 プリント基板および電子機器

Publications (1)

Publication Number Publication Date
JP2008226983A true JP2008226983A (ja) 2008-09-25

Family

ID=39845285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007060156A Withdrawn JP2008226983A (ja) 2007-03-09 2007-03-09 プリント基板および電子機器

Country Status (1)

Country Link
JP (1) JP2008226983A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119513A (ja) * 2009-12-04 2011-06-16 Nec Corp 回路基板及びその設計方法
US8513538B2 (en) 2010-05-31 2013-08-20 Kabushiki Kaisha Toshiba Television apparatus, electronic device, and circuit board structure
JP2018120991A (ja) * 2017-01-26 2018-08-02 三菱電機株式会社 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026468A (ja) * 2000-06-30 2002-01-25 Internatl Business Mach Corp <Ibm> プリント配線基板及び半導体装置
JP2006080168A (ja) * 2004-09-07 2006-03-23 Nec Access Technica Ltd プリント配線板の放熱構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026468A (ja) * 2000-06-30 2002-01-25 Internatl Business Mach Corp <Ibm> プリント配線基板及び半導体装置
JP2006080168A (ja) * 2004-09-07 2006-03-23 Nec Access Technica Ltd プリント配線板の放熱構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119513A (ja) * 2009-12-04 2011-06-16 Nec Corp 回路基板及びその設計方法
US8513538B2 (en) 2010-05-31 2013-08-20 Kabushiki Kaisha Toshiba Television apparatus, electronic device, and circuit board structure
JP2018120991A (ja) * 2017-01-26 2018-08-02 三菱電機株式会社 半導体装置およびその製造方法
JP2022003688A (ja) * 2017-01-26 2022-01-11 三菱電機株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2002026468A (ja) プリント配線基板及び半導体装置
JP2007201250A (ja) 配線基板および半導体装置
JP2008210993A (ja) プリント配線板及びその製造方法
US6750084B2 (en) Method of mounting a leadless package and structure therefor
JP2008226983A (ja) プリント基板および電子機器
US9171809B2 (en) Escape routes
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP2014045190A (ja) 印刷回路基板の製造方法
JP4821710B2 (ja) プリント配線板
JP5067283B2 (ja) 部品実装方法
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2013211497A (ja) 部品接合構造
JP2012227349A (ja) 電子部品の実装方法
JP2008098328A (ja) 電子部品の表面実装構造
JP2007173877A (ja) 半導体装置の製造方法
WO2013136575A1 (ja) プリント配線板及び回路基板
JP2006313792A (ja) プリント配線基板
JP2019009216A (ja) 半導体装置の製造方法および半導体装置
JP2010245075A (ja) プリント配線板
JP2008112778A (ja) プリント配線基板とこれを備えたモータ制御装置
JP5045392B2 (ja) 電子部品と回路基板との接合方法、およびその接合装置
KR200317709Y1 (ko) 전자부품용 방열판 및 그 장착구조
JP2023124189A (ja) プリント配線板
JP5845105B2 (ja) 電子部品の実装用基板と電子部品を実装した基板
JP5573900B2 (ja) 部品実装用基板及び部品実装構造体

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091022

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091113

A977 Report on retrieval

Effective date: 20110214

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110301

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110425