JP5845105B2 - 電子部品の実装用基板と電子部品を実装した基板 - Google Patents

電子部品の実装用基板と電子部品を実装した基板 Download PDF

Info

Publication number
JP5845105B2
JP5845105B2 JP2012033351A JP2012033351A JP5845105B2 JP 5845105 B2 JP5845105 B2 JP 5845105B2 JP 2012033351 A JP2012033351 A JP 2012033351A JP 2012033351 A JP2012033351 A JP 2012033351A JP 5845105 B2 JP5845105 B2 JP 5845105B2
Authority
JP
Japan
Prior art keywords
substrate
land
electronic component
size
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012033351A
Other languages
English (en)
Other versions
JP2013171886A (ja
JP2013171886A5 (ja
Inventor
祐一 萩原
祐一 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012033351A priority Critical patent/JP5845105B2/ja
Priority to PCT/JP2013/052118 priority patent/WO2013121882A1/en
Priority to US14/364,171 priority patent/US9414488B2/en
Publication of JP2013171886A publication Critical patent/JP2013171886A/ja
Publication of JP2013171886A5 publication Critical patent/JP2013171886A5/ja
Application granted granted Critical
Publication of JP5845105B2 publication Critical patent/JP5845105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品の実装用基板及び電子部品を実装した基板に係り、特に電子部品の実装用基板の両面にチップを実装する基板に関するものである。
近年、高密度の実装基板の部品パッケージの一種として、リードレスタイプのＢＧＡ（Ball Grid Array）が採用されている。その理由は、ＢＧＡは半導体パッケージの周辺にリードを有するＱＦＰ（Quad Flat Package）のような周辺端子型のパッケージに比べ高密度に実装でき、多ピン化が容易なためである。また、ＢＧＡは、一般的にリフローと呼ばれる工程を経て一括して実装することができる。ここで、リフローとは、実装基板のランドにはんだペースト（はんだの粉末とフラックスを混練しペースト状にしたもの）を印刷し、その上に電子部品を載せて基板を加熱する。このようにして、はんだボール（バンプともいう）等を溶解させてはんだ付けする工程をリフローという。
特許文献１には、ＢＧＡ等の複数のはんだボールが二次元的に配置された面を有する電子部品において、適切なはんだ付けを行う電子部品の実装用基板が開示されている。この電子部品の実装用基板は、基板の反りによって、はんだボールの接続不良がＢＧＡの中央或いは中央付近に比べて周囲に多く発生する。このため、ＢＧＡの周囲のはんだボールのランドサイズを中央又は中央付近のはんだボールのランドサイズよりも大きくするものである。一般的に、ランドサイズを大きくすると、はんだとの接合面積が大きくなり、はんだボールの融解時の表面張力（セルファライメント効果）も大きくなる。そのため、基板反り等の外部応力に対して強くすることができる。
特開２００７−１４９８２８号公報
しかしながら、上述した特許文献１記載の電子部品の実装用基板のように、ＢＧＡチップのインターポーザのランドサイズに対して基板のランドサイズを異なるサイズにすると、以下のような問題がある。即ち、基板の２次面側のＢＧＡチップを実装する場合に以下に示す現象が発生し、はんだボールの接続不良を招いてしまう恐れがある。
図３及び図４を参照して、基板３０１の２次面側のＢＧＡチップ３０３ではんだボール３０７の接続不良が発生する現象について説明する。
図３は、まず基板３０１の２次面側のリフローを行い、ＢＧＡチップ３０３を実装した基板３０１の断面図である。図３に示すように、はんだの接合を強くするために、ＢＧＡチップ３０３のインターポーザ３０５のランド３１０のサイズに対して基板３０１のランド３１１のサイズを大きくしている。
こうして基板３０１の２次面側のリフロー後、基板３０１の１次面側のリフローを行う。ここで図４で示すように、１次面のリフロー時は、ＢＧＡチップ３０３が基板３０１の裏側になるため、重力によってＢＧＡチップ３０３に対して下（矢印）方向４０１に力が働く。更に、基板３０１の１次面側のリフローによって基板３０１が温められることによって、基板３０１の２次面側のはんだボール３０７が溶解する。このとき、はんだの表面張力はランドのサイズに比例するため、（インターポーザの表面張力）＜（基板の表面張力）となり、はんだボール３０７が基板３０１のランド３１１に吸い寄せられてしまう。その結果、ランドの小さい方、即ち、インターポーザ３０５のはんだが切れてしまい接続不良を招いてしまう。
本発明の目的は、上記従来技術の問題点を解決することにある。
本発明の特徴は、基板の両面にチップを実装する場合に、先に実装した面のチップの実装不良を減少させることにある。
上記目的を達成するために本発明の一態様に係る電子部品の実装用基板は以下のような構成を備える。即ち、
基板の１次面及び２次面の両面に電子部品を実装する電子部品の実装用基板であって、
先に電子部品を実装する前記基板の２次面のランドのサイズよりも、後で電子部品を実装する前記基板の１次面のランドのサイズを大きくしたことを特徴とする。
本発明によれば、基板の両面にチップを実装する場合に、先にチップを実装する基板の１次面或いは２次面のランドサイズと基板のランドサイズを同じにすることで、先に実装した面のチップの実装不良を減少させることができる。
本発明の実施形態に係る電子部品の実装用基板の構成の断面図。 本発明の実施形態に係る１次面リフロー時の電子部品の実装用基板の断面図。 従来の２次面リフロー時の電子部品の実装用基板の断面図。 従来の１次面リフロー時の電子部品の実装用基板の断面図。
以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
図１は、本発明の実施形態に係る電子部品の実装用基板１０１の構成を示す断面図である。
この電子部品の実装用基板１０１には、同じ形状のパッケージのＢＧＡチップ１０２と１０３、ＢＧＡチップ以外の抵抗やコンデンサ等の電子部品１０４が基板１０１の両面に実装されている。また、ここでいう同じ形状のパッケージとは、インターポーザ１０５のランドサイズとランドピッチが同じものをいう。図１において、ＢＧＡチップ１０２が実装されている方が基板１０１の１次面側、ＢＧＡチップ１０３が実装されている方が基板１０１の２次面側である。ここでは基板１０１の２次面のリフローによりＢＧＡチップ１０３を実装した後、基板１０１の１次面のリフローによりＢＧＡチップ１０２を実装する場合で説明する。
ＢＧＡチップ１０２は、インターポーザ１０５、ダイ１０６、はんだボール１０７、ワイヤーボンディング１０８、封止樹脂１０９を備えている。インターポーザ１０５は、一方の面側には、能動形、受動形からなる集積回路であるダイ１０６が実装されていて、他方の面側は、はんだボール１０７により電子部品の実装用基板１０１と接合されている。ここで、はんだボール１０７は、リフローによりインターポーザ１０５のランド１１０と基板１０１のランド１１１とをそれぞれ接合する。またダイ１０６は、ワイヤーボンディング１０８によりインターポーザ１０５と電気的に接続されている。更に、ダイ１０６はインターポーザ１０５に対して封止樹脂１０９により封止されている。尚、２次面側のＢＧＡチップ１０３の構成については、ＢＧＡチップ１０２と同様であるため、その説明を省略する。
次に、インターポーザ１０５のランド１１０と基板１０１のランド１１１のサイズについて説明する。
図１に示すように、２次側のＢＧＡチップ１０３では、インターポーザ１０５のランド１２０と基板１０１のランド１２１とを同じサイズにする。一方、１次側のＢＧＡチップ１０２については、従来通りはんだの接合を強くするために、インターポーザ１０５のランド１１０より基板１０１のランド１１１サイズの方を大きくする。
こうすることで、図２に示すように、２次面のリフロー後、１次面のリフロー時、２次面側のＢＧＡチップ１０３では、インターポーザ１０５と基板１０１の表面張力が釣り合うことになる。その結果、ＢＧＡチップ１０３のインターポーザ１０５と基板１０１との間では、はんだボール１０７に対して両側から同じ力が加わる。これにより、従来のように、どちらかのランドが小さい場合に比べ、はんだボール１０７が切れづらくなり、実装不良を減少させることができる。
以上説明したように本実施形態によれば、基板１０１の両面にＢＧＡチップを実装する場合に、先に実装される２次面側のＢＧＡチップのインターポーザのランドのサイズと基板のランドのサイズとを同じにする。これにより、基板の１次面のリフロー時における、２次面側のＢＧＡチップの実装不良を減少させることができる。
尚、前記実施形態では、先に２次面にチップを実装し、その後、１次面にチップを実装するようにしたが本発明はこれに限定されるものでなく、その逆でも良い。その場合には、先に実装される１次面側のＢＧＡチップのインターポーザのランドのサイズと基板のランドのサイズとを同じにすることになる。
また上記実施形態では、先に実装される面側のＢＧＡチップのインターポーザのランドのサイズと基板のランドのサイズとを同じにしたが、全く同じでなくてもよい。即ち、先に実装される面側の基板のランドのサイズを、実装するチップのインターポーザのランドのサイズよりも若干大きくしてもよい。
また上記実施形態では、基板の１次面と２次面に実装するチップは、ともにインターポーザのランドのサイズとランドのピッチが同じパッケージとしたが、本発明はこれに限定されるものでない。即ち、インターポーザのランドのサイズとランドのピッチが互いに少しだけ異なっていてもよい。
１０１ 電子部品の実装用基板
１０２ ＢＧＡチップ
１０３ ＢＧＡチップ
１０５ インターポーザ
１０６ ダイ
１０７ はんだボール
１１０，１２０ インターポーザのランド
１１１，１２１ 基板のランド

Claims (5)

  1. 基板の１次面及び２次面の両面に電子部品を実装する電子部品の実装用基板であって、
    先に電子部品を実装する前記基板の２次面のランドのサイズよりも、後で電子部品を実装する前記基板の１次面のランドのサイズを大きくしたことを特徴とする実装用基板。
  2. 前記基板の１次面及び２次面に実装するそれぞれの電子部品では、ともにインターポーザのランドのサイズとランドのピッチが同じであることを特徴とする請求項１に記載の実装用基板。
  3. 前記電子部品は、ＢＧＡチップであることを特徴とする請求項１又は２に記載の実装用基板。
  4. 基板の１次面及び２次面の両面に電子部品を実装した基板であって、
    前記基板の２次面にリフローにより実装された電子部品インターポーザのランドのサイズと、前記基板の２次面のランドのサイズとが同じであり、前記基板の２次面のリフローに続いて前記基板の１次面にリフローにより実装された電子部品インターポーザのランドのサイズよりも、前記基板の１次面のランドのサイズが大きいことを特徴とする電子部品を実装した基板。
  5. 前記基板の１次面及び２次面に実装するそれぞれの電子部品は、ともにインターポーザのランドのサイズとランドのピッチが同じであることを特徴とする請求項４に記載の電子部品を実装した基板。
JP2012033351A 2012-02-17 2012-02-17 電子部品の実装用基板と電子部品を実装した基板 Active JP5845105B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012033351A JP5845105B2 (ja) 2012-02-17 2012-02-17 電子部品の実装用基板と電子部品を実装した基板
PCT/JP2013/052118 WO2013121882A1 (en) 2012-02-17 2013-01-24 Circuit board for mounting electronic components
US14/364,171 US9414488B2 (en) 2012-02-17 2013-01-24 Circuit board for mounting electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012033351A JP5845105B2 (ja) 2012-02-17 2012-02-17 電子部品の実装用基板と電子部品を実装した基板

Publications (3)

Publication Number Publication Date
JP2013171886A JP2013171886A (ja) 2013-09-02
JP2013171886A5 JP2013171886A5 (ja) 2015-04-02
JP5845105B2 true JP5845105B2 (ja) 2016-01-20

Family

ID=48983997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012033351A Active JP5845105B2 (ja) 2012-02-17 2012-02-17 電子部品の実装用基板と電子部品を実装した基板

Country Status (3)

Country Link
US (1) US9414488B2 (ja)
JP (1) JP5845105B2 (ja)
WO (1) WO2013121882A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312993A (ja) 1989-06-12 1991-01-21 Fujitsu Ltd 電子回路パッケージにおける半田付け方法
JPH0927678A (ja) 1995-07-11 1997-01-28 Nippon Avionics Co Ltd プリント配線板の部品実装方法
US20020061665A1 (en) * 2000-07-03 2002-05-23 Victor Batinovich Method and apparatus for vertically stacking and interconnecting ball grid array (BGA) electronic circuit devices
US7317165B2 (en) * 2003-06-24 2008-01-08 Ngk Spark Plug Co., Ltd. Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
JP2007149828A (ja) 2005-11-25 2007-06-14 Fujifilm Corp 電子部品実装用基板
KR100648040B1 (ko) * 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
US7476570B2 (en) * 2006-05-02 2009-01-13 Honeywell International Inc. System and method of attaching an integrated circuit assembly to a printed wiring board
JP2010010644A (ja) * 2008-05-27 2010-01-14 Toshiba Corp 半導体装置の製造方法
JP5330184B2 (ja) 2009-10-06 2013-10-30 新光電気工業株式会社 電子部品装置
JP2011204765A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP2013171886A (ja) 2013-09-02
US20140374152A1 (en) 2014-12-25
US9414488B2 (en) 2016-08-09
WO2013121882A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
JP5649805B2 (ja) 半導体装置の製造方法
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
US20090045523A1 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US11658099B2 (en) Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP2007042762A (ja) 半導体装置およびその実装体
US7994428B2 (en) Electronic carrier board
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
JP2007266564A (ja) フリップチップボンデッドパッケージ
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2017041552A (ja) プリント配線板、電子機器及び実装方法
JP5845105B2 (ja) 電子部品の実装用基板と電子部品を実装した基板
JP2008270303A (ja) 積層型半導体装置
TW201802972A (zh) 避免中介銲球橋接之封裝堆疊方法與構造
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
US20080272480A1 (en) Land grid array semiconductor package
CN213718311U (zh) 印制电路板、芯片和电子设备
TWI609471B (zh) 半導體封裝組合及其製造方法
JP5297445B2 (ja) 半導体装置
KR20150056406A (ko) 반도체 플립칩 패키지
JP2012174900A (ja) 半導体装置の製造方法
TWI435426B (zh) 半導體立體封裝構造
JP2004288998A (ja) 半導体装置及びその製造方法
JP2012238771A (ja) ダイラタンシー特性を有するアンダーフィル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151120

R151 Written notification of patent or utility model registration

Ref document number: 5845105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151