JP2011204765A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2011204765A
JP2011204765A JP2010068407A JP2010068407A JP2011204765A JP 2011204765 A JP2011204765 A JP 2011204765A JP 2010068407 A JP2010068407 A JP 2010068407A JP 2010068407 A JP2010068407 A JP 2010068407A JP 2011204765 A JP2011204765 A JP 2011204765A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
insulating film
wiring
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2010068407A
Other languages
English (en)
Inventor
Soichi Honma
荘一 本間
Masayuki Miura
正幸 三浦
Taku Kamoto
拓 加本
Satoshi Hongo
悟史 本郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010068407A priority Critical patent/JP2011204765A/ja
Priority to US13/044,958 priority patent/US20110233786A1/en
Publication of JP2011204765A publication Critical patent/JP2011204765A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】支持基板の分離工程や樹脂封止体の切断工程等に起因する配線層の剥離やダメージを抑制することを可能にした半導体装置の製造方法を提供する。
【解決手段】支持基板上１に熱可塑性樹脂からなる剥離層２と配線層３を順に形成する。配線層３のダイシング領域Ｄ上に存在する有機絶縁膜を除去する。装置形成領域に対応する配線層３上に半導体チップ９をそれぞれ実装する。剥離層２上に複数の半導体チップ９を覆う封止樹脂層１２を形成する。剥離層２を加熱し、配線層３と複数の半導体チップ９と封止樹脂層１２とを樹脂封止体から支持基板１を分離する。樹脂封止体をダイシング領域に基づいて切断し、半導体装置を構成する構造体を個片化する。
【選択図】図１

Description

本発明は半導体装置の製造方法及び半導体装置に関する。
携帯電話等の小型・薄型の携帯型電子機器は、半導体装置の搭載領域の面積が狭く、かつ高さも低いことから、複数の半導体チップを搭載する場合には単一の基板の両面に半導体チップをそれぞれ実装した、いわゆる両面実装型の半導体装置が用いられている。両面実装型の半導体装置は、例えば以下のようにして作製される。まず、所定の支持基板を準備し、支持基板上に配線層を形成した後、配線層の表面に一方の面の半導体チップを実装する。次いで、支持基板を除去した後に、配線層の裏面に他方の面の半導体チップを実装することによって、目的とする両面実装型の半導体装置を作製する。
両面実装型の半導体装置を作製するにあたっては、支持基板の除去工程が重要となる。すなわち、支持基板の除去工程には、支持基板の繰り返し使用を可能にしつつ、半導体チップや配線層に不具合を生じさせることなく、支持基板を短時間で簡便に除去することが求められる。このような点に対して、特許文献１には支持基板上に熱可塑性樹脂からなる樹脂層（剥離層）を形成し、その上に有機絶縁膜と金属配線とで配線層を形成し、さらに配線層上に半導体チップを実装して樹脂封止した後、樹脂層（剥離層）を加熱しつつ平行方向に移動させ、樹脂層をせん断することによって、配線層と半導体チップと封止樹脂層とで構成された構造体を支持基板から分離する方法が記載されている。
熱可塑性樹脂からなる樹脂層を加熱しながらせん断して支持基板を分離する方法は、例えば剥離層を溶解したり、また高温で焼失させる方法等に比べて、支持基板を短時間で簡便に除去することができ、また半導体チップや配線層への熱的な悪影響も小さいというような利点を有する。しかしながら、樹脂層（剥離層）をせん断して支持基板を分離する際にエッジ部分に応力が集中し、配線層が剥離するおそれがある。
また、配線層上に複数の半導体チップを実装して樹脂封止した後、配線層を封止樹脂と共に切断して各構造体（半導体装置）に個片化する場合、配線層にダメージが生じるおそれがある。これも配線層の剥離の原因となる。さらに、熱可塑性樹脂を剥離層として使用した際に、配線層を構成する有機絶縁膜と剥離層（熱可塑性樹脂層）との間に過剰な混合層が生成すると、接続パッドを形成する開口部に過剰なテーパが生じたり、またパッド表面の混合層を除去する工程が必要になるというような不都合を招くおそれがある。
特開２０１０−０１０６４４号
本発明の目的は、剥離層に熱可塑性樹脂を用いたことによる不都合を解消することを可能にした半導体装置とその製造方法を提供することにある。すなわち、本発明は支持基板の分離工程や樹脂封止体の切断工程等に起因する配線層の剥離やダメージを抑制することを可能にした半導体装置とその製造方法を提供することを目的としている。また、本発明は配線層を構成する有機絶縁膜と剥離層（熱可塑性樹脂層）との間に生じる混合層に基づく装置形状の低下や工程の増加等を抑制することを可能にした半導体装置とその製造方法を提供することを目的としている。
本発明の第１の態様に係る半導体装置の製造方法は、支持基板上に熱可塑性樹脂からなる剥離層を形成する工程と、前記剥離層上に有機絶縁膜と前記有機絶縁膜を貫通する金属配線とで構成された配線層を形成する工程と、前記配線層のダイシング領域に存在する前記有機絶縁膜を除去する工程と、前記配線層の複数の装置形成領域にそれぞれ半導体チップが配置されるように、前記配線層上に複数の半導体チップを実装する工程と、前記配線層を有する前記剥離層上に、前記複数の半導体チップのそれぞれの少なくとも一部を覆う封止樹脂層を形成する工程と、前記剥離層を加熱し、前記配線層と前記複数の半導体チップと前記封止樹脂層とを備える樹脂封止体から前記支持基板を分離する工程と、前記樹脂封止体を前記ダイシング領域に基づいて切断し、前記配線層と前記半導体チップと前記封止樹脂層とを備える構造体を個片化する工程とを具備することを特徴としている。
本発明の第１の態様に係る半導体装置は、有機絶縁膜と前記有機絶縁膜を貫通する金属配線とを備え、支持基板からの剥離面である第１の面を有する配線層と、前記配線層の前記第１の面と対向する第２の面上に実装され、前記金属配線と電気的に接続された半導体チップと、前記配線層上に設けられ、前記半導体チップの少なくとも一部を覆う封止樹脂層とを具備する半導体装置であって、前記封止樹脂層は前記配線層の前記第１の面を露出させつつ、前記配線層の端面を包むように設けられており、かつ前記金属配線は前記配線層の前記第１の面に露出し、かつ前記第１の面に向けて外形が小さくなる形状を有する接続パッドを備えていることを特徴としている。
本発明の第２の態様に係る半導体装置の製造方法は、支持基板上に熱可塑性樹脂からなる剥離層を形成する工程と、前記剥離層上に、有機絶縁膜と前記有機絶縁膜を貫通する金属配線とで構成された配線層を、前記有機絶縁膜の外周が前記剥離層の外周より小さくなるように形成する工程と、前記配線層上に半導体チップを実装する工程と、前記配線層を有する前記剥離層上に、前記半導体チップの少なくとも一部を覆う封止樹脂層を、その外周が前記有機絶縁膜の外周より大きく、かつ前記剥離層の外周より小さくなるように形成する工程と、前記剥離層を加熱し、前記配線層と前記半導体チップと前記封止樹脂層とを備える樹脂封止体から前記支持基板を分離する工程とを具備することを特徴としている。
本発明の第３の態様に係る半導体装置の製造方法は、支持基板上に熱可塑性樹脂からなる剥離層を形成する工程と、前記剥離層上に有機絶縁膜材料を塗布する工程と、前記有機絶縁膜材料の塗布膜に開口部を形成する工程と、前記開口部内に露出した前記剥離層と前記有機絶縁膜材料との混合層を除去する工程と、前記有機絶縁膜材料の塗布膜をキュア処理して有機絶縁膜を形成する工程と、少なくとも前記開口部内に金属配線を形成し、前記剥離層上に前記有機絶縁膜と前記金属配線とを備える配線層を設ける工程と、前記配線層上に半導体チップを実装する工程と、前記配線層を有する前記剥離層上に、前記半導体チップの少なくとも一部を覆う封止樹脂層を形成する工程と、前記剥離層を加熱し、前記配線層と前記半導体チップと前記封止樹脂層とを備える樹脂封止体から前記支持基板を分離する工程とを具備することを特徴としている。
本発明の第３の態様に係る半導体装置は、有機絶縁膜と前記有機絶縁膜を貫通する金属配線とを備え、支持基板からの剥離面である第１の面を有する配線層と、前記配線層の前記第１の面と対向する第２の面上に実装され、前記金属配線と電気的に接続された半導体チップと、前記配線層上に設けられ、前記半導体チップの少なくとも一部を覆う封止樹脂層とを具備する半導体装置であって、前記金属配線は前記配線層の前記第１の面に露出した接続パッドを備え、かつ前記接続パッドの露出部分を除く前記配線層の前記第１の面に、前記支持基板からの分離時に用いられた剥離層と前記有機絶縁膜との混合層が存在することを特徴としている。
本発明の第１の態様による半導体装置の製造方法及び半導体装置によれば、支持基板の分離工程や樹脂封止体の切断工程等に起因する配線層の剥離やダメージを抑制することができる。従って、製造歩留りや信頼性に優れる半導体装置を提供することが可能となる。
本発明の第２の態様による半導体装置の製造方法によれば、支持基板の分離工程等に起因する配線層の剥離やダメージを抑制することができる。従って、製造歩留りや信頼性に優れる半導体装置を提供することが可能となる。
本発明の第３の態様による半導体装置の製造方法及び半導体装置によれば、配線層を構成する有機絶縁膜と剥離層（熱可塑性樹脂層）との間に生じる混合層に基づく装置形状の低下や工程の増加等を抑制することが可能となる。
第１の実施形態の半導体装置の製造方法における剥離層の形成工程から封止樹脂層の形成工程までを示す断面図である。 第１の実施形態の半導体装置の製造方法における支持基板の分離工程から樹脂封止体の切断工程までを示す断面図である。 図１に示す半導体装置の製造工程における剥離層の形成工程から有機絶縁膜の形成工程までを拡大して示す断面図である。 図１に示す半導体装置の製造工程における配線層の形成工程を拡大して示す断面図である。 図１に示す半導体装置の製造工程における半導体チップの実装工程から封止樹脂層の形成工程までを拡大して示す断面図である。 図１に示す半導体装置の製造工程における封止樹脂層の全体形状を示す図である。 封止樹脂層に形成する位置合わせ部の一例を示す図である。 封止樹脂層に形成する位置合わせ部の他の例を示す図である。 封止樹脂層に形成する位置合わせ部のさらに他の例を示す図である。 図２に示す半導体装置の製造工程における支持基板の分離工程から剥離層の除去工程までを拡大して示す断面図である。 第１の実施形態で作製した半導体装置を使用した両面実装型の半導体パッケージを示す断面図である。 第１の実施形態で作製した半導体装置上に他の半導体チップを実装して両面実装型の半導体装置を作製する工程を示す断面図である。 第１の実施形態で作製した半導体装置を使用した片面実装型の半導体パッケージを示す断面図である。 第１の実施形態の半導体装置の製造方法における半導体チップの他の実装工程を示す断面図である。 第２の実施形態の半導体装置の製造方法における剥離層の形成工程から混合層の除去工程までを示す断面図である。 第２の実施形態の半導体装置の製造方法における封止樹脂層の形成工程から支持基板の分離工程までを示す断面図である。
以下、本発明を実施するための形態について説明する。図１ないし図１０は本発明の第１の実施形態による半導体装置の製造方法を示す図である。第１の実施形態の半導体装置の製造工程においては、まず図１（ａ）及び図３（ａ）に示すように、支持基板１として８インチのＳｉウエハ等を用意し、その上に厚さ５μｍの剥離層２を形成する。支持基板１はガラス基板、サファイヤ基板、樹脂基板等であってもよい。支持基板１は複数の装置形成領域Ｘとそれらの間に設けられるダイシング領域Ｄとに相当する部分を有している。
剥離層２は、例えばポリスチレン系樹脂、メタクリル系樹脂、ポリエチレン系樹脂、ポリプロピレン系樹脂、セルロース系樹脂、ポリイミド系樹脂等の熱可塑性樹脂で形成する。剥離層２の厚さは１〜２０μｍの範囲とすることが好ましく、さらに３〜１５μｍの範囲とすることがより好ましい。剥離層２の厚さが１μｍ未満であると、支持基板１の分離工程で剥離層２を良好にせん断することが困難となるおそれがある。剥離層２を厚く形成した場合においても、その厚さは２０μｍ程度で十分であり、剥離層２の厚さをそれより厚くすると製造コストの増加を招くことになる。
次に、図１（ｂ）に示すように、剥離層２上に配線層３を形成する。配線層３は複数の装置形成領域Ｘ上にそれぞれ形成される。配線層３の形成工程について、図３及び図４を参照して詳述する。まず、図３（ｂ）に示すように、剥離層２上に配線層３を構成する第１の有機絶縁膜４Ａを形成する。第１の有機絶縁膜４Ａには、例えば厚さ３μｍ程度のポリイミド系樹脂を適用する。第１の有機絶縁膜４Ａは、ポリベンゾオキサゾール系樹脂膜、フェノール系樹脂膜、アクリル系樹脂膜等であってもよい。
この際、図３（ｃ）に示すように、第１の有機絶縁膜４Ａのダイシング領域Ｄに存在する部分を除去する。これによって、後述する支持基板１の分離工程や樹脂封止体の切断工程等に起因する配線層３の剥離やダメージを抑制することができる。次いで、第１の有機絶縁膜４Ａに露光現像処理を施して、例えば直径が２０μｍの開口部５を４０μｍピッチで形成する。開口部５は配線層３の第１の面（支持基板１からの剥離面）３ａに配置される接続パッドと対応するように形成される。さらに、開口部５の形状は第１の面３ａとは反対側の第２の面３ｂから第１の面３ａに向けて外形が小さくなるような形状とされている。開口部５の形状は、例えば第１の面３ａの開口径が第２の面３ｂの開口径より１０〜５０％程度小さい形状であることが好ましい。これによっても、後工程での配線層３の剥離やダメージを抑制することができる。
次いで、配線層３を構成する金属配線を形成する。具体的には、まず図４（ａ）に示すように、めっきのシード層６として例えば厚さ０．０５μｍのＴｉ膜と厚さ０．１μｍのＣｕ膜とを形成する。その上にレジストを５μｍの厚さで塗布し、これに露光現像処理を施すことによって、金属配線の形成領域となる開口部を有するレジスト膜７を形成する。そして、シード層６を電極として電解Ｃｕめっきを行って、例えば幅３μｍの金属配線８を形成する。金属配線８は少なくとも第１の有機絶縁膜４Ａの開口部５を充填するように形成される。なお、金属配線８はＣｕに限らず、Ａｌ、Ａｇ、Ａｕ等で形成してもよい。
図４（ｂ）に示すように、レジスト膜７を除去し、さらに第１の有機絶縁膜４Ａ上に露出しているシード層６のＣｕ膜とＴｉ膜をエッチングして除去する。Ｃｕ膜のエッチングには硫酸と過酸化水素水との混合液等が用いられ、Ｔｉ膜のエッチングにはアンモニア水と過酸化水素水との混合液等が用いられる。この後、図４（ｃ）に示すように、第１の有機絶縁膜４Ａの形成工程と同様にして、配線層３の第２の面３ｂ側の接続パッドに相当する部分を開口させた第２の有機絶縁膜４Ｂを形成する。第２の有機絶縁膜４Ｂにも、例えば直径が２０μｍの開口を４０μｍピッチで形成し、開口内に金属配線８を露出させる。第２の有機絶縁膜４Ｂは第１の有機絶縁膜４Ａと同様な有機樹脂材料で形成される。
第２の有機絶縁膜４Ｂは第１の有機絶縁膜４Ａと同一形状に形成される。従って、金属配線８と第１及び第２の有機絶縁膜４Ａ、４Ｂとで構成される配線層３は、図４（ｃ）に示したように、装置形成領域Ｘのみに存在することになる。ダイシング領域Ｄには、配線層３を構成する有機絶縁膜４Ａ、４Ｂは存在していない。また、金属配線８は開口部５内に形成された接続パッド８ａを有している。接続パッド８ａは開口部５の形状に基づいて、配線層３の第２の面（支持基板１からの剥離面とは反対側の面）３ｂから第１の面（支持基板１からの剥離面）３ａに向けて外形が小さくなるような形状を有している。接続パッド８ａは、例えば第１の面３ａの露出径が第２の面３ｂの露出径より１０〜５０％程度小さい形状であることが好ましい。
金属配線８の接続パッド８ａは有機絶縁膜４を貫通するように設けられており、配線層３の第１及び第２の面３ａ、３ｂにそれぞれ露出している。接続パッド８ａの第２の面３ｂ側の露出部は、配線層３に実装される半導体チップとの接続面として機能する。また、接続パッド８ａの第１の面３ａ側の露出部は、他の半導体チップや配線基板等との接続面として機能する。なお、図４では単層の金属配線８を示しているが、２層もしくはそれ以上の金属配線で配線層３を構成してもよい。有機絶縁膜４は金属配線８の層数に応じて形成される。そのような場合においても、ダイシング領域Ｄ上の有機絶縁膜４は除去する。有機絶縁膜４を積層した配線層３の厚さは５０μｍ以下とすることが好ましく、さらには３０μｍ以下とすることが望ましい。
次に、図１（ｃ）に示すように、配線層３上に複数の半導体チップ９を実装する。半導体チップ９は装置形成領域Ｘに形成された配線層３上にそれぞれ配置される。半導体チップ９の実装工程について、図５を参照して詳述する。ここでは、配線層３と半導体チップ９との接続にフリップチップ（ＦＣ）接続を適用した例について述べる。従って、半導体チップ９はＳｎ−Ａｇ合金等からなる金属バンプ１０を有している。金属バンプ１０は、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｇｅ、Ｎｉ、Ｐｄ、Ｐｔ、Ｐｂ等やこれらの合金、混合物で形成してもよい。金属バンプ１０は接続パッド８ａと対応するように４０μｍピッチで形成されており、またその直径は２０μｍとされている。
半導体チップ９は、図５（ａ）に示すように、金属バンプ１０が接続パッド８ａの第２の面３ｂ側に露出した部分と接続されるようにＦＣ実装される。半導体チップ９は複数の装置形成領域Ｘに対応する配線層３上にそれぞれ実装される。金属バンプ１０は接続パッド８ａの露出部にバリアメタルとしてＮｉ／Ｐｄ／Ａｕ積層膜等を形成した後に接続してもよい。ＦＣ実装は、金属バンプ１０上にフラックスを塗布した半導体チップ９を、フリップチップボンダで配線層３上に搭載し、リフロー炉に入れて接続を行う。その後、フラックスを洗浄液で除去する。フラックスを用いずに、金属バンプ１０の表面酸化膜をプラズマ等で除去した後、フリップチップボンダを用いてパルスヒートで接続してもよい。
次いで、図５（ｂ）に示すように、ＦＣ接続後の半導体チップ９と配線層３との隙間にアンダーフィル樹脂１１を充填する。この後、図１（ｄ）及び図５（ｃ）に示すように、配線層３の第２の面３ｂ上に封止樹脂層１２を形成する。封止樹脂層１２は半導体チップ９の少なくとも一部を配線層３と共に覆うように形成される。封止樹脂層１２はモールド成型等で形成される。図１（ｄ）及び図５（ｃ）は封止樹脂層１２で半導体チップ９全体を覆った状態を示している。封止樹脂層１２は半導体チップ９の一部を覆う（例えば半導体チップ９の側面を覆い、半導体チップ９の裏面を露出させる）ように形成してもよい。
封止樹脂層１２は配線層３の第２の面３ｂ上のみならず、剥離層２上に一様に形成される。封止樹脂層１２は、複数の配線層３上に実装された複数の半導体チップ９を一括して覆うように、支持基板１の剥離層２上に形成される。従って、隣接する配線層３間にも封止樹脂層１２が形成される。すなわち、配線層３の形成工程でダイシング領域に応じて有機絶縁膜４を除去した部分にも封止樹脂層１２が形成される。このため、配線層３の端面（側面）は封止樹脂層１２で包まれることになる。封止樹脂層１２で配線層３の端面を包み込むことによって、後工程での配線層３の剥離やダメージを抑制することができる。
封止樹脂層１２の全体形状（外形）は、図６に示すような形状とすることが好ましい。すなわち、封止樹脂層１２はその外周が配線層３の有機絶縁膜４の外周より大きく、かつ剥離層２の外周より小さくなるように形成することが好ましい。すなわち、封止樹脂層１２の外周が配線層３の有機絶縁膜４の外周と剥離層２の外周との中間に位置するように配置する。例えば、支持基板２が８インチのＳｉウエハの場合、剥離層２の外周のエッジカットを１ｍｍとし、封止樹脂層１２の外周のエッジカットを２．５ｍｍ、配線層３の有機絶縁膜４の外周のエッジカットは５ｍｍとする。
このように、配線層３の形成領域を封止樹脂層１２より狭くし、かつ封止樹脂層１２の形成領域を剥離層２より狭くすることによって、支持基板２の分離工程における配線層３の端部への応力集中、さらに封止樹脂層１２の端部への応力集中を抑制することができる。従って、配線層３の剥離やダメージを抑制することが可能となる。封止樹脂層１２をモールド成型するにあたって、金型の型締め面は露出した剥離層２に直接押し当てられることになり、モールド樹脂が外周に飛び出すフラッシュが生じるおそれがあるが、これは剥離層２を構成する熱可塑性樹脂の弾性率を下げることで抑制することができる。
複数の配線層３とそれらの上に個々に実装された半導体チップ９と封止樹脂層１２とを備える樹脂封止体１３は、支持基板１から分離された後に切断されて個片化される。このような樹脂封止体１３のみを加工する工程を実施するにあたって、封止樹脂層１２には樹脂封止体１３の回転方向を識別する位置合せ用の切り欠きやマーク等（以下では総称して位置合せ部と記す）を形成することが好ましい。位置合せ部としての切り欠き形状としては、ノッチ形状やオリフラ形状が挙げられる。位置合せ部としてのマークの形成方法は、封止樹脂層１２に印字を行う、また傷や凹部を形成する等が挙げられる。
図７は支持基板１のノッチ１４に対応させて形成した封止樹脂層１２のノッチ１５を示している。図８は支持基板１のオリフラ１６に対応させて形成した封止樹脂層１２のオリフラ１７を示している。図９は位置合せ用として凹状のマーク１８を形成した封止樹脂層１２を示している。図９は平面形状が丸のマーク１８を示しているが、マーク１８の平面形状は四角や十字等であってもよい。図９では図示を省略したが、マーク１８は支持基板１の位置合せ用のノッチやオリフラ等に対応させて形成されている。このようなノッチ１５、オリフラ１７、マーク１８等を封止樹脂層１２に形成しておくことによって、支持基板１を分離した樹脂封止体１３の位置合せを容易に実施することができる。
次に、図２（ａ）及び図１０（ａ）に示すように、支持基板１とその上に剥離層２を介して形成された樹脂封止体１３とを備える積層体を所定の温度に加熱し、剥離層２としての熱可塑性樹脂層を軟化させながら、支持基板１と樹脂封止体１３とを略平行な方向に相対的に移動させる。支持基板１と樹脂封止体１３との間に生じるせん断力を利用して、軟化した剥離層２をせん断することによって、樹脂封止体１３から支持基板１から分離する。この際、支持基板１と樹脂封止体１３との略平行な移動に加えて、上下方向にも多少の割合で移動させることによって、支持基板１の分離を促進することができる。
剥離層２としての熱可塑性樹脂層の加熱温度は、例えば２２０〜２６０℃の範囲とすることが好ましい。このような温度の加熱処理であれば、半導体チップ９の熱的ダメージ、ＦＣ接続部や配線層３の変形等を招くことなく、支持基板１を短時間で簡便に分離することができる。また、分離した支持基板１は繰り返し使用することができる。加熱処理による支持基板１と樹脂封止体１３との分離をより容易に行うために、剥離層２を構成する熱可塑性樹脂は２５０℃における粘度が１００Ｐａ・ｓ以下であることが好ましい。
剥離層２をせん断して支持基板１を分離するにあたって、各配線層３の端面を封止樹脂層１２で包み込んでいると共に、封止樹脂層１２全体としても配線層３の端面を包み込んでいるため、剥離層２のせん断時における配線層３の端面への応力集中を防ぐことができる。すなわち、剥離層２のせん断時における応力集中の起点は封止樹脂層１２となる。さらに、配線層３の第１の面に露出する接続パッド８ａを第２の面３ａから第１の面３ａに向けて外形が小さくなるような形状としているため、接続パッド８ａに加わる応力を低減することができる。これらによって、配線層３の剥離やダメージを抑制することが可能となる。従って、半導体装置のリフロー時やＴＣＴ時における配線の破断等を抑制され、信頼性や耐久性に優れる半導体装置を提供することができる。
支持基板１の分離方法は、剥離層２をせん断して支持基板１を樹脂封止体１３から分離する方法に限られるものではない。例えば、支持基板１としてＳｉウエハを使用すると共に、剥離層２をフェノール系熱可塑性樹脂で形成した場合、Ｓｉウエハを下側にして熱板に載せて２５０℃に加熱する。フェノール系熱可塑性樹脂は２５０℃においてガラス転移点を超え、弾性率が１０Ｐａ・ｓ以下となって軟化する。熱可塑性樹脂はガラス転移点を超えた温度での粘度が１０ｋＰａ・ｓ以下であることが好ましい。
上記した加熱状態からＳｉウエハと樹脂封止体１３との積層体を常温の絶縁板上に移動させ、そのまま自然冷却させる。例えば、封止樹脂層１２のガラス転移点は１６０℃、ガラス転移点以上の温度における熱膨張係数は３３ｐｐｍ、ガラス転移点未満の温度における熱膨張係数は７ｐｐｍである。このため、封止樹脂層１２は冷却中に大きく収縮する。封止樹脂層１２のガラス転移点は１２０〜１７０℃の範囲であることが好ましく、ガラス転移点以上の温度における熱膨張係数は３０〜６０ｐｐｍの範囲、ガラス転移点未満の温度における熱膨張係数は６〜３０ｐｐｍの範囲であることが好ましい。
封止樹脂層１２を含む樹脂封止体１３は、熱可塑性樹脂層からなる剥離層２と接着されているため、封止樹脂層１２が収縮すると支持基板（Ｓｉウエハ）１とは逆方向に応力が発生する。そのため、熱可塑性樹脂のガラス転移点以上の温度の間において、樹脂封止体１３の外周から支持基板（Ｓｉウエハ）１が剥がれる。このような封止樹脂層１２と支持基板（Ｓｉウエハ）１との熱膨張係数の差を利用し、加熱後の冷却工程で生じる熱応力に基づいて樹脂封止体１３から支持基板１を分離させてもよい。この方法は支持基板１の分離に必要な装置は熱板のみであり、大型な装置や吸引機構等も不要にすることができるため、支持基板１を樹脂封止体１３から低コストで分離させることが可能となる。
剥離層２をせん断して支持基板１を分離した場合、図１０（ｂ）に示すように、配線層３の第１の面３ａには剥離層２の残渣層２ａが生じる。このため、図２（ｂ）及び図１０（ｃ）に示すように、熱可塑性樹脂の残渣層２ａをアセトン等の溶媒で除去する。溶媒は熱可塑性樹脂を構成しているものでもよい。熱可塑性樹脂の残渣層２ａを除去し、さらに配線層３の第１の面３ａに露出したシード層６をエッチングして除去することによって、接続パッド（Ｃｕパッド等）８ａを配線層３の第１の面３ａに露出させることができる。なお、配線層３の第１の面３ａ（接続パッド８ａの露出部を除く）に剥離層２の一部（有機絶縁膜４や封止樹脂層１２との混合層であってもよい）が残存していると、その後に形成する樹脂との密着性が良好になり、半導体装置の信頼性を向上させることができる。
この後、図２（ｃ）に示すように、支持基板１から分離した封止樹脂体１３をブレード１９でダイシング領域Ｄに沿って切断することによって、配線層３と半導体チップ９と封止樹脂層１２とを備える構造体（半導体装置）２０をそれぞれ個片化する。封止樹脂体１３の切断箇所には封止樹脂層１２のみしか存在していないため、封止樹脂体１３の切断時に配線層３にダメージを与えることがなく、また配線層３が剥離することもない。これも半導体装置のＴＣＴ時における信頼性の向上等に寄与する。構造体１５における配線層３の外周部分に形成された封止樹脂層１２の幅は５０μｍ以下とすることが好ましく、さらには３０μｍ以下とすることが望ましい。これよりも大きくなると配線層３の有効面積が減少したり、半導体装置の大型化等を招くことになる。
上述した製造工程を経て作製された半導体装置２０は、例えば図１１に示すような両面実装型の半導体パッケージ（半導体部品）２１の構成部品として用いられる。図１１に示す両面実装型の半導体パッケージ２１の作製工程について、図１２を参照して述べる。まず、図１２（ａ）に示すように、配線層３の第１の面３ａに露出した接続パッド（Ｃｕパッド等）８ａ上に必要に応じてＮｉ／Ｐｄ／Ａｕ積層膜１７を形成する。次に、図１２（ｂ）に示すように、第２の半導体チップ２３を配線層３の第１の面３ａ上にＦＣ実装する。すなわち、半導体チップ２３の金属バンプ２４を接続パッド８ａにＦＣ接続する。第２の半導体チップ２３と配線層３との間にはアンダーフィル樹脂２５を充填してもよい。
配線層３の第２の面３ｂ上には第１の半導体チップ９が実装されているため、配線層３の両面に半導体チップ９、２３を実装した半導体装置２６が構成される。この後、両面実装型の半導体装置２６をパッケージ基板２７上にマウントペーストを用いて搭載し、さらにボンディングワイヤ（Ａｕワイヤ等）２８を介して半導体装置２６とパッケージ基板２７とを電気的に接続する。さらに、半導体チップ２３を封止するように樹脂モールドを行い、パッケージ基板２７の裏面に金属ボールを搭載して外部接続端子２９を形成することによって、両面実装型の半導体パッケージ２１が完成する。
上述した製造工程にしたがって作製した半導体パッケージ２１を温度サイクル試験（ＴＣＴ）に供し、その信頼性を調べた。なお、温度サイクル試験は−５５℃（３０分）→２５℃（５分）→１２５℃（３０分）を１サイクルとして行った。その結果、３０００サイクル後においても両面実装型の半導体装置２６の各面のＦＣ接続箇所に破断の発生は認められなかった。配線層３に形成した接続パッド８ａが剥離層２に向かって小さくなっていることと、配線層３の外周を封止樹脂層１２で覆っていることによって、配線層３の伸び縮みが抑えられ、接続パッド８ａにかかる応力が小さくなることに基づいて、ＴＣＴ時の接続パッド８ａと半田バンプ１０、２４との破断を抑制することが可能となる。
また、図１３に示すように、半導体装置１５をパッケージ基板３０に実装して片面実装型の半導体パッケージ（半導体部品）３１を作製することも可能である。半導体パッケージ３１は以下のようにして作製される。まず、配線層３の第１の面３ａに露出した接続パッド（Ｃｕパッド等）８ａ上に金属バンプ３２を形成する。このような金属バンプ３２を形成した半導体装置１５をパッケージ基板３０にＦＣ実装することによって、半導体パッケージ３１を作製する。半導体装置１５とパッケージ基板３０との間にアンダーフィル樹脂を充填してもよいし、また半導体装置１５全体を樹脂モールドしてもよい。このような半導体パッケージ３１をＴＣＴに供したところ、ＦＣ接続箇所に破断の発生は認められなかった。これも封止樹脂層１２や接続パッド８ａの形状に基づくものである。
上述した実施形態の製造方法においては、配線層３と半導体チップ９とをＦＣ接続した例について説明したが、配線層３と半導体チップ９とはワイヤボンディングを適用して電気的に接続することも可能である。すなわち、図１４（ａ）に示すように、例えば厚さを５０μｍ程度に薄厚化した半導体チップ３３をマウント材３４で配線層３にマウントする。配線層３の有機絶縁膜４は前述したように装置形成領域のみに形成されており、ダイシング領域には存在していない。半導体チップ３３は多段に積層してもよい。半導体チップ３３の電極パッド（Ａｌパッド）３５と配線層３の接続パット８ａ（必要に応じてＮｉ／Ｐｄ／Ａｕ積層膜３６を介して）とを金属ワイヤ３７で接続する。そして、図１４（ｂ）に示すように、剥離層２上に封止樹脂層１２を形成する。その他の工程は半導体チップ９をＦＣ接続した半導体装置の製造工程と同様にして実施される。
次に、本発明の第２の実施形態による半導体装置の製造方法について、図１５及び図１６を参照して説明する。なお、第１の実施形態による半導体装置の製造方法と同一部分については一部説明及び図示を省略する。まず、図１５（ａ）に示すように、支持基板１上に熱可塑性樹脂からなる剥離層２を形成し、さらに第１の有機絶縁膜４Ａとなる有機絶縁膜材料（ポリイミド系樹脂、ポリベンゾオキサゾール系樹脂、フェノール系樹脂、アクリル系樹脂等）の塗布膜４１を形成する。支持基板１や剥離層２の構成は第１の実施形態と同様である。剥離層２や有機絶縁膜材料の種類や形成方法によっては、それらの間に混合層４２（剥離層２と有機絶縁膜材料との混合層４２）が生成する場合がある。
次いで、図１５（ｂ）に示すように、有機絶縁膜材料の塗布膜４１に露光現像処理を施して開口部５を形成する。開口部５内には混合層４２が露出している。開口部５内に混合層４２が存在している状態で有機絶縁膜材料の塗布膜４１をキュア処理すると、開口部５の壁面テーパが過剰になだらかになる、すなわち表面側に向かって開口径が大きくなるような不都合（開口部５の形状不良）が生じる。さらに、開口部５内の混合層４２は絶縁膜であるため、接続パッド８ａの露出を妨げる要因となる。
そこで、有機絶縁膜材料の塗布膜４１をキュア処理する前に、開口部５内の混合層４２を除去する。開口部５内の混合層４２は、例えばドライエッチングやウエットエッチングにより除去する。ドライエッチングではアッシャー装置を使用し、Ｏ2アッシャー等を適用して混合層４２を除去する。このとき、有機絶縁膜材料の塗布膜４１が残るようなエッチング条件を選択する。あるいは、混合層４２のエッチングレートが有機絶縁膜材料の塗布膜４１のエッチングレートより早くなる条件下でエッチングを行ってもよい。この後、有機絶縁膜材料の塗布膜４１をキュア処理することによって、図１５（ｃ）に示すように、開口部５を有する第１の有機絶縁膜４Ａを形成する。
上述した第１の有機絶縁膜４Ａを用いて、第１の実施形態と同様に配線層３を形成する。次いで、第１の実施形態と同様に配線層３上に半導体チップ９をＦＣ実装し、さらにアンダーフィル樹脂１１と封止樹脂層１２を形成する（図１６（ａ））。次に、第１の実施形態と同様にして樹脂封止体１３から支持基板１を分離する（図１６（ｂ））。配線層３の第１の面３ａには剥離層２の残渣が生じるため、これをアセトン等の溶媒で除去し、さらに配線層３の第１の面３ａに露出したシード層６をエッチングして、接続パッド（Ｃｕパッド等）８ａを配線層３の第１の面３ａに露出させる。
そして、第１の実施形態と同様に樹脂封止体１３を切断して個片化することによって、配線層３と半導体チップ９と封止樹脂層１２とを備える構造体（半導体装置）１５を作製する（図１６（ｃ））。支持基板１の分離工程や樹脂封止体１３の切断工程を実施するにあたって、第１の実施形態と同様な構成（配線層３や封止樹脂層１２の形状）を適用することが好ましい。第２の実施形態による半導体装置１５は、第１の実施形態と同様に、両面実装型の半導体パッケージ２１（図１１）の構成部品として用いたり、あるいは片面実装型の半導体パッケージ３１（図１３）の作製に使用される。
第２の実施形態による半導体装置１５において、剥離層２と有機絶縁膜材料との混合層４２はそれらの密着強度を向上させる。従って、リフロー工程やＴＣＴにおける層間剥離を抑制することができる。開口部５内の混合層４２は予め除去しているため、開口部５の形状不良の発生を抑制することができ、また支持基板１の分離工程後に剥離層２の残渣を除去することで、接続パッド８ａの表面を容易に露出させることができる。さらに、配線層３の第１の面３ａには、接続パッド８ａの露出面を除いて混合層４２が存在しているため、その後に別の樹脂層を形成する際に密着性が向上させることが可能となる。
なお、本発明は上記した実施形態に限定されるものではなく、支持基板上に剥離層を介して配線層を形成し、さらに配線層上に半導体チップを実装した後に、支持基板を分離して各種構造の半導体装置を製造する方法に適用することができる。そのような半導体装置の製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
１…支持基板、２…熱可塑性樹脂からなる剥離層、３…配線層、４…有機絶縁膜、５…開口部、８…金属配線、８ａ…接続パッド、９，２３…半導体チップ、１０，２４…金属バンプ、１２…封止樹脂層、１３…樹脂封止体、２０…半導体装置、４１…有機絶縁膜材料の塗布膜、４２…剥離層と有機絶縁膜材料との混合層。

Claims (5)

  1. 支持基板上に熱可塑性樹脂からなる剥離層を形成する工程と、
    前記剥離層上に有機絶縁膜と前記有機絶縁膜を貫通する金属配線とで構成された配線層を形成する工程と、
    前記配線層のダイシング領域に存在する前記有機絶縁膜を除去する工程と、
    前記配線層の複数の装置形成領域にそれぞれ半導体チップが配置されるように、前記配線層上に複数の半導体チップを実装する工程と、
    前記配線層を有する前記剥離層上に、前記複数の半導体チップのそれぞれの少なくとも一部を覆う封止樹脂層を形成する工程と、
    前記剥離層を加熱し、前記配線層と前記複数の半導体チップと前記封止樹脂層とを備える樹脂封止体から前記支持基板を分離する工程と、
    前記樹脂封止体を前記ダイシング領域に基づいて切断し、前記配線層と前記半導体チップと前記封止樹脂層とを備える構造体を個片化する工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 有機絶縁膜と前記有機絶縁膜を貫通する金属配線とを備え、支持基板からの剥離面である第１の面を有する配線層と、
    前記配線層の前記第１の面と対向する第２の面上に実装され、前記金属配線と電気的に接続された半導体チップと、
    前記配線層上に設けられ、前記半導体チップの少なくとも一部を覆う封止樹脂層とを具備する半導体装置であって、
    前記封止樹脂層は前記配線層の前記第１の面を露出させつつ、前記配線層の端面を包むように設けられており、かつ前記金属配線は前記配線層の前記第１の面に露出し、かつ前記第１の面に向けて外形が小さくなる形状を有する接続パッドを備えていることを特徴とする半導体装置。
  3. 支持基板上に熱可塑性樹脂からなる剥離層を形成する工程と、
    前記剥離層上に、有機絶縁膜と前記有機絶縁膜を貫通する金属配線とで構成された配線層を、前記有機絶縁膜の外周が前記剥離層の外周より小さくなるように形成する工程と、
    前記配線層上に半導体チップを実装する工程と、
    前記配線層を有する前記剥離層上に、前記半導体チップの少なくとも一部を覆う封止樹脂層を、その外周が前記有機絶縁膜の外周より大きく、かつ前記剥離層の外周より小さくなるように形成する工程と、
    前記剥離層を加熱し、前記配線層と前記半導体チップと前記封止樹脂層とを備える樹脂封止体から前記支持基板を分離する工程と
    を具備することを特徴とする半導体装置の製造方法。
  4. 支持基板上に熱可塑性樹脂からなる剥離層を形成する工程と、
    前記剥離層上に有機絶縁膜材料を塗布する工程と、
    前記有機絶縁膜材料の塗布膜に開口部を形成する工程と、
    前記開口部内に露出した前記剥離層と前記有機絶縁膜材料との混合層を除去する工程と、
    前記有機絶縁膜材料の塗布膜をキュア処理して有機絶縁膜を形成する工程と、
    少なくとも前記開口部内に金属配線を形成し、前記剥離層上に前記有機絶縁膜と前記金属配線とを備える配線層を設ける工程と、
    前記配線層上に半導体チップを実装する工程と、
    前記配線層を有する前記剥離層上に、前記半導体チップの少なくとも一部を覆う封止樹脂層を形成する工程と、
    前記剥離層を加熱し、前記配線層と前記半導体チップと前記封止樹脂層とを備える樹脂封止体から前記支持基板を分離する工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. 有機絶縁膜と前記有機絶縁膜を貫通する金属配線とを備え、支持基板からの剥離面である第１の面を有する配線層と、
    前記配線層の前記第１の面と対向する第２の面上に実装され、前記金属配線と電気的に接続された半導体チップと、
    前記配線層上に設けられ、前記半導体チップの少なくとも一部を覆う封止樹脂層とを具備する半導体装置であって、
    前記金属配線は前記配線層の前記第１の面に露出した接続パッドを備え、かつ前記接続パッドの露出部分を除く前記配線層の前記第１の面に、前記支持基板からの分離時に用いられた剥離層と前記有機絶縁膜との混合層が存在することを特徴とする半導体装置。
JP2010068407A 2010-03-24 2010-03-24 半導体装置の製造方法及び半導体装置 Abandoned JP2011204765A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010068407A JP2011204765A (ja) 2010-03-24 2010-03-24 半導体装置の製造方法及び半導体装置
US13/044,958 US20110233786A1 (en) 2010-03-24 2011-03-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068407A JP2011204765A (ja) 2010-03-24 2010-03-24 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2011204765A true JP2011204765A (ja) 2011-10-13

Family

ID=44655448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068407A Abandoned JP2011204765A (ja) 2010-03-24 2010-03-24 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US20110233786A1 (ja)
JP (1) JP2011204765A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121882A1 (en) * 2012-02-17 2013-08-22 Canon Kabushiki Kaisha Circuit board for mounting electronic components

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US10522452B2 (en) * 2011-10-18 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices including forming trenches in workpiece to separate adjacent packaging substrates
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
TWI723206B (zh) * 2016-08-18 2021-04-01 日商富士軟片股份有限公司 晶片的製造方法
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
CN112447534B (zh) * 2019-08-30 2023-12-15 天芯互联科技有限公司 封装体及其制备方法
CN111123594B (zh) * 2019-12-02 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
DE10295940B4 (de) * 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
TW557536B (en) * 2002-05-27 2003-10-11 Via Tech Inc High density integrated circuit packages and method for the same
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
TWI336220B (en) * 2003-06-20 2011-01-11 Japan Circuit Ind Co Ltd A method of forming a high density printed wiring board for mounting a semiconductor
JP2010010644A (ja) * 2008-05-27 2010-01-14 Toshiba Corp 半導体装置の製造方法
US20100025862A1 (en) * 2008-07-29 2010-02-04 Peter Alfred Gruber Integrated Circuit Interconnect Method and Apparatus
JP2010092931A (ja) * 2008-10-03 2010-04-22 Toshiba Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2011054852A (ja) * 2009-09-03 2011-03-17 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121882A1 (en) * 2012-02-17 2013-08-22 Canon Kabushiki Kaisha Circuit board for mounting electronic components
US9414488B2 (en) 2012-02-17 2016-08-09 Canon Kabushiki Kaisha Circuit board for mounting electronic components

Also Published As

Publication number Publication date
US20110233786A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP2011204765A (ja) 半導体装置の製造方法及び半導体装置
JP3929966B2 (ja) 半導体装置及びその製造方法
TWI446465B (zh) Manufacturing method of semiconductor device
JP5798834B2 (ja) 半導体装置の製造方法
JP4992904B6 (ja) 半導体装置の製造方法
US9949372B2 (en) Printed wiring board and method for manufacturing the same
KR20160059738A (ko) 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
US10522512B2 (en) Semiconductor package and manufacturing method thereof
TW201511203A (zh) 半導體裝置
JP2011181822A (ja) 半導体装置の製造方法
JPWO2008038345A6 (ja) 半導体装置の製造方法
TW200832649A (en) Semiconductor device and method of manufacturing the same
WO2012059003A1 (zh) 芯片封装方法
TWI567894B (zh) 晶片封裝
WO2011136363A1 (ja) 回路装置の製造方法
JP2013197263A (ja) 半導体装置の製造方法
KR20090052282A (ko) 반도체 장치 및 그 제조 방법
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
JP4577316B2 (ja) 半導体装置の製造方法
JP4619308B2 (ja) 半導体装置の製造方法及び支持テープ
JP2009076839A (ja) 半導体装置およびその製造方法
TWI786491B (zh) 半導體裝置及其製造方法
JP4978244B2 (ja) 半導体装置及びその製造方法
JP5175823B2 (ja) 半導体パッケージの製造方法
JP2010157775A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120206

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20120420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120501