JP4992904B6 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4992904B6
JP4992904B6 JP2008536225A JP2008536225A JP4992904B6 JP 4992904 B6 JP4992904 B6 JP 4992904B6 JP 2008536225 A JP2008536225 A JP 2008536225A JP 2008536225 A JP2008536225 A JP 2008536225A JP 4992904 B6 JP4992904 B6 JP 4992904B6
Authority
JP
Japan
Prior art keywords
semiconductor element
adhesive layer
manufacturing
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008536225A
Other languages
English (en)
Other versions
JPWO2008038345A6 (ja
JP4992904B2 (ja
JPWO2008038345A1 (ja
Inventor
和雄 手代木
和雄 手代木
祐三 下別府
祐三 下別府
和浩 吉本
和浩 吉本
嘉昭 新城
嘉昭 新城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008038345A6 publication Critical patent/JPWO2008038345A6/ja
Publication of JPWO2008038345A1 publication Critical patent/JPWO2008038345A1/ja
Application granted granted Critical
Publication of JP4992904B2 publication Critical patent/JP4992904B2/ja
Publication of JP4992904B6 publication Critical patent/JP4992904B6/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に突起電極を備えた半導体素子を、配線基板等の支持基板上にフリップチップ（フェイスダウン）実装する工程を有する半導体装置の製造方法に関する。
半導体素子を回路基板等の支持基板上に実装する手段の一つとして、当該半導体素子の主面（電子回路が形成された面）を支持基板に対向せしめる所謂フリップチップ（フェイスダウン）実装が適用されている。この時、当該半導体素子の前記主面には、導電性材料からなる突起電極（バンプとも称する）が配設され、当該突起電極が支持基板上の電極端子に接続される。
当該フリップチップ（フェイスダウン）実装工程を含む、半導体装置の製造方法として、従来は以下の方法用いられている。かかる従来の半導体装置の製造方法を図１乃至図４示す。
即ち、所謂ウエハープロセスが適用されて、一方の主面に複数個の半導体素子（ＬＳＩ素子）が形成されてなる半導体基板（ウエハ）１を準備する。当該半導体基板１の裏面（電子回路非形成面）に、紫外線（ＵＶ）硬化型ダイシングテープ２を貼り付け、当該ダイシングテープ２を介してウエハリング（フレーム）３に固定する（図１（ａ）参照）。当該半導体基板１の一方の主面（半導体素子形成面）には、当該半導体素子それぞれの領域に於いて、外部接続用端子となる突起電極（バンプ）が配設されている。
次いで、ダイシングソー４を用いたブレードダイシング法により、半導体基板１を縦横に切断し、半導体素子に分離し、個片化する（図１（ｂ）参照）。
次に、前記ダイシングテープ２の裏面側から紫外線（ＵＶ光）を照射し、ダイシングテープ２の接着層を硬化させる（図１（ｃ）参照）。これにより、ダイシングテープ２の粘着力は低下し、個片化されている半導体素子はダイシングテープ２から剥離可能な状態となる。
しかる後、ダイシングテープ２の下方から突上げピン（図示せず）により突き上げ、個片化された半導体素子をダイシングテープ２から剥離し、同時に上方で待機している吸着ツール５を用いて半導体素子６を吸着し、当該半導体素子６をトレー７に移送する（図２（ｄ）参照）。この結果、半導体素子６はトレー７に収納される。
次いで、トレー７内に収納されている半導体素子６を、ピックアップツール８を用いて取り出す。そして、当該ピックアップツール８を上下反転させて、上方で待機しているボンディングツール９に、半導体素子６を受け渡す（図２（ｅ）参照）
一方、後の工程で半導体素子６が搭載・固着される配線基板１０の上面であって、当該半導体素子６が搭載・固着される箇所に、ペースト状のエポキシ系樹脂等の熱硬化性樹脂等からなる接着剤１１を塗布する（図２（ｆ）参照）。
次いで、画像処理装置（図示せず）を用いて、半導体素子６及び配線基板１０との位置合わせを行い、ボンディングツール９を用いて加熱及び加圧しつつ、半導体素子６を配線基板１０上にフリップチップ（フェイスダウン）実装する（図２（ｇ）参照）。
この結果、半導体素子６の下面に設けられた突起電極（バンプ）１２は、配線基板１０の電極１３に接続される（図３（ｈ）参照）。
このとき、加熱により前記接着剤１１（図２（ｆ）参照）が硬化し、半導体素子６と配線基板１０との接着が強化されると共に、半導体素子６と配線基板１０との接続部位が湿気等の外的雰囲気から保護される。
次いで、配線基板１０の一方の主面に搭載された複数個の半導体素子６を、一括して樹脂封止する。当該配線基板１０を金型１４に装着し、当該配線基板１０の一方の主面が配置されたキャビィティ内に封止用樹脂１５を注入して樹脂封止を行う（図３（ｈ）参照）。
次いで、前記配線基板１０の他方の主面に、外部接続端子１６を構成する半田ボールを複数個配設する（図３（ｉ）参照）。
しかる後、配線基板１０及び当該配線基板１０の一方の主面にあって封止用樹脂１５により樹脂封止された半導体素子６及び接着剤１１等を１つの単位として、ダイシングソー１７を用いたブレードダイシング法により、点線Ｘ−Ｘ'に沿って分離し、個片化する（図４（ｊ）参照）。
この結果、配線基板１０上に半導体素子６がフリップチップ（フェイスダウン）実装され、更に封止用樹脂１５により封止された半導体装置１８が形成される（図４（ｋ）参照）。
なお、接触コレットに吸着保持された半導体素子の裏面をマルチ配線基板のチップ実装領域に押し付けて前記半導体素子のダイボンディングを行う際、予め前記半導体素子の主面上に保護テープを貼り付けておく態様（例えば、特許文献１参照）、或いは上面に銅配線が形成されたポリイミド基板と、前記基板に設けられ前記銅配線に接続された接続孔と、前記基板の下面に形成され前記接続孔を介して前記銅配線に接続された半田ボールと、前記基板の上面上にボンディングされた半導体素子と、前記半導体素子に取り付けられ前記銅配線に接続された金バンプと、前記半導体素子と前記ポリイミド基板との間に配置された異方性導電膜と、前記半導体素子の裏面全体に設けられた保護膜とを具備する半導体装置（例えば、特許文献２参照）が提案されている。
更に、粘着層を介して裏面に接着された半導体素子裏面保護層を有する半導体素子を、表面上に形成されたはんだバンプを介して回路基板上にマウントし、加熱処理により、前記はんだバンプを溶融させて半導体素子と回路基板とを接合すると共に、粘着層を軟化させて当該粘着層により半導体素子の側面を覆う態様（例えば、特許文献３参照）も提案されている。
特開２００３−２３４３５９号公報 特開２００１−６８６０３号公報 特開２００５−２６３１１号公報
しかしながら、この様な従来の半導体装置の製造方法にあっては、次の様な問題が存在する。
即ち、前記図２（ｇ）に示す工程において、半導体素子６は、ボンディングツール９により、配線基板１０上にフリップチップ（フェイスダウン）実装され、半導体素子６の主面に配設された突起電極（バンプ）１２は、配線基板１０上の電極１３に接続される。
この時、当該配線基板１０と半導体素子６との間に配設された接着剤１１が当該半導体素子６の側面に沿って這い上がる。また、当該接着剤１１は、半導体素子６の側面から周囲の配線基板１０表面へも拡がり、所謂フィレットが形成される（図５参照）。
半導体素子６は、ボンディングツール９により吸引・保持されつつ、加熱及び加圧されて配線基板１０に固着される。このとき、ボンディングツール９による加熱によって、配線基板１０上の接着剤１１の粘度が低下する。そして、その表面張力により、当該接着剤１１は半導体素子６の側面に沿って上昇すると共に、配線基板１０の表面にも拡がりフィレットが形成される。
かかるフィレットは、接着剤１１の固化時に於いて、より大きな圧着力で固化するため接合の信頼性を上げる観点からは好ましい。
しかしながら、接着剤１１の塗布量が多過ぎると、当該接着剤１１は半導体素子６の厚さを超えて這い上がり、図６に示すように、ボンディングツール９の下面にその一部が接触してしまう。尚、図６（ｂ）は、図６（ａ）に於いて点線で囲んだ部分を拡大して示す。
ボンディングツール９は加熱され高温になっているため、当該ボンディングツール９の下面に接触した接着剤１１は硬化し、図７に示す様に、ボンディングツール９の下面に付着し、残存してしまう。
この結果、ボンディングツール９の表面（半導体素子吸着面）の平坦性が損なわれ、次の被ボンディング半導体素子６を吸着しボンディング処理しようとする際に、吸着ミスの発生、半導体素子６の不均一加熱、或いは半導体素子６と配線基板１０との接続部の温度上昇の不足など、半導体素子６の配線基板１０への接続不良を生じてしまう。
また、付着し固化した接着剤１１Ａは、突起状を有することから、ボンディング処理の際、当該突起を起点にボンディング荷重が集中し、半導体素子６にクラックを生じてしまう恐れもある。
更に、当該接着剤１１Ａを検出し、除去することは困難である。また、仮に、接着剤１１Ａを取り除き得る状態であっても、ボンディング装置には、通常これを検出する手段が設けられていない為、一旦この様な状態が発生すると、これに気付かずに不良半導体装置を製造してしまう恐れがある。
この様な接着剤の這い上がりによる、当該接着剤１１のボンディングツール９への付着は、半導体素子６の厚さが薄くなる程生じ易く、半導体装置の薄型化要求に伴い、今後一層増加する恐れがある。
このような問題を解決するために、接着剤１１がボンディングツール９に付着することを防止することが必要である。
配線基板１０上への接着剤１１の塗布量を減少させることにより、かかる状態の発生を難くすることができるが、これにより半導体素子６と配線基板１０との間の接着の信頼性が低下し、半導体装置の信頼性の低下を招いてしまう。
また、接着剤１１がボンディングツール９に付着したことを検出する機能を、ボンディング装置に付加することも考えられるが、当該機能を付加するための費用が発生し、更に当該検出という工程の発生により製造処理能力の低下を招き、製造費用の上昇を招いてしまう。
本発明は、配線基板に対する接着剤の塗布量を減少させずに、当該接着剤がボンディングツールに付着し固化してしまう状態を防止することができる半導体装置の製造方法を提供することを目的とする。
本発明の一の観点によれば、半導体素子が搭載される支持基板上に接着剤を配設する工程と、一方の主面に外部接続用端子が配設された半導体素子の他方の主面に、前記接着剤の流動を阻止する部材を配設する工程と、前記半導体素子を、前記部材を介して加圧し前記接着剤が配設された支持基板上に搭載する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
前記部材を半導体基板に貼り付けた状態で切断し、切断された前記部材は、前記半導体基板から個片化された前記半導体素子の他方の主面よりも大きな面を有していてもよい。前記部材を第１接着層を介してダイシングテープに貼り付け、且つ、前記部材を第２接着層を介して前記半導体基板に貼り付けた状態で、前記部材及び前記半導体基板の切断を行ってもよい。
前記第１接着層及び前記第２接着層は、紫外線硬化型接着層であり、前記第２接着層の硬化状態が開始されるに必要な紫外線照射光量は、前記第１接着層の硬化状態が開始されるに必要な紫外線照射光量よりも大きくてもよい。
前記第１接着層及び前記第２接着層は、熱発泡型接着層であり、前記第２接着層の発泡状態が開始されるに必要な温度は、前記第１接着層の発泡状態が開始されるに必要な温度よりも高くてもよい。
本発明によれば、配線基板への接着剤の塗布量を減少させずに、且つ、簡易に、接着剤がボンディングツールに付着し固化してしまう状態を未然に防止することができる半導体装置の製造方法を提供することができる。
従来の半導体装置の製造方法を示す外観斜視図である。 従来の半導体装置の製造方法を示す外観斜視図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法における問題点を示す側面図である。 従来の半導体装置の製造方法における問題点を示す側断面図である。 従来の半導体装置の製造方法における問題点を示す断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部側面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す外観斜視図及び要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第1の実施の形態に係る半導体装置の構成を示す断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す要部断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す外観斜視図である。 半導体基板に貼り付けるテープの変形例の構造を示す断面図である。 本発明の製造方法を適用することができる半導体装置の第１の変形例を示す断面図である。 本発明の製造方法を適用することができる半導体装置の第２の変形例を示す断面図である。
２０ 突起電極
２１ 半導体基板
２４ 第１ダイシングソー
２５ 第２ダイシングソー
３０ ダイシングテープ
３１、７３ 第1接着層
３２ 保護テープ
３３、７４ 第２接着層
４０ 半導体素子
４４ ボンディングツール
４６ 接着剤
５０ 配線基板
５１ 電極
以下、本発明による半導体装置の製造方法について、二つの実施の形態をもって詳細に説明する。
［第１の実施の形態］
本発明の第1の実施の形態について、図８乃至図２３を用いて説明する。尚、図８乃至図１２、図１４、図１５、図１７乃至図１９に於いて、（ｂ）は（ａ）の要部拡大断面を示す。
所謂ウエハープロセスが適用されて、一方の主面に複数個の半導体素子（ＬＳＩ素子）が形成されてなる半導体基板（ウエハ）２１を準備する。尚、当該半導体基板２１は、必要に応じて、その他方の主面（裏面）に対して研削処理が施され、その厚さが減じられている。
当該半導体基板２１の裏面（電子回路非形成面）を、紫外線（ＵＶ）硬化型ダイシングテープ２２に貼り付け、当該ダイシングテープ２２を介してウエハリング（フレーム）２３に固定する（図８（ａ）参照）。
当該ダイシングテープ２２上に半導体基板２１が貼り付けられた状態を、図８（ｂ）に示す。当該半導体基板２１の一方の主面（半導体素子形成面）には、当該半導体素子それぞれの領域に於いて、外部接続用端子となる突起電極（バンプ）２４が配設されている。同図８（ｂ）に於いて、一点鎖線Ｘ−Ｘ'は、半導体素子の境界部を示す。
一方、ダイシングテープ２２は、４層構造を有する。即ち、ダイシングテープ基材３１上に、紫外線（ＵＶ）硬化型の第１接着層３２、保護テープ基材３３、及び紫外線（ＵＶ）硬化型の第２接着層３４が順次積層されて構成されている。
ダイシングテープ基材３１の材料としては、例えば、ポリエチレン・テレフタレート（ＰＥＴ：Ｐｏｌｙｅｔｈｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリオレフィン（ＰＯ：Ｐｏｌｙｏｌｅｆｉｎ）等を用いることができる。但し、これらの材料に限定されない。また、当該ダイシングテープ基材３１の厚さに制限は無く、例えば、約５０乃至１００μｍに設定することができる。
また、保護テープ基材３３は、後述するボンディング工程に於いて加熱されるため耐熱性が要求され、また接着剤が接触しても付着・固化し難いテフロン系の材料が適している。当該保護テープ基材３３の厚さも制限は無く、例えば、約１０乃至３０μｍに設定することができる。
一方、第１接着層３２及び第２接着層３４は、所謂紫外線（ＵＶ）硬化型の接着層であって、例えばアクリル系の紫外線（ＵＶ）硬化型のものを適用することができる。但し、かかる材料には限定されない。これらの接着層３２、３４の厚さには制限は無いが、例えば２０乃至５０μｍ程に設定される。
尚、接着層の硬化状態が開始されるに必要な紫外線（ＵＶ）照射光量は、第２接着層３４の方が第１接着層３２よりも大きいものとされる。例えば、第１接着層３２の硬化状態が開始されるに必要な紫外線（ＵＶ）照射光量を約１００ｍＪ／ｃｍ２とした場合、第２接着層３４の硬化状態が開始されるに必要な紫外線（ＵＶ）照射光量を５００ｍＪ／ｃｍ ２と設定する。
接着層を構成する材料の配合を変えることにより、接着層の硬化が開始されるに必要な紫外線（ＵＶ）照射光量を変えることができる。
尚、第２接着層３４は、前記ダイシングテープ基材３１と同様、ボンディング工程（後述）に於いて加熱されるため、耐熱性が必要とされる。
次に、前記図８（ｂ）に於ける一点鎖線Ｘ−Ｘ'に対応して、ダイシングソー２５を用いたブレードダイシングにより前記半導体基板２１を縦横に切断し、個々の半導体素子２１Ａに分離、個片化する（図９参照）。かかるダイシングにより、半導体素子２１Ａは、矩形状の平面形状を有して個片化される。
この時、ダイシングソー２５の幅（刃厚）は、例えば５０μｍ以上に設定される。
当該ダイシングソー２５は、半導体基板２１、更には第２接着層３４を切り込み、保護テープ基材３３の上面に達して、当該保護テープ基材３３を表出する溝（ダイシング溝）２６を形成する。
次いで、第２のダイシングソー２７を用いたブレードダイシングにより、前記ダイシング処理により生じたダイシング溝２６内に表出されている保護テープ基材３３及びその下層に在る第１接着層３２を切り込み、溝２８を形成する（図１０（ａ），（ｂ）参照）。
当該第２のダイシングソー２７の幅（刃厚）は、前記ダイシングソー２５の幅（刃厚）よりも小であり、例えば約２０μｍ以下に設定される。このダイシング処理に於いて、第２ダイシングソー２７は、ダイシングテープ基材３１の上面に達する。
この結果、個々の半導体素子２１Ａの周囲とダイシングテープ２２との間には、溝２６と溝２８による段差が形成される（図１０（ｃ）参照）。
即ち、ダイシングソー２５により半導体基板２１及び第２接着層３４が切断・分離され、第２ダイシングソー２７により保護テープ基材３３及び第１接着層３２が切断・分離されて、保護テープ基材３３及び第１接着層３２に形成される溝２８の幅Ｂは、半導体基板２１及び第２接着層３４に形成される溝２６の幅Ａよりも小さい（Ｂ<Ａ）。
従って、ダイシングソー２５の幅を約５０μｍ、第２のダイシングソー２７の幅を約２０μｍに設定して切断処理を行った場合、保護テープ基材３３は、個々の半導体素子２１Ａ部に於いて、当該半導体素子２１Ａよりも外側に約１５μｍ延在して残される。即ち、半導体素子２１Ａよりも大きなサイズの保護テープ基材３３が、第２接着層３４を介して半導体素子２１Ａに貼り付けられた状態が形成される。
当該保護テープ基材３３は、半導体素子２１Ａの四辺の全てに於いて、当該半導体素子２１Ａの側面よりも外側に延在し、矩形状の平面形状を有している。
尚、ダイシングソー２５の幅（刃厚）に対する第２のダイシングソー２７の幅（刃厚）をより小とすることにより、半導体基板２１及び第２接着層３４の切断溝２６の幅Ａと、保護テープ基材３３及び第１接着層３２の切断溝２８の幅Ｂとの差を更に大きなものとすることができる。
これにより、半導体素子２１Ａよりも更に大きなサイズの保護テープ基材３３を、当該半導体素子２１Ａの裏面に配設した状態とすることができる。
次いで、前記ダイシングテープ基材３１の下面側、即ち個片化された半導体基板の在る面とは反対側の面から紫外線（ＵＶ光）を照射する（図１１参照）。
このとき、紫外線（ＵＶ光）の照射光量は、第１接着層３２の硬化状態が開始され、第２接着層３４の硬化状態は開始されない量に設定される。
即ち、第１接着層３２の硬化状態が開始されるに必要なＵＶ照射光量が約１００ｍＪ／ｃｍ２とされ、第２接着層３４の硬化状態が開始されるに必要なＵＶ照射光量が約５００ｍＪ／ｃｍ２と設定されている場合には、光量が２００ｍＪ／ｃｍ２の紫外線（ＵＶ）を照射する。
その結果、第１接着層３２のみが硬化反応し、第２接着層３４は硬化しない。
即ち、ダイシングテープ基材３１上に設けられた第１接着層３２のみ硬化して粘着力が低下し、第１接着層３２上に設けられた保護テープ基材３３がダイシングテープ基材３１から剥離可能な状態とされる。
しかる後、第２接着層３４を介して保護テープ基材３３が取り付けられ、且つ個片化された半導体素子２１Ａを、当該ダイシングテープ基材３１から剥離し、トレー４１に収納する（図１２参照）。
即ち、ダイシングテープ基材３１及び保護テープ基材３３上に支持された複数個の半導体素子２１Ａは、テーブル（図示せず）上に載置される。
当該テーブルには、真空吸引装置接続された真空吸引孔が設けられており、当該真空吸引孔を介して、前記ダイシングテープ基材３１は当該テーブル上に吸着固定される。
かかる状態に於いて、ダイシングテープ基材３１の下方から突上げピン４２が上昇し、当該突上げピン４２が当該ダイシングテープ基材３１並びに第１接着層３２を貫通して上昇することにより、一つの半導体素子２１Ａがダイシングテープ基材３１から剥離される。
このとき、第１接着層３２の粘着力は低下しているため、当該第１接着層３２上に位置する保護テープ基材３３と半導体素子２１Ａは一体化された状態でダイシングテープ基材３１から分離される。
一方、かかる突上げピン４２の上昇に対応して、半導体素子２１Ａの上方には吸着ツール４３が配置され、押し上げられた半導体素子２１Ａを真空吸着して保持する。そして、当該吸着ツール４３は、当該半導体素子２１Ａを、トレー４１に移送して収納する。
この結果、トレーに収容された半導体素子２１Ａの背面には、当該半導体素子２１Ａよりも大きな面積を有する保護テープ基材３３が第２接着層３４を介して配設されている。
次いで、トレー４１内に収納されている半導体素子２１Ａを、ピックアップツール４４を用いて取り出す。そして、当該ピックアップツール４４を上下反転させ、上方で待機しているボンディングツール４５に、当該半導体素子２１Ａを受け渡す（図１３参照）。
この結果、当該ボンディングツール４５は、被処理半導体素子２１Ａの背面に第２接着層３４を介して配設された保護テープ基材３３を吸着することにより、当該半導体素子２１Ａを保持する。
一方、後の工程に於いて半導体素子２１Ａが搭載・固着される配線基板５１の上面であって、当該半導体素子２１Ａが搭載・固着される箇所には、ペースト状のエポキシ系樹脂等の熱硬化性樹脂等の接着剤５２を、ノズル４６を介して塗布する（図１４参照）。
同図に示される様に、当該配線基板５１が大判（大型）であって、複数個の半導体素子が搭載される場合には、個々の半導体素子の搭載箇所に対応して、接着剤５２を選択的に塗布する。
次いで、画像処理装置（図示せず）を用いて、半導体素子２１Ａ及び配線基板５１との位置合わせを行い、前記ボンディングツール４５を用いて加熱及び加圧しつつ、半導体素子２１Ａを配線基板５１にフリップチップ（フェイスダウン）実装する（図１５参照）。
このとき、加熱により前記接着剤５２は硬化し、半導体素子２１Ａと配線基板５１との接着強度が強化されると共に、半導体素子２１Ａと配線基板５１との接続部位が湿気等の外的環境から保護される。
かかるフリップチップ（フェイスダウン）実装の際、接着剤５２が塗布された状態で、半導体素子２１Ａの下面に設けられた突起電極（バンプ）２４は配線基板５１の電極５３に接続される。このとき、当該接着剤５２の塗布量が多過ぎると、当該接着剤５２は半導体素子２１Ａの側面を、当該半導体素子２１Ａの厚さ以上に這い上がる（図１６参照）。
また、本実施の態様にあっては、当該半導体素子２１Ａの背面とボンディングツール４５の間には、第２接着層３４を介して当該半導体素子２１Ａよりも面積の広い保護テープ基材３３が位置している。 即ち、半導体素子２１Ａの四辺の全てに於いて、当該半導体素子２１Ａの側面よりも外側に当該保護テープ基材３３が延在している。
このため、半導体素子２１Ａの側面を這い上がった接着剤５２は、当該保護テープ基材３３によりその進行が妨げられ、ボンディングツール４５には到達しない。
従って、当該ボンディングツール４５に接着剤５２の付着を生ずることなく、大判の配線基板５１上に、半導体素子２１Ａを連続して搭載することができる。
尚、前記図１２に示す工程に於いては、半導体素子２１Ａをダイシングテープ基材３０から剥離した後に、一端トレー４１に収納している。しかしながら、半導体素子２１Ａをダイシングテープ基材３１から剥離した後に、トレー４１に収納することなく、吸着ツール４３を上下反転させて、上方で待機しているボンディングツール４５に当該半導体素子２１Ａを受け渡し、配線基板５１に固着することも、勿論可能である。
次いで、複数個の半導体素子２１Ａが搭載された配線基板５１に対し、当該半導体素子２１Ａの上方から紫外線（ＵＶ光）を照射する（図１７参照）。
このとき、紫外線の照射光量は、第２接着層３４の硬化状態が開始される量に設定される。例えば、第２接着層３４の硬化状態が開始されるに必要なＵＶ照射光量を約５００ｍＪ／ｃｍ２と設定されている場合には、約６００ｍＪ／ｃｍ２のＵＶを照射する。
この結果、半導体素子２１Ａの背面と保護テープ基材３３との間に設けられた第２接着層３４は硬化反応して粘着力が低下し、保護テープ基材３３が半導体素子２１Ａの背面から剥離可能な状態とされる。
次いで、複数個の半導体素子２１Ａそれぞれに配設されている保護テープ基材３３上に跨がって、長尺状に連続する剥離用テープ４７を貼り付け、当該剥離用テープ４７を引張して、半導体素子２１Ａの裏面より保護テープ基材３３を剥離・除去する（図１８参照）。
即ち、剥離用テープ４７を、図１８に於いて矢印で示す方向に引っ張り、半導体素子２１Ａに貼り付けられている保護テープ基材３３を剥離、除去する。
なお、剥離用テープ４７の材質、厚さ等に制限はないが、保護テープ基材３３を剥離することができる粘着性が必要とされる。
かかる工程により、配線基板５１上に搭載された複数個の半導体素子２１Ａの背面から、保護テープ基材３３が剥離・除去される（図１９参照）。
次いで、配線基板５１の一方の主面に搭載・固着された半導体素子２１Ａを、一括して樹脂封止する。当該配線基板５１を金型６１に装着し、当該配線基板５１の一方の主面が配置されたキャビティ内に封止用樹脂６２を注入して樹脂封止処理を行う。（図２０参照）。
次いで、前記配線基板５１の他方の主面に、当該配線基板５１に設けられた電極５３に対応して、外部接続端子５４を構成する半田ボールを複数個配設する（図２１参照）。
しかる後、配線基板５１及び当該配線基板５１の一方の主面にあって、封止用樹脂６２により樹脂封止された半導体素子２１Ａ及び接着剤５２等を１つの単位として、ダイシングソー２９を用いたブレードダイシング法により点線Ｘ−Ｘ'に沿って分離し、個片化する（図２２参照）。
この結果、配線基板５１上に半導体素子２１Ａがフリップチップ（フェイスダウン）実装され、更に封止用樹脂６２により封止された半導体装置７１が形成される（図２３参照）。当該半導体装置７１は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置とも称される。
この様に、本第１の実施の態様によれば、配線基板５１上にボンディングツール４５を用いて半導体素子２１Ａを固着する際、当該配線基板５１上に予め塗布された接着剤５２が半導体素子２１Ａの側面を這い上がっても、前記半導体素子２１Ａの背面に配置され、当該半導体素子２１Ａよりも大きな面積を有する保護テープ基材３３の存在によって、前記接着剤５２がボンディングツール４５に到達することが阻止される。
従って、配線基板５１への接着剤５２の塗布量を減少させることを必要とせず、十分な量の接着剤５２を適用することが可能であり、もって半導体素子２１Ａの配線基板５１への固着を、高い信頼性をもって実現することができる。
更に、接着剤５２のボンディングツール４５への付着を検出する機能を、ボンディグツール４５を操作する装置等に付加する必要も生じない。
［第２の実施の形態］
次いで、本発明の第２の実施の形態について、図２４乃至図３４を用いて説明する。尚、図２５、図３５至図３７は、要部拡大断面図である。前記第１の実施の態様と対応する部位には、同じ符号を付してその詳細な説明は省略する。
所謂ウエハープロセスが適用されて、一方の主面に複数個の半導体素子（ＬＳＩ素子）が形成されてなる半導体基板（ウエハ）２１を準備する。尚、当該半導体基板２１は、必要に応じて、その他方の主面（裏面）に対して研削処理が施され、その厚さが減じられている。
当該半導体基板２１の裏面（電子回路非形成面）を、テープ８１を貼り付け、全体をウエハリング（フレーム）２３に固定する（図２４参照）。
当該テープ８１は、図２５に示すように４層構造を備える。即ち、ダイシングテープ基材３１上に、熱発泡型の第１接着層８２、保護テープ基材３３、及び熱発泡型の第２接着層８４が順次積層されて構成されている。
ダイシングテープ基材３１の材料としては、例えば、ポリエチレン・テレフタレート（ＰＥＴ：Ｐｏｌｙｅｔｈｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリオレフィン（ＰＯ：Ｐｏｌｙｏｌｅｆｉｎ）等を用いることができる。但し、これらの材料に限定されない。また、ダイシングテープ基材３１の厚さも制限は無く、例えば、約５０乃至１００μｍに設定することができる。
また、保護テープ基材３３は、後述するボンディング工程に於いて加熱されるため耐熱性が要求され、接着剤が接触しても付着・固化しにくいテフロン系の材料が適している。当該保護テープ基材３３の厚さも制限は無く、例えば、約１０乃至３０μｍに設定することができる。
一方、第１接着層８２及び第２接着層８４は、前述の如く熱発泡型の接着層であって、熱が加えられると発泡し、粘着力が低下する。第１接着層８２及び第２接着層８４の材料としては特に限定は無く、例えば日東電工製の熱剥離シート「リバアルファ」を適用することができる。また、接着層８２及び８４の厚さに特に制限は無く、例えば約２０乃至５０μｍに設定することができる。
当該接着層に於いて、第２接着層８４の発泡が開始される温度が、第１接着層８２の発泡が開始される温度よりも高くなるように設定される。例えば、第１接着層８２の発泡状態が開始される温度を約９０℃とし、第２接着層８４の発泡状態が開始される温度を約１５０℃と設定する。
なお、接着層を構成する材料の配合を変えることにより、接着層の発泡状態が開始される温度を変更することができる。
次いで、前記第１の実施の形態に於いて図９に示す工程と同様に、ダイシングソー２５を用いたブレードダイシングにより、半導体基板２１を縦横に切断し、個々の半導体素子２１Ａに分離し、個片化する（図２６参照）。
この時、ダイシングソー２５の幅は、例えば約５０μｍ以上に設定される。当該ダイシングソー２５は、半導体基板２１、更には第２接着層８４を切り込み、保護テープ基材３３の上面に達して、当該保護テープ基材３３を表出する溝２６（ダイシング溝）を形成する。
次に、前記第１の実施の形態における図１０に示す工程と同様に、第２ダイシングソー２７を用いたブレードダイシングにより、前記ダイシング処理により生じたダイシング溝２６内に表出されている保護テープ基材３３及びその下層に在る第１接着層８２を切り込む（図２７参照）。
当該第２のダイシングソー２７の幅（刃厚）は、前記ダイシングソー２５の幅（刃厚）よりも小であり、例えば約２０μｍ以下に設定される。
このダイシング処理により、当該第２ダイシングソー２７は、ダイシングテープ基材３１の上面に達する。この結果、半導体基板２１及びテープ８１には、溝状の段差が形成される（図示せず）。
即ち、ダイシングソー２５により半導体基板２１及び第２接着層８４が切断・分離され、第２ダイシングソー２７により保護テープ基材３３及び第１接着層８２が切断・分離されて、保護テープ基材３３及び第１接着層８２の切断幅Ｂは、半導体基板２１及び第２接着層８４の切断幅Ａよりも小さく形成される（Ｂ<Ａ）。
尚、ダイシングソー２５の幅（刃厚）に対する第２のダイシングソー２７の幅（刃厚）をより小とすることにより、半導体基板２１及び第２接着層８４の切断幅Ａと、保護テープ基材３３及び第１接着層８２の切断幅Ｂとの差をより大きなものとすることができる。
これにより、半導体素子２１Ａよりも更に大きなサイズの保護テープ基材３３を、第２接着層８４を介して半導体素子２１Ａの裏面に取り付けた状態を形成することができる。
次に、ウエハリング２３をヒータブロック９１上に配置し、ダイシングテープ基材３１をその下面側から加熱する（図２８参照）
このとき、加熱温度は、第１接着層８２の発泡が開始され、第２接着層８４には発泡が開始されない温度に設定される。
即ち、第１接着層８２の発泡状態が開始される温度が約９０℃とされ、第２接着層８４の発泡状態が開始される温度を約１５０℃と設定されている場合には、ヒータブロック９１の温度を約１００℃に設定し、約５乃至１０秒、ダイシングテープ基材３１の下面に押し当てる。
この結果、第１接着層８２のみ発泡反応し、第２接着層８４には発泡を生じない。
即ち、ダイシングテープ基材３１上に設けられた第１接着層８２のみ発泡して粘着力が低下し、当該第１接着層８２上に設けられた保護テープ基材３３がダイシングテープ基材３０から剥離可能な状態とされる。
なお、かかる加熱処理は、本例のように半導体基板２１と略同じ大きさの接触面積を有するヒータブロック９１により一括して行うか、或いは、個片化された半導体素子２１Ａと略同じ大きさの接触面積を有するヒータブロックを用いて、半導体素子単位で行うか、必要に応じて選択することができる。
しかる後、第２接着層８４を介して保護テープ基材３３が取り付けられており、個片化された半導体素子２１Ａを、当該ダイシングテープ基材３１から剥離して、トレー４１に収納する（図２９参照）。
即ち、ダイシングテープ基材３１及び保護テープ基材３３上に支持された複数個の半導体素子２１Ａは、テーブル（図示せず）上に載置される。
当該テーブルには、真空吸引装置接続された真空吸引孔が設けられており、当該真空吸引孔を介して、前記ダイシングテープ基材３１はテーブルに吸着固定される。
かかる状態に於いて、ダイシングテープ基材３１の下方から突上げピンが上昇し、当該突上げピンが当該ダイシングテープ基材３１並びに第１接着層８２を貫通して上昇することにより、一つの半導体素子２１Ａがダイシングテープ基材３１から剥離される。
このとき、第１接着層８２の粘着力は低下しているため、当該第１接着層８２上に配設された保護テープ基材３３と半導体素子２１Ａは、一体化された状態でダイシングテープ基材３１から剥離される。
一方、かかる突上げピンの上昇に対応して、半導体素子２１Ａの上方には吸着ツール４３が配置され、押し上げられた半導体素子２１Ａを真空吸着して保持する。
そして、当該吸着ツール４３は、当該半導体素子２１Ａを、トレー４１に移送して収納する。
この様にして、トレー４１に収容された半導体素子２１Ａの背面には、当該半導体素子２１Ａよりも大きな面積を有する保護テープ基材３３が第２接着層３４を介して配設されている。
次いで、トレー４１内に収納されている半導体素子２１Ａを、ピックアップツール４４を用いて取り出す。しかる後、当該ピックアップツール４４を上下反転させて、上方で待機しているボンディングツール４５に、当該半導体素子２１Ａを受け渡す（図３０参照）。
この結果、当該ボンディングツール４５は、被処理半導体素子２１Ａの背面に第２接着層８４を介して配設された保護テープ基材３３を吸着することにより、当該半導体素子２１Ａを保持する。
一方、後の工程に於いて半導体素子２１Ａが搭載・固着される配線基板５１の上面であって、当該半導体素子２１Ａが搭載・固着される箇所に、ペースト状のエポキシ系樹脂等の熱硬化性樹脂等の接着剤５２を、ノズル４６を介して塗布する（図３１参照）。
同図に示される様に、当該配線基板５１が大判（大型）であって、半導体素子２１Ａが複数個搭載される場合には、個々の半導体素子２１Ａの搭載箇所に対応して、接着剤５２を選択的に塗布する。
次いで、画像処理装置（図示せず）を用いて、半導体素子２１Ａ及び配線基板５１との位置合わせを行い、前記ボンディングツール４５を用いて加熱及び加圧しつつ、半導体素子２１Ａを配線基板５１上にフリップチップ（フェイスダウン）実装する（図３２参照）。
このとき、加熱により前記接着剤５２は硬化し、半導体素子２１Ａと配線基板５１との接着強度が強化されると共に、半導体素子２１Ａと配線基板５１との接続部位が湿気等の外的雰囲気から保護される。
かかるフリップチップ（フェイスダウン）実装の際、接着剤５２が塗布された状態で、半導体素子２１Ａの下面に設けられた突起電極（バンプ）２４は配線基板５１の電極５３に接続される。このとき、当該接着剤５２の塗布量が多過ぎると、当該接着剤５２は半導体素子２１Ａの側面を、当該半導体素子２１Ａの厚さ以上に這い上がる。
このとき、本実施の態様にあっては、当該半導体素子２１Ａの背面とボンディングツール４５の間には、第２接着層８４を介して当該半導体素子２１Ａよりも面積の広い保護テープ基材３３が位置している。 即ち、半導体素子２１Ａの四辺の全てに於いて、当該半導体素子２１Ａの側面よりも外側に当該保護テープ基材３３が延在している。
このため、半導体素子２１Ａの側面を這い上がってきた接着剤５２は、当該保護テープ基材３３によりその進行が妨げられ、ボンディングツール４５には到達しない。
従って、ボンディングツール４５に接着剤５２の付着を生ずることなく、大判の配線基板５１上に、半導体素子２１Ａを連続して搭載することができる。
ところで、半導体素子２１Ａの背面には、第２接着層８４を介して保護テープ基材３３が貼り付けられている。
一方、ボンディング処理の為、前記ボンディングツール４５の加熱温度は、第２接着層８４の硬化状態が開始される温度に設定される。例えば、第２接着層８４の硬化状態が開始される温度を約１５０℃と設定している場合には、ボンディングツール４５による加熱温度を約３００℃に設定する。
その結果、半導体素子２１Ａの背面と保護テープ基材３３との間に設けられた第２接着層８４は発泡反応して粘着力は低下し、保護テープ基材３３及び第２接着層８４が半導体素子２１Ａの背面から剥離可能な状態が形成される。
この様に、ボンディングツール４５による加熱により、半導体素子２１Ａの背面と保護テープ基材３３との間に設けられた第２接着層８４は発泡反応し、その粘着力が低下する。
即ち、半導体素子２１Ａを吸着保持するボンディングツール４５により、半導体素子２１Ａを配線基板５１にボンディングすると同時に、保護テープ基材３３が半導体素子２１Ａの背面から剥離可能な状態を形成することができる。
従って、本実施の形態にあっては、前記第１の実施の形態の場合に比して、少ない工程数をもって、保護テープ基材３３を半導体素子２１Ａの背面から剥離可能な状態とすることができる。
次いで、半導体素子２１Ａのそれぞれに配設された保護テープ基材３３上に跨がって、長尺状に連続する剥離用テープ４７を貼り付け、当該剥離用テープ４７を引張して、半導体素子２１Ａの裏面より保護テープ基材３３を剥離・除去する（図３３参照）。
即ち、剥離用テープ４７を、図３３に於いて矢印で示す方向に引っ張り、半導体素子２１Ａに貼り付けられている保護テープ基材３３を剥離、除去する。
なお、剥離用テープ４７の材質、厚さ等に特に制限はないが、保護テープ基材３３を剥離することができる粘着性が必要とされる。
かかる工程により、配線基板５１上に搭載された複数個の半導体素子２１Ａの背面から、保護テープ基材３３が剥離・除去される（図３４参照）。
次いで、配線基板５１の一方の主面に搭載・固着された半導体素子２１Ａを、一括して樹脂封止する。当該配線基板５１を金型６１に装着し、当該配線基板５１の一方の主面が配置されたキャビティ内に封止用樹脂６２を注入して樹脂封止を行う。
次いで、前記配線基板５１の他方の主面に、当該配線基板５１に設けられた電極５３に対応して、外部接続端子５４を構成する半田ボールを複数個配設する。
しかる後、配線基板５１及び当該配線基板５１の一方の主面にあって、封止用樹脂６２により樹脂封止された半導体素子２１Ａ及び接着剤５２等を１つの単位として、ダイシングソー２９を用いたブレードダイシング法により分離し、個片化する。
この結果、配線基板５１上に半導体素子２１Ａがフリップチップ（フェイスダウン）実装され、更に封止用樹脂６２により封止された半導体装置が形成される。（図示せず）当該半導体装置は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置とも称される。
この様に、本発明の第２の実施の態様にあっても、配線基板５１上にボンディングツール４５を用いて半導体素子２１Ａを固着する際、当該配線基板５１上に予め塗布された接着剤５２が半導体素子２１Ａの側面を這い上がっても、前記半導体素子２１Ａの背面に配置された、当該半導体素子２１Ａよりも大きな面積を有する保護テープ基材３３の存在によって、前記接着剤５２がボンディングツール４５に到達することが阻止される。
従って、配線基板５１への接着剤５２の塗布量を減少させることを必要とせず、十分な量の接着剤５２を適用することが可能であり、もって半導体素子２１Ａの配線基板５１への固着を、高い信頼性をもって実現することができる。
更に、接着剤５２のボンディングツール４５への付着を検出する機能を、ボンディグツール４５を操作する装置等に付加する必要も生じない。
更に、本発明の第２の実施の態様にあっては、図３２に示すボンディング工程に於いて、ボンディングツール４５を用いて半導体素子２１Ａを吸着保持し配線基板５１にボンディングすると同時に、第２接着層８４を発泡させ保護テープ基材３３が半導体素子２１Ａの背面から剥離可能な状態を形成することができる。
従って、前記第１の実施の形態の場合に比し、少ない工程数で、保護テープ基材３３及び第２接着層８４を半導体素子２１Ａの背面から容易に剥離可能な状態とすることができる。
以上、本発明について二つの実施の形態をもって説明したが、本発明はこれらの実施の形態に示される構成に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
例えば、半導体基板２１に貼り付けるダイシングテープを、図３５に示す構成としてもよい。
即ち、ダイシングテープ基材３１上に、紫外線（ＵＶ）硬化型の第１接着層３２、保護テープ基材３３、及び熱発泡型の第２接着層８４を順次積層してなる、４層構造としても良い。
かかるテープ構造にあっては、第１接着層３２上に設けられた保護テープ基材３３がダイシングテープ基材３１から容易に剥離可能な状態を形成するために、ダイシングテープ基材３１の下面側から紫外線（ＵＶ光）を照射して、当該ダイシングテープ基材３１上に設けられた第１接着層３２のみ硬化させて粘着力を低下させる。
また、保護テープ基材３３及び第２接着層８４が半導体素子２１Ａの背面から容易に剥離可能な状態を形成するために、半導体素子２１Ａを吸着保持するボンディングツール４５を用いて半導体素子２１Ａを配線基板５１にボンディングする際に、ボンディングツール４５により加熱して、半導体素子２１Ａの背面と保護テープ基材３３との間に設けられた第２接着層８４を発泡反応させて粘着力を低下せしめる。
一方、上記構成に代えて、ダイシングテープ基材３１上に、熱発泡型の第１接着層８２、保護テープ基材３３、及び紫外線（ＵＶ）硬化型の第２接着層３４を順次積層してなる４層構造を採用してもよい。
また、上述の実施の形態にあっては、裏面に外部接続端子５５を構成する半田ボールが複数個配設された配線基板５１の表面に、半導体素子２１Ａが実装・接続され、封止用樹脂６２により樹脂封止されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置を製造する例を示したが、本発明は、かかる半導体装置に限定されるものではない。
即ち、本発明は、図３６又は図３７に示す構造を有する半導体装置の製造にも適用することができる。
図３６に示す半導体装置１７１にあっては、配線基板５１上に接着剤５２を介して固着された半導体素子２１Ａの上に、第２の半導体素子１０１がその電子回路形成面を上とした状態で、ダイボンディング材１０２を介して積載されている。所謂２段スタックマルチチップパッケージ型半導体装置である。
かかる半導体装置１７１は、前記図１９又は図３４に示す工程の後、半導体素子２１Ａの上に，第２の半導体素子１０１をその回路形成面を上とした状態で、ダイボンディングフィルム等のダイボンディング材１０２を介して積載し、更に、当該第２の半導体素子１０１と配線基板５１の電極５３とをボンディングワイヤ１０３により接続する。
しかる後、前記図２０乃至図２２に示す、樹脂封止工程、外部接続用端子配設工程及び個片化処理工程を施すことにより半導体装置１７１が形成される。
また、図３７に示す半導体装置１７２は、配線基板５１に、半導体素子１１１を、その回路形成面を上とした状態で、ダイボンディング材１１２を介して搭載し、更に当該半導体素子１１１の上に接着剤５２を介して半導体素子２１Ａを搭載してなる２段スタックマルチチップパッケージ型の半導体装置である。
配線基板５１の電極５３と半導体素子１１１との間は、ボンディングワイヤ１１３により接続されている。
かかる半導体装置の製造は、配線基板５１の上に半導体素子１１１を、その回路形成面を上とした状態で、ダイボンディングフィルム等のダイボンディング材１１２を介して積載し、当該半導体素子１１１と配線基板５１の電極５３とをボンディングワイヤ１１３により接続した後に、前記図８乃至図１９又は図２４乃至図３４に示す工程により、半導体素子１１１の上に接着剤５２を介して半導体素子２１Ａを搭載する。この場合、半導体素子２１Ａの載置対象体は、半導体素子１１１である。
しかる後、前記図２０乃至図２２に示す、樹脂封止工程、外部接続用端子配設工程及び個片化処理工程を施すことにより半導体装置１７２が形成される。
尚、前記本発明の二つの実施の態様にあっては、半導体素子２１Ａの背面には、第２接着層を介して当該会半導体素子２１Ａよりも面積の広い保護テープ基材３３が配置された状態でボンディングツール４５が当接される。
即ち、半導体素子２１Ａの四辺の全てに於いて、当該半導体素子２１Ａの側面よりも外側に当該保護テープ基材３３が延在している状態に於いて、ボンディングツール４５が押圧される。
この様に、保護テープ基材３３の面積を半導体素子２１Ａの面積よりも大とすることにより、当該保護テープ基材３３部分に於いて接着剤の流動（這い上がり）を阻止し、当該接着剤のボンディングツール４５への到達を防止している。
当該接着剤のボンディングツール部への流動を阻止する為に、接着剤の流動する延面距離を増加させようとして、保護テープ基材３３の厚さをより厚くすることも考えられる。
しかしながら、当該保護テープ基材３３の厚さを増加させることは、ボンディングツール４５による加熱効果を減じ、また当該保護テープ基材３３の取り扱いが煩雑になるなど実用上好ましくない。
本発明は、半導体装置の製造方法に関し、突起電極を備えた半導体素子を、配線基板等の支持基板上にフリップチップ（フェイスダウン）実装する際に、その作業効率、ならびに製造歩留りを高めることができる。

Claims (10)

  1. 一方の主面に外部接続用端子が配設された半導体基板の他方の主面に、前記接着剤の流動を阻止する部材を介してダイシングテープを貼り付ける工程と、
    前記半導体基板を複数の半導体素子に個別化する工程と、
    個別化された前記半導体素子を、前記ダイシングテープから剥離する工程と、
    前記半導体素子が搭載される支持基板上に前記接着剤を配設する工程と、
    前記半導体素子を、前記部材を介して加圧し前記接着剤が配設された前記支持基板上に搭載する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記部材を前記半導体基板に貼り付けた状態で切断し、
    切断された前記部材は、前記半導体基板から個片化された前記半導体素子の他方の主面よりも大きな面を有することを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法であって、
    前記部材を第１接着層を介してダイシングテープに貼り付け、且つ、前記部材を第２接着層を介して前記半導体基板に貼り付けた状態で、前記部材及び前記半導体基板の切断を行うことを特徴とする半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法であって、
    前記半導体基板及び前記第２接着層の切断幅は、前記部材及び前記第１接着層の切断幅よりも大きいことを特徴とする半導体装置の製造方法。
  5. 請求項３又は５のいずれか一項に記載の半導体装置の製造方法であって、
    前記第１接着層及び前記第２接着層は、紫外線硬化型接着層であり、
    前記第２接着層の硬化状態が開始されるに必要な紫外線照射光量は、前記第１接着層の硬化状態が開始されるに必要な紫外線照射光量よりも大きいことを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法であって、
    前記部材の切断後、ダイシングテープ側から紫外線を照射して前記第１接着層を硬化させて、前記半導体素子に貼り付けられた前記部材を前記ダイシングテープから剥離可能な状態を形成することを特徴とする半導体装置の製造方法。
  7. 請求項５又は６記載の半導体装置の製造方法であって、
    前記半導体素子を前記支持基板上へ搭載する工程後、部材側から紫外線を照射して前記第２接着層を硬化させて、前記部材を前記半導体素子の前記他方の主面から剥離可能な状態を形成することを特徴とする半導体装置の製造方法。
  8. 請求項３又は４記載の半導体装置の製造方法であって、
    前記第１接着層及び前記第２接着層は、熱発泡型接着層であり、
    前記第２接着層の発泡状態が開始されるに必要な温度は、前記第１接着層の発泡状態が開始されるに必要な温度よりも高いことを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法であって、
    前記部材の切断後、ダイシングテープ側から加熱して前記第１接着層を発泡させて、前記半導体素子に貼り付けられた前記部材を前記ダイシングテープから剥離可能な状態を形成することを特徴とする半導体装置の製造方法。
  10. 請求項８記載の半導体装置の製造方法であって、
    前記半導体素子を前記支持基板上へ搭載する工程の際に部材側への加熱により前記第２接着層を発泡させて、前記部材を前記半導体素子の前記他方の主面から剥離可能な状態を形成することを特徴とする半導体装置の製造方法。
JP2008536225A 2006-09-27 2006-09-27 半導体装置の製造方法 Expired - Fee Related JP4992904B6 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/319142 WO2008038345A1 (fr) 2006-09-27 2006-09-27 Procédé de fabrication d'un dispositif à semi-conducteur

Publications (4)

Publication Number Publication Date
JPWO2008038345A6 JPWO2008038345A6 (ja) 2010-01-28
JPWO2008038345A1 JPWO2008038345A1 (ja) 2010-01-28
JP4992904B2 JP4992904B2 (ja) 2012-08-08
JP4992904B6 true JP4992904B6 (ja) 2018-06-27

Family

ID=39229792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008536225A Expired - Fee Related JP4992904B6 (ja) 2006-09-27 2006-09-27 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7820487B2 (ja)
JP (1) JP4992904B6 (ja)
KR (1) KR101035297B1 (ja)
CN (1) CN101512742B (ja)
WO (1) WO2008038345A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP5143196B2 (ja) * 2009-09-28 2013-02-13 日東電工株式会社 半導体装置用フィルム
JP2011151362A (ja) 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP5681374B2 (ja) 2010-04-19 2015-03-04 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5439264B2 (ja) 2010-04-19 2014-03-12 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
US9484279B2 (en) * 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
JP5432853B2 (ja) * 2010-07-30 2014-03-05 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及びその製造方法並びに半導体装置の製造方法
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
JP2014123743A (ja) * 2013-12-27 2014-07-03 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP2016063060A (ja) * 2014-09-18 2016-04-25 株式会社ディスコ ウエーハの加工方法
US9418895B1 (en) * 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
SG11201807452UA (en) * 2016-03-04 2018-09-27 Lintec Corp Protective film-forming composite sheet
TWI691013B (zh) * 2019-08-21 2020-04-11 力成科技股份有限公司 晶片轉移方法及其設備

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359335B1 (en) * 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
JPH09116251A (ja) * 1995-10-24 1997-05-02 Olympus Optical Co Ltd 半導体ベアチップの取付方法および取付構造
JPH1154554A (ja) * 1997-08-05 1999-02-26 Matsushita Electric Ind Co Ltd 電子部品の基板実装用加工方法
JP3339472B2 (ja) 1999-08-24 2002-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2002299378A (ja) * 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
JP2003234359A (ja) 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2005026311A (ja) * 2003-06-30 2005-01-27 Sony Corp ダイシングフィルム、フリップチップ実装方法、及び半導体装置
JP2006179811A (ja) * 2004-12-24 2006-07-06 Matsushita Electric Ind Co Ltd 半導体素子の実装方法およびその実装装置
JP5018117B2 (ja) * 2007-02-15 2012-09-05 富士通セミコンダクター株式会社 電子部品の実装方法

Also Published As

Publication number Publication date
JP4992904B2 (ja) 2012-08-08
KR101035297B1 (ko) 2011-05-19
US20090186451A1 (en) 2009-07-23
CN101512742B (zh) 2011-10-19
WO2008038345A1 (fr) 2008-04-03
CN101512742A (zh) 2009-08-19
KR20090046958A (ko) 2009-05-11
US7820487B2 (en) 2010-10-26
JPWO2008038345A1 (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
JP4992904B6 (ja) 半導体装置の製造方法
JPWO2008038345A6 (ja) 半導体装置の製造方法
US8394677B2 (en) Method of fabricating semiconductor device
TWI295500B (ja)
JP5325736B2 (ja) 半導体装置及びその製造方法
US7148081B2 (en) Method of manufacturing a semiconductor device
JP5590814B2 (ja) 半導体装置及びその製造方法
JP4757398B2 (ja) 半導体装置の製造方法
JP4848153B2 (ja) 半導体装置の製造方法
JP4785917B2 (ja) マルチチップモジュールの製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2013149660A (ja) 半導体装置の製造方法
JP3344372B2 (ja) 半導体装置の製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2013171916A (ja) 半導体装置の製造方法
JP2010135501A (ja) 半導体装置の製造方法
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP5343932B2 (ja) 半導体装置の製造方法
TW202131418A (zh) 半導體裝置及其製造方法
JP2013135038A (ja) 半導体装置の製造方法
JP2005101312A (ja) 半導体装置の製造方法
JP2009246079A (ja) 半導体パッケージおよびその製造方法
JP3933910B2 (ja) 半導体装置の製造方法および積層構造体の製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP2004311603A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees