KR101035297B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101035297B1
KR101035297B1 KR1020097006174A KR20097006174A KR101035297B1 KR 101035297 B1 KR101035297 B1 KR 101035297B1 KR 1020097006174 A KR1020097006174 A KR 1020097006174A KR 20097006174 A KR20097006174 A KR 20097006174A KR 101035297 B1 KR101035297 B1 KR 101035297B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
adhesive layer
semiconductor
adhesive
base material
Prior art date
Application number
KR1020097006174A
Other languages
English (en)
Other versions
KR20090046958A (ko
Inventor
가즈오 데시로기
유조 시모베푸
가즈히로 요시모토
요시아키 신조
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20090046958A publication Critical patent/KR20090046958A/ko
Application granted granted Critical
Publication of KR101035297B1 publication Critical patent/KR101035297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치의 제조 방법은 반도체 소자(21A)가 탑재되는 지지 기판(51) 상에 접착제(52)를 배설(配設)하는 공정과, 한쪽의 주면(主面)에 외부 접속용 단자(24)가 배설된 반도체 소자(21A)의 다른쪽의 주면에, 상기 접착제(52)의 유동을 저지하는 부재(33)를 배설하는 공정과, 상기 반도체 소자(21A)를, 상기 부재(33)를 통해서 가압하여 상기 접착제(52)가 배설된 상기 지지 기판(51) 상에 탑재하는 공정을 포함하는 것을 특징으로 한다.
돌기 전극, 반도체 기판, 다이싱 테이프, 반도체 소자, 배선 기판

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 돌기 전극을 구비한 반도체 소자를 배선 기판 등의 지지 기판 상에 플립 칩(페이스 다운) 실장하는 공정을 갖는 반도체 장치의 제조 방법에 관한 것이다.
반도체 소자를 회로 기판 등의 지지 기판 상에 실장하는 수단의 하나로서, 당해 반도체 소자의 주면(主面)(전자 회로가 형성된 면)을 지지 기판에 대향하게 하는 소위 플립 칩(페이스 다운) 실장이 적용되어 있다. 이때, 당해 반도체 소자의 상기 주면에는, 도전성 재료로 이루어지는 돌기 전극(범프라고도 칭함)이 배설(配設)되고, 당해 돌기 전극이 지지 기판 상의 전극 단자에 접속된다.
당해 플립 칩(페이스 다운) 실장 공정을 포함한 반도체 장치의 제조 방법으로서, 종래에는 이하의 방법이 이용되고 있다. 이러한 종래의 반도체 장치의 제조 방법을 도 1 내지 내지 도 4에 나타낸다.
즉, 소위 웨이퍼 프로세스가 적용되고, 한쪽의 주면에 복수 개의 반도체 소자(LSI 소자)가 형성되어 이루어지는 반도체 기판(웨이퍼)(1)을 준비한다. 당해 반도체 기판(1)의 이면(裏面)(전자 회로 비형성면)에 자외선(UV) 경화형 다이싱 테이프(2)를 부착하고, 당해 다이싱 테이프(2)를 통해서 웨이퍼 링(프레임)(3)에 고 정한다(도 1의 (a) 참조). 당해 반도체 기판(1)의 한쪽의 주면(반도체 소자 형성면)에는, 당해 반도체 소자 각각의 영역에서, 외부 접속용 단자로 되는 돌기 전극(범프)이 배설되어 있다.
다음으로, 다이싱 소(dicing saw)(4)를 이용한 블레이드 다이싱법에 의해, 반도체 기판(1)을 종횡(縱橫)으로 절단하고, 반도체 소자로 분리하여 개편화(個片化)한다(도 1의 (b) 참조).
다음으로, 상기 다이싱 테이프(2)의 이면측으로부터 자외선(UV광)을 조사하여, 다이싱 테이프(2)의 접착층을 경화시킨다(도 1의 (c) 참조). 이에 따라, 다이싱 테이프(2)의 접착력은 저하하고, 개편화되어 있는 반도체 소자는 다이싱 테이프(2)로부터 박리 가능한 상태로 된다.
그 후, 다이싱 테이프(2)의 하방(下方)으로부터 밀어올림(突上) 핀(도시 생략)에 의해 밀어올려, 개편화된 반도체 소자를 다이싱 테이프(2)로부터 박리하고, 동시에 상방(上方)에서 대기하고 있는 흡착 툴(5)을 이용해서 반도체 소자(6)를 흡착하며, 당해 반도체 소자(6)를 트레이(7)에 이송한다(도 2의 (d) 참조). 이 결과, 반도체 소자(6)는 트레이(7)에 수납된다.
다음으로, 트레이(7) 내에 수납되어 있는 반도체 소자(6)를 픽업 툴(8)을 이용해서 취출(取出)한다. 그리고, 당해 픽업 툴(8)을 상하 반전시켜서, 상방에서 대기하고 있는 본딩 툴(9)에 반도체 소자(6)를 넘겨준다(도 2의 (e) 참조).
한편, 나중의 공정에서 반도체 소자(6)가 탑재·고착되는 배선 기판(10)의 상면(上面)이며, 당해 반도체 소자(6)가 탑재·고착되는 개소에, 페이스트 형상의 에폭시계 수지 등의 열경화성 수지 등으로 이루어지는 접착제(11)를 도포한다(도 2의 (f) 참조).
다음으로, 화상 처리 장치(도시 생략)를 이용하여, 반도체 소자(6) 및 배선 기판(10)과의 위치 맞춤을 행하고, 본딩 툴(9)을 이용해서 가열 및 가압하면서, 반도체 소자(6)를 배선 기판(10) 상에 플립 칩(페이스 다운) 실장한다(도 2의 (g) 참조).
이 결과, 반도체 소자(6)의 하면에 설치된 돌기 전극(범프)(12)은 배선 기판(10)의 전극(13)에 접속된다(도 3의 (h) 참조).
이때, 가열에 의해 상기 접착제(11)(도 2의 (f) 참조)가 경화하여, 반도체 소자(6)와 배선 기판(10)의 접착이 강화되는 동시에, 반도체 소자(6)와 배선 기판(10)의 접속 부위가 습기 등의 외적 분위기로부터 보호된다.
다음으로, 배선 기판(10)의 한쪽의 주면에 탑재된 복수 개의 반도체 소자(6)를 일괄적으로 수지 밀봉한다. 당해 배선 기판(10)을 금형(金型)(14)에 장착하고, 당해 배선 기판(10)의 한쪽의 주면이 배치된 캐비티 내에 밀봉용 수지(15)를 주입해서 수지 밀봉을 행한다(도 3의 (h) 참조).
다음으로, 상기 배선 기판(10)의 다른쪽의 주면에, 외부 접속 단자(16)를 구성하는 솔더 볼을 복수 개 배설한다(도 3의 (i) 참조).
그 후, 배선 기판(10) 및 당해 배선 기판(10)의 한쪽의 주면에서 밀봉용 수지(15)에 의해 수지 밀봉된 반도체 소자(6) 및 접착제(11) 등을 1개의 단위로 해서, 다이싱 소(17)를 이용한 블레이드 다이싱법에 의해, 점선 X-X'에 따라 분리하 여 개편화한다(도 4의 (j) 참조).
이 결과, 배선 기판(10) 상에 반도체 소자(6)가 플립 칩(페이스 다운) 실장되고, 밀봉용 수지(15)에 의해 밀봉된 반도체 장치(18)가 더 형성된다(도 4의 (k) 참조).
또한, 접촉 콜릿(collet)에 흡착 유지된 반도체 소자의 이면을 멀티 배선 기판의 칩 실장 영역에 가압하여 상기 반도체 소자의 다이 본딩(die bonding)을 행할 때, 미리 상기 반도체 소자의 주면 상에 보호 테이프를 부착해두는 태양(예를 들면, 특허문헌 1 참조), 또는 상면에 구리 배선이 형성된 폴리이미드 기판과, 상기 기판에 설치되고 상기 구리 배선에 접속된 접속 홀과, 상기 기판의 하면에 형성되고 상기 접속 홀을 통해서 상기 구리 배선에 접속된 솔더 볼과, 상기 기판의 상면 상에 본딩된 반도체 소자와, 상기 반도체 소자에 부착되고 상기 구리 배선에 접속된 금(金) 범프와, 상기 반도체 소자와 상기 폴리이미드 기판 사이에 배치된 이방성 도전막과, 상기 반도체 소자의 이면 전체에 설치된 보호막을 구비하는 반도체 장치(예를 들면, 특허문헌 2 참조)가 제안되어 있다.
또한, 점착층을 통해서 이면에 접착된 반도체 소자 이면 보호층을 갖는 반도체 소자를, 표면 상에 형성된 솔더 범프를 통해서 회로 기판 상에 마운트하고, 가열 처리에 의해 상기 솔더 범프를 용융시켜서 반도체 소자와 회로 기판을 접합하는 동시에, 점착층을 연화시켜서 당해 점착층에 의해 반도체 소자의 측면을 덮는 태양(예를 들면, 특허문헌 3 참조)도 제안되어 있다.
특허문헌 1: 일본 공개특허 2003-234359호 공보
특허문헌 2: 일본 공개특허 2001-68603호 공보
특허문헌 3: 일본 공개특허 2005-26311호 공보
그러나, 이러한 종래의 반도체 장치의 제조 방법에서는, 다음 같은 문제가 존재한다.
즉, 상기 도 2의 (g)에 나타낸 공정에서, 반도체 소자(6)는 본딩 툴(9)에 의해 배선 기판(10) 상에 플립 칩(페이스 다운) 실장되고, 반도체 소자(6)의 주면에 배설된 돌기 전극(범프)(12)은 배선 기판(10) 상의 전극(13)에 접속된다.
이때, 당해 배선 기판(10)과 반도체 소자(6) 사이에 배설된 접착제(11)가 당해 반도체 소자(6)의 측면을 따라 밀려올라간다. 또한, 당해 접착제(11)는 반도체 소자(6)의 측면으로부터 주위의 배선 기판(10) 표면으로도 퍼져, 소위 필레(fillet)가 형성된다(도 5 참조).
반도체 소자(6)는 본딩 툴(9)에 의해 흡인·유지되면서, 가열 및 가압되어 배선 기판(10)에 고착된다. 이때, 본딩 툴(9)에 의한 가열에 의해, 배선 기판(10) 상의 접착제(11)의 점도가 저하한다. 그리고, 그 표면 장력에 의해, 당해 접착제(11)는 반도체 소자(6)의 측면을 따라 상승하는 동시에, 배선 기판(10)의 표면에도 퍼져 필레가 형성된다.
이러한 필레는, 접착제(11)의 고화(固化)시에서, 보다 큰 압착력으로 고화하기 때문에 접합의 신뢰성을 드는 관점에서는 바람직하다.
그러나, 접착제(11)의 도포량이 지나치게 많으면, 당해 접착제(11)는 반도체 소자(6)의 두께를 넘어서 밀려올라가, 도 6에 나타낸 바와 같이, 본딩 툴(9)의 하면에 그 일부가 접촉한다. 또한, 도 6의 (b)는 도 6의 (a)에서 점선으로 둘러싼 부분을 확대해서 나타낸다.
본딩 툴(9)은 가열되어 고온으로 되어 있기 때문에, 당해 본딩 툴(9)의 하면에 접촉한 접착제(11)는 경화하여, 도 7에 나타낸 바와 같이, 본딩 툴(9)의 하면에 부착되어 잔존한다.
이 결과, 본딩 툴(9)의 표면(반도체 소자 흡착면)의 평탄성이 손상되어, 다음의 피(被)본딩 반도체 소자(6)를 흡착해서 본딩 처리하려고 할 때에, 흡착 오류의 발생, 반도체 소자(6)의 불균일 가열, 또는 반도체 소자(6)와 배선 기판(10)의 접속부의 온도 상승의 부족 등, 반도체 소자(6)의 배선 기판(10)에의 접속 불량을 발생시킨다.
또한, 부착되어 고화한 접착제(11A)는 돌기 형상을 갖기 때문에, 본딩 처리시, 당해 돌기를 기점으로 본딩 하중이 집중하여, 반도체 소자(6)에 크랙(crack)을 발생시킬 우려도 있다.
또한, 당해 접착제(11A)를 검출하고 제거하는 것은 곤란하다. 또한, 가령 접착제(11A)를 제거할 수 있는 상태라도, 본딩 장치에는, 보통 이것을 검출하는 수단이 설치되어 있지 않기 때문에, 일단 이러한 상태가 발생하면, 이것을 알아차리지 못하고 불량 반도체 장치를 제조할 우려가 있다.
이러한 접착제의 밀려올라감에 의한, 당해 접착제(11)의 본딩 툴(9)에의 부착은, 반도체 소자(6)의 두께가 얇아질수록 발생하기 쉬워, 반도체 장치의 박형화 요구에 따라, 금후 한층 더 증가할 우려가 있다.
이러한 문제를 해결하기 위해서, 접착제(11)가 본딩 툴(9)에 부착되는 것을 방지하는 것이 필요하다.
배선 기판(10) 상에의 접착제(11)의 도포량을 감소시킴으로써, 이러한 상태의 발생을 어렵게 할 수 있지만, 이에 따라 반도체 소자(6)와 배선 기판(10) 사이의 접착의 신뢰성이 저하하고, 반도체 장치의 신뢰성의 저하를 초래한다.
또한, 접착제(11)가 본딩 툴(9)에 부착된 것을 검출하는 기능을 본딩 장치에 부가하는 것도 생각할 수 있지만, 당해 기능을 부가하기 위한 비용이 발생하고, 또한 당해 검출 공정의 발생에 의해 제조 처리 능력의 저하를 초래하여, 제조 비용의 상승을 초래한다.
본 발명은 배선 기판에 대한 접착제의 도포량을 감소시키지 않고, 당해 접착제가 본딩 툴에 부착되어 고화하는 상태를 방지할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 관점에 의하면, 반도체 소자가 탑재되는 지지 기판 상에 접착제를 배설하는 공정과, 한쪽의 주면에 외부 접속용 단자가 배설된 반도체 소자의 다른쪽의 주면에 상기 접착제의 유동을 저지하는 부재를 배설하는 공정과, 상기 반도체 소자를, 상기 부재를 통해서 가압해서 상기 접착제가 배설된 지지 기판 상에 탑재하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
상기 부재를 반도체 기판에 부착한 상태에서 절단하고, 절단된 상기 부재는 상기 반도체 기판으로부터 개편화(個片化)된 상기 반도체 소자의 다른쪽의 주면보다 큰 면을 갖고 있어도 된다. 상기 부재를 제 1 접착층을 통해서 다이싱 테이프에 부착하고, 또한, 상기 부재를 제 2 접착층을 통해서 상기 반도체 기판에 부착한 상태에서, 상기 부재 및 상기 반도체 기판의 절단을 행해도 된다.
상기 제 1 접착층 및 상기 제 2 접착층은 자외선 경화형 접착층이며, 상기 제 2 접착층의 경화 상태가 개시되기에 필요한 자외선 조사광량은 상기 제 1 접착층의 경화 상태가 개시되기에 필요한 자외선 조사광량보다 커도 된다.
상기 제 1 접착층 및 상기 제 2 접착층은 열 발포형 접착층이며, 상기 제 2 접착층의 발포 상태가 개시되기에 필요한 온도는 상기 제 1 접착층의 발포 상태가 개시되기에 필요한 온도보다 높아도 된다.
본 발명에 의하면, 배선 기판에의 접착제의 도포량을 감소시키지 않고, 또한, 간단하게 접착제가 본딩 툴에 부착되어 고화하는 상태를 미연에 방지할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 종래의 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 2는 종래의 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 3은 종래의 반도체 장치의 제조 방법을 나타내는 단면도.
도 4는 종래의 반도체 장치의 제조 방법을 나타내는 단면도.
도 5는 종래의 반도체 장치의 제조 방법에서의 문제점을 나타내는 측면도.
도 6은 종래의 반도체 장치의 제조 방법에서의 문제점을 나타내는 측단면도.
도 7은 종래의 반도체 장치의 제조 방법에서의 문제점을 나타내는 단면도.
도 8은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 9는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 10은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 11은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 12는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 13은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 14는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 측면도.
도 15는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 16은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 요부 단면도.
도 17은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 18은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 19는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도 및 요부 단면도.
도 20은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 요부 단면도.
도 21은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 요부 단면도.
도 22는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 나타내는 요부 단면도.
도 23은 본 발명의 제 1 실시예에 따른 반도체 장치의 구성을 나타내는 단면도.
도 24는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 25는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 요부 단면도.
도 26은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 27은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 28은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 29는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 30은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 31은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 32는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 33은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 34는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 나타내는 외관 사시도.
도 35는 반도체 기판에 부착하는 테이프의 변형예의 구조를 나타내는 단면도.
도 36은 본 발명의 제조 방법을 적용할 수 있는 반도체 장치의 제 1 변형예를 나타내는 단면도.
도 37은 본 발명의 제조 방법을 적용할 수 있는 반도체 장치의 제 2 변형예 를 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
20…돌기 전극 21…반도체 기판
24…제 1 다이싱 소(dicing saw) 25…제 2 다이싱 소
30…다이싱 테이프 31, 73…제 1 접착층
32…보호 테이프 33, 74…제 2 접착층
40…반도체 소자 44…본딩 툴
46…접착제 50…배선 기판
51…전극
이하, 본 발명에 의한 반도체 장치의 제조 방법에 대해서, 두 개의 실시예를 들어 상세하게 설명한다.
[제 1 실시예]
본 발명의 제 1 실시예에 대해서, 도 8 내지 도 23을 이용하여 설명한다. 또한, 도 8 내지 도 12, 도 14, 도 15, 도 17 내지 도 19에서, (b)는 (a)의 요부 확대 단면을 나타낸다.
소위 웨이퍼 프로세스가 적용되어, 한쪽의 주면에 복수 개의 반도체 소자(LSI 소자)가 형성되어서 이루어지는 반도체 기판(웨이퍼)(21)을 준비한다. 또한, 당해 반도체 기판(21)은, 필요에 따라, 그 다른쪽의 주면(이면)에 대하여 연삭처리가 실시되어, 그 두께가 감소되어 있다.
당해 반도체 기판(21)의 이면(전자 회로 비형성면)을 자외선(UV) 경화형 다이싱 테이프(22)에 부착하고, 당해 다이싱 테이프(22)를 통해서 웨이퍼 링(프레임)(23)에 고정한다(도 8의 (a) 참조).
당해 다이싱 테이프(22) 상에 반도체 기판(21)이 부착된 상태를 도 8의 (b)에 나타낸다. 당해 반도체 기판(21)의 한쪽의 주면(반도체 소자 형성면)에는, 당해 반도체 소자 각각의 영역에서, 외부 접속용 단자로 되는 돌기 전극(범프)(24)이 배설되어 있다. 동 도 8의 (b)에서, 일점 쇄선 X-X'는 반도체 소자의 경계부를 나타낸다.
한편, 다이싱 테이프(22)는 4층 구조를 갖는다. 즉, 다이싱 테이프 기재(基材)(31) 상에, 자외선(UV) 경화형의 제 1 접착층(32), 보호 테이프 기재(33), 및 자외선(UV) 경화형의 제 2 접착층(34)이 순서대로 적층되어서 구성되어 있다.
다이싱 테이프 기재(31)의 재료로서는, 예를 들면 폴리에틸렌 테레프탈레이트(PET: Polyethlene Terephthalate), 폴리올레핀(PO: Polyolefin) 등을 이용할 수 있다. 단, 이들 재료에 한정되지 않는다. 또한, 당해 다이싱 테이프 기재(31)의 두께에 제한은 없고, 예를 들면 약 50 내지 100㎛로 설정할 수 있다.
또한, 보호 테이프 기재(33)는 후술하는 본딩 공정에서 가열되기 때문에 내열성이 요구되고, 또한, 접착제가 접촉해도 부착·고화하기 어려운 테플론계의 재료가 적합하다. 당해 보호 테이프 기재(33)의 두께도 제한은 없고, 예를 들면 약10 내지 30㎛로 설정할 수 있다.
한편, 제 1 접착층(32) 및 제 2 접착층(34)은 소위 자외선(UV) 경화형의 접 착층이며, 예를 들면 아크릴계의 자외선(UV) 경화형의 것을 적용할 수 있다. 단, 이러한 재료에는 한정되지 않는다. 이들 접착층(32, 34)의 두께에는 제한은 없지만, 예를 들면 20 내지 50㎛ 정도로 설정된다.
또한, 접착층의 경화 상태가 개시되기에 필요한 자외선(UV) 조사 광량은 제 2 접착층(34)쪽이 제 1 접착층(32)보다 큰 것으로 한다. 예를 들면, 제 1 접착층(32)의 경화 상태가 개시되기에 필요한 자외선(UV) 조사 광량을 약 100mJ/㎠로 한 경우, 제 2 접착층(34)의 경화 상태가 개시되기에 필요한 자외선(UV) 조사 광량을 500mJ/㎠로 설정한다.
접착층을 구성하는 재료의 배합을 변화시킴으로써, 접착층의 경화가 개시되기에 필요한 자외선(UV) 조사 광량을 변화시킬 수 있다.
또한, 제 2 접착층(34)은 상기 다이싱 테이프 기재(31)와 마찬가지로, 본딩 공정(후술)에서 가열되기 때문에, 내열성이 필요해진다.
다음으로, 상기 도 8의 (b)에서의 일점 쇄선 X-X에 대응하여, 다이싱 소(25)를 이용한 블레이드 다이싱에 의해 상기 반도체 기판(21)을 종횡으로 절단하여, 개개의 반도체 소자(21A)로 분리, 개편화한다(도 9 참조). 이러한 다이싱에 의해, 반도체 소자(21A)는 직사각형 형상의 평면 형상을 갖고 개편화된다.
이때, 다이싱 소(25)의 폭(날 두께)은, 예를 들면 50㎛ 이상으로 설정된다.
당해 다이싱 소(25)는 반도체 기판(21), 또한 제 2 접착층(34)을 절개하여, 보호 테이프 기재(33)의 상면에 이르고, 당해 보호 테이프 기재(33)를 표출하는 홈(다이싱 홈)(26)을 형성한다.
다음으로, 제 2 다이싱 소(27)를 이용한 블레이드 다이싱에 의해, 상기 다이싱 처리에 의해 발생한 다이싱 홈(26) 내에 표출되어 있는 보호 테이프 기재(33) 및 그 하층에 있는 제 1 접착층(32)을 절개하여, 홈(28)을 형성한다(도 10의 (a), (b) 참조).
당해 제 2 다이싱 소(27)의 폭(날 두께)은 상기 다이싱 소(25)의 폭(날 두께)보다 작고, 예를 들면 약 20㎛ 이하로 설정된다. 이 다이싱 처리에서, 제 2 다이싱 소(27)는 다이싱 테이프 기재(31)의 상면에 이른다.
이 결과, 개개의 반도체 소자(21A)의 주위와 다이싱 테이프(22) 사이에는 홈(26)과 홈(28)에 의한 단차가 형성된다(도 10의 (c) 참조).
즉, 다이싱 소(25)에 의해 반도체 기판(21) 및 제 2 접착층(34)이 절단·분리되고, 제 2 다이싱 소(27)에 의해 보호 테이프 기재(33) 및 제 1 접착층(32)이 절단·분리되며, 보호 테이프 기재(33) 및 제 1 접착층(32)에 형성되는 홈(28)의 폭(B)은 반도체 기판(21) 및 제 2 접착층(34)에 형성되는 홈(26)의 폭(A)보다 작다(B＜A).
따라서, 다이싱 소(25)의 폭을 약 50㎛, 제 2 다이싱 소(27)의 폭을 약 20㎛로 설정해서 절단 처리를 행한 경우, 보호 테이프 기재(33)는 개개의 반도체 소자(21A)부에서, 당해 반도체 소자(21A)보다 외측으로 약 15㎛ 연장하여 남겨진다. 즉, 반도체 소자(21A)보다 큰 사이즈의 보호 테이프 기재(33)가 제 2 접착층(34)을 통해서 반도체 소자(21A)에 부착된 상태가 형성된다.
당해 보호 테이프 기재(33)는 반도체 소자(21A)의 4변 모두에서, 당해 반도 체 소자(21A)의 측면보다 외측으로 연장하고, 직사각형 형상의 평면 형상을 갖고 있다.
또한, 다이싱 소(25)의 폭(날 두께)에 대한 제 2 다이싱 소(27)의 폭(날 두께)을 더 작게 함으로써, 반도체 기판(21) 및 제 2 접착층(34)의 절단 홈(26)의 폭(A)과, 보호 테이프 기재(33) 및 제 1 접착층(32)의 절단 홈(28)의 폭(B)의 차를 더 큰 것으로 할 수 있다.
이에 의해, 반도체 소자(21A)보다 더 큰 사이즈의 보호 테이프 기재(33)를 당해 반도체 소자(21A)의 이면에 배설한 상태로 할 수 있다.
다음으로, 상기 다이싱 테이프 기재(31)의 하면측, 즉 개편화된 반도체 기판이 있는 면과는 반대측의 면으로부터 자외선(UV광)을 조사한다(도 11 참조).
이때, 자외선(UV광)의 조사 광량은 제 1 접착층(32)의 경화 상태가 개시되고, 제 2 접착층(34)의 경화 상태는 개시되지 않는 양으로 설정된다.
즉, 제 1 접착층(32)의 경화 상태가 개시되기에 필요한 UV 조사광량이 약100mJ/㎠로 되고, 제 2 접착층(34)의 경화 상태가 개시되기에 필요한 UV 조사광량이 약 500mJ/㎠로 설정되어 있는 경우에는, 광량이 200mJ/㎠인 자외선(UV)을 조사한다.
그 결과, 제 1 접착층(32)만이 경화 반응하고, 제 2 접착층(34)은 경화하지 않는다.
즉, 다이싱 테이프 기재(31) 상에 설치된 제 1 접착층(32)만 경화해서 접착력이 저하하고, 제 1 접착층(32) 상에 설치된 보호 테이프 기재(33)가 다이싱 테이 프 기재(31)로부터 박리 가능한 상태로 된다.
그 후, 제 2 접착층(34)을 통해서 보호 테이프 기재(33)가 부착되고, 또한 개편화된 반도체 소자(21A)를 당해 다이싱 테이프 기재(31)로부터 박리하여, 트레이(41)에 수납한다(도 12 참조).
즉, 다이싱 테이프 기재(31) 및 보호 테이프 기재(33) 상에 지지된 복수 개의 반도체 소자(21A)는 테이블(도시 생략) 상에 재치(載置)된다.
당해 테이블에는 진공 흡인 장치 접속된 진공 흡인 홀이 설치되어 있고, 당해 진공 흡인 홀을 통해서, 상기 다이싱 테이프 기재(31)는 당해 테이블 상에 흡착 고정된다.
이러한 상태에서, 다이싱 테이프 기재(31)의 하방으로부터 밀어올림 핀(42)이 상승하고, 당해 밀어올림 핀(42)이 당해 다이싱 테이프 기재(31) 및 제 1 접착층(32)을 관통해서 상승함으로써, 하나의 반도체 소자(21A)가 다이싱 테이프 기재(31)로부터 박리된다.
이때, 제 1 접착층(32)의 접착력은 저하해 있기 때문에, 당해 제 1 접착층(32) 상에 위치하는 보호 테이프 기재(33)와 반도체 소자(21A)는 일체화된 상태로 다이싱 테이프 기재(31)로부터 분리된다.
한편, 이러한 밀어올림 핀(42)의 상승에 대응하여, 반도체 소자(21A)의 상방에는 흡착 툴(43)이 배치되어, 밀어올려진 반도체 소자(21A)를 진공 흡착해서 유지한다. 그리고, 당해 흡착 툴(43)은 당해 반도체 소자(21A)를 트레이(41)에 이송해서 수납한다.
이 결과, 트레이에 수용된 반도체 소자(21A)의 배면(背面)에는 당해 반도체 소자(21A)보다 큰 면적을 갖는 보호 테이프 기재(33)가 제 2 접착층(34)을 통해서 배설되어 있다.
다음으로, 트레이(41) 내에 수납되어 있는 반도체 소자(21A)를, 픽업 툴(44)을 이용해서 취출한다. 그리고, 당해 픽업 툴(44)을 상하 반전시켜, 상방(上方)에서 대기하고 있는 본딩 툴(45)에 당해 반도체 소자(21A)를 넘겨준다(도 13 참조).
이 결과, 당해 본딩 툴(45)는 피처리 반도체 소자(21A)의 배면에 제 2 접착층(34)을 통해서 배설된 보호 테이프 기재(33)를 흡착함으로써, 당해 반도체 소자(21A)를 유지한다.
한편, 나중의 공정에서 반도체 소자(21A)가 탑재·고착되는 배선 기판(51)의 상면에서, 당해 반도체 소자(21A)가 탑재·고착되는 장소에는, 페이스트 형상의 에폭시계 수지 등의 열 경화성 수지 등의 접착제(52)를 노즐(46)을 통해서 도포한다(도 14 참조).
동 도면에 나타낸 바와 같이, 당해 배선 기판(51)이 대판(大判)(대형)이며, 복수 개의 반도체 소자가 탑재되는 경우에는, 개개의 반도체 소자의 탑재 개소에 대응하여, 접착제(52)를 선택적으로 도포한다.
다음으로, 화상 처리 장치(도시 생략)를 이용하여, 반도체 소자(21A) 및 배선 기판(51)과의 위치 맞춤을 행하고, 상기 본딩 툴(45)을 이용해서 가열 및 가압하면서, 반도체 소자(21A)를 배선 기판(51)에 플립 칩(페이스 다운) 실장한다(도 15 참조)
이때, 가열에 의해 상기 접착제(52)는 경화하고, 반도체 소자(21A)와 배선 기판(51)의 접착 강도가 강화되는 동시에, 반도체 소자(21A)와 배선 기판(51)의 접속 부위가 습기 등의 외적 환경으로부터 보호된다.
이러한 플립 칩(페이스 다운) 실장 시에, 접착제(52)가 도포된 상태에서, 반도체 소자(21A)의 하면에 설치된 돌기 전극(범프)(24)은 배선 기판(51)의 전극(53)에 접속된다. 이때, 당해 접착제(52)의 도포량이 지나치게 많으면, 당해 접착제(52)는 반도체 소자(21A)의 측면을, 당해 반도체 소자(21A)의 두께 이상으로 밀려올라간다(도 16 참조).
또한, 본 실시 형태에서는, 당해 반도체 소자(21A)의 배면과 본딩 툴(45) 사이에는, 제 2 접착층(34)을 통해서 당해 반도체 소자(21A)보다 면적이 넓은 보호 테이프 기재(33)가 위치하고 있다. 즉, 반도체 소자(21A)의 4변 모두에서, 당해 반도체 소자(21A)의 측면보다 외측으로 당해 보호 테이프 기재(33)가 연장하고 있다.
이 때문에, 반도체 소자(21A)의 측면을 밀려올라간 접착제(52)는 당해 보호 테이프 기재(33)에 의해 그 진행이 방해되어, 본딩 툴(45)에는 도달하지 않는다.
따라서, 당해 본딩 툴(45)에 접착제(52)의 부착을 발생시키지 않고, 대판의 배선 기판(51) 상에 반도체 소자(21A)를 연속해서 탑재할 수 있다.
또한, 상기 도 12에 나타낸 공정에서는, 반도체 소자(21A)를 다이싱 테이프 기재(30)로부터 박리한 후에, 일단 트레이(41)에 수납하고 있다. 그러나, 반도체 소자(21A)를 다이싱 테이프 기재(31)로부터 박리한 후에, 트레이(41)에 수납하지 않고, 흡착 툴(43)을 상하 반전시켜서, 상방에서 대기하고 있는 본딩 툴(45)에 당해 반도체 소자(21A)를 넘겨주고, 배선 기판(51)에 고착하는 것도 물론 가능하다.
다음으로, 복수 개의 반도체 소자(21A)가 탑재된 배선 기판(51)에 대하여, 당해 반도체 소자(21A)의 상방으로부터 자외선(UV광)을 조사한다(도 17 참조).
이때, 자외선의 조사 광량은 제 2 접착층(34)의 경화 상태가 개시되는 양으로 설정된다. 예를 들면, 제 2 접착층(34)의 경화 상태가 개시되기에 필요한 UV 조사 광량이 약 500mJ/㎠로 설정되어 있는 경우에는, 약 600mJ/㎠의 UV를 조사한다.
이 결과, 반도체 소자(21A)의 배면과 보호 테이프 기재(33) 사이에 설치된 제 2 접착층(34)은 경화 반응해서 접착력이 저하하여, 보호 테이프 기재(33)가 반도체 소자(21A)의 배면으로부터 박리 가능한 상태로 된다.
다음으로, 복수 개의 반도체 소자(21A) 각각에 배설되어 있는 보호 테이프 기재(33) 상에 걸쳐, 장척(長尺) 형상으로 연속하는 박리용 테이프(47)를 부착하고, 당해 박리용 테이프(47)를 인장하여, 반도체 소자(21A)의 이면으로부터 보호 테이프 기재(33)를 박리·제거한다(도 18 참조).
즉, 박리용 테이프(47)를, 도 18에서 화살표로 나타내는 방향으로 인장하여, 반도체 소자(21A)에 부착되어 있는 보호 테이프 기재(33)를 박리, 제거한다.
또한, 박리용 테이프(47)의 재질, 두께 등에 제한은 없지만, 보호 테이프 기재(33)를 박리할 수 있는 점착성이 필요된다.
이러한 공정에 의해, 배선 기판(51) 상에 탑재된 복수 개의 반도체 소 자(21A)의 배면으로부터 보호 테이프 기재(33)가 박리·제거된다(도 19 참조).
다음으로, 배선 기판(51)의 한쪽의 주면에 탑재·고착된 반도체 소자(21A)를 일괄적으로 수지 밀봉한다. 당해 배선 기판(51)을 금형(61)에 장착하고, 당해 배선 기판(51)의 한쪽의 주면이 배치된 캐비티 내에 밀봉용 수지(62)를 주입해서 수지 밀봉 처리를 행한다(도 20 참조).
다음으로, 상기 배선 기판(51)의 다른쪽의 주면에, 당해 배선 기판(51)에 설치된 전극(53)에 대응하여, 외부 접속 단자(54)를 구성하는 솔더 볼을 복수 개 배설한다(도 21 참조).
그 후, 배선 기판(51) 및 당해 배선 기판(51)의 한쪽의 주면에서, 밀봉용 수지(62)에 의해 수지 밀봉된 반도체 소자(21A) 및 접착제(52) 등을 1개의 단위로 하여, 다이싱 소(29)를 이용한 블레이드 다이싱법에 의해 점선 X-X'를 따라 분리하고, 개편화한다(도 22 참조).
이 결과, 배선 기판(51) 상에 반도체 소자(21A)가 플립 칩(페이스 다운) 실장되고, 또한 밀봉용 수지(62)에 의해 밀봉된 반도체 장치(71)가 형성된다(도 23 참조). 당해 반도체 장치(71)는 BGA(Ball Grid Array)형 반도체 장치라고도 칭해진다.
이처럼, 본 제 1 실시 형태에 의하면, 배선 기판(51) 상에 본딩 툴(45)을 이용해서 반도체 소자(21A)를 고착할 때, 당해 배선 기판(51) 상에 미리 도포된 접착제(52)가 반도체 소자(21A)의 측면을 밀려올라가도, 상기 반도체 소자(21A)의 배면에 배치되고, 당해 반도체 소자(21A)보다 큰 면적을 갖는 보호 테이프 기재(33)의 존재에 의해, 상기 접착제(52)가 본딩 툴(45)에 도달하는 것이 저지된다.
따라서, 배선 기판(51)에의 접착제(52)의 도포량을 감소시키는 것을 필요로 하지 않고, 충분한 양의 접착제(52)를 적용하는 것이 가능하며, 따라서 반도체 소자(21A)의 배선 기판(51)에의 고착을 높은 신뢰성을 가지고 실현할 수 있다.
또한, 접착제(52)의 본딩 툴(45)에의 부착을 검출하는 기능을 본딩 툴(45)을 조작하는 장치 등에 부가할 필요도 발생하지 않는다.
[제 2 실시예]
다음으로, 본 발명의 제 2 실시예에 대해서, 도 24 내지 도 34를 이용하여 설명한다. 또한, 도 25, 도 35 내지 도 37은 요부 확대 단면도이다. 상기 제 1 실시 형태와 대응하는 부위에는, 동일한 부호를 첨부하고 그 상세한 설명은 생략한다.
소위 웨이퍼 프로세스가 적용되고, 한쪽의 주면에 복수 개의 반도체 소자(LSI 소자)가 형성되어서 이루어지는 반도체 기판(웨이퍼)(21)을 준비한다. 또한, 당해 반도체 기판(21)은, 필요에 따라, 그 다른쪽의 주면(이면)에 대하여 연삭처리가 실시되어, 그 두께가 감소되어 있다.
당해 반도체 기판(21)의 이면(전자 회로 비형성면)을, 테이프(81를 부착하고, 전체를 웨이퍼 링(프레임)(23)에 고정한다(도 24 참조).
당해 테이프(81)는, 도 25에 나타낸 바와 같이, 4층 구조를 구비한다. 즉, 다이싱 테이프 기재(31) 상에 열 발포형의 제 1 접착층(82), 보호 테이프 기재(33), 및 열 발포형의 제 2 접착층(84)이 순서대로 적층되어서 구성되어 있다.
다이싱 테이프 기재(31)의 재료로서는, 예를 들면 폴리에틸렌 테레프탈레이트(PET: Polyethlene Terephthalate), 폴리올레핀(PO: Polyolefin) 등을 이용할 수 있다. 단, 이들 재료에 한정되지 않는다. 또한, 다이싱 테이프 기재(31)의 두께도 제한은 없고, 예를 들면 약 50 내지 100㎛로 설정할 수 있다.
또한, 보호 테이프 기재(33)는 후술하는 본딩 공정에서 가열되기 때문에 내열성이 요구되고, 접착제가 접촉해도 부착·고화하기 어려운 테플론계의 재료가 적합하다. 당해 보호 테이프 기재(33)의 두께도 제한은 없고, 예를 들면 약 10 내지 30㎛로 설정할 수 있다.
한편, 제 1 접착층(82) 및 제 2 접착층(84)은, 전술한 바와 같이, 열 발포형의 접착층이고, 열이 가해지면 발포하여, 접착력이 저하한다. 제 1 접착층(82) 및 제 2 접착층(84)의 재료로서는 특별하게 한정은 없고, 예를 들면 Nitto Denko제(製)의 열 박리 시트 「리바알파」를 적용할 수 있다. 또한, 접착층(82 및 84)의 두께에 특히 제한은 없고, 예를 들면 약 20 내지 50㎛로 설정할 수 있다.
당해 접착층에서, 제 2 접착층(84)의 발포가 개시되는 온도가 제 1 접착층(82)의 발포가 개시되는 온도보다 높아지도록 설정된다. 예를 들면, 제 1 접착층(82)의 발포 상태가 개시되는 온도를 약 90℃로 하고, 제 2 접착층(84)의 발포 상태가 개시되는 온도를 약 150℃로 설정한다.
또한, 접착층을 구성하는 재료의 배합을 변화시킴으로써, 접착층의 발포 상태가 개시되는 온도를 변경할 수 있다.
다음으로, 상기 제 1 실시예에서, 도 9에 나타낸 공정과 마찬가지로, 다이싱 소(25)를 이용한 블레이드 다이싱에 의해 반도체 기판(21)을 종횡으로 절단하여, 개개의 반도체 소자(21A)로 분리하고, 개편화한다(도 26 참조).
이때, 다이싱 소(25)의 폭은, 예를 들면 약 50㎛ 이상으로 설정된다. 당해 다이싱 소(25)는 반도체 기판(21), 또한 제 2 접착층(84)을 절개하고, 보호 테이프 기재(33)의 상면에 이르러, 당해 보호 테이프 기재(33)를 표출하는 홈(26)(다이싱 홈)을 형성한다.
다음으로, 상기 제 1 실시예에서의 도 10에 나타낸 공정과 마찬가지로, 제 2 다이싱 소(27)를 이용한 블레이드 다이싱에 의해, 상기 다이싱 처리에 의해 생긴 다이싱 홈(26) 내에 표출되어 있는 보호 테이프 기재(33) 및 그 하층에 있는 제 1 접착층(82)을 절개한다(도 27 참조).
당해 제 2 다이싱 소(27)의 폭(날 두께)은 상기 다이싱 소(25)의 폭(날 두께)보다 작고, 예를 들면 약 20㎛ 이하로 설정된다.
이 다이싱 처리에 의해, 당해 제 2 다이싱 소(27)는 다이싱 테이프 기재(31)의 상면에 이른다. 이 결과, 반도체 기판(21) 및 테이프(81)에는 홈 형상의 단차가 형성된다(도시 생략).
즉, 다이싱 소(25)에 의해 반도체 기판(21) 및 제 2 접착층(84)이 절단·분리되고, 제 2 다이싱 소(27)에 의해 보호 테이프 기재(33) 및 제 1 접착층(82)이 절단·분리되며, 보호 테이프 기재(33) 및 제 1 접착층(82)의 절단 폭(B)은 반도체 기판(21) 및 제 2 접착층(84)의 절단 폭(A)보다 작게 형성된다(B＜A).
또한, 다이싱 소(25)의 폭(날 두께)에 대한 제 2 다이싱 소(27)의 폭(날 두 께)을 더 작게 함으로써, 반도체 기판(21) 및 제 2 접착층(84)의 절단 폭(A)과, 보호 테이프 기재(33) 및 제 1 접착층(82)의 절단 폭(B)의 차이를 더 크게 할 수 있다.
이에 따라, 반도체 소자(21A)보다 더 큰 사이즈의 보호 테이프 기재(33)를 제 2 접착층(84)을 통해서 반도체 소자(21A)의 이면에 부착한 상태를 형성할 수 있다.
다음으로, 웨이퍼 링(23)을 히터 블록(91) 상에 배치하고, 다이싱 테이프 기재(31)를 그 하면측으로부터 가열한다(도 28 참조).
이때, 가열 온도는, 제 1 접착층(82)의 발포가 개시되고, 제 2 접착층(84)에는 발포가 개시되지 않는 온도로 설정된다.
즉, 제 1 접착층(82)의 발포 상태가 개시되는 온도가 약 90℃라고 하고, 제 2 접착층(84)의 발포 상태가 개시되는 온도가 약 150℃로 설정되어 있는 경우에는, 히터 블록(91)의 온도를 약 100℃로 설정하고, 약 5 내지 10초, 다이싱 테이프 기재(31)의 하면에 가압한다.
이 결과, 제 1 접착층(82)만 발포 반응하고, 제 2 접착층(84)에는 발포를 발생시키지 않는다.
즉, 다이싱 테이프 기재(31) 상에 설치된 제 1 접착층(82)만 발포해서 접착력이 저하하여, 당해 제 1 접착층(82) 상에 설치된 보호 테이프 기재(33)가 다이싱 테이프 기재(30)로부터 박리 가능한 상태로 된다.
또한, 이러한 가열 처리는, 본 예와 같이 반도체 기판(21)과 거의 같은 크기 의 접촉 면적을 갖는 히터 블록(91)에 의해 일괄적으로 행할지, 또는 개편화된 반도체 소자(21A)와 거의 같은 크기의 접촉 면적을 갖는 히터 블록을 이용하여 반도체 소자 단위로 행할지, 필요에 따라 선택할 수 있다.
그 후, 제 2 접착층(84)을 통해서 보호 테이프 기재(33)가 부착되어 있고, 개편화된 반도체 소자(21A)를, 당해 다이싱 테이프 기재(31)로부터 박리하고, 트레이(41)에 수납한다(도 29 참조).
즉, 다이싱 테이프 기재(31) 및 보호 테이프 기재(33) 상에 지지된 복수 개의 반도체 소자(21A)는 테이블(도시 생략) 상에 재치된다.
당해 테이블에는 진공 흡인 장치 접속된 진공 흡인 홀이 설치되어 있고, 당해 진공 흡인 홀을 통해서 상기 다이싱 테이프 기재(31)는 테이블에 흡착 고정된다.
이러한 상태에서, 다이싱 테이프 기재(31)의 하방으로부터 밀어올림 핀이 상승하고, 당해 밀어올림 핀이 당해 다이싱 테이프 기재(31) 및 제 1 접착층(82)을 관통해서 상승함으로써, 하나의 반도체 소자(21A)가 다이싱 테이프 기재(31)로부터 박리된다.
이때, 제 1 접착층(82)의 접착력은 저하해 있기 때문에, 당해 제 1 접착층(82) 상에 배설된 보호 테이프 기재(33)와 반도체 소자(21A)는 일체화된 상태로 다이싱 테이프 기재(31)로부터 박리된다.
한편, 이러한 밀어올림 핀의 상승에 대응하여, 반도체 소자(21A)의 상방에는 흡착 툴(43)이 배치되어, 밀어올려진 반도체 소자(21A)를 진공 흡착해서 유지한다.
그리고, 당해 흡착 툴(43)은 당해 반도체 소자(21A)를 트레이(41)에 이송해서 수납한다.
이렇게 하여, 트레이(41)에 수용된 반도체 소자(21A)의 배면에는 당해 반도체 소자(21A)보다 큰 면적을 갖는 보호 테이프 기재(33)가 제 2 접착층(34)을 통해서 배설되어 있다.
다음으로, 트레이(41) 내에 수납되어 있는 반도체 소자(21A)를, 픽업 툴(44)을 이용해서 취출한다. 그 후, 당해 픽업 툴(44)을 상하 반전시켜서, 상방에서 대기하고 있는 본딩 툴(45)에 당해 반도체 소자(21A)를 넘겨준다(도 30 참조).
이 결과, 당해 본딩 툴(45)은 피처리 반도체 소자(21A)의 배면에 제 2 접착층(84)을 통해서 배설된 보호 테이프 기재(33)를 흡착함으로써, 당해 반도체 소자(21A)를 유지한다.
한편, 나중의 공정에서 반도체 소자(21A)가 탑재·고착되는 배선 기판(51)의 상면에서, 당해 반도체 소자(21A)가 탑재·고착되는 장소에, 페이스트 형상의 에폭시계 수지 등의 열 경화성 수지 등의 접착제(52)를 노즐(46)을 통해서 도포한다(도 31 참조).
동 도면에 나타낸 바와 같이, 당해 배선 기판(51)이 대판(대형)이고, 반도체 소자(21A)가 복수 개 탑재되는 경우에는, 개개의 반도체 소자(21A)의 탑재 개소에 대응하여, 접착제(52)를 선택적으로 도포한다.
다음으로, 화상 처리 장치(도시 생략)를 이용하여, 반도체 소자(21A) 및 배선 기판(51)과의 위치 맞춤을 행하고, 상기 본딩 툴(45)을 이용해서 가열 및 가압 하면서, 반도체 소자(21A)를 배선 기판(51) 상에 플립 칩(페이스 다운) 실장한다(도 32 참조).
이때, 가열에 의해 상기 접착제(52)는 경화하여, 반도체 소자(21A)와 배선 기판(51)의 접착 강도가 강화되는 동시에, 반도체 소자(21A)와 배선 기판(51)의 접속 부위가 습기 등의 외적 분위기로부터 보호된다.
이러한 플립 칩(페이스 다운) 실장 시에, 접착제(52)가 도포된 상태에서, 반도체 소자(21A)의 하면에 설치된 돌기 전극(범프)(24)은 배선 기판(51)의 전극(53)에 접속된다. 이때, 당해 접착제(52)의 도포량이 지나치게 많으면, 당해 접착제(52)는 반도체 소자(21A)의 측면을, 당해 반도체 소자(21A)의 두께 이상으로 밀려올라간다.
이때, 본 실시 형태에서는, 당해 반도체 소자(21A)의 배면과 본딩 툴(45) 사이에는, 제 2 접착층(84)을 통해서 당해 반도체 소자(21A)보다 면적이 넓은 보호 테이프 기재(33)가 위치하고 있다. 즉, 반도체 소자(21A)의 4변 모두에서, 당해 반도체 소자(21A)의 측면보다 외측으로 당해 보호 테이프 기재(33)가 연장하고 있다.
이 때문에, 반도체 소자(21A)의 측면을 밀려올라간 접착제(52)는 당해 보호 테이프 기재(33)에 의해 그 진행이 방해되어, 본딩 툴(45)에는 도달하지 않는다.
따라서, 본딩 툴(45)에 접착제(52)위 부착을 발생시키지 않고, 대판의 배선 기판(51) 상에 반도체 소자(21A)를 연속해서 탑재할 수 있다.
그런데, 반도체 소자(21A)의 배면에는, 제 2 접착층(84)을 통해서 보호 테이 프 기재(33)가 부착되어 있다.
한편, 본딩 처리 때문에, 상기 본딩 툴(45)의 가열 온도는 제 2 접착층(84)의 경화 상태가 개시되는 온도로 설정된다. 예를 들면, 제 2 접착층(84)의 경화 상태가 개시되는 온도를 약 150℃ 설정하고 있는 경우에는, 본딩 툴(45)에 의한 가열 온도를 약 300℃로 설정한다.
그 결과, 반도체 소자(21A)의 배면과 보호 테이프 기재(33) 사이에 설치된 제 2 접착층(84)은 발포 반응해서 접착력은 저하하여, 보호 테이프 기재(33) 및 제 2 접착층(84)이 반도체 소자(21A)의 배면으로부터 박리 가능한 상태가 형성된다.
이처럼, 본딩 툴(45)에 의한 가열에 의해, 반도체 소자(21A)의 배면과 보호 테이프 기재(33) 사이에 설치된 제 2 접착층(84)은 발포 반응하여, 그 접착력이 저하한다.
즉, 반도체 소자(21A)를 흡착 지지하는 본딩 툴(45)에 의해, 반도체 소자(21A)를 배선 기판(51)에 본딩하는 동시에, 보호 테이프 기재(33)가 반도체 소자(21A)의 배면으로부터 박리 가능한 상태를 형성할 수 있다.
따라서, 본 실시예에서는, 상기 제 1 실시예의 경우에 비하여 적은 공정 수로, 보호 테이프 기재(33)를 반도체 소자(21A)의 배면으로부터 박리 가능한 상태로 할 수 있다.
다음으로, 반도체 소자(21A)의 각각에 배설된 보호 테이프 기재(33) 상에 걸쳐, 장척 형상으로 연속하는 박리용 테이프(47)를 부착하고, 당해 박리용 테이프(47)를 인장하여, 반도체 소자(21A)의 이면으로부터 보호 테이프 기재(33)를 박 리·제거한다(도 33 참조).
즉, 박리용 테이프(47)를, 도 33에서 화살표로 나타내는 방향으로 인장하여, 반도체 소자(21A)에 부착되어 있는 보호 테이프 기재(33)를 박리, 제거한다.
또한, 박리용 테이프(47)의 재질, 두께 등에 특히 제한은 없지만, 보호 테이프 기재(33)를 박리할 수 있는 점착성이 필요된다.
이러한 공정에 의해, 배선 기판(51) 상에 탑재된 복수 개의 반도체 소자(21A)의 배면으로부터 보호 테이프 기재(33)가 박리·제거된다(도 34 참조).
다음으로, 배선 기판(51)의 한쪽의 주면에 탑재·고착된 반도체 소자(21A)를 일괄적으로 수지 밀봉한다. 당해 배선 기판(51)을 금형(61)에 장착하고, 당해 배선 기판(51)의 한쪽의 주면이 배치된 캐비티 내에 밀봉용 수지(62)를 주입해서 수지 밀봉을 행한다.
다음으로, 상기 배선 기판(51)의 다른쪽의 주면에, 당해 배선 기판(51)에 설치된 전극(53)에 대응하여, 외부 접속 단자(54)를 구성하는 솔더 볼을 복수 개 배설한다.
그 후, 배선 기판(51) 및 당해 배선 기판(51)의 한쪽의 주면에서, 밀봉용 수지(62)에 의해 수지 밀봉된 반도체 소자(21A) 및 접착제(52) 등을 1개의 단위로 하여, 다이싱 소(29)를 이용한 블레이드 다이싱법에 의해 분리하고, 개편화한다.
이 결과, 배선 기판(51) 상에 반도체 소자(21A)가 플립 칩(페이스 다운) 실장되고, 또한 밀봉용 수지(62)에 의해 밀봉된 반도체 장치가 형성된다(도시 생략). 당해 반도체 장치는 BGA(Ball Grid Array)형 반도체 장치라고도 칭해진다.
이처럼, 본 발명의 제 2 실시의 형태에서도, 배선 기판(51) 상에 본딩 툴(45)을 이용해서 반도체 소자(21A)를 고착할 때, 당해 배선 기판(51) 상에 미리 도포된 접착제(52)가 반도체 소자(21A)의 측면을 밀려올라가도, 상기 반도체 소자(21A)의 배면에 배치된, 당해 반도체 소자(21A)보다 큰 면적을 갖는 보호 테이프 기재(33)의 존재에 의해, 상기 접착제(52)가 본딩 툴(45)에 도달하는 것이 저지된다.
따라서, 배선 기판(51)에의 접착제(52)의 도포량을 감소시키는 것을 필요로 하지 않고, 충분한 양의 접착제(52)를 적용하는 것이 가능해져, 따라서 반도체 소자(21A)의 배선 기판(51)에의 고착을, 높은 신뢰성을 가지고 실현할 수 있다.
또한, 접착제(52)의 본딩 툴(45)에의 부착을 검출하는 기능을 본딩 툴(45)을 조작하는 장치 등에 부가할 필요도 발생하지 않는다.
또한, 본 발명의 제 2 실시 형태에서는, 도 32에 나타내는 본딩 공정에서, 본딩 툴(45)을 이용해서 반도체 소자(21A)를 흡착 지지하고 배선 기판(51)에 본딩하는 동시에, 제 2 접착층(84)을 발포시켜 보호 테이프 기재(33)가 반도체 소자(21A)의 배면으로부터 박리 가능한 상태를 형성할 수 있다.
따라서, 상기 제 1 실시예의 경우에 비하여, 적은 공정 수로, 보호 테이프 기재(33) 및 제 2 접착층(84)을 반도체 소자(21A)의 배면으로부터 용이하게 박리 가능한 상태로 할 수 있다.
이상, 본 발명에 대해서 두개의 실시예를 들어 설명했지만, 본 발명은 이들 실시예에 나타낸 구성에 한정되는 것이 아니라, 본 발명의 범위 내에서 다양한 변 형 및 개량이 가능하다.
예를 들면, 반도체 기판(21)에 부착하는 다이싱 테이프를, 도 35에 나타낸 구성으로 해도 된다.
즉, 다이싱 테이프 기재(31) 상에, 자외선(UV) 경화형의 제 1 접착층(32), 보호 테이프 기재(33), 및 열 발포형의 제 2 접착층(84)을 순서대로 적층해서 이루어지는 4층 구조로 해도 된다.
이러한 테이프 구조에서는, 제 1 접착층(32) 상에 설치된 보호 테이프 기재(33)가 다이싱 테이프 기재(31)로부터 용이하게 박리 가능한 상태를 형성하기 위해서, 다이싱 테이프 기재(31)의 하면측으로부터 자외선(UV광)을 조사하여, 당해 다이싱 테이프 기재(31) 상에 설치된 제 1 접착층(32)만 경화시켜서 접착력을 저하시킨다.
또한, 보호 테이프 기재(33) 및 제 2 접착층(84)이 반도체 소자(21A)의 배면으로부터 용이하게 박리 가능한 상태를 형성하기 위해서, 반도체 소자(21A)를 흡착 지지하는 본딩 툴(45)을 이용해서 반도체 소자(21A)를 배선 기판(51)에 본딩할 때에, 본딩 툴(45)에 의해 가열하여, 반도체 소자(21A)의 배면과 보호 테이프 기재(33) 사이에 설치된 제 2 접착층(84)을 발포 반응시켜서 접착력을 저하시킨다.
한편, 상기 구성 대신에, 다이싱 테이프 기재(31) 상에 열 발포형의 제 1 접착층(82), 보호 테이프 기재(33), 및 자외선(UV) 경화형의 제 2 접착층(34)을 순서대로 적층해서 이루어지는 4층 구조를 채용해도 된다.
또한, 상술한 실시예에서는, 이면에 외부 접속 단자(55)를 구성하는 솔더 볼 이 복수 개 배설된 배선 기판(51)의 표면에, 반도체 소자(21A)가 실장·접속되고, 밀봉용 수지(62)에 의해 수지 밀봉된 BGA(Ball Grid Array)형의 반도체 장치를 제조하는 예를 나타냈지만, 본 발명은 이러한 반도체 장치에 한정되는 것이 아니다.
즉, 본 발명은, 도 36 또는 도 37에 나타낸 구조를 갖는 반도체 장치의 제조에도 적용할 수 있다.
도 36에 나타낸 반도체 장치(171)에서는, 배선 기판(51) 상에 접착제(52)를 통해서 고착된 반도체 소자(21A) 상에, 제 2 반도체 소자(101)가 그 전자 회로 형성면을 위로 한 상태에서, 다이 본딩재(102)를 통해서 적재되어 있다. 소위 2단 스택 멀티 칩 패키지형 반도체 장치이다.
이러한 반도체 장치(171)는, 상기 도 19 또는 도 34에 나타낸 공정 후, 반도체 소자(21A) 상에, 제 2 반도체 소자(101)를, 그 회로 형성면을 위로 한 상태에서, 다이 본딩 필름 등의 다이 본딩재(102)를 통해서 적재하고, 또한 당해 제 2 반도체 소자(101)와 배선 기판(51)의 전극(53)을 본딩 와이어(103)에 의해 접속한다.
그 후, 상기 도 20 내지 도 22에 나타낸 수지 밀봉 공정, 외부 접속용 단자 배설 공정 및 개편화 처리 공정을 실시함으로써 반도체 장치(171)가 형성된다.
또한, 도 37에 나타낸 반도체 장치(172)는 배선 기판(51)에 반도체 소자(111)를, 그 회로 형성면을 위로 한 상태에서, 다이 본딩재(112)를 통해서 탑재하고, 또한 당해 반도체 소자(111) 상에 접착제(52)를 통해서 반도체 소자(21A)를 탑재해서 이루어지는 2단 스택 멀티 칩 패키지형의 반도체 장치이다.
배선 기판(51)의 전극(53)과 반도체 소자(111) 사이는 본딩 와이어(113)에 의해 접속되어 있다.
이러한 반도체 장치의 제조는, 배선 기판(51) 상에 반도체 소자(111)를, 그 회로 형성면을 위로 한 상태에서, 다이 본딩 필름 등의 다이 본딩재(112)를 통해서 적재하고, 당해 반도체 소자(111)와 배선 기판(51)의 전극(53)을 본딩 와이어(113)에 의해 접속한 후에, 상기 도 8 내지 도 19 또는 도 24 내지 도 34에 나타낸 공정에 의해, 반도체 소자(111) 상에 접착제(52)를 통해서 반도체 소자(21A)를 탑재한다. 이 경우, 반도체 소자(21A)의 재치 대상체는 반도체 소자(111)이다.
그 후, 상기 도 20 내지 도 22에 나타낸 수지 밀봉 공정, 외부 접속용 단자 배설 공정 및 개편화 처리 공정을 실시함으로써 반도체 장치(172)가 형성된다.
또한, 상기 본 발명의 두개의 실시 형태에서는, 반도체 소자(21A)의 배면에는 제 2 접착층을 통해서 당해 반도체 소자(21A)보다 면적이 넓은 보호 테이프 기재(33)가 배치된 상태에서 본딩 툴(45)이 맞닿는다.
즉, 반도체 소자(21A)의 4변 모두에서, 당해 반도체 소자(21A)의 측면보다 외측으로 당해 보호 테이프 기재(33)가 연장하고 있는 상태에서, 본딩 툴(45)이 가압된다.
이처럼, 보호 테이프 기재(33)의 면적을 반도체 소자(21A)의 면적보다 크게 함으로써, 당해 보호 테이프 기재(33) 부분에서 접착제의 유동(밀려올라감)을 저지하여, 당해 접착제의 본딩 툴(45)에의 도달을 방지하고 있다.
당해 접착제의 본딩 툴부에의 유동을 저지하기 위해서, 접착제가 유동하는 연면(延面) 거리를 증가시키려고 해서, 보호 테이프 기재(33)의 두께를 더 두껍게 하는 것도 생각할 수 있다.
그러나, 당해 보호 테이프 기재(33)의 두께를 증가시키는 것은, 본딩 툴(45)에 의한 가열 효과를 감소시키고, 또한 당해 보호 테이프 기재(33)의 취급이 번잡해지는 등 실용상 바람직하지 못하다.
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 돌기 전극을 구비한 반도체 소자를 배선 기판 등의 지지 기판 상에 플립 칩(페이스 다운) 실장할 때에, 그 작업 효율, 및 제조 수율을 향상시킬 수 있다.

Claims (14)

  1. 반도체 소자가 탑재되는 지지 기판 상에 접착제를 배설(配設)하는 공정과,
    한쪽의 주면(主面)에 외부 접속용 단자가 배설된 상기 반도체 소자의 다른쪽의 주면에 상기 접착제의 유동을 저지하는 부재를 배설하는 공정과,
    상기 반도체 소자를 상기 부재를 통해서 가압하여 상기 접착제가 배설된 상기 지지 기판 상에 탑재하는 공정을 포함하고,
    상기 부재를 반도체 기판에 부착한 상태에서 절단하고,
    절단된 상기 부재는 상기 반도체 기판으로부터 개편화(個片化)된 상기 반도체 소자의 다른쪽의 주면보다 큰 면을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 부재를 제 1 접착층을 통해서 다이싱 테이프에 부착하고, 또한, 상기 부재를 제 2 접착층을 통해서 상기 반도체 기판에 부착한 상태에서, 상기 부재 및 상기 반도체 기판의 절단을 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 반도체 기판 및 상기 제 2 접착층의 절단 폭은 상기 부재 및 상기 제 1 접착층의 절단 폭보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1 접착층 및 상기 제 2 접착층은 자외선 경화형 접착층이고,
    상기 제 2 접착층의 경화 상태가 개시되기에 필요한 자외선 조사광량은 상기 제 1 접착층의 경화 상태가 개시되기에 필요한 자외선 조사광량보다 큰 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 부재의 절단 후, 다이싱 테이프측으로부터 자외선을 조사해서 상기 제 1 접착층을 경화시켜, 상기 반도체 소자에 부착된 상기 부재를 상기 다이싱 테이프로부터 박리 가능한 상태를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 탑재 공정 후, 부재측으로부터 자외선을 조사해서 상기 제 2 접착층을 경화시켜, 상기 부재를 상기 반도체 소자의 다른쪽의 주면으로부터 박리 가능한 상태를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1 접착층 및 상기 제 2 접착층은 열 발포형 접착층이고,
    상기 제 2 접착층의 발포 상태가 개시되기에 필요한 온도는 상기 제 1 접착층의 발포 상태가 개시되기에 필요한 온도보다 높은 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 부재의 절단 후, 다이싱 테이프측으로부터 가열해서 상기 제 1 접착층을 발포시켜, 상기 반도체 소자에 부착된 상기 부재를 상기 다이싱 테이프로부터 박리 가능한 상태를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 탑재 공정 시에 부재측에의 가열에 의해 상기 제 2 접착층을 발포시켜, 상기 부재를 상기 반도체 소자의 다른쪽의 주면으로부터 박리 가능한 상태를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020097006174A 2006-09-27 2006-09-27 반도체 장치의 제조 방법 KR101035297B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/319142 WO2008038345A1 (fr) 2006-09-27 2006-09-27 Procédé de fabrication d'un dispositif à semi-conducteur

Publications (2)

Publication Number Publication Date
KR20090046958A KR20090046958A (ko) 2009-05-11
KR101035297B1 true KR101035297B1 (ko) 2011-05-19

Family

ID=39229792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006174A KR101035297B1 (ko) 2006-09-27 2006-09-27 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7820487B2 (ko)
JP (1) JP4992904B6 (ko)
KR (1) KR101035297B1 (ko)
CN (1) CN101512742B (ko)
WO (1) WO2008038345A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP5143196B2 (ja) * 2009-09-28 2013-02-13 日東電工株式会社 半導体装置用フィルム
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP5439264B2 (ja) 2010-04-19 2014-03-12 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5681374B2 (ja) 2010-04-19 2015-03-04 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
US9484279B2 (en) * 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
JP5432853B2 (ja) * 2010-07-30 2014-03-05 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及びその製造方法並びに半導体装置の製造方法
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
JP2014123743A (ja) * 2013-12-27 2014-07-03 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP2016063060A (ja) * 2014-09-18 2016-04-25 株式会社ディスコ ウエーハの加工方法
US9418895B1 (en) * 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
WO2017150145A1 (ja) * 2016-03-04 2017-09-08 リンテック株式会社 保護膜形成用複合シート
TWI691013B (zh) * 2019-08-21 2020-04-11 力成科技股份有限公司 晶片轉移方法及其設備

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116251A (ja) * 1995-10-24 1997-05-02 Olympus Optical Co Ltd 半導体ベアチップの取付方法および取付構造
JPH1154554A (ja) * 1997-08-05 1999-02-26 Matsushita Electric Ind Co Ltd 電子部品の基板実装用加工方法
JP2006179811A (ja) * 2004-12-24 2006-07-06 Matsushita Electric Ind Co Ltd 半導体素子の実装方法およびその実装装置
JP2008198940A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 電子部品の実装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359335B1 (en) * 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
JP3339472B2 (ja) 1999-08-24 2002-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2002299378A (ja) * 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
JP2003234359A (ja) 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2005026311A (ja) * 2003-06-30 2005-01-27 Sony Corp ダイシングフィルム、フリップチップ実装方法、及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116251A (ja) * 1995-10-24 1997-05-02 Olympus Optical Co Ltd 半導体ベアチップの取付方法および取付構造
JPH1154554A (ja) * 1997-08-05 1999-02-26 Matsushita Electric Ind Co Ltd 電子部品の基板実装用加工方法
JP2006179811A (ja) * 2004-12-24 2006-07-06 Matsushita Electric Ind Co Ltd 半導体素子の実装方法およびその実装装置
JP2008198940A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 電子部品の実装方法

Also Published As

Publication number Publication date
WO2008038345A1 (fr) 2008-04-03
CN101512742B (zh) 2011-10-19
JP4992904B2 (ja) 2012-08-08
KR20090046958A (ko) 2009-05-11
JP4992904B6 (ja) 2018-06-27
JPWO2008038345A1 (ja) 2010-01-28
CN101512742A (zh) 2009-08-19
US20090186451A1 (en) 2009-07-23
US7820487B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
KR101035297B1 (ko) 반도체 장치의 제조 방법
US8003441B2 (en) Manufacturing method of semiconductor device
JPWO2008038345A6 (ja) 半導体装置の製造方法
KR100609806B1 (ko) 반도체 장치의 제조 방법
US8198176B2 (en) Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
JP5161732B2 (ja) 半導体装置の製造方法
JP4757398B2 (ja) 半導体装置の製造方法
EP2200075A1 (en) Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
US8394677B2 (en) Method of fabricating semiconductor device
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
KR102536590B1 (ko) 반도체 패키지 제조 방법
JP4778667B2 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP2009246079A (ja) 半導体パッケージおよびその製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP3731112B2 (ja) 半導体装置の製造方法
JP2004311603A (ja) 半導体装置の製造方法
KR20050098533A (ko) 얇은 두께의 웨이퍼에 대한 반도체 패키지 방법
JP2005277415A (ja) リードチップ直接付着型半導体パッケージ、その製造方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee