JP2009246079A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2009246079A JP2009246079A JP2008089534A JP2008089534A JP2009246079A JP 2009246079 A JP2009246079 A JP 2009246079A JP 2008089534 A JP2008089534 A JP 2008089534A JP 2008089534 A JP2008089534 A JP 2008089534A JP 2009246079 A JP2009246079 A JP 2009246079A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- adhesive
- insulating layer
- interposer
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体チップが均一な厚さの絶縁層でインターポーザに固定された半導体パッケージおよびその製造方法を提供する。
【解決手段】第1の工程において、保護層113の上に第1の絶縁性接着剤131aを配置してこれに接着させる。第2の工程で、第1の絶縁性接着剤131aに対し加熱処理等を行って硬化させ、第1の絶縁層131を形成する。第3の工程では、インターポーザ120の導体パターン122側に第2の絶縁性接着剤132aを配置してこれに接着させる。第4の工程で、第1の絶縁層131を第2の絶縁性接着剤132a上に貼り合わせ、両者を加熱加圧することで半導体チップ110をインターポーザ120にフリップチップ接合させる。この加熱により、第2の絶縁性接着剤132aも硬化されて第2の絶縁層132を形成する。
【選択図】図1
【解決手段】第1の工程において、保護層113の上に第1の絶縁性接着剤131aを配置してこれに接着させる。第2の工程で、第1の絶縁性接着剤131aに対し加熱処理等を行って硬化させ、第1の絶縁層131を形成する。第3の工程では、インターポーザ120の導体パターン122側に第2の絶縁性接着剤132aを配置してこれに接着させる。第4の工程で、第1の絶縁層131を第2の絶縁性接着剤132a上に貼り合わせ、両者を加熱加圧することで半導体チップ110をインターポーザ120にフリップチップ接合させる。この加熱により、第2の絶縁性接着剤132aも硬化されて第2の絶縁層132を形成する。
【選択図】図1
Description
本発明は、半導体チップを搭載する半導体パッケージ、およびその製造方法に関する。
近年、集積回路等の半導体素子の実装技術として、ダイシング前のウエハ状態のままでパッケージングまで行うWL−CSP(Wafer Level Chip Size Package)の実用化が進んでいる。WL−CSPは、ベアチップとほぼ同サイズで配線長が短いことから、小型・薄型・高速という特徴を有しており、例えば携帯電話向けのCSPとして採用されている。
WL−CSPとしては、バンプ付きテープ基板をインターポーザ(半導体パッケージ基板)として用い、半導体ウエハ側に形成されたバンプと、テープ基板に形成されたバンプとを接続するフリップチップ接続方式のCSPがある(例えば、下記特許文献1)。図4は、現在発表されているWL−CSP900の構造を示す断面図である。
図4に示すWL−CSP900は、半導体チップ910とインターポーザ920とを絶縁性樹脂で形成された絶縁層930で接合した構造を有している。半導体チップ910の絶縁層930に接合される面には、例えばAlからなる外部接続用の電極パッド911と、電極パッド911以外を被覆する保護層912とが備えられている。電極パッド911には、例えばAuからなるスタッドバンプ913が設けられている。
インターポーザ920は、絶縁性の基材921上に導体パターン922が形成されたテープ基板から形成されており、導体パターン922の絶縁層930に接合される面にはSnAgバンプ923が設けられている。また、導体パターン922の反対の面には、基材921を貫通する突起状電極部924が設けられている。突起状電極部924は、内部に絶縁層930を形成している樹脂と同じ樹脂が充填されている。
上記のような構造のWL−CSP900は、以下のように作製される。まず、半導体チップ910が形成された半導体ウェハとインターポーザ920が形成されたテープ基板とを所定の絶縁性接着剤で張り合わせ、スタッドバンプ913が未硬化の絶縁性接着剤を貫通してSnAgバンプ923に接触するまで押し付ける。そして、スタッドバンプ913とSnAgバンプ923とをフリップチップ接合する。このとき、未硬化の絶縁性接着剤が硬化して絶縁層930が形成される。その後、テープ基板と張り合わせられた半導体ウェハを、チップ単位に切断(ダイシング)することで、WL−CSP900が作製される。WL−CSP900は、突起状電極部924に配置された半田ボール940を介して、実装基板であるマザーボードに接続されて実装される。
また、WL−CSP900を製造する別の方法として、半導体チップ910が形成された半導体ウェハを切断して個片化された半導体チップ910を先に作製し、これをインターポーザ920が形成されたテープ基板上に搭載して作製する方法がある(以下では、個片搭載による製造方法という)。この製造方法では、未硬化の絶縁性接着剤の上に個片化された半導体チップ910を搭載し、スタッドバンプ913が絶縁性接着剤を貫通してSnAgバンプ923に接触するまで押し付ける。その後、スタッドバンプ913とSnAgバンプ923とをフリップチップ接合する。そして、個片化された半導体チップ910が搭載されたテープ基板をチップ単位に切断することで、WL−CSP900を作製することができる。
特許第3445441号公報
しかしながら、製造方法では以下のような課題があった。スタッドバンプ913とSnAgバンプ923とのフリップチップ接合では、フリップチップボンダー(FCB)や加熱プレス装置等を用いており、未硬化の絶縁性接着剤の上に搭載された半導体チップ910は、スタッドバンプ913が絶縁性接着剤を貫通してSnAgバンプ923に接触するまでFCBのヒートツールやプレス盤で押し付けられている。このとき、絶縁性接着剤が加熱されて流動性が高まることにより、半導体チップ910が絶縁性接着剤に沈み易くなり、インターポーザ920に対し平行に維持されなくなることがある。
半導体チップにスタッドバンプが固設されている部分では、スタッドバンプがインターポーザに接して半導体チップを支えており、半導体チップとインターポーザとの距離が維持される。これに対し、半導体チップの端部周辺でスタッドバンプが設けられていない部分では、インターポーザとの距離を維持するものがないため、スタッドバンプが設けられていない端部側から絶縁性接着剤に沈みやすくなる。その結果、半導体チップがインターポーザに対して傾いた状態で固定されてしまい、半導体チップとインターポーザとの間で均一な厚さの絶縁層が得られないといった問題がある。
また、半導体チップとインターポーザとの間を均一な厚さに保つために、製造工程において、一定の高さを保つためのスペーサを用いたり、加熱加圧時における厳しい温度管理や圧力管理が必要であり、製造工程を複雑にしていた。
本発明は上記の問題を解決するためになされたものであり、半導体チップが均一な厚さの絶縁層でインターポーザに固定された半導体パッケージおよびその製造方法を提供する。
本発明の半導体パッケージの製造方法の第1の態様は、電極部と、前記電極部の少なくとも一部を露出するように被覆する保護層と、前記電極部に固設されたスタッドバンプと、を備えた半導体チップを、インターポーザ上に接合して形成される半導体パッケージの製造方法であって、前記保護層上に少なくとも前記スタッドバンプの先端が露出するように第1の絶縁性接着剤を配置する工程と、前記第1の絶縁性接着剤を硬化させて第1の絶縁層を形成する工程と、前記インターポーザ上に第2の絶縁性接着剤を配置する工程と、前記第1の絶縁層を前記第2の絶縁性接着剤上に貼り合わせて加熱加圧することで前記半導体チップを前記インターポーザにフリップチップ接合させる工程と、を有することを特徴とする。
本発明の半導体パッケージの製造方法の他の態様は、前記第1の絶縁性接着剤と前記第2の絶縁性接着剤とは、同一種類の接着剤であることを特徴とする。
本発明の半導体パッケージの製造方法の他の態様は、前記第1の絶縁性接着剤は接着剤シートであり、前記第1の絶縁性接着剤を配置する工程では、前記接着剤シートを前記保護層上にラミネートするとともに、前記スタッドバンプの少なくとも先端を前記接着剤シートから露出させ、前記第1の絶縁層を形成する工程では、前記接着剤シートを加熱加圧して硬化させることを特徴とする。
本発明の半導体パッケージの第1の態様は、電極部と、前記電極部の少なくとも一部を露出するように被覆する保護層と、前記電極部に固設されたスタッドバンプと、を備えた半導体チップを、インターポーザ上にフリップチップ接合して形成された半導体パッケージであって、前記保護層上に少なくとも前記スタッドバンプの先端が露出するように第1の絶縁性接着剤で形成された第1の絶縁層と、前記第1の絶縁層と前記インターポーザとの間に第2の絶縁性接着剤で形成された第2の絶縁層と、を備えることを特徴とする。
本発明の半導体パッケージの他の態様は、前記第1の絶縁層と前記第2の絶縁層とは、同一種類の絶縁性接着剤で形成されていることを特徴とする。
本発明の半導体パッケージおよびその製造方法によれば、複雑な製造管理を省き、半導体チップを均一な厚さの絶縁層でインターポーザに固定することが可能となる。
以下に、本発明の半導体パッケージおよびその製造方法にかかる実施の形態を図面に基づいて詳細に説明する。本発明の半導体パッケージは、半導体チップをインターポーザに搭載した後に、インターポーザをダイシングして形成されたものである。
本発明の実施の形態に係る半導体パッケージを、図2を用いて説明する。図2は、本実施形態の半導体パッケージの一実施例を示す断面図である。本実施形態の半導体パッケージ100は、半導体チップ110とインターポーザ120とを絶縁層130で接合して固定した構造を有している。
半導体チップ110は、半導体素子111と、例えばAlからなる電極パッド112と、電極パッド112の少なくとも一部を露出するように半導体素子111の一方の面を被覆する保護層113とを備え、電極パッド112には例えばAuからなるスタッドバンプ114が設けられている。
また、インターポーザ120は、絶縁性の基材121上に導体パターン122が形成されたテープ基板から形成されており、導体パターン122の絶縁層130に接合される面にはSnAgバンプ123が設けられている。また、導体パターン122の反対の面には、基材121を貫通する突起状電極部124が設けられている。突起状電極部124は、絶縁層130を形成している樹脂と同じ樹脂が内部に充填されている。
本実施例の半導体チップ110は、半導体素子111の一方の端部側(図面右側)のみに電極パッド112およびスタッドバンプ114が設けられ、他方の端部側には設けられていないものとしている。このような構造の半導体チップをインターポーザ120に搭載すると、製造工程において、一定の高さを保つためのスペーサを用いたり、加熱加圧時における厳しい温度管理や圧力管理を怠った場合、スタッドバンプが設けられていない他方の端部側がインターポーザ120との間隔を狭くして接着されてしまうおそれがあった。
スタッドバンプが片方だけに設けられた半導体チップを、絶縁層を介してインターポーザに搭載して形成された従来の半導体パッケージの一例を図3に示す。同図に示す半導体パッケージ200は、半導体チップ210とインターポーザ220とを絶縁230で接合して固定した構造を有している。半導体チップ210には、半導体素子211上の図面右側のみに電極パッド212とスタッドバンプ214が設けられている。
上記の半導体チップ210をインターポーザ220に搭載する製造方法として、インターポーザ220上に絶縁性接着材を配置し、その上に半導体チップ210を搭載する。そして、加熱加圧することで半導体チップ210とインターポーザ220とをフリップチップ接続する。この際、加熱により絶縁性接着剤の流動性が高まり、製造工程において加熱加圧時における厳しい温度管理や圧力管理を怠ると半導体チップ210のスタッドバンプが設けられていない図面左側の部分が絶縁性接着剤に沈み、インターポーザ220との間隔が狭まってしまう。その結果、半導体チップ210がインターポーザ220に対して傾いた状態で固定されてしまう。
本発明の半導体パッケージおよびその製造方法は、上記のような問題を解決して、半導体チップをインターポーザ上に略平行に搭載可能とするものである。本発明の第1の実施形態に係る半導体パッケージの製造方法を、図1を用いて以下に説明する。図1は、本実施形態の半導体パッケージの製造工程を、断面図を用いて説明する図である。ここでは、半導体チップとして、スタッドバンプが半導体チップの一方の端部側のみに設けられた上記実施形態の半導体チップ100を例に説明する。
本実施形態の半導体パッケージの製造方法では、図1(a)に示す第1の工程において、保護層113の上に第1の絶縁性接着剤131aを配置してこれに接着させる。このとき、少なくともスタッドバンプ114の先端が、第1の絶縁性接着剤131aを貫通して露出させるようにする。そのために、第1の絶縁性接着剤131aの厚さを、保護層113の表面からスタッドバンプ114の先端までの高さ(以下では高さHとする)よりも小さくする。また、第1の絶縁性接着剤131aの表面は、保護層113の表面と略平行となるように配置する。
第1の絶縁性接着剤131aとして、厚さがスタッドバンプ114先端までの高さHよりも小さい接着剤シートを用いるのが好ましい。接着剤シートを用いた場合、接着剤シートを保護層113上にラミネートするとともに、スタッドバンプ114の少なくとも先端を接着剤シートから貫通させる。
図1(b)に示す第2の工程では、第1の絶縁性接着剤131aに対し加熱処理等を行って硬化させる。この場合の硬化は、(d)の工程の加熱加圧時に厚さを確保できるレベル以上の硬化が必要である。硬化された第1の絶縁性接着剤131aは、第1の絶縁層131を形成する。
図1(c)に示す第3の工程では、インターポーザ120の導体パターン122側に第2の絶縁性接着剤132aを配置してこれに接着させる。第2の絶縁性接着剤132aは、導体パターン122の上面、導体パターン122の銅が除去されて基材121が露出した部分、および突起状電極部124の内部、のすべてに配置される。また、第2の絶縁性接着剤132aの表面は、導体パターン122と略平行となるように配置する。
図1(d)に示す第4の工程では、スタッドバンプ114とSnAgバンプ123とを位置合わせした後に、第1の絶縁層131を第2の絶縁性接着剤132a上に貼り合わせる。そして、両者を加熱加圧することで半導体チップ110をインターポーザ120にフリップチップ接合させる。この加熱により、図1(e)に示すように、第2の絶縁性接着剤132aも硬化されて第2の絶縁層132を形成する。第2の絶縁性接着剤132aの硬化により、第1の絶縁層131と第2の絶縁層132とが一体化されて絶縁層130を形成する。
上記の本実施形態の製造工程において、第1の絶縁性接着剤131aおよび第2の絶縁性接着剤132aには、同一種類の接着剤を用いるのがよい。同一種類の接着剤を用いることで、第4の工程で第2の絶縁性接着剤132aが硬化されたとき、第1の絶縁層131と第2の絶縁層132とが、強固に接着されて一体化する。
上記の本実施形態の製造方法を用いて作製された半導体パッケージ100は、絶縁層130を第1の絶縁層131と第2の絶縁層132とに分けて作製しており、第1の絶縁層131を先に作製している。その結果、半導体チップ110とインターポーザ120とを重ね合わせて接合するときは、第2の絶縁層132を作製するための第2の絶縁性接着剤132aのみが未硬化の状態にある。すなわち、半導体チップ110とインターポーザ120とのフリップチップ接合の際に流動性が高まるのは、第2の絶縁性接着剤132aの部分だけである。
フリップチップ接合のときに流動性が高くなる接着剤部分の厚さをできるだけ小さくすることで、半導体チップ110が接着剤に沈みにくくすることができる。少なくとも、スタッドバンプ114を有しない半導体チップ110の図面左側の端部とインターポーザ120との間隔は、第1の絶縁層131の厚さ以上が確実に確保されている。
本実施形態の半導体パッケージ100は、絶縁層130が第1の絶縁層131と第2の絶縁層132とで形成されているが、第1の絶縁層131と第2の絶縁層132との境界には、わずかな界面133が形成されている。第1の絶縁層131および第2の絶縁層132を形成するのに用いる第1の絶縁性接着剤131aおよび第2の絶縁性接着剤132aとして、同じ種類の接着材を用いた場合、第1の絶縁層131と第2の絶縁層132とはほとんど区別がつかないように形成される。
しかし、第1の絶縁層131を先に硬化した後に、第2の絶縁性樹脂132を接着させて硬化した場合、第2の絶縁性接着剤132aを加熱して硬化させる過程において、第2の絶縁性接着剤132aが第1の絶縁層131の表面からごく浅い内部に浸透する現象が生じる。その結果、第1の絶縁層131と第2の絶縁層132との境界に薄い層の界面133が形成される。
上記説明の通り、本発明の半導体パッケージおよびその製造方法によれば、絶縁層130を第1の絶縁層131と第2の絶縁層132とに分け、これを段階的に形成するようにすることで、半導体チップ110をほぼ均一な厚さの絶縁層130でインターポーザ120に固定することが可能となる。
また、本発明は、半導体ウェハをダイシングして個片化された半導体チップをインターポーザに搭載する個片搭載、個片実装にも適用することができる。
また、本発明は、半導体ウェハをダイシングして個片化された半導体チップをインターポーザに搭載する個片搭載、個片実装にも適用することができる。
なお、本実施の形態における記述は、本発明に係る半導体パッケージおよびその製造方法の一例を示すものであり、これに限定されるものではない。本実施の形態における半導体パッケージおよびその製造方法の細部構成及び詳細な動作等に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
100:半導体パッケージ
110:半導体チップ
111:半導体素子
112:電極パッド
113:保護層
114:スタッドバンプ
120:インターポーザ
121:基材
122:導体パターン
123:SnAgバンプ
124:突起状電極部
130:絶縁層
123:SnAgバンプ
124:突起状電極部
130:絶縁層
131:第1の絶縁層
131a:第1の絶縁性接着剤
132:第2の絶縁層
132a:第2の絶縁性接着剤
133:界面
110:半導体チップ
111:半導体素子
112:電極パッド
113:保護層
114:スタッドバンプ
120:インターポーザ
121:基材
122:導体パターン
123:SnAgバンプ
124:突起状電極部
130:絶縁層
123:SnAgバンプ
124:突起状電極部
130:絶縁層
131:第1の絶縁層
131a:第1の絶縁性接着剤
132:第2の絶縁層
132a:第2の絶縁性接着剤
133:界面
Claims (5)
- 電極部と、前記電極部の少なくとも一部を露出するように被覆する保護層と、前記電極部に固設されたスタッドバンプと、を備えた半導体チップを、インターポーザ上に接合して形成される半導体パッケージの製造方法であって、
前記保護層上に少なくとも前記スタッドバンプの先端が露出するように第1の絶縁性接着剤を配置する工程と、
前記第1の絶縁性接着剤を硬化させて第1の絶縁層を形成する工程と、
前記インターポーザ上に第2の絶縁性接着剤を配置する工程と、
前記第1の絶縁層を前記第2の絶縁性接着剤上に貼り合わせて加熱加圧することで前記半導体チップを前記インターポーザにフリップチップ接合させる工程と、を有する
ことを特徴とする半導体パッケージの製造方法。 - 前記第1の絶縁性接着剤と前記第2の絶縁性接着剤とは、同一種類の接着剤である
ことを特徴とする請求項1に記載の半導体パッケージの製造方法。 - 前記第1の絶縁性接着剤は接着剤シートであり、
前記第1の絶縁性接着剤を配置する工程では、前記接着剤シートを前記保護層上にラミネートするとともに、前記スタッドバンプの少なくとも先端を前記接着剤シートから露出させ、
前記第1の絶縁層を形成する工程では、前記接着剤シートを加熱加圧して硬化させる
ことを特徴とする請求項1または2に記載の半導体パッケージの製造方法。 - 電極部と、前記電極部の少なくとも一部を露出するように被覆する保護層と、前記電極部に固設されたスタッドバンプと、を備えた半導体チップを、インターポーザ上にフリップチップ接合して形成された半導体パッケージであって、
前記保護層上に少なくとも前記スタッドバンプの先端が露出するように第1の絶縁性接着剤で形成された第1の絶縁層と、
前記第1の絶縁層と前記インターポーザとの間に第2の絶縁性接着剤で形成された第2の絶縁層と、を備える
ことを特徴とする半導体パッケージ。 - 前記第1の絶縁層と前記第2の絶縁層とは、同一種類の絶縁性接着剤で形成されている
ことを特徴とする請求項4に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008089534A JP2009246079A (ja) | 2008-03-31 | 2008-03-31 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008089534A JP2009246079A (ja) | 2008-03-31 | 2008-03-31 | 半導体パッケージおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009246079A true JP2009246079A (ja) | 2009-10-22 |
Family
ID=41307665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008089534A Pending JP2009246079A (ja) | 2008-03-31 | 2008-03-31 | 半導体パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009246079A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103172624A (zh) * | 2011-12-22 | 2013-06-26 | 海洋王照明科技股份有限公司 | 含噻吩有机半导体材料及其制备方法和有机电致发光器件 |
WO2021125258A1 (ja) | 2019-12-17 | 2021-06-24 | 日本発條株式会社 | 積層体、接着方法および回路基板用半製品 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141963A (ja) * | 2005-11-15 | 2007-06-07 | Denso Corp | 基板の実装方法、及びその実装方法で実装された半導体装置 |
-
2008
- 2008-03-31 JP JP2008089534A patent/JP2009246079A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141963A (ja) * | 2005-11-15 | 2007-06-07 | Denso Corp | 基板の実装方法、及びその実装方法で実装された半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103172624A (zh) * | 2011-12-22 | 2013-06-26 | 海洋王照明科技股份有限公司 | 含噻吩有机半导体材料及其制备方法和有机电致发光器件 |
WO2021125258A1 (ja) | 2019-12-17 | 2021-06-24 | 日本発條株式会社 | 積層体、接着方法および回路基板用半製品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101500038B1 (ko) | 패키징 공정에서 언더필 쏘잉 방법 | |
US7820487B2 (en) | Manufacturing method of semiconductor device | |
JP2009049410A (ja) | 半導体チップパッケージ、その製造方法及びこれを含む電子素子 | |
TWI614848B (zh) | 電子封裝結構及其製法 | |
US20120326288A1 (en) | Method of assembling semiconductor device | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
JP2006261485A (ja) | 半導体装置およびその製造方法 | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
JP2008541431A (ja) | マルチチップモジュールおよび製造方法 | |
WO2014054451A1 (ja) | 半導体装置及びその製造方法 | |
TWI567894B (zh) | 晶片封裝 | |
JP2010010174A (ja) | 半導体装置の製造方法 | |
KR20130022821A (ko) | 스택 패키지 및 그의 제조 방법 | |
KR102066015B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
JP2009246079A (ja) | 半導体パッケージおよびその製造方法 | |
TWI575676B (zh) | 電子封裝結構及其製法 | |
CN108281398B (zh) | 半导体封装件及其制造方法 | |
JP2005044989A (ja) | 半導体パッケージ及びその製造方法 | |
JP4144553B2 (ja) | 半導体装置の製造方法 | |
TWI488275B (zh) | 半導體封裝件之製法 | |
JP4344752B2 (ja) | 半導体装置の製造方法 | |
KR20130084893A (ko) | 멀티-칩 패키지 및 그의 제조 방법 | |
TWI381508B (zh) | 半導體封裝裝置、半導體封裝結構及其製法 | |
TWI703615B (zh) | 電子封裝件之製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110301 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111212 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120206 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120615 |