JP2008541431A - マルチチップモジュールおよび製造方法 - Google Patents

マルチチップモジュールおよび製造方法 Download PDF

Info

Publication number
JP2008541431A
JP2008541431A JP2008510068A JP2008510068A JP2008541431A JP 2008541431 A JP2008541431 A JP 2008541431A JP 2008510068 A JP2008510068 A JP 2008510068A JP 2008510068 A JP2008510068 A JP 2008510068A JP 2008541431 A JP2008541431 A JP 2008541431A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding pads
spacer
support material
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008510068A
Other languages
English (en)
Other versions
JP4785917B2 (ja
Inventor
フォン，イン・ライ
キー，チェン・シム
リー，レイ・ホン
ビン・アブ−ハサン，モハメッド・スハイザール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of JP2008541431A publication Critical patent/JP2008541431A/ja
Application granted granted Critical
Publication of JP4785917B2 publication Critical patent/JP4785917B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

ワイヤ破損を軽減する、マルチチップモジュール（１０）およびマルチチップモジュール（１０）を製造するための方法。第１の半導体チップ（４０）は、支持基板（１２）に搭載されてワイヤボンディングされる。スペーサ（５０）は、第１の半導体チップ（４０）に結合される。支持材料（６０）はスペーサ（５０）上に配置され、第２の半導体チップ（６４）は支持材料（６０）上に位置決めされる。第２の半導体チップ（６４）は支持材料（６０）へと押圧されて、支持材料（６０）をスペーサ（５０）に隣接した、第１の半導体チップ（４０）と第２の半導体チップ（６４）との間の領域へと圧入する。これに代えて、支持材料（６０）は、第１の半導体チップ（４０）上に配置されて、ダイ装着材料（６２）がスペーサ（５０）上に配置される。第２の半導体チップ（６４）はダイ装着材料（６２）および支持材料（６０）へと押圧されて、スペーサ端縁（５３，５５）を越えるように支持材料（６０）の一部を押込む。ワイヤボンドが、支持基板（１２）と、第１半導体チップ（４０）および第２半導体チップ（６４）との間に形成される。

Description

発明の分野
この発明は一般的に半導体部品に関し、より特定的には、マルチチップモジュールを含む半導体部品に関する。
発明の背景
より高速で、より安価で、より効率的な半導体部品に対する欲求は、半導体チップにおいて作製されるデバイスのサイズを縮小し、かつ、多数の半導体チップを典型的にはマルチチップモジュールと呼ばれる単一のパッケージ内に配置するように、半導体部品製造業者を動機付けた。マルチチップモジュール内の半導体チップは、水平方向の配向で、すなわち互いの横に、または垂直方向の配向で、すなわち互いの上に垂直に積層させて配置することができる。従来の垂直に積層されたマルチチップモジュールにおいては、第１の半導体チップが、接着剤によるボンディングによって回路基板に装着され、その後、半導体チップ上のボンディングパッドが半導体基板上の対応のボンディングパッドにワイヤボンディングされる。スペーサが第１の半導体チップ上に形成されるかまたは装着され、第２の半導体チップがスペーサに装着される。次いで、第２の半導体チップ上のボンディングパッドが、たとえばワイヤボンディングプロセスを用いて、半導体基板上の対応のボンディングパッドに結合される。スペーサは、ワイヤボンディングプロセスに適応するために、第１の半導体チップよりも小さくなければならない。さらに、スペーサは第２の半導体チップよりも典型的には小さい。この種の構造の欠点は、第２の半導体チップの、スペーサの上に張出す部分が、しなりやすいかまたは弾性があることである。こうして、第２の半導体チップの張出し部分上にあるボンディングパッドが回路基板上の対応のボンディングパッドにワイヤボンディングされる場合に、第２の半導体チップの張出し部分のしなりやすさが、第２の半導体チップ上のボンディングパッドに形成される接合材を弱くすることである。この接合材の弱化は、デバイスの壊損を引起す。
したがって、ボンディングパッドに形成される接合材の完全性を劣化させないマルチチップモジュールおよびマルチチップモジュールを製造する方法を有することが有利であろう。費用効率が高くかつさまざまなマルチチップモジュールプロセスとの統合に好適であることは、この方法および構造にとってさらに有利であろう。
発明の概要
この発明は、マルチチップモジュールおよびマルチチップモジュールを製造するための方法を提供することにより、上述の必要性を満足する。一実施例に従うと、この発明は、第１および第２の主表面を有する支持基板を設けるステップを含み、支持基板は、チップ受入領域と複数のボンディングパッドとを有する。第１の半導体チップはチップ受入領域に結合され、第１の半導体チップは複数のボンディングパッドを有する。第１の半導体チップの第１のボンディングパッドは、支持基板の第１のボンディングパッドに結合される。スペーサは、第１の半導体チップの一部に結合される。支持材料は、スペーサと第１の半導体チップとのうちの少なくとも１つの上に配置される。第２の半導体チップは、支持材料上に位置決めされ、第２の半導体チップは、第１の主表面と複数のボンディングパッドとを有する。第２の半導体チップの第１のボンディングパッドは、支持基板の第２のボンディングパッドに結合される。
別の実施例に従うと、この発明は、マルチチップモジュールを製造するための方法を含み、この方法は、支持基板上のチップまたはダイ受入領域に第１の半導体チップが装着された支持基板を設けるステップを含む。支持基板は複数のボンディングパッドを有し、第１の半導体チップは複数のボンディングパッドを有する。スペーサは第１の半導体チップに結合され、支持材料はスペーサと第１の半導体チップとのうちの１つの上に配置される。支持材料が第１の半導体チップと第２の半導体チップとの間で位置決めされることにより第２の半導体チップのための支持をもたらすように、半導体チップがスペーサに結合される。
さらに別の実施例に従うと、この発明は、チップ受入領域と複数のボンディングパッドとを有する支持基板を有するマルチチップモジュールを含む。複数のボンディングパッドを有する第１の半導体チップがチップ受入領域に搭載される。第１および第２の対向端縁を有するスペーサが第１の半導体チップに結合される。支持材料はスペーサと接触する。第２の半導体チップはスペーサに結合され、支持材料の一部が第１の半導体チップと第２の半導体チップとの間に位置決めされる。
この発明は、同じ参照番号が同じ要素を示す添付の図面と関連して以下の詳細な説明を読むことにより、よりよく理解されるであろう。
詳細な説明
この発明は一般的に、マルチチップモジュールおよびマルチチップモジュールを製造するための方法を提供するが、ここではマルチチップモジュールの半導体チップが垂直に積層される。マルチチップモジュールの半導体チップを垂直に積層する際に、ワイヤボンドのための隙間ができるように、半導体チップの間にスペーサが挿入される。スペーサの上方に位置する半導体チップの一部が、スペーサの端縁の上に張出す。スペーサの上に張出す半導体チップの部分はしなりやすい。しなりやすさは一般的に半導体チップの脆弱性を増大させるが、脆弱性の増大は、約０．６ミリメートル（ｍｍ）未満の厚さを有する半導体チップにおいてより顕著である。このしなりやすさはワイヤボンディングプロセスの間に半導体チップを振動させ、これにより半導体チップ上のボンディングパッドにボンディングされたワイヤが破壊される。この発明に従うと、スペーサの上に張出す第２の半導体チップの部分下に支持材料を形成することにより、この振動が軽減される。支持材料は、半導体チップに付加的な剛性を与え、この剛性が半導体チップの張出し部分の振動を減少させ、かつワイヤボンドの信頼性を向上させる。
図１は、この発明の実施例に従った製造の中間段階におけるマルチチップモジュール１０の部分の側面断面図である。図１に示されるのは、頂部表面１４と底部表面１６とを有するボールグリッドアレイ（ＢＧＡ）支持構造１２である。ＢＧＡ支持基板１２は、エポキシ樹脂、ポリイミド樹脂、トリアジン樹脂、またはフェノール樹脂のような樹脂から形成される。好ましくは、ＢＧＡ支持基板１２の樹脂材料は、ビスマレイミドトリアジン（ＢＴ）樹脂である。支持基板１２の他の好適な材料は、エポキシ−ガラス複合材、ＦＲ−４、セラミックスなどを含む。基板１２はＢＧＡ基板に限定されず、ピングリッドアレイ（ＰＧＡ）基板、セラミック基板、プリント回路板などであってもよいことを理解されたい。ボンディングパッド１８Ａおよび１８Ｂならびにボンディングパッド２０Ａおよび２０Ｂが頂部表面１４上に形成される。複数のボンディングパッド２２が底部表面１６上に形成される。ボンディングパッド１８Ａ、１８Ｂ、２０Ａ、および２０Ｂが、ＢＧＡ支持基板１２を通って延在する電気相互接続２８、３０、２６、および３２を介して、底部表面１６上のボンディングパッド２２Ｂ、２２Ｃ、２２Ａ、および２２Ｄにそれぞれ電気的に接続される。明確化のために、図１においては４つの相互接続のみが、ＢＧＡ支持基板
１２を通って延在するのが示される。しかしながら、支持基板１２のような支持基板の頂部表面上のボンディングパッドのすべてまたはほぼすべてが、支持基板の底部表面上のボンディングパッドに結合されることを理解されたい。さらに、ボンディングパッド１８Ａおよび１８Ｂは、頂部表面１４上に形成される複数のボンディングパッド１８のうちの２つであることを理解されたい。同様に、ボンディングパッド２０Ａおよび２０Ｂは、頂部表面１４上に形成される複数のボンディングパッド２０のうちの２つである。（複数のボンディングパッド１８および２０は、図３を参照してさらに例示されかつ説明される）。はんだボール３４がボンディングパッド２２に装着される。
やはり図１を参照して、ダイ接着剤３６が半導体チップ受入領域３８上に分配され、半導体チップまたはダイ４０がダイ接着剤３６上に置かれる。半導体チップ４０は、底部表面４２と頂部表面４４とを有する。複数のボンディングパッド４６が、頂部表面４４の外周に配置される。半導体チップまたはダイ４０の底部表面４２がダイ接着剤３６上に置かれる。ボンディングパッド４６Ａおよび４６Ｂしか示されないが、ボンディングパッド４６Ａおよび４６Ｂは複数のボンディングパッド４６の一部であることを理解されたい。これら複数のものは、図３を参照してさらに例示されかつ説明される。基板１２と、半導体チップ４０と、ダイ接着剤３６との組合せはキュア装置に入れられ、ダイ接着剤３６が硬化する。たとえば、ダイ接着剤３６は、摂氏約１００度（℃）から約１７５℃までの温度に、約５分間から約６０分間加熱することにより硬化する。好適なダイ接着剤は、銀充填エポキシ、シリカ充填エポキシブレンド、有機材料で充填されたエポキシ膜などを含む。
ダイ接着剤３６が硬化した後に、ダイ接着剤４８が頂部表面４４の中央部分に配置され、スペーサ５０がダイ接着剤４８上に置かれる。スペーサ５０は、頂部表面５２と、底部表面５４と、端縁５３および５５とを有する。スペーサ５０は、誘電材料であっても、たとえばシリコンまたは別の半導体チップなどのような半導体材料であってもよい。スペーサ５０が正方形であるように示されるが、その形状はこの発明の限定ではない。たとえば、スペーサ５０は長方形、円形、三角形などである。ダイ接着剤４８は、約１００℃から約１７５℃の温度に、約５分間から約６０分間加熱することにより硬化する。好適なダイ接着剤は、銀充填エポキシ、シリカ充填エポキシブレンド、有機材料で充填されたエポキシ膜などを含む。
やはり図１を参照して、半導体チップ４０上のボンディングパッド４６は、たとえばワイヤボンディングプロセスを用いて、ＢＧＡ基板１２上の対応のボンディングパッド１８に電気的に接続される。図１に示されるのは、相互接続ワイヤ５６Ａによってボンディングパッド１８Ａに結合されるボンディングパッド４６Ａと、相互接続ワイヤ５６Ｂによってボンディングパッド１８Ｂに結合されるボンディングパッド４６Ｂである。図１には２つの相互接続ワイヤしか示されないが、典型的には複数の相互接続５６は２つ以上の相互接続ワイヤを含むことを理解されたい。（複数の相互接続ワイヤ５６は、図３を参照してさらに例示されかつ説明される）。
ここで図２を参照して、さらに製造に沿ったマルチチップモジュール１０の側面断面図を示す。図２に示されるのは、半導体チップ４０の表面４４上に配置された支持材料６０と、スペーサ５０の表面５２上に配置されたダイ接着剤６２とである。好ましくは、支持材料６０は、熱導体でありかつ電気絶縁体であるエポキシペーストである。支持材料６０を含むエポキシペーストの例は、商標Teflonにより販売されるポリテトラフルオロエチレンで充填されたエポキシ材料（Teflonは、イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー・コーポレイション（E. I. Du Pont De Demours and Company Corp.）の商標である）、無機材料で充填された非導電ペースト（たとえばシリカ）、商標Teflonによって販売されるポリテトラフルオロエチレンで充填されたビスマレイミド材料などを含む。ダイ接着剤６２に好適な材料は、銀充填エポキシ、シリカ充填エポキシブレンド、有
機材料で充填されたエポキシ膜などを含む。
ここで図３を参照して、マルチチップモジュール１０の上面図が示され、この上面図は図２に示される製造段階と同じ段階を示す。換言すれば、図２は図３の切断線２−２に沿った側面断面図である。図３はさらに、複数のボンディングパッド１８と、複数のボンディングパッド２０と、複数のボンディングパッド４６と、複数のワイヤ相互接続５６と、図２に示された個々のボンディングパッド１８Ａ、１８Ｂ、２０Ａ、および２０Ｂと、個々の相互接続５６Ａおよび５６Ｂとを示す。さらに、図３は支持材料６０とダイ接着剤６２とを示す。支持材料６０は二重Ｙ字型またはドッグボーン型を有するように示されるが、これはこの発明の限定ではない。たとえば、支持材料６０は円形、三角形、完全四角形、五角形、および他の多角形を有するように形成されてもよい。
ここで図４を参照して、さらに製造に沿ったマルチチップモジュール１０の側面断面図を示す。半導体チップ６４はダイ接着剤６２上に置かれる。より特定的には、半導体チップ６４は、ダイ接着剤６２上に置かれる裏側６６と、上に複数のボンディングパッド７０が形成された表側６８とを有する。圧力が半導体チップ６４に加えられて、それにより、半導体チップ６４をダイ接着剤６２において位置決めし、かつ、支持材料６０を横方向に圧入して表面４４と表面６６との間の領域を実質的に充填させる。この領域において、半導体チップ６４の周辺部分６５は、スペーサ５０上に張出す。支持材料６０およびダイ接着剤６２は、約１００℃から約１７５℃の温度に、約５分間から約６０分間加熱されることにより硬化する。支持材料６０が表面４４と表面６６との間の領域を実質的に充填するので、半導体チップ６４の周辺部分６５は端縁５３および５４上に自由に張出さず、支持材料６０によって支持される。こうして、周辺部分６５は、その後のワイヤボンディングステップの間に顕著に弾むことがない。支持材料６０を表面４４と表面６６との間に配置することの利点とは、これがマルチチップモジュールにおいて形成されるワイヤボンドの製造性および信頼性を向上させることである。
複数のボンディングパッド７０は、たとえばワイヤボンディングプロセスを用いて、複数のボンディングパッド２０の対応のボンディングパッドに電気的に接続される。より特定的には、ボンディングパッド７０Ａは相互接続ワイヤ７４Ａによってボンディングパッド２０Ａに電気的に接続され、ボンディングパッド７０Ｂは相互接続ワイヤ７４Ｂによってボンディングパッド２０Ｂに電気的に接続される。相互接続ワイヤ７４Ａおよび７４Ｂは、複数の相互接続ワイヤ７４のうちの２つの相互接続ワイヤである。
ここで図５を参照して、保護カバー７８が、半導体チップ６４と、相互接続ワイヤ５６および７４と、ＢＧＡ基板１２とを覆って形成される。図５に示される保護カバーはグローブトップ材料である。しかしながら、保護材料の種類はグローブトップ材料であることに限定されないことを理解されたい。たとえば、保護カバー７８は蓋またはキャップであってもよい。
図６は、この発明の別の実施例に従ったマルチチップモジュール１００を示す。マルチチップモジュール１００の製造の初期のステップは、マルチチップモジュール１０の製造のものと同様である。よって、図６の説明は、図１の説明から続く。支持材料１０２は、スペーサ表面５２の中央部分上に配置される。好ましくは、支持材料１０２は、熱伝導性であって電気絶縁性であるエポキシペースト、すなわち、これは電気絶縁体である。支持材料１０２の好ましいエポキシペーストは、商標Teflonによって販売されるポリテトラフルオロエチレンで充填されるエポキシ材料、無機材料で充填された非導電ペースト（たとえばシリカ）、商標Teflonによって販売されるポリテトラフルオロエチレンで充填されたビスマレイミド材料などを含む。支持材料１０２は、ダイ接着剤としての役割も果たす。
ここで図７を参照して、マルチチップモジュール１００の上面図が示され、この上面図は図６に示されるものと同じ製造の段階を示す。換言すれば、図６は図７の切断線６−６に沿った側面断面図である。図３と同様に、図７はさらに、複数のボンディングパッド１８と、複数のボンディングパッド２０と、複数のボンディングパッド４６と、複数のワイヤ相互接続５６と、図２および図６に示された個々のボンディングパッド１８Ａ、１８Ｂ、２０Ａ、および２０Ｂと、個々の相互接続５６Ａおよび５６Ｂとを示す。さらに、図７は支持材料１０２を示す。支持材料１０２は二重Ｙ字型またはドッグボーン型を有するように示されるが、これはこの発明の限定ではない。たとえば、支持材料１０２は、円形、三角形、完全四角形、五角形、および他の多角形を有するように形成されてもよい。
ここで図８を参照して、さらに製造に沿ったマルチチップモジュール１００の側面断面図を示す。半導体チップ１０４が支持材料１０２上に置かれる。より特定的には、半導体チップ１０４は、支持材料１０２上に置かれる裏側１０６と、上に複数のボンディングパッド１１０が形成された表側１０８とを有する。圧力が半導体チップ１０４に加えられて、それにより、半導体チップ１０４を支持材料１０２において位置決めし、かつ、スペーサ５０の端縁５３および５５を越えるように支持材料１０２を表面４４と表面１０６との間の領域に押込む。支持材料１０２の一部がスペーサ５０に残り、支持材料１０２の一部が表面４４と表面１０６との間の領域を実質的に充填する。支持材料１０２が表面４４と表面１０６との間の領域を実質的に充填するので、半導体チップ１０４の周辺部分１１２は自由に張出さず支持される。こうして、周辺部分１１２はその後のワイヤボンディングステップにおいて顕著に弾むことがない。支持材料１０２は、約１００℃から約１７５℃の温度に約５分間から約６０分間加熱されることにより硬化する。支持材料１０２を表面４４と表面１０６との間に配置することの利点とは、これがマルチレベル半導体パッケージング構造において形成されるワイヤボンドの製造性および信頼性を向上させることである。
複数のボンディングパッド１１０は、たとえばワイヤボンディングプロセスを用いて、複数のボンディングパッド２０の対応のボンディングパッドに電気的に接続される。より特定的には、ボンディングパッド１１０Ａは、相互接続ワイヤ１１４Ａによってボンディングパッド２０Ａに電気的に接続され、ボンディングパッド１１０Ｂは相互接続ワイヤ１１４Ｂによってボンディングパッド２０Ｂに電気的に接続される。説明の明確化のために、図８においては複数の相互接続ワイヤのうちの２つの相互接続ワイヤ、すなわち、相互接続ワイヤ１１４Ａおよび１１４Ｂのみを示す。
ここで図９を参照して、保護カバー１１６が、半導体チップ１０４と、相互接続ワイヤ５６Ａ、５６Ｂ、１１４Ａ、および１１４Ｂと、ＢＧＡ支持基板１２とを覆って形成される。図９に示される保護カバー１１６は、蓋装着材料１１８によってＢＧＡ支持基板１２に固定される蓋である。保護カバーの種類は蓋に限定されないことを理解されたい。たとえば、保護カバー１１４は、グローブトップ材料または他の好適な保護材料であってもよい。
以上、垂直に積層される半導体チップを有するマルチチップモジュールおよびマルチチップモジュールを製造するための方法が提供されたことが認識されるであろう。この発明に従ったマルチチップモジュールの利点とは、これがワイヤボンディングプロセスの間の半導体チップの領域の振動または弾みを減少させるための手段を提供することである。これはワイヤボンドの信頼性を向上させ、デバイスの壊損を減少させる。この発明の別の利点とは、スペーサにボンディングすることのできる半導体チップのサイズの種類が増すことである。支持材料が半導体チップのためにさらなる支持をもたらすので、より大きなチップをスペーサに搭載できる。さらに、この発明は、費用および時間効率のよい態様で、マルチチップモジュール処理フローに容易に統合可能である。
ここに特定の好ましい実施例および方法を開示したが、そのような実施例および方法の変形および修正をこの発明の精神および範囲から逸脱することなく行ない得ることが、当業者には上記開示から明らかであろう。たとえば、支持材料はスペーサと第１の半導体チップとの上に配置されてもよい。これに代えて、ダイ接着剤４８のようなダイ接着剤を用いるのではなく、接着フィルムを用いて半導体チップ６４とスペーサ５０とを結合してもよい。接着剤を用いる利点とは、接着剤を硬化させる必要がないことである。この発明が、添付の特許請求の範囲ならびに該当する法律の規則および原則によって要求される程度にのみ限定されることが意図される。
この発明の実施例に従った製造の初期の段階でのマルチチップモジュールの側面断面図である。 図３の切断線２−２に沿った製造のより後の段階での、図１のマルチチップモジュールの側面断面図である。 図２のマルチチップモジュールの上面図である。 製造のより後の段階での、図２および図３のマルチチップモジュールの側面断面図である。 製造のより後の段階での、図４のマルチチップモジュールの側面断面図である。 図７の切断線６−６に沿った、この発明の別の実施例に従った製造の初期の段階でのマルチチップモジュールの側面断面図である。 図６のマルチチップモジュールの上面図である。 製造のより後の段階での、図６および図７のマルチチップモジュールの側面断面図である。 製造のより後の段階での、図８のマルチチップモジュールの側面断面図である。

Claims (10)

  1. マルチチップモジュール（１０）を製造するための方法であって、
    第１の主表面（１４）と第２の主表面（１６）とを有する支持基板（１２）を設けるステップを含み、支持基板（１０）は、チップ受入領域（３８）と複数のボンディングパッド（１８，２０）とを有し、方法はさらに、
    第１の半導体チップ（４０）をチップ受入領域（３８）に結合するステップを含み、第１の半導体チップ（４０）は複数のボンディングパッド（４６）を有し、方法はさらに、
    第１の半導体チップ（４０）の複数のボンディングパッド（４６）の第１のボンディングパッド（４６Ａ）を、支持基板（１２）の複数のボンディングパッド（１８，２０）の第１のボンディングパッド（１８Ａ）に結合するステップと、
    スペーサ（５０）を、第１の半導体チップ（４０）の一部に結合するステップと、
    支持材料（６０）を、スペーサ（５０）および第１の半導体チップ（４０）のうちの少なくとも１つの上に配置するステップと、
    第２の半導体チップ（６４）を支持材料（６０）上に位置決めするステップとを含み、第２の半導体チップ（６４）は第１の主表面（６８）と複数のボンディングパッド（７０）とを有し、第２の半導体チップ（６４）の位置決めは、支持材料（６０）を横方向に圧入し、方法はさらに、
    第２の半導体チップ（６４）の複数のボンディングパッド（７０）の第１のボンディングパッド（７０Ａ）を、支持基板（１２）の複数のボンディングパッド（２０）の第２のボンディングパッド（２０Ａ）に結合するステップを含む、方法。
  2. 第２の半導体チップ（６４）の複数のボンディングパッド（７０）の第１のボンディングパッド（７０Ａ）を、支持基板（１２）の複数のボンディングパッド（１８，２０）の第２のボンディングパッド（２０Ａ）に結合するステップは、第２の半導体チップ（６４）の複数のボンディングパッド（７０）の第１のボンディングパッド（７０Ａ）を、支持基板（１２）の複数のボンディングパッド（１８，２０）の第２のボンディングパッド（２０Ａ）にワイヤボンディングするステップを含み、第１の半導体チップ（４０）の複数のボンディングパッド（４６）の第１のボンディングパッド（４６Ａ）を支持基板（１２）の複数のボンディングパッド（１８，２０）の第１のボンディングパッド（１８Ａ）に結合するステップは、第１の半導体チップ（４０）の複数のボンディングパッド（４６）の第１のボンディングパッド（４６Ａ）を、支持基板（１２）の複数のボンディングパッド（１８，２０）の第１のボンディングパッド（１８Ａ）にワイヤボンディングするステップを含む、請求項１に記載の方法。
  3. 第２の半導体チップ（６４）を支持材料（６０）上に位置決めするステップは、支持材料（６０）をスペーサ（５０）の第１の端縁（５３）および第２の端縁（５５）を越えるように押込むステップを含む、請求項１に記載の方法。
  4. 支持材料（６０）を配置するステップは、支持材料（６０）をスペーサ（５０）上に配置するステップを含む、請求項１に記載の方法。
  5. スペーサ（５０）は、第１および第２の主表面と少なくとも１つのボンディングパッドとを有する第３の半導体チップを含む、請求項１に記載の方法。
  6. マルチチップモジュール（１０）を製造するための方法であって、
    支持基板（１２）を設けるステップを含み、支持基板（１２）はそのチップ受入領域（３８）に第１の半導体チップ（４０）を搭載され、支持基板（１２）は複数のボンディングパッド（１８，２０）を有し、第１の半導体チップ（４０）は複数のボンディングパッド（４６）を有し、方法はさらに、
    スペーサ（５０）を第１の半導体チップ（４０）に結合するステップを含み、スペーサ（５０）は第１の対向端縁（５３）と第２の対向端縁（５５）とを有し、方法はさらに、
    支持材料（６０）を、スペーサ（５０）および第１の半導体チップ（６４）のうちの１つの上に配置するステップと、
    第２の半導体チップ（６４）をスペーサ（５０）に結合し、それにより支持材料（６０）が横方向に押込まれて第１の半導体チップ（４０）と第２の半導体チップ（６４）との間に存在するようになり、それにより第２の半導体チップ（６４）のための支持をもたらすステップとを含む、方法。
  7. 支持材料（６０）をスペーサ（５０）および第１の半導体チップ（４０）のうちの１つの上に配置するステップは、支持材料（６０）を第１の半導体チップ（４６）の上に配置するステップを含み、第２の半導体チップ（６４）をスペーサ（５０）に結合するステップは、支持材料（６０）が第１の半導体チップ（４０）と第２の半導体チップ（６４）との間に位置決めされるように、支持材料（６０）を横方向に押込むステップを含む、請求項６に記載の方法。
  8. 第２の半導体チップ（６４）をスペーサ（５０）に結合するステップは、接着フィルムを用いて第２の半導体チップ（６４）をスペーサ（５０）に結合するステップを含む、請求項６に記載の方法。
  9. マルチチップモジュール（１０）であって、
    チップ受入領域（３８）と複数のボンディングパッド（１８，２０）とを有する支持基板（１２）と、
    複数のボンディングパッド（４６）を有する第１の半導体チップ（４０）とを含み、第１の半導体チップ（４０）はチップ受入領域（３８）に搭載され、マルチチップモジュールはさらに、
    第１の対向端縁（５３）および第２の対向端縁（５５）を有するスペーサ（５０）を含み、スペーサ（５０）は第１の半導体チップ（４０）に結合され、マルチチップモジュールはさらに、
    スペーサ（５０）と接触する支持材料（６０）と、
    スペーサ（５０）に結合される第２の半導体チップ（６４）とを含み、支持材料（６０）の一部は、第１の半導体チップ（４０）と第２の半導体チップ（６４）との間に位置決めされる、マルチチップモジュール。
  10. 支持材料（１２）は、第１の半導体チップ（４０）と第２の半導体チップ（６４）とに接触する、請求項９に記載のマルチチップモジュール（１０）。
JP2008510068A 2005-05-04 2006-04-26 マルチチップモジュールの製造方法 Expired - Fee Related JP4785917B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/125,396 US8586413B2 (en) 2005-05-04 2005-05-04 Multi-chip module having a support structure and method of manufacture
US11/125,396 2005-05-04
PCT/US2006/016172 WO2006118994A2 (en) 2005-05-04 2006-04-26 Multi-chip module and method of manufacture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011116875A Division JP5518789B2 (ja) 2005-05-04 2011-05-25 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JP2008541431A true JP2008541431A (ja) 2008-11-20
JP4785917B2 JP4785917B2 (ja) 2011-10-05

Family

ID=36677176

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008510068A Expired - Fee Related JP4785917B2 (ja) 2005-05-04 2006-04-26 マルチチップモジュールの製造方法
JP2011116875A Active JP5518789B2 (ja) 2005-05-04 2011-05-25 マルチチップモジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011116875A Active JP5518789B2 (ja) 2005-05-04 2011-05-25 マルチチップモジュール

Country Status (7)

Country Link
US (2) US8586413B2 (ja)
EP (1) EP1878049A2 (ja)
JP (2) JP4785917B2 (ja)
KR (1) KR20080003864A (ja)
CN (2) CN101171683B (ja)
TW (1) TW200717770A (ja)
WO (1) WO2006118994A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041689A (ja) * 2013-08-21 2015-03-02 キヤノン株式会社 光学装置及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US8421214B2 (en) * 2007-10-10 2013-04-16 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
KR101406223B1 (ko) * 2007-10-25 2014-06-30 삼성전자주식회사 칩 온 칩 반도체 소자의 제조방법
TWI415201B (zh) * 2007-11-30 2013-11-11 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
TWI468088B (zh) * 2013-05-28 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US20170170108A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Chip carrier having variably-sized pads
US9887119B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
US11088087B2 (en) * 2018-07-25 2021-08-10 Stmicroelectronics, Inc. Micro module with a support structure
JP2021044362A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262451U (ja) * 1985-10-04 1987-04-17
JPH0888316A (ja) * 1994-09-16 1996-04-02 Nec Corp ハイブリッドｉｃ及びその製造方法
JPH1070232A (ja) * 1996-07-26 1998-03-10 Honeywell Inc チップ・スタックおよびコンデンサ取付の配置
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP2003218316A (ja) * 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US6337225B1 (en) 2000-03-30 2002-01-08 Advanced Micro Devices, Inc. Method of making stacked die assemblies and modules
JP3913481B2 (ja) 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
TW503538B (en) * 2000-12-30 2002-09-21 Siliconware Precision Industries Co Ltd BGA semiconductor package piece with vertically integrated passive elements
JP3839323B2 (ja) 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262451U (ja) * 1985-10-04 1987-04-17
JPH0888316A (ja) * 1994-09-16 1996-04-02 Nec Corp ハイブリッドｉｃ及びその製造方法
JPH1070232A (ja) * 1996-07-26 1998-03-10 Honeywell Inc チップ・スタックおよびコンデンサ取付の配置
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP2003218316A (ja) * 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041689A (ja) * 2013-08-21 2015-03-02 キヤノン株式会社 光学装置及びその製造方法

Also Published As

Publication number Publication date
TW200717770A (en) 2007-05-01
JP4785917B2 (ja) 2011-10-05
JP5518789B2 (ja) 2014-06-11
CN103531581A (zh) 2014-01-22
US8586413B2 (en) 2013-11-19
US20140061895A1 (en) 2014-03-06
CN101171683A (zh) 2008-04-30
JP2011205116A (ja) 2011-10-13
EP1878049A2 (en) 2008-01-16
CN101171683B (zh) 2014-02-12
US20060249826A1 (en) 2006-11-09
WO2006118994A3 (en) 2007-05-10
CN103531581B (zh) 2016-12-07
WO2006118994A2 (en) 2006-11-09
KR20080003864A (ko) 2008-01-08

Similar Documents

Publication Publication Date Title
JP4785917B2 (ja) マルチチップモジュールの製造方法
JP5543086B2 (ja) 半導体装置及びその製造方法
JP4992904B2 (ja) 半導体装置の製造方法
US6894229B1 (en) Mechanically enhanced package and method of making same
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
US8994168B2 (en) Semiconductor package including radiation plate
US9711343B1 (en) Molded leadframe substrate semiconductor package
US9252068B2 (en) Semiconductor package
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
JP2005064479A (ja) 回路モジュール
JP2000031343A (ja) 半導体装置
JP2014107554A (ja) 積層型半導体パッケージ
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2002093982A (ja) 半導体装置及びその製造方法
JP2003124431A (ja) ウェーハ状シート、チップ状電子部品、およびそれらの製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
US20060231960A1 (en) Non-cavity semiconductor packages
KR100924543B1 (ko) 반도체 패키지의 제조 방법
JP4326385B2 (ja) 半導体装置
KR20130043408A (ko) 멀티-칩 패키지
JPH1168034A (ja) 半導体装置
KR19980037800U (ko) 열방출형 볼 그리드 어레이 반도체 패키지
JP2003031602A (ja) 半導体装置パッケージ及びその製造方法
KR20010047571A (ko) 칩 스케일 적층 칩 패키지
JPH09275162A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110712

R150 Certificate of patent or registration of utility model

Ref document number: 4785917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees