KR19980037800U - 열방출형 볼 그리드 어레이 반도체 패키지 - Google Patents
열방출형 볼 그리드 어레이 반도체 패키지 Download PDFInfo
- Publication number
- KR19980037800U KR19980037800U KR2019960050845U KR19960050845U KR19980037800U KR 19980037800 U KR19980037800 U KR 19980037800U KR 2019960050845 U KR2019960050845 U KR 2019960050845U KR 19960050845 U KR19960050845 U KR 19960050845U KR 19980037800 U KR19980037800 U KR 19980037800U
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- grid array
- ball grid
- heat
- semiconductor chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000000919 ceramic Substances 0.000 claims abstract description 12
- 230000017525 heat dissipation Effects 0.000 claims abstract description 11
- 239000000853 adhesive Substances 0.000 claims abstract description 10
- 230000001070 adhesive effect Effects 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 3
- 229940125898 compound 5 Drugs 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002788 crimping Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
본 고안은 반도체로부터 발생되는 열을 외부로 원활하게 방출할 수 있는 경박단소한 열방출형 볼 그리드 어레이(BGA : Ball Grid Array) 반도체 패키지를 개시한다. 본 고안에 따르는 반도체 패키지는 회로가 상부면에 인쇄된 세라믹 기판과, 세라믹 기판상에 뒤집힌 상태로 올려지고, 패드 상부에 형성된 범프가 세라믹 기판의 회로와 전기적으로 연결되는 반도체 칩과, 반도체 칩과 기판 사이의 공간에 매립된 절연성의 코팅부재와, 반도체 칩의 뒤집힌 상부면에 부착된 접착부재와, 접착부재에 부착된 열방출부재와, 세라믹 기판의 하부에 부착된 솔러 볼을 포함한다.
Description
본 고안은 반도체 패키지에 관한 것으로서, 특히 열방출형 볼 그리드 어레이(Ball Grid Array: 이하 BGA로 표기) 반도체 패키지에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물이 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정 등이 차례로 실행되어 각각의 칩에 집적회로가 형성된다.
이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 패키지화 된다.
도 1은 종래의 기술에 따른 BGA 반도체 패키지의 단면도이다.
도 1을 참조하면, 회로가 상부에 인쇄된 인쇄회로기판(1)상에 패드(6a)가 상부에 형성된 반도체 칩(6)의 하부면이 부착된다. 패드(6a)는 인쇄회로기판(1) 상에 인쇄된 도전성의 단자와 와이어(4)를 사용하여 본딩된다. 본딩된 와이어(4)와 반도체 칩(6)을 보호하기 위하여 몰딩 화합물(5)에 의하여 반도체 칩(6), 와이어(4) 및 노출된 인쇄회로기판(1)은 몰딩된다. 그리고, 인쇄회로기판(1)의 하부면에는 솔더 볼(2)이 부착된다.
그러나, 상기와 같은 종래의 플라스틱 BGA 반도체 패키지는 몰드 화합물(5)과 인쇄회로기판(1) 사이에 크랙 및 디라미네이션이 발생하여 신뢰성을 저하시키는 문제점이 존재한다.
또한, 반도체 패키지를 동작시, 반도체 칩으로부터 열이 발생하게 되는데, 이 열은 제품의 특성을 열화시키는 요인으로 작용한다. 그러나, 상기한 종래의 플라스틱 BGA 반도체 패키지는 열의 방출이 원활하지 못하므로, 반도체 칩이 오동작을 하거나, 수명이 단축될 수 있다.
아울러, 상기한 종래의 BGA 반도체 패키지는 와이어 본딩방법과 몰딩방법을 사용하므로 인하여 반도체 패키지의 사이즈가 커지는 문제점도 존재한다.
본 고안은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 반도체 패키지의 구동시 발생되는 열을 외부로 손쉽게 방출시키므로써, 반도체 패키지의 수명을 연장하는 동시에, 경박 단소화를 이룰 수 있는 열방출형 볼 그리드 어레이 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 기술에 따른 볼 그리드 어레이 반도체 패키지의 단면도.
도 2는 범프가 형성된 반도체 칩의 단면도.
도 3은 본 고안의 실시예에 따른 열방출형 볼 그리드 어레이 반도체 패키지의 단면도.
*도면의 주요부분에 대한 부호의 설명*
11 : 반도체 칩12 : 패드
13 : 범프14 : 코팅제
15 : 솔더 볼16 : 세라믹 기판
17 : 열방출형 접착제18 : 열방출부재
본 고안에 따르면, 열방출형 볼 그리드 어레이 반도체 패키지는, 회로가 상부면에 인쇄된 기판과, 기판상에 뒤집힌 상태로 올려지고, 패드 상부에 형성된 범프가 기판의 회로와 전기적으로 연결되는 반도체 칩과, 반도체 칩과 기판사이의 공간에 매립된 절연성의 코팅물과, 반도체 칩의 뒤집힌 상부면에 부착된 접착부재와, 접착부재에 부착된 열방출수단과, 기판의 하부에 부착된 솔더 볼을 포함한다
[실시예]
이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 설명한다.
도 2는 본 고안의 열방출형 BGA 반도체 패키지에 적용되는 반도체 칩의 단면도이고, 도 3은 본 고안의 실시예에 따른 열방출형 BGA 반도체 패키지의 단면도이다.
도 2을 참조하면, 반도체 소자의 제조공정이 완료되어 팹-아웃된 웨이퍼의 전면에 금(Gold:Au)을 균일한 두께로 증착한 다음, 본딩 패드 부위만 남겨두고 식각하여 범프(13)를 패드(12)의 상부에 형성한다. 그런 다음, 범프가 형성된 웨이퍼를 개별 다이로 분리 절단한다.
절단된 다이는 회로가 상부면에 인쇄된 세라믹의 기판(16)상에 뒤집힌 상태(180°회전된 상태)로 올려져서, 반도체 칩(11)의 상부에 형성된 범프(13)가 세라믹 기판(16)의 단자와 열 압착에 의하여 연결된다.(플립 칩 본딩기술)
그 후, 범프(13)와, 세라믹 기판(16)상에 형성된 회로를 보호하기 위하여 코팅물질(14)로 반도체 칩(11)과 세라믹 기판(16) 사이를 몰딩에 의하여 밀봉시킨다.
그런 다음, 반도체 칩(11)의 동작시 내부에서 발생되는 고열을 외부로 신속시 방출시키기 위하여 뒤집힌 반도체 칩의 밑면(도면상으로는 상부면) 상에 열방출이 잘 되는 양면 접착제(17)를 부착하고, 그 위에 일측면은 편평하고, 반대측면은 요철구조의 히터 슬러그(Heat slug: 18)의 편평한 면을 부착시킨다.
마지막으로, 세라믹 기판(16)의 하단에 솔더 볼을 올리고, 그 상태의 기판을 고열의 관 내를 통과시킨다. 관 내의 고열에 의하여 응용된 솔더 볼(15)은 세라믹 기판(16)의 밑면에 부착된다. 이 솔더 볼(15)은 모듈이나 보드에 실장시 아웃 리드의 역할을 한다.
이상에서 설명한 바와 같이, 본 고안의 열방출형 BGA 반도체 패키지는 반도체 칩의 동작시 발생되는 열을 반도체 칩의 상부에 열방출부를 부착하여 주므로써, 적은 제조비용으로도 열방출 효과를 높힐 수 있다.
또한, 와이어 본딩이 아닌 플립 칩 구조로 반도체 패키지를 구성하므로써, 반도체 패키지의 경박단소화를 실현할 수 있다.
여기에서는 본 고안의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (4)
- 회로가 상부면에 인쇄된 기판과, 상기 기판상에 뒤집힌 상태로 올려지고, 패드 상부에 형성된 범프가 상기 기판의 회로와 전기적으로 연결되는 반도체 칩과, 상기 반도체 칩과 상기 기판사이의 공간에 매립된 절연성의 코팅물과, 상기 반도체 칩의 뒤집힌 상부면에 부착된 접착부재와, 상기 접착부재에 부착된 열방출수단과, 상기 기판의 하부에 부착된 솔더 볼을 포함하는 것을 특징으로 하는 열방출형 볼 그리드 어레이 반도체 패키지.
- 제 1 항에 있어서, 상기 기판은 세라믹으로 이루어지는 것을 특징으로 하는 열방출형 볼 그리드 어레이 반도체 패키지.
- 제 1 항에 있어서, 상기 접착부재는 열방출형 접착제인 것을 특징으로 하는 열방출형 볼 그리드 어레이 반도체 패키지.
- 제 1 항에 있어서, 상기 열방출수단을 접착하는 반대면이 요철구조로 된 것을 특징으로 하는 열방출형 볼 그리드 어레이 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960050845U KR19980037800U (ko) | 1996-12-18 | 1996-12-18 | 열방출형 볼 그리드 어레이 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960050845U KR19980037800U (ko) | 1996-12-18 | 1996-12-18 | 열방출형 볼 그리드 어레이 반도체 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980037800U true KR19980037800U (ko) | 1998-09-15 |
Family
ID=53991262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960050845U KR19980037800U (ko) | 1996-12-18 | 1996-12-18 | 열방출형 볼 그리드 어레이 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980037800U (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092538A (ko) * | 2002-05-30 | 2003-12-06 | 주식회사 칩팩코리아 | 티이비지에이 패키지 |
-
1996
- 1996-12-18 KR KR2019960050845U patent/KR19980037800U/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092538A (ko) * | 2002-05-30 | 2003-12-06 | 주식회사 칩팩코리아 | 티이비지에이 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7170152B2 (en) | Wafer level semiconductor package with build-up layer and method for fabricating the same | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US6963141B2 (en) | Semiconductor package for efficient heat spreading | |
| US6781242B1 (en) | Thin ball grid array package | |
| US7129572B2 (en) | Submember mounted on a chip of electrical device for electrical connection | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US20030160317A1 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| WO2003083956A2 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| KR20050077866A (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| US10211140B2 (en) | Electronic device with die being sunk in substate | |
| WO2004070790A2 (en) | Molded high density electronic packaging structure for high performance applications | |
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| KR19980037800U (ko) | 열방출형 볼 그리드 어레이 반도체 패키지 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| US11296005B2 (en) | Integrated device package including thermally conductive element and method of manufacturing same | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| JPH0817974A (ja) | 放熱構造を持つｂｇａ型ｌｓｉパッケージ | |
| KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
| JP2006013555A (ja) | 半導体装置 | |
| TWI416698B (zh) | 半導體封裝結構 | |
| JP2000174039A (ja) | 半導体装置及びその製造方法 | |
| KR970072341A (ko) | 본딩패드의 범프와 내장된 리드 프레임이 접착된 패키지 및 그의 제조방법 | |
| JP2006013554A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |