JP3628058B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP3628058B2 JP3628058B2 JP04946895A JP4946895A JP3628058B2 JP 3628058 B2 JP3628058 B2 JP 3628058B2 JP 04946895 A JP04946895 A JP 04946895A JP 4946895 A JP4946895 A JP 4946895A JP 3628058 B2 JP3628058 B2 JP 3628058B2
- Authority
- JP
- Japan
- Prior art keywords
- surface side
- resin
- heat
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、放熱特性を改善した樹脂封止型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、樹脂基板の上面側に設けたＩＣチップの接続電極と、下面側に設けた外部接続用のパッド電極とをスル−ホ−ルを介して接続し、前記パッド電極には半田パンプを設けると共に前記樹脂基板の上面を樹脂封止してなる樹脂封止型半導体装置が開発され、これらの半導体装置はプラスチック・ボ−ルグリッドアレイ（以後ＰＢＧＡと略記する）の名称にて商品化されている。然るに、上記ＰＢＧＡは従来のセラミックＢＧＡに比較して低価格にて製造出来るというメリットがある反面、放熱特性が悪い為、端子数が少なく放熱特性が問題にならない小型のＰＢＧＡにその用途が限定されるという欠点があった。
【０００３】
上記の欠点を解決する方法としては従来より各種の提案があるが、特に回路基板の下面側に放熱する方式としては米国特許５、２８５、３５２号に開示がありその構成を図３により説明する。
【０００４】
図３は回路基板の下面側に放熱機構を設けたＰＢＧＡの断面図で、１は樹脂基板であり該樹脂基板１の上面には接続電極２が、又下面側には外部接続用のパッド電極３が形成され、前記樹脂基板１の上面側の接続電極２と下面側のパッド電極３とはスル−ホ−ル４を介して接続されている。更に樹脂基板１のＩＣチップ搭載部には貫通穴５が形成され、該貫通穴５には熱伝導の良い金属よりなる放熱ブロック６が埋設される事により回路基板７が構成されている。
【０００５】
そして前記回路基板１の上面側のＩＣチップ搭載部にはＩＣチップ９が熱伝導の良い接着材１０により固着されると共に前記ＩＣチップ９の各電極はボンディング・ワイヤ−１１によって前記接続電極２に接続されている。更に回路基板７の上面側を封止樹脂１２により封止した後、回路基板７の下面側のパッド電極３と前記放熱ブロック６の下面とに半田バンプ１３を形成する事によりＰＢＧＡ１５が完成する。
【０００６】
上記構成を有するＰＢＧＡ１５は、図示しないマザ−ボ−ドに前記半田ボ−ル１３を溶融して実装される事により、前記ＩＣチップ９に発生した発熱は熱伝導の良い接着剤１０、放熱ブロック６、半田ボ−ル１３を介してマザ−ボ−ド側に放出される。
【０００７】
【発明が解決しようとする課題】
前記ＰＢＧＡ１５の構成はＩＣチップの発熱を回路基板側に放出できる、という点に於いて優れているが構成的には樹脂基板１の貫通穴５に放熱ブロック６を整合して位置決めする方式である為、樹脂基板１の厚さのバラツキや貫通穴５の加工制度のバラツキの影響を受けやすく回路基板７の上面側及び下面側の位置制度が安定せず、ＩＣチップ９の接着位置や半田バンプ１３の形成高さが安定しないという問題がある。
【０００８】
【課題を解決するための手段】
本願の目的は上記従来の問題を解決したＰＢＧＡを提供する事であり、上記目的を達成するための本発明の要旨は下記の通りである。
回路基板の上面側に設けたＩＣチップ用の接続電極と、下面側に設けた外部接続用のパッド電極とをスル−ホ−ルを介して接続し、前記パッド電極には半田バンプを設けると共に前記回路基板の上面を樹脂封止してなる半導体装置に於いて、前記回路基板のＩＣチップ搭載部に設けた貫通穴の下面側に放熱板を固定し、該放熱板の上面側に前記ＩＣチップを固定すると共に前記放熱板の下面側に放熱用の半田バンプを設けた事を特徴とする。
【０００９】
又、前記パッド電極に形成された半田バンプと前記放熱板の下面側に形成された放熱用の半田バンプとは半田バンプの高さが異なることを特徴とする。
【００１０】
【実施例】
図１は本発明の樹脂封止型半導体装置の実施例であるＰＢＧＡの断面図であり図３に示すＰＢＧＡと同一部材には同一番号を付し説明を省略する。図１に示すＰＢＧＡ１５０に於いて図３にしめすＰＢＧＡ１５との違いは樹脂基板１の貫通穴５０をＩＣチップ９の径よりも大きく形成し、その貫通穴５０の下面側に放熱板２０を固定し、該放熱板２０の上面側にＩＣチップ９を接着すると共に前記放熱板２０の下面側に放熱用の半田バンプ２３を設けたことである。
【００１１】
次に図１に示すＰＢＧＡ５０の製造方法及び各部の寸法に付いて説明する。
前記放熱板２０としては厚さ０．２ｍｍの金属板に表面処理として銀メッキを施した構成が望ましい。上記構成の放熱板２０は熱伝導度が良い上、上面側に接着されるＩＣチップのダイボンド材との密着力と封止樹脂との密着力がよく、又下面側に形成される半田バンプとの濡れ性も良いためである。前記放熱板２０を高温に耐える接着剤によって樹脂基板１に強固に固定した後、ＩＣチップ９のダイボンデング、ワイヤ−ボンデング、射出成形による封止樹脂の形成を行う。
【００１２】
次に半田バンプ１３及び２３の形成方法に付き図１及び図２により説明する。図２は図１に示すＰＢＧＡ１５０の下面図であり、樹脂基板１の下面には半田バンプ１３が整列配置され、また放熱板２０の下面には放熱用半田バンプ２３が整列配置されている。ここで半田バンプ１３は半田バンプ２３に比較して平面形状が小さく、図１に示す如く高さが大きく形成されており、この結果半田バンプ１３と半田バンプ２３とは放熱板２０の厚みを補正して底面の位置（マザ−ボ−ドと接する位置）が等しくなっている。
【００１３】
一般に半田バンプの形成方法としてはパッド電極上に半田バンプの外径を規制する丸窓を設けたレジスト膜をラミネ−トし、前記各丸窓部に半田ボ−ルを各々供給した後加熱処理を行って半田バンプを形成するが、この時前記丸窓の径を変化させる事によって半田バンプの高さを任意に変化させる事ができる。本実施例では、半田バンプ１３を形成する為の丸窓に対して半田バンプ２３を形成する為の丸窓を少し大きく形成し、同じ形状の半田ボ−ルを用いて加熱処理を行った結果、半田バンプ１３の高さが０．７ｍｍに対し半田バンプ２３の高さを０．５ｍｍに形成する事により、放熱板２０の高さを補正して両半田バンプの高さを略等しくしている。
【００１４】
尚、前記各実施例ではモ−ルド工程として射出成形による樹脂封止を示したが本願はこれに限定される物ではなく、例えば熱可塑性樹脂によるポッティング等の技術によって封止樹脂を形成する事も本願の範囲に含まれるものである。
【００１５】
【発明の効果】
上記のごとく本発明によれば、ＩＣチップが発生する発熱を回路基板の下面側より放出する方式に於いて、従来の様な放熱ブロック埋設するという面倒な構成を取ることなく、単に放熱板を接着し、その下面に設ける半田バンプの高さを制御すると言う簡単な構成によって十分な放熱効果を達成する事が出来る為、放熱特性を改善すると共に比較的コストアップを抑えた樹脂封止型半導体装置を提供する事ができる。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置を示す断面図である。
【図２】本発明の樹脂封止型半導体装置の下面図である。
【図３】従来の樹脂封止型半導体装置を示す断面図である。
【符号の説明】
１ 樹脂基板
３ パッド電極
５、５０ 貫通穴
７ 回路基板
９ ＩＣチップ
１２ 封止樹脂
１３ 半田バンプ
２３ 放熱用半田バンプ
１５、１５０ 樹脂封止型半導体装置
２０ 放熱板
【産業上の利用分野】
本発明は、放熱特性を改善した樹脂封止型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、樹脂基板の上面側に設けたＩＣチップの接続電極と、下面側に設けた外部接続用のパッド電極とをスル−ホ−ルを介して接続し、前記パッド電極には半田パンプを設けると共に前記樹脂基板の上面を樹脂封止してなる樹脂封止型半導体装置が開発され、これらの半導体装置はプラスチック・ボ−ルグリッドアレイ（以後ＰＢＧＡと略記する）の名称にて商品化されている。然るに、上記ＰＢＧＡは従来のセラミックＢＧＡに比較して低価格にて製造出来るというメリットがある反面、放熱特性が悪い為、端子数が少なく放熱特性が問題にならない小型のＰＢＧＡにその用途が限定されるという欠点があった。
【０００３】
上記の欠点を解決する方法としては従来より各種の提案があるが、特に回路基板の下面側に放熱する方式としては米国特許５、２８５、３５２号に開示がありその構成を図３により説明する。
【０００４】
図３は回路基板の下面側に放熱機構を設けたＰＢＧＡの断面図で、１は樹脂基板であり該樹脂基板１の上面には接続電極２が、又下面側には外部接続用のパッド電極３が形成され、前記樹脂基板１の上面側の接続電極２と下面側のパッド電極３とはスル−ホ−ル４を介して接続されている。更に樹脂基板１のＩＣチップ搭載部には貫通穴５が形成され、該貫通穴５には熱伝導の良い金属よりなる放熱ブロック６が埋設される事により回路基板７が構成されている。
【０００５】
そして前記回路基板１の上面側のＩＣチップ搭載部にはＩＣチップ９が熱伝導の良い接着材１０により固着されると共に前記ＩＣチップ９の各電極はボンディング・ワイヤ−１１によって前記接続電極２に接続されている。更に回路基板７の上面側を封止樹脂１２により封止した後、回路基板７の下面側のパッド電極３と前記放熱ブロック６の下面とに半田バンプ１３を形成する事によりＰＢＧＡ１５が完成する。
【０００６】
上記構成を有するＰＢＧＡ１５は、図示しないマザ−ボ−ドに前記半田ボ−ル１３を溶融して実装される事により、前記ＩＣチップ９に発生した発熱は熱伝導の良い接着剤１０、放熱ブロック６、半田ボ−ル１３を介してマザ−ボ−ド側に放出される。
【０００７】
【発明が解決しようとする課題】
前記ＰＢＧＡ１５の構成はＩＣチップの発熱を回路基板側に放出できる、という点に於いて優れているが構成的には樹脂基板１の貫通穴５に放熱ブロック６を整合して位置決めする方式である為、樹脂基板１の厚さのバラツキや貫通穴５の加工制度のバラツキの影響を受けやすく回路基板７の上面側及び下面側の位置制度が安定せず、ＩＣチップ９の接着位置や半田バンプ１３の形成高さが安定しないという問題がある。
【０００８】
【課題を解決するための手段】
本願の目的は上記従来の問題を解決したＰＢＧＡを提供する事であり、上記目的を達成するための本発明の要旨は下記の通りである。
回路基板の上面側に設けたＩＣチップ用の接続電極と、下面側に設けた外部接続用のパッド電極とをスル−ホ−ルを介して接続し、前記パッド電極には半田バンプを設けると共に前記回路基板の上面を樹脂封止してなる半導体装置に於いて、前記回路基板のＩＣチップ搭載部に設けた貫通穴の下面側に放熱板を固定し、該放熱板の上面側に前記ＩＣチップを固定すると共に前記放熱板の下面側に放熱用の半田バンプを設けた事を特徴とする。
【０００９】
又、前記パッド電極に形成された半田バンプと前記放熱板の下面側に形成された放熱用の半田バンプとは半田バンプの高さが異なることを特徴とする。
【００１０】
【実施例】
図１は本発明の樹脂封止型半導体装置の実施例であるＰＢＧＡの断面図であり図３に示すＰＢＧＡと同一部材には同一番号を付し説明を省略する。図１に示すＰＢＧＡ１５０に於いて図３にしめすＰＢＧＡ１５との違いは樹脂基板１の貫通穴５０をＩＣチップ９の径よりも大きく形成し、その貫通穴５０の下面側に放熱板２０を固定し、該放熱板２０の上面側にＩＣチップ９を接着すると共に前記放熱板２０の下面側に放熱用の半田バンプ２３を設けたことである。
【００１１】
次に図１に示すＰＢＧＡ５０の製造方法及び各部の寸法に付いて説明する。
前記放熱板２０としては厚さ０．２ｍｍの金属板に表面処理として銀メッキを施した構成が望ましい。上記構成の放熱板２０は熱伝導度が良い上、上面側に接着されるＩＣチップのダイボンド材との密着力と封止樹脂との密着力がよく、又下面側に形成される半田バンプとの濡れ性も良いためである。前記放熱板２０を高温に耐える接着剤によって樹脂基板１に強固に固定した後、ＩＣチップ９のダイボンデング、ワイヤ−ボンデング、射出成形による封止樹脂の形成を行う。
【００１２】
次に半田バンプ１３及び２３の形成方法に付き図１及び図２により説明する。図２は図１に示すＰＢＧＡ１５０の下面図であり、樹脂基板１の下面には半田バンプ１３が整列配置され、また放熱板２０の下面には放熱用半田バンプ２３が整列配置されている。ここで半田バンプ１３は半田バンプ２３に比較して平面形状が小さく、図１に示す如く高さが大きく形成されており、この結果半田バンプ１３と半田バンプ２３とは放熱板２０の厚みを補正して底面の位置（マザ−ボ−ドと接する位置）が等しくなっている。
【００１３】
一般に半田バンプの形成方法としてはパッド電極上に半田バンプの外径を規制する丸窓を設けたレジスト膜をラミネ−トし、前記各丸窓部に半田ボ−ルを各々供給した後加熱処理を行って半田バンプを形成するが、この時前記丸窓の径を変化させる事によって半田バンプの高さを任意に変化させる事ができる。本実施例では、半田バンプ１３を形成する為の丸窓に対して半田バンプ２３を形成する為の丸窓を少し大きく形成し、同じ形状の半田ボ−ルを用いて加熱処理を行った結果、半田バンプ１３の高さが０．７ｍｍに対し半田バンプ２３の高さを０．５ｍｍに形成する事により、放熱板２０の高さを補正して両半田バンプの高さを略等しくしている。
【００１４】
尚、前記各実施例ではモ−ルド工程として射出成形による樹脂封止を示したが本願はこれに限定される物ではなく、例えば熱可塑性樹脂によるポッティング等の技術によって封止樹脂を形成する事も本願の範囲に含まれるものである。
【００１５】
【発明の効果】
上記のごとく本発明によれば、ＩＣチップが発生する発熱を回路基板の下面側より放出する方式に於いて、従来の様な放熱ブロック埋設するという面倒な構成を取ることなく、単に放熱板を接着し、その下面に設ける半田バンプの高さを制御すると言う簡単な構成によって十分な放熱効果を達成する事が出来る為、放熱特性を改善すると共に比較的コストアップを抑えた樹脂封止型半導体装置を提供する事ができる。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置を示す断面図である。
【図２】本発明の樹脂封止型半導体装置の下面図である。
【図３】従来の樹脂封止型半導体装置を示す断面図である。
【符号の説明】
１ 樹脂基板
３ パッド電極
５、５０ 貫通穴
７ 回路基板
９ ＩＣチップ
１２ 封止樹脂
１３ 半田バンプ
２３ 放熱用半田バンプ
１５、１５０ 樹脂封止型半導体装置
２０ 放熱板
Claims (2)
- 回路基板の上面側に設けたＩＣチップ用の接続電極と、下面側に設けた外部接続用のパッド電極とをスル−ホ−ルを介して接続し、前記パッド電極には半田バンプを設けると共に前記回路基板の上面を樹脂封止してなる半導体装置に於いて、前記回路基板のＩＣチップ搭載部に設けた貫通穴の下面側に放熱板を固定し、該放熱板の上面側に前記ＩＣチップを固定すると共に前記放熱板の下面側に放熱用の半田バンプを設けた事を特徴とする樹脂封止型半導体装置。
- 前記パッド電極に形成された半田バンプと前記放熱板の下面側に形成された放熱用の半田バンプとは半田バンプの高さが異なる請求項１記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04946895A JP3628058B2 (ja) | 1995-03-09 | 1995-03-09 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04946895A JP3628058B2 (ja) | 1995-03-09 | 1995-03-09 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250625A JPH08250625A (ja) | 1996-09-27 |
| JP3628058B2 true JP3628058B2 (ja) | 2005-03-09 |
Family
ID=12831981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04946895A Expired - Fee Related JP3628058B2 (ja) | 1995-03-09 | 1995-03-09 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628058B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3393483B2 (ja) * | 1997-06-09 | 2003-04-07 | Ｎｅｃ化合物デバイス株式会社 | 光半導体モジュール及びその製造方法 |
| US6787389B1 (en) | 1997-10-09 | 2004-09-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having pads for connecting a semiconducting element to a mother board |
| KR20000073182A (ko) * | 1999-05-07 | 2000-12-05 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조 방법 |
| KR20000074351A (ko) * | 1999-05-20 | 2000-12-15 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조방법 |
| TW490820B (en) * | 2000-10-04 | 2002-06-11 | Advanced Semiconductor Eng | Heat dissipation enhanced ball grid array package |
| US6664617B2 (en) | 2000-12-19 | 2003-12-16 | Convergence Technologies, Ltd. | Semiconductor package |
| US7554194B2 (en) | 2006-11-08 | 2009-06-30 | Amkor Technology, Inc. | Thermally enhanced semiconductor package |
| JP6528620B2 (ja) * | 2015-09-15 | 2019-06-12 | 株式会社オートネットワーク技術研究所 | 回路構成体および電気接続箱 |
-
1995
- 1995-03-09 JP JP04946895A patent/JP3628058B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08250625A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| US5311060A (en) | Heat sink for semiconductor device assembly | |
| US7196403B2 (en) | Semiconductor package with heat spreader | |
| US7501309B2 (en) | Standoffs for centralizing internals in packaging process | |
| US8564049B2 (en) | Flip chip contact (FCC) power package | |
| US6963141B2 (en) | Semiconductor package for efficient heat spreading | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US20030178719A1 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| US6614660B1 (en) | Thermally enhanced IC chip package | |
| US8319323B2 (en) | Electronic package having down-set leads and method | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| WO2006072032A2 (en) | Flip chip contact(pcc) power package | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| US20090127677A1 (en) | Multi-Terminal Package Assembly For Semiconductor Devices | |
| KR20090104477A (ko) | 반도체 소자 패키지 | |
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2770947B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| US9337132B2 (en) | Methods and configuration for manufacturing flip chip contact (FCC) power package | |
| JP2002124627A (ja) | 半導体装置及びその製造方法 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| KR102410257B1 (ko) | 양면냉각형 전력반도체 디스크리트 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |