JP2002124627A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002124627A
JP2002124627A JP2001271435A JP2001271435A JP2002124627A JP 2002124627 A JP2002124627 A JP 2002124627A JP 2001271435 A JP2001271435 A JP 2001271435A JP 2001271435 A JP2001271435 A JP 2001271435A JP 2002124627 A JP2002124627 A JP 2002124627A
Authority
JP
Japan
Prior art keywords
lsi chip
lsi
chip
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001271435A
Other languages
English (en)
Other versions
JP3628991B2 (ja
Inventor
Hiroaki Fujimoto
博昭 藤本
Nobuitsu Takehashi
信逸 竹橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001271435A priority Critical patent/JP3628991B2/ja
Publication of JP2002124627A publication Critical patent/JP2002124627A/ja
Application granted granted Critical
Publication of JP3628991B2 publication Critical patent/JP3628991B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Abstract

(57)【要約】 【課題】 第1のLSIチップの上に第2のLSIチッ
プがフェイスダウンボンディング方式により接合されて
なる半導体装置において、第2のLSIチップに発生し
た熱を効率良く放散できるようにする。 【解決手段】 周縁部に外部電極112を有する第1の
LSIチップ110の上に、第2のLSIチップ120
がフェイスダウンボンディング方式により接合されてい
る。第1のLSIチップ110の下面にはダイパッド1
31が固着されている。第1のLSIチップ110の外
部電極112とインナーリード133とはボンディング
ワイヤ134により接続されている。樹脂パッケージ1
35は、第1のLSIチップ110、第2のLSIチッ
プ120、ダイパッド131及びインナーリード133
を、第2のLSIチップ120の上面及びダイパッド1
31の下面がそれぞれ露出するように封止している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主面上にLSIが
それぞれ形成された第1の半導体チップと第2の半導体
チップとがフェイスダウンボンディング方式により接合
されてなる半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近年、半導体集積回路装置の低コスト化
及び小型化を図るため、例えば異なる機能を持つLSI
又は異なるプロセスにより形成されたLSIが形成され
た、第1のLSIチップと第2のLSIチップとがフェ
イスダウンボンディング方式により接合されてなる半導
体装置が提案されている。
【0003】以下、例えば特開平2−15660号公報
に示されている、2つのLSIチップがフェイスダウン
ボンディング方式により接合されてなる半導体装置及び
その製造方法について図9を参照しながら説明する。
【0004】図9に示すように、第1のLSIチップ1
0における第1のLSIが形成されている主面上には内
部電極11及び外部電極12が形成されていると共に、
第2のLSIチップ13における第2のLSIが形成さ
れている主面上にはバンプ14が形成されており、内部
電極11とバンプ14とが接続された状態で、第1のL
SIチップ10と第2のLSIチップ13とがフェイス
ダウンボンディング方式により接合している。この場
合、第1のLSIチップ10と第2のLSIチップ13
との間には絶縁性樹脂15が充填されている。また、第
1のLSIチップ10はリードフレームのダイパッド1
6にはんだ17により固定されていると共に、第1のL
SIチップ10の外部電極12とリードフレームのイン
ナーリード18とはボンディングワイヤ19により電気
的に接続されている。第1のLSIチップ10、第2の
LSIチップ13、ダイパッド16、インナーリード1
8及びボンディングワイヤ19は樹脂パッケージ20に
より封止されている。
【0005】前記従来の半導体装置は以下のようにして
製造される。
【0006】まず、周縁部に外部電極12が形成されて
いる第1のLSIチップ10上の中央部に絶縁性樹脂1
5を塗布した後、第2のLSIチップ13を第1のLS
Iチップ10に押圧して、第1のLSIチップ10の内
部電極11と第2のLSIチップ13のバンプ14とが
接続した状態で、第1のLSIチップと第2のLSIチ
ップとを接合する。
【0007】次に、第1のLSIチップ10の外部電極
12とインナーリード18とをボンディングワイヤ19
により接続した後、第1のLSIチップ10、第2のL
SIチップ13、ダイパッド16、インナーリード18
及びボンディングワイヤ19を樹脂パッケージ20によ
り封止する。
【0008】
【発明が解決しようとする課題】ところで、第1のLS
Iチップ10と第2のLSIチップ13とがフェイスダ
ウンボンディング方式により接合されてなる半導体装置
においては、絶縁性樹脂15及び樹脂パッケージ20の
熱伝導率が低いため、第2のLSIチップ13の主面に
形成されている第1のLSIから発生した熱は、バンプ
14を介して第1のLSIチップ10に伝達された後、
ダイパッド16に伝わり、その後、ダイパッド16と一
体化されているインナーリード18から外部に放出され
るが、バンプ14の断面積の合計は第2のLSIチップ
13の面積に比べてかなり小さいので、第2のLSIチ
ップ13に発生した熱のバンプ14を介しての放散は十
分ではない。
【0009】このため、第2のLSIチップ13の主面
に形成されているLSIにおいて、pn接合のダイオー
ド特性が劣化するという問題及び金属配線の抵抗が大き
くなってトランジスタ特性が劣化するという問題等が発
生する。特に、第2のLSIチップ13の主面に形成さ
れているLSIの消費電力が大きい場合には、前記の問
題は顕著に表われる。
【0010】また、前記従来の半導体装置の製造方法
は、周縁部に外部電極12が形成されている第1のLS
Iチップ10上の中央部に絶縁性樹脂15を塗布した
後、第2のLSIチップ13を第1のLSIチップ10
に押圧して第1のLSIチップ10と第2のLSIチッ
プ13とを接合するが、この際、絶縁性樹脂15が第1
のLSIチップ10の外部電極12に付着すると、第1
のLSIチップ10の外部電極12とインナーリード1
8とをボンディングワイヤ19により接合することがで
きない。
【0011】そこで、従来の半導体装置においては、絶
縁性樹脂15が第1のLSIチップ10の外部電極12
に付着しないように、第2のLSIチップ13の外形寸
法を第1のLSIチップ10の外部電極12の内側寸法
よりもかなり小さくしている。すなわち、第2のLSI
チップ13のサイズを第1のLSIチップ10のサイズ
よりも十分に小さく、例えば、第2のLSIチップ13
の1辺の長さを第1のLSIチップ10の1辺の長さに
対して2mm程度小さくしている。このため、第2のL
SIチップ13の集積度、ひいては第1のLSIチップ
10と第2のLSIチップ13とからなるLSIモジュ
ールの集積度が制約を受けると言う問題がある。
【0012】前記に鑑み、本発明は、第1のLSIチッ
プの上に第2のLSIチップがフェイスダウンボンディ
ング方式により接合されてなる半導体装置において、第
2のLSIチップに発生した熱を効率良く放散できるよ
うにすることを第1の目的とし、第2のLSIチップの
集積度を向上させることを第2の目的とする。
【0013】
【課題を解決するための手段】本発明に係る第1の半導
体装置は、周縁部に外部電極を有する第1のLSIチッ
プと、第1のLSIチップの上にフェイスダウンボンデ
ィング方式により接合された第2のLSIチップと、第
1のLSIチップの下面に設けられたダイパッドと、第
1のLSIチップの外部電極と電気的に接続されたイン
ナーリードと、第1のLSIチップ、第2のLSIチッ
プ、ダイパッド及びインナーリードを、第2のLSIチ
ップの上面及びダイパッドの下面の少なくとも中央部が
それぞれ露出するように封止している樹脂パッケージと
を備えている。
【0014】第1の半導体装置によると、樹脂パッケー
ジが第2のLSIチップの上面の少なくとも中央部が露
出するように封止しているため、第2のLSIチップの
主面に形成されているLSIから発生した熱は、第2の
LSIチップの上面における樹脂パッケージに露出して
いる領域から放散され、また、樹脂パッケージがダイパ
ッドの下面の少なくとも中央部が露出するように封止し
ているため、第1のLSIチップの主面に形成されてい
るLSIから発生した熱は、ダイパッドの下面における
樹脂パッケージに露出している領域から放散される。
【0015】第1の半導体装置において、樹脂パッケー
ジは、第1のLSIチップ、第2のLSIチップ、ダイ
パッド及びインナーリードを、第2のLSIチップの上
面及びダイパッドの下面がそれぞれ全面に亘って露出す
るように封止していることが好ましい。
【0016】第1の半導体装置は、第2のLSIチップ
の上面における樹脂パッケージから露出している領域に
設けられた放熱体をさらに備えていることが好ましい。
【0017】本発明に係る第2の半導体装置は、周縁部
に外部電極を有する第1のLSIチップと、第1のLS
Iチップの上にフェイスダウンボンディング方式により
接合された第2のLSIチップと、第1のLSIチップ
の外部電極と電気的に接続されたインナーリードと、第
1のLSIチップ、第2のLSIチップ及びインナーリ
ードを、第2のLSIチップの上面及び第1のLSIチ
ップの下面の少なくとも中央部がそれぞれ露出するよう
に封止している樹脂パッケージとを備えている。
【0018】第2の半導体装置によると、樹脂パッケー
ジが第2のLSIチップの上面の少なくとも中央部が露
出するように封止しているため、第2のLSIチップの
主面に形成されているLSIから発生した熱は、第2の
LSIチップの上面における樹脂パッケージに露出して
いる領域から放散され、また、樹脂パッケージが第1の
半導体チップの下面の少なくとも中央部が露出するよう
に封止しているため、第1のLSIチップの主面に形成
されているLSIから発生した熱は、第1のLSIチッ
プの下面における樹脂パッケージに露出している領域か
ら放散される。
【0019】第2の半導体装置において、樹脂パッケー
ジは、第1のLSIチップ、第2のLSIチップ及びイ
ンナーリードを、第2のLSIチップの上面及び第1の
LSIチップの下面がそれぞれ全面に亘って露出するよ
うに封止していることが好ましい。
【0020】第2の半導体装置は、第2のLSIチップ
の上面における樹脂パッケージから露出している領域に
設けられた放熱体をさらに備えていることが好ましい。
【0021】本発明に係る第3の半導体装置は、周縁部
に外部電極を有する第1のLSIチップと、第1のLS
Iチップの上にフェイスダウンボンディング方式により
接合された第2のLSIチップと、第1のLSIチップ
の外部電極に接続されたボンディングワイヤと、第1の
LSIチップと第2のLSIチップとの間に、第1のL
SIチップ及び第2のLSIチップの各主面を全面的に
覆うように充填された絶縁性樹脂と、第1のLSIチッ
プ及び第2のLSIチップを封止している樹脂パッケー
ジとを備えており、絶縁性樹脂のヤング率は樹脂パッケ
ージを構成する樹脂のヤング率よりも小さい。
【0022】第3の半導体装置によると、第1のLSI
チップと第2のLSIチップとの間に、第1のLSIチ
ップ及び第2のLSIチップの各主面を全面的に覆うよ
うに絶縁性樹脂が介在し、しかも、該絶縁性樹脂のヤン
グ率は樹脂パッケージを構成する樹脂のヤング率よりも
小さいため、第1のLSIチップ及び第2のLSIチッ
プの各主面はヤング率の小さい樹脂によって全面的に覆
われている。
【0023】従来においては、第1のLSIチップの外
部電極同士の間まで延びる金属配線が、樹脂パッケージ
を構成する樹脂の熱応力の影響を受けないように、第1
のLSIチップの主面を予めポリイミド膜等により覆う
必要があったが、第3の半導体装置によると、第1のL
SIチップ及び第2のLSIチップの各主面がヤング率
の小さいつまり熱応力の小さい絶縁性樹脂により全面的
に覆われているため、ヤング率の大きい封止用樹脂が第
1のLSIチップ及び第2のLSIチップの各主面に接
触する事態を回避することができる。
【0024】本発明に係る第1の半導体装置の製造方法
は、周縁部に外部電極を有する第1のLSIチップの上
に第2のLSIチップをフェイスダウンボンディング方
式により接合する工程と、第1のLSIチップの下面に
ダイパッドを固着する工程と、第1のLSIチップの外
部電極とインナーリードとを電気的に接続する工程と、
第1のLSIチップ、第2のLSIチップ、ダイパッド
及びインナーリードを樹脂パッケージにより、第2のL
SIチップの上面及びダイパッドの下面の少なくとも中
央部がそれぞれ露出するように封止する工程とを備えて
いる。
【0025】第1の半導体装置の製造方法によると、第
1のLSIチップ、第2のLSIチップ、ダイパッド及
びインナーリードを樹脂パッケージにより、第2のLS
Iチップの上面及びダイパッドの下面の少なくとも中央
部がそれぞれ露出するように封止する工程を備えている
ため、得られる半導体装置においては、第2のLSIチ
ップの上面及びダイパッドの下面の少なくとも中央部は
それぞれ露出している。
【0026】本発明に係る第2の半導体装置の製造方法
は、周縁部に外部電極を有する第1のLSIチップの上
に第2のLSIチップをフェイスダウンボンディング方
式により接合する工程と、第1のLSIチップの下面に
ダイパッドを固着する工程と、第1のLSIチップの外
部電極とインナーリードとを電気的に接続する工程と、
第1のLSIチップ、第2のLSIチップ、ダイパッド
及びインナーリードを樹脂パッケージにより全面的に封
止する工程と、樹脂パッケージを研磨して第2のLSI
チップの上面及びダイパッドの下面をそれぞれ全面に亘
って露出させる工程とを備えている。
【0027】第2の半導体装置の製造方法によると、第
1のLSIチップ、第2のLSIチップ、ダイパッド及
びインナーリードを樹脂パッケージにより全面的に封止
した後、樹脂パッケージを研磨して第2のLSIチップ
の上面及びダイパッドの下面をそれぞれ全面に亘って露
出させる工程を備えているため、得られる半導体装置に
おいては、第2のLSIチップの上面及びダイパッドの
下面はそれぞれ全面に亘って露出している。
【0028】本発明に係る第3の半導体装置の製造方法
は、周縁部に外部電極を有する第1のLSIチップの上
に第2のLSIチップをフェイスダウンボンディング方
式により接合する工程と、第1のLSIチップの外部電
極とインナーリードとを電気的に接続する工程と、第1
のLSIチップ、第2のLSIチップ及びインナーリー
ドを樹脂パッケージにより、第2のLSIチップの上面
及び第1のLSIチップの下面の少なくとも中央部がそ
れぞれ露出するように封止する工程とを備えている。
【0029】第3の半導体装置の製造方法によると、第
1のLSIチップ、第2のLSIチップ及びインナーリ
ードを樹脂パッケージにより、第2のLSIチップの上
面及び第1のLSIチップの下面の少なくとも中央部が
それぞれ露出するように封止する工程を備えているた
め、得られる半導体装置においては、第2のLSIチッ
プの上面及び第1のLSIチップの下面の少なくとも中
央部はそれぞれ露出している。
【0030】本発明に係る第4の半導体装置の製造方法
は、周縁部に外部電極を有する第1のLSIチップの上
に第2のLSIチップをフェイスダウンボンディング方
式により接合する工程と、第1のLSIチップの外部電
極とインナーリードとを電気的に接続する工程と、第1
のLSIチップ、第2のLSIチップ及びインナーリー
ドを樹脂パッケージにより全面的に封止する工程と、樹
脂パッケージを研磨して、第2のLSIチップの上面及
び第1のLSIの下面をそれぞれ全面に亘って露出させ
る工程とを備えている。
【0031】第4の半導体装置の製造方法によると、第
1のLSIチップ、第2のLSIチップ及びインナーリ
ードを樹脂パッケージにより全面的に封止した後、樹脂
パッケージを研磨して、第2のLSIチップの上面及び
第1のLSIの下面をそれぞれ全面に亘って露出させる
工程を備えているため、得られる半導体装置において
は、第2のLSIチップの上面及び第1のLSIの下面
はそれぞれ全面に亘って露出している。
【0032】本発明に係る第5の半導体装置の製造方法
は、周縁部に外部電極を有する第1のLSIチップの外
部電極にボンディングワイヤを接続するワイヤ接続工程
と、外部電極にボンディングワイヤが接続された第1の
LSIチップと第2のLSIチップとをフェイスダウン
ボンディング方式により接合すると共に、第1のLSI
チップと第2のLSIチップとの間に絶縁性樹脂を充填
して、第1のLSIチップ及び第2のLSIチップより
なるLSIモジュールを形成するモジュール形成工程
と、LSIモジュールを半導体パッケージに封止する封
止工程とを備えている。
【0033】第5の半導体装置の製造方法によると、第
1のLSIチップの外部電極にボンディングワイヤを接
続した後に、第1のLSIチップと第2のLSIチップ
との間に絶縁性樹脂を充填するため、絶縁性樹脂が外部
電極とボンディングワイヤとの接続部を覆うように拡が
ってもよいので、第2のLSIチップの外形が第1のL
SIチップの外部電極の内側に位置する程度まで、第2
のLSIチップのサイズを大きくすることができる。
【0034】第5の半導体装置の製造方法において、モ
ジュール形成工程は、絶縁性樹脂を第1のLSIチップ
及び第2のLSIチップの各主面が全面的に覆われるよ
うに充填する工程を含み、封止工程は、LSIモジュー
ルを樹脂パッケージよりなる半導体パッケージに樹脂封
止する工程を含み、モジュール形成工程における絶縁性
樹脂のヤング率は、封止工程における樹脂パッケージを
構成する樹脂のヤング率よりも小さいことが好ましい。
【0035】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る半導体装置及び製造方法につい
て、図1(a)〜(c)及び図2(a)、(b)を参照
しながら説明する。
【0036】まず、図1(a)に示すように、互いに異
なる機能を持つLSI又は互いに異なるプロセスにより
形成されたLSIを有する第1のLSIチップ110及
び第2のLSIチップ120を製造しておく。この場
合、第1のLSIチップ110と第2のLSIチップ1
20とは、例えば、DRAM等のメモリーよりなるLS
Iとマイコン等のロジックLSIとの組み合わせ、互い
に異なるロジックLSI同士の組み合わせ、化合物半導
体基板上に形成されたLSIとシリコン基板上に形成さ
れたLSIとの組み合わせ等よりなり、互いに異なるプ
ロセスにより形成されたLSIチップ同士又は一のプロ
セスにより形成された大面積のLSIチップが2分割さ
れてなるものである。
【0037】第1のLSIチップ110の主面上には多
数の内部電極111が形成されていると共に、主面上の
周縁部には内部電極111と電気的に接続された外部電
極112が形成されている。また、第2のLSIチップ
120の主面上における第1のLSIチップ110の内
部電極111と対応する部位には、図示しない内部電極
が形成されており、該内部電極の上にはAu、Cu、I
n又ははんだ等よりなるバンプ121が形成されてい
る。バンプ121の大きさは、5μm〜200μm程度
である。バンプ121の形成方法としては、ウェハ上に
金属膜を蒸着した後、該金属膜にフォトレジストパター
ンをマスクにして電解めっきを行なってバンプ121を
形成し、その後、金属膜をエッチングにより除去する方
法や、アルミニウムよりなる内部電極の上に無電解めっ
き法によりNi−Au等の金属膜を形成した後、該金属
膜の上に転写又はディッピングによりバンプ121を形
成する方法等を採用することができる。
【0038】次に、第1のLSIチップ110における
第2のLSIチップ120の搭載領域に、光硬化型又は
熱硬化型等のエポキシ系、アクリル系又はポリイミド等
よりなる絶縁性樹脂130をディスペンサー又はスタン
ピング等により塗布する。
【0039】次に、図1(b)に示すように、第1のL
SIチップ110の内部電極111と第2のLSIチッ
プ120のバンプ121とを位置合わせした後、第1の
LSIチップ110の上に第2のLSIチップ120を
載置する。その後、加圧ツール140を降下させて、第
2のLSIチップ120を第1のLSIチップ110に
対して押圧すると共に、加圧ツール140により押圧し
た状態で絶縁性樹脂130に対して光の照射又は加熱を
行なって絶縁性樹脂130を硬化させる。この場合、絶
縁性樹脂130が熱硬化型のときには、加熱された加圧
ツール140により絶縁性樹脂130を加熱し、絶縁性
樹脂130が光硬化型のときには、絶縁性樹脂130に
対して紫外線等の光を第2のLSIチップ120の側方
から照射する。
【0040】次に、絶縁性樹脂130が硬化すると、図
1(c)に示すように、加圧ツール140による加圧を
解放する。このようにすると、第1のLSIチップ11
0と第2のLSIチップ120とが絶縁性樹脂130に
より一体化されてなると共に、内部電極111とバンプ
121とが電気的に接続されてなるLSIモジュールが
得られる。尚、絶縁性樹脂130が熱及び光硬化型の場
合には、絶縁性樹脂130における光が照射されなかっ
た部分を常温下又は加熱により硬化させる。
【0041】次に、図2(a)に示すように、LSIモ
ジュールの第1のLSIチップ110の下面をリードフ
レームのダイパッド131にダイボンド樹脂132を用
いて固着する。この場合、リードフレームのインナーリ
ード133がLSIモジュールの厚さ方向のほぼ中央部
に位置するようにディプレス加工、すなわち、ダイパッ
ド131がインナーリード133よりも窪むような成形
加工を、予め金型を用いてリードフレームに対して施し
ている。その後、Au等よりなるボンディングワイヤ1
34により、第1のLSIチップ110の外部電極11
2とリードフレームのインナーリード133とを接続す
る。
【0042】次に、図2(b)に示すように、第1のL
SIチップ110、第2のLSIチップ120及びダイ
パッド131を樹脂パッケージ135により、第2のL
SIチップの上面及びダイパッド131の下面が樹脂パ
ッケージ135から露出するように樹脂封止する。樹脂
封止は、上型と下型とからなる金型を用いるトランスフ
ァモールド法により行なうが、上型と下型により形成さ
れるキャビティの高さを、第1のLSIチップ110、
第2のLSIチップ120及びダイパッド131の合計
厚さに設定しておくことにより、第2のLSIチップ1
20の上面及びダイパッド131の下面を樹脂パッケー
ジ135から露出させることができる。その後、リード
フレームのアウターリード136を折り曲げ成形する
と、第1の実施形態に係る半導体装置が得られる。
【0043】第1の実施形態に係る半導体装置による
と、第2のLSIチップ120の上面が樹脂パッケージ
135から露出しているため、第2のLSIチップ12
0の主面に発生した熱は第2のLSIチップ120の上
面から効率良く放散される。
【0044】また、樹脂パッケージ135の厚さは、第
1のLSIチップ110、第2のLSIチップ120及
びダイパッド131の合計厚さと等しいため、2つのL
SIチップがフェイスダウンボンディング方式により一
体化されてなる半導体装置の厚さを薄くすることができ
る。例えば、第1のLSIチップ110及び第2のLS
Iチップ120の厚さがそれぞれ0.3mmで、ダイパ
ッド131の厚さが0.15mmとすると、バンプ12
1の高さが約10μm、ダイボンド樹脂132の厚さが
約20〜30μm程度であるので、約0.8mmの厚さ
の超薄型の樹脂パッケージ135を得ることができる。
【0045】従って、第1の実施形態に係る半導体装置
が搭載される、移動体通信機器や携帯型情報機器等の端
末機器の小型化、薄型化及び軽量化を図ることができ
る。
【0046】(第2の実施形態)図3は本発明の第2の
実施形態に係る半導体装置を示しており、第2の実施形
態において、第1の実施形態と同一の部材については同
一の符号を付すことにより説明を省略する。
【0047】第2の実施形態の特徴として、樹脂パッケ
ージ135は第2のLSIチップ120の上面の周縁部
を覆っており、第2のLSIチップ120は上面におけ
る周縁部を除く領域において樹脂パッケージ135から
露出している。
【0048】第2の実施形態に係る半導体装置による
と、樹脂パッケージ135が第2のLSIチップ120
の上面の周縁部を覆う構造であるため、キャビティ内に
おける第2のLSIチップ120の上面において、樹脂
パッケージ135を形成するための樹脂の流動性が向上
するので、良好な樹脂パッケージ135が得られる。
【0049】(第3の実施形態)以下、本発明の第3の
実施形態に係る半導体装置及び該半導体装置の第1の製
造方法について、図4(a)〜(c)を参照しながら説
明する。
【0050】まず、第1の実施形態と同様に、互いに異
なる機能を持つLSI又は互いに異なるプロセスにより
形成されたLSIを有する第1のLSIチップ110及
び第2のLSIチップ120を製造した後、第1のLS
Iチップ110における第2のLSIチップ120の搭
載領域に、光硬化型又は熱硬化型等のエポキシ系、アク
リル系又はポリイミド等よりなる絶縁性樹脂130をデ
ィスペンサー又はスタンピング等により塗布する。次
に、第1のLSIチップ110の内部電極111と第2
のLSIチップ120のバンプ121とを位置合わせし
た後、第1のLSIチップ110の上に第2のLSIチ
ップ120を載置し、その後、第2のLSIチップ12
0を第1のLSIチップ110に対して押圧すると共に
絶縁性樹脂130に対して光の照射又は加熱を行なって
絶縁性樹脂130を硬化させて、図4(c)に示すよう
な、第1のLSIチップ110と第2のLSIチップ1
20とが絶縁性樹脂130により一体化されてなると共
に、内部電極111とバンプ121とが電気的に接続さ
れてなるLSIモジュールを得る。
【0051】次に、図4(b)に示すような、第1のL
SIモジュール110よりも若干大きい平面形状と第1
のLSIチップ110と同程度の深さとを有する収納凹
部141aと、該収納凹部141aの中央に設けられた
真空吸引孔141bとを有するワイヤボンディング用ス
テージ141を準備し、該ワイヤボンディング用ステー
ジ141の収納凹部141aにLSIモジュールを収納
すると共に、真空吸引孔141bから第1のLSIチッ
プ110を真空引きして、第1のLSIチップ110を
ワイヤボンディング用ステージ141に固定する。
【0052】次に、ワイヤボンディング用ステージ14
1の周縁部の上に、ダイパッドを有しないリードフレー
ムのインナーリード133及びアウターリード136を
載置した後、該リードフレームのインナーリード133
と第1のLSIチップ110の外部電極112とをボン
ディングワイヤ134により接続する。第1のLSIチ
ップ110は、リードフレームのダイパッドに固定され
ていないが、ワイヤボンディング用ステージ141に保
持されているため、ワイヤボンディング工程を確実に行
なうことができる。
【0053】次に、第1のLSIチップ110及び第2
のLSIチップ120を樹脂パッケージ135により、
第2のLSIチップの上面及び第1のLSIチップの下
面が樹脂パッケージ135から露出するように樹脂封止
する。この場合、上型と下型により形成されるキャビテ
ィの高さを、第1のLSIチップ110及び第2のLS
Iチップ120の合計厚さに設定しておくことにより、
第2のLSIチップ120の上面及び第1のLSIチッ
プ110の下面を樹脂パッケージ135から露出させる
ことができる。尚、リードフレームのインナーリード1
33と第1のLSIチップ110の外部電極112とが
ボンディングワイヤ134により接続されているので、
LSIモジュールをワイヤボンディング用ステージ14
1から上型と下型からなる金型に移動する際、LSIモ
ジュールとリードフレームとが分離してしまう恐れはな
い。その後、リードフレームのアウターリード136を
折り曲げ成形すると、図4(c)に示すような第3の実
施形態に係る半導体装置が得られる。
【0054】第3の実施形態に係る半導体装置による
と、第2のLSIチップ120の上面及び第1のLSI
チップ110の下面が樹脂パッケージ135から露出し
ているため、第1のLSIチップ110及び第2のLS
Iチップ120に発生した熱は、第1のLSIチップ1
10の下面及び第2のLSIチップ120の上面からそ
れぞれ効率良く放散される。
【0055】また、樹脂パッケージ135の厚さは、第
1のLSIチップ110及び第2のLSIチップ120
の合計厚さと等しいため、2つのLSIチップがフェイ
スダウンボンディング方式により一体化されてなる半導
体装置の厚さを薄くすることができる。例えば、第1の
LSIチップ110及び第2のLSIチップ120の厚
さがそれぞれ0.3mmであるとすると、バンプ121
の高さは小さいので、約0.6mmの厚さの超薄型の樹
脂パッケージ135を得ることができる。
【0056】以下、本発明の第3の実施形態に係る半導
体装置の第2の製造方法について、図5(a)〜(c)
を参照しながら説明する。
【0057】第1の製造方法と同様にして、第1のLS
Iチップ110と第2のLSIチップ120とが絶縁性
樹脂130により一体化されてなると共に、内部電極1
11とバンプ121とが電気的に接続されてなるLSI
モジュールを得た後、図5(a)に示すように、第1の
LSIチップ110及び第2のLSIチップ120が露
出することなく完全に覆われるように樹脂パッケージ1
35により樹脂封止する。
【0058】次に、樹脂パッケージ135の上面及び下
面をそれぞれ機械研磨して、図5(b)に示すように、
第2のLSIチップ120の上面及び第1のLSIチッ
プ110の下面を樹脂パッケージ135から露出させた
後、リードフレームのアウターリード136を折り曲げ
成形すると、図5(c)に示すような第3の実施形態に
係る半導体装置が得られる。
【0059】LSIモジュールの厚さが小さくてキャビ
ティの高さが小さいために、キャビティ内における樹脂
の流動性が低下する恐れがある場合でも、第2の製造方
法によると、良好な樹脂パッケージ135を得ることが
できる。
【0060】(第4の実施形態)以下、本発明の第4の
実施形態に係る半導体装置について、図6を参照しなが
ら説明する。
【0061】第4の実施形態に係る半導体装置は、第1
の実施形態に係る半導体装置における第2のLSIチッ
プ120の上面に放熱体137が熱伝導性樹脂138に
より固定されている。放熱体137の構造としては、互
いに平行に延びる複数の凹状溝が形成されているもので
もよいし、多数の凹部がマトリックス状に配列されてい
るものでもよい。
【0062】(第5の実施形態)以下、本発明の第5の
実施形態に係る半導体装置について、図7を参照しなが
ら説明する。
【0063】第5の実施形態に係る半導体装置は、第3
の実施形態に係る半導体装置における第2のLSIチッ
プ120の上面に放熱体137が熱伝導性樹脂138に
より固定されている。
【0064】第4又は第5の実施形態に係る半導体装置
によると、第2のLSIチップ120の上面に放熱体1
37が固定されているため、第2のLSIの消費電力が
大きくて第2のLSIチップ120における発熱量が大
きい場合でも、第2のLSIチップ120に発生した熱
は放熱体137から効率良く放散される。この場合、第
2のLSIチップ120の上面に放熱体137が固定さ
れているため、つまり、アウタリード136が延びてい
る方向と反対側に放熱体137が固定されているため、
第4又は第5の実施形態に係る半導体装置がプリント基
板等に実装された場合の放熱がプリント基板等に対して
反対側に行なわれるので、放熱性が極めて良好である。
【0065】従って、第4又は第5の実施形態に係る半
導体装置によると、熱抵抗の小さいパッケージを得るこ
とができるので、高速化且つ高集積化されたマイクロプ
ロセッサー等にも適用することができ、低コストで高機
能のLSIを得ることができる。
【0066】(第6の実施形態)以下、本発明の第6の
実施形態に係る半導体装置及び製造方法について、図8
(a)〜(c)を参照しながら説明する。
【0067】まず、図8(a)、(b)に示すように、
互いに異なる機能を持つLSI又は互いに異なるプロセ
スにより形成されたLSIを有する第1のLSIチップ
110及び第2のLSIチップ120を製造しておく。
第1のLSIチップ110の主面上には多数の内部電極
111が形成されていると共に、主面上の周縁部には内
部電極111と電気的に接続された外部電極112が形
成されている。また、第2のLSIチップ120の主面
上における第1のLSIチップ110の内部電極111
と対応する部位には、内部電極122が形成されてお
り、該内部電極122の上にはAu、Cu又ははんだ等
よりなるバンプ121が形成されている。
【0068】次に、図8(a)に示すように、第1のL
SIチップ110をリードフレームのダイパッド131
にダイボンド樹脂132を用いて固着する。この場合、
第1の実施形態と同様、リードフレームのインナーリー
ド133がLSIモジュールの厚さ方向のほぼ中央部に
位置するようにディプレス加工、すなわち、ダイパッド
131がインナーリード133よりも窪むような成形加
工を、予め金型を用いてリードフレームに対して施して
いる。その後、Au等よりなるボンディングワイヤ13
4により、第1のLSIチップ110の外部電極112
とリードフレームのインナーリード133とを接続す
る。
【0069】次に、図8(b)に示すように、第1のL
SIチップ110における第2のLSIチップ120の
搭載領域に、光硬化型又は熱硬化型等のエポキシ系、ア
クリル系又はポリイミド等よりなる絶縁性樹脂130を
ディスペンサー又はスタンピング等により塗布した後、
第1のLSIチップ110の内部電極111と第2のL
SIチップ120のバンプ121とを位置合わせする。
【0070】次に、図8(c)に示すように、第1のL
SIチップ110の上に第2のLSIチップ120を載
置した後、加圧ツール140を降下させて、第2のLS
Iチップ120を第1のLSIチップ110に対して押
圧する。この場合、絶縁性樹脂130は、第2のLSI
チップ120の側面を覆うと共に、第1のLSIチップ
110の外部電極112とボンディングワイヤ134と
の接合部を覆うように拡がる。その後、加圧ツール14
0により第2のLSIチップ120を押圧した状態で、
絶縁性樹脂130に対して光の照射又は加熱を行なって
絶縁性樹脂130を硬化させる。
【0071】尚、第1のLSIチップ110と第2のL
SIチップ120との間に充填された絶縁性樹脂130
のヤング率は、後述する樹脂パッケージ135を構成す
る樹脂のヤング率よりも小さいことが好ましい。このよ
うにすると、第1のLSIチップ110及び第2のLS
Iチップ120の主面が受ける熱応力が低減する。
【0072】次に、絶縁性樹脂130が硬化すると、図
8(d)に示すように、加圧ツール140による加圧を
解放する。このようにすると、第1のLSIチップ11
0と第2のLSIチップ120とが絶縁性樹脂130に
より一体化されてなると共に、内部電極111とバンプ
121とが電気的に接続されてなるLSIモジュールが
得られる。尚、絶縁性樹脂130が熱及び光硬化型の場
合には、絶縁性樹脂130における光が照射されなかっ
た部分を常温下又は加熱により硬化させる。
【0073】次に、第1のLSIチップ110、第2の
LSIチップ120及びダイパッド131を樹脂パッケ
ージ135により樹脂封止する。その後、リードフレー
ムのアウターリード136を折り曲げ成形すると、第6
の実施形態に係る半導体装置が得られる。
【0074】第6の実施形態に係る半導体装置による
と、第1のLSIチップ110の外部電極112とボン
ディングワイヤ134との接合部がヤング率の小さい絶
縁性樹脂130により覆われているため、つまり、第1
のLSIチップ110及び第2のLSIチップ120の
主面が全面に亘ってヤング率の小さい樹脂により覆われ
ているため、第1のLSIチップ110及び第2のLS
Iチップ120からなるLSIモジュールを封止する熱
応力の大きい封止用樹脂が第1のLSIチップ110及
び第2のLSIチップ120の主面に接触しないので、
第1のLSIチップ110及び第2のLSIチップ12
0の主面に形成されているアルミニウム配線が位置ずれ
を起こす事態を防止できる。
【0075】また、第6の実施形態に係る半導体装置の
製造方法は、第1のLSIチップ110の外部電極11
2とインナーリード133とをボンディングワイヤ13
4により接続した後に、第1のLSIチップ110の内
部電極111と第2のLSIチップ120のバンプ12
1とを接続するため、第2のLSIチップ120のサイ
ズを、第2のLSIチップ120の外形が第1のLSI
チップ110の外部電極112の近傍に位置する程度ま
で大きくできるので、LSIモジュールの集積度を向上
させることができる。例えば、第2のLSIチップ12
0の外形が第1のLSIチップ110の外部電極112
の内側の線に位置するようにすると、第2のLSIチッ
プ120の1辺の長さが第1のLSIチップ110の1
辺の長さに対して約0.2mm小さくなる程度まで、第
2のLSIチップ120のサイズを大きくすることがで
きる。例えば、第1のLSIチップのサイズが6.0m
m角であるとすると、第2のLSIチップのサイズは、
従来が4.0mm角であるのに対して、第6の実施形態
では5.8mm角にすることができ、面積比は2倍以上
になる。
【0076】尚、第1〜第5の実施形態においては、第
1のLSIチップ110と第2のLSIチップ120と
を両方がチップ状態のときに接合したが、これに代え
て、ウェハ状態の第1のLSIチップ110の上にチッ
プ化された第2のLSIチップ110を接合した後、第
1のLSIチップ110が形成されているウェハに対し
てダイシングを行なってLSIモジュールを得てもよ
い。
【0077】また、第1〜第6の実施形態においては、
内部電極111とバンプ121とを接触させると共に、
第1のLSIチップ110と第2のLSIチップ120
とを絶縁性樹脂130により一体化するマイクロバンプ
ボンディング方式を用いたが、これに代えて、はんだ材
によりバンプ121を形成すると共に、内部電極111
とバンプ121とをはんだ材により接合した後、第1の
LSIチップ110と第2のLSIチップ120との間
に絶縁性樹脂を充填する方式でもよい。
【0078】また、第1〜第6の実施形態においては、
第2のLSIチップ120の内部電極の上にバンプ12
1を形成したが、これに代えて、第1のLSIチップ1
10の内部電極111の上にバンプ121を形成しても
よい。
【0079】また、第1〜第6の実施形態においては、
1つの第1のLSIチップ110の上に1つの第2のL
SIチップ120を載置したが、これに代えて、1つの
第1のLSIチップ110の上に複数のLSIチップ1
20を載置してもよい。
【0080】さらに、第6の実施形態においては、第1
のLSIチップ110の外部電極112とインナーリー
ド133とがボンディングワイヤ134により接続さ
れ、第1のLSIチップ110及び第2のLSIチップ
120からなるLSIモジュールが樹脂パッケージ13
5により封止されてなる構造であったが、これに代え
て、第1のLSIチップ110及び第2のLSIチップ
120からなるLSIモジュールがセラミックパッケー
ジに収納され、第1のLSIチップ110の外部電極1
12とセラミックパッケージの電極とがボンディングワ
イヤ134により接続されてなる構造(BGA)でもよ
い。
【0081】
【発明の効果】第1の半導体装置によると、第2のLS
Iチップの主面に形成されているLSIから発生した熱
は第2のLSIチップの上面における樹脂パッケージに
露出している領域から放散され、第1のLSIチップの
主面に形成されているLSIから発生した熱はダイパッ
ドの下面における樹脂パッケージに露出している領域か
ら放散されるため、第1及び第2のLSIチップに形成
されているLSIにおいて、pn接合のダイオード特性
が劣化したり、金属配線の抵抗が大きくなってトランジ
スタ特性が劣化したりするという問題を回避することが
できる。
【0082】第1の半導体装置において、第2のLSI
チップの上面及びダイパッドの下面がそれぞれ全面に亘
って樹脂パッケージから露出していると、第1及び第2
のLSIチップに形成されているLSIから発生した熱
が確実に放散されると共に、樹脂パッケージが第2のL
SIチップの上面及びダイパッドの下面を覆っていない
ため、樹脂パッケージの厚さが小さくなるので、薄型の
パッケージ構造を実現することができる。
【0083】第1の半導体装置において、第2のLSI
チップの上面における樹脂パッケージから露出している
領域に放熱体が設けられていると、第2のLSIチップ
に形成されているLSIから発生した熱の放散が一層確
実になる。
【0084】第2の半導体装置によると、第2のLSI
チップの主面に形成されているLSIから発生した熱は
第2のLSIチップの上面における樹脂パッケージに露
出している領域から放散され、第1のLSIチップの主
面に形成されているLSIから発生した熱は第1のLS
Iチップの下面における樹脂パッケージに露出している
領域から放散されるため、第1及び第2のLSIチップ
に形成されているLSIにおいて、pn接合のダイオー
ド特性が劣化したり、金属配線の抵抗が大きくなってト
ランジスタ特性が劣化したりするという問題を回避する
ことができる。
【0085】第2の半導体装置において、第2のLSI
チップの上面及び第1のLSIチップの下面がそれぞれ
全面に亘って樹脂パッケージから露出していると、第1
及び第2のLSIチップに形成されているLSIから発
生した熱が確実に放散されると共に、樹脂パッケージが
第2のLSIチップの上面及び第1のLSIチップの下
面を覆っていないため、樹脂パッケージの厚さが小さく
なるので、薄型のパッケージ構造を実現することができ
る。
【0086】第2の半導体装置において、第2のLSI
チップの上面における樹脂パッケージから露出している
領域に放熱体が設けられていると、第2のLSIチップ
に形成されているLSIから発生した熱の放散が一層確
実になる。
【0087】第3の半導体装置によると、第1のLSI
チップ及び第2のLSIチップの各主面はヤング率の小
さいつまり熱応力の小さい絶縁性樹脂によって全面的に
覆われているため、ヤング率の大きいつまり熱応力の大
きい封止用樹脂が第1のLSIチップ及び第2のLSI
チップの各主面に接触する事態を回避できるので、第1
のLSIチップの主面を予めポリイミド膜等により覆う
工程を省略することができる。
【0088】第1の半導体装置の製造方法によると、第
1のLSIチップ、第2のLSIチップ、ダイパッド及
びインナーリードを樹脂パッケージにより、第2のLS
Iチップの上面及びダイパッドの下面の少なくとも中央
部がそれぞれ露出するように封止するため、得られる半
導体装置においては、第2のLSIチップの上面及びダ
イパッドの下面の少なくとも中央部は露出しているの
で、第1及び第2のLSIチップに形成されているLS
Iから発生する熱は確実に放散される。
【0089】第2の半導体装置の製造方法によると、得
られる半導体装置においては、第2のLSIチップの上
面及びダイパッドの下面の少なくとも中央部は露出して
いるので、第1及び第2のLSIチップに形成されてい
るLSIから発生する熱は確実に放散される。また、L
SIモジュールの厚さが小さくてキャビティの高さが小
さいときでも、キャビティ内における樹脂の流動性が確
保されるので、良好な樹脂パッケージを得ることができ
る。
【0090】第3の半導体装置の製造方法によると、第
1のLSIチップ、第2のLSIチップ及びインナーリ
ードを樹脂パッケージにより、第2のLSIチップの上
面及び第1のLSIチップの下面の少なくとも中央部が
それぞれ露出するように封止するため、得られる半導体
装置においては、第2のLSIチップの上面及び第1の
LSIチップの下面の少なくとも中央部は露出している
ので、第1及び第2のLSIチップに形成されているL
SIから発生する熱は確実に放散される。
【0091】第4の半導体装置の製造方法によると、得
られる半導体装置においては、第2のLSIチップの上
面及び第1のLSIチップの下面の中央部は露出してい
るので、第1及び第2のLSIチップに形成されている
LSIから発生する熱は確実に放散される。また、LS
Iモジュールの厚さが小さくてキャビティの高さが小さ
いときでも、キャビティ内における樹脂の流動性が確保
されるので、良好な樹脂パッケージを得ることができ
る。
【0092】第5の半導体装置の製造方法によると、第
1のLSIチップと第2のLSIチップとの間に充填さ
れる絶縁性樹脂が外部電極とボンディングワイヤとの接
続部を覆うように拡がってもよいため、第2のLSIチ
ップの外形が第1のLSIチップの外部電極の内側に位
置する程度まで、第2のLSIチップのサイズを大きく
できるので、LSIモジュールの集積度が向上する。
【0093】第5の半導体装置の製造方法において、第
1のLSIチップと第2のLSIチップとの間に、第1
のLSIチップ及び第2のLSIチップの各主面が全面
的に覆われるように、樹脂パッケージを構成する樹脂よ
りもヤング率の小さい絶縁性樹脂を充填すると、ヤング
率の大きいつまり熱応力の大きい封止用樹脂が第1のL
SIチップ及び第2のLSIチップの各主面に接触する
事態を回避できるので、第1のLSIチップの主面を予
めポリイミド膜等により覆う工程を省略することができ
る。
【図面の簡単な説明】
【図1】(a)〜(c)は、第1の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図2】(a)、(b)は、第1の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図3】第2の実施形態に係る半導体装置の断面図であ
る。
【図4】(a)〜(c)は、第3の実施形態に係る半導
体装置の第1の製造方法の各工程を示す断面図である。
【図5】(a)〜(c)は、第3の実施形態に係る半導
体装置の第2の製造方法の各工程を示す断面図である。
【図6】第4の実施形態に係る半導体装置の断面図であ
る。
【図7】第5の実施形態に係る半導体装置の断面図であ
る。
【図8】(a)〜(c)は、第6の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
【図9】従来の半導体装置を示す断面図である。
【符号の説明】
110 第1のLSIチップ 111 内部電極 112 外部電極 120 第2のLSIチップ 121 バンプ 122 内部電極 130 絶縁性樹脂 131 ダイパッド 132 ダイボンド樹脂 133 インナーリード 134 ボンディングワイヤ 135 樹脂パッケージ 136 アウターリード 137 放熱体 140 加圧ツール 141 ワイヤボンディング用ステージ 141a 収納凹部 141b 真空吸引孔

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 周縁部に外部電極を有する第1のLSI
    チップと、 前記第1のLSIチップの上にフェイスダウンボンディ
    ング方式により接合された第2のLSIチップと、 前記第1のLSIチップの外部電極に接続されたボンデ
    ィングワイヤと、 前記第1のLSIチップと前記第2のLSIチップとの
    間に、前記第1のLSIチップ及び第2のLSIチップ
    の各主面を全面的に覆うように充填された絶縁性樹脂
    と、 前記第1のLSIチップ及び第2のLSIチップを封止
    している樹脂パッケージとを備えており、 前記絶縁性樹脂のヤング率は前記樹脂パッケージを構成
    する樹脂のヤング率よりも小さいことを特徴とする半導
    体装置。
  2. 【請求項2】 周縁部に外部電極を有する第1のLSI
    チップの前記外部電極にボンディングワイヤを接続する
    ワイヤ接続工程と、 前記外部電極にボンディングワイヤが接続された第1の
    LSIチップと第2のLSIチップとをフェイスダウン
    ボンディング方式により接合すると共に、前記第1のL
    SIチップと前記第2のLSIチップとの間に絶縁性樹
    脂を充填して、前記第1のLSIチップ及び第2のLS
    IチップよりなるLSIモジュールを形成するモジュー
    ル形成工程と、 前記LSIモジュールを半導体パッケージに封止する封
    止工程とを備えていることを特徴とする半導体装置の製
    造方法。
  3. 【請求項3】 前記モジュール形成工程は、前記絶縁性
    樹脂を前記第1のLSIチップ及び第2のLSIチップ
    の各主面が全面的に覆われるように充填する工程を含
    み、 前記封止工程は、前記LSIモジュールを樹脂パッケー
    ジよりなる前記半導体パッケージに樹脂封止する工程を
    含み、 前記モジュール形成工程における絶縁性樹脂のヤング率
    は、前記封止工程における樹脂パッケージを構成する樹
    脂のヤング率よりも小さいことを特徴とする請求項2に
    記載の半導体装置の製造方法。
JP2001271435A 2001-09-07 2001-09-07 半導体装置及びその製造方法 Expired - Fee Related JP3628991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001271435A JP3628991B2 (ja) 2001-09-07 2001-09-07 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001271435A JP3628991B2 (ja) 2001-09-07 2001-09-07 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9147918A Division JPH10335577A (ja) 1997-06-05 1997-06-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002124627A true JP2002124627A (ja) 2002-04-26
JP3628991B2 JP3628991B2 (ja) 2005-03-16

Family

ID=19096945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001271435A Expired - Fee Related JP3628991B2 (ja) 2001-09-07 2001-09-07 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3628991B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138706B2 (en) 2002-06-25 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2014216567A (ja) * 2013-04-26 2014-11-17 株式会社デンソー 多層基板およびこれを用いた電子装置
JP2015095655A (ja) * 2013-11-14 2015-05-18 三星電子株式会社Samsung Electronics Co.,Ltd. 半導体パッケージ及びその製造方法
CN111863634A (zh) * 2019-04-28 2020-10-30 无锡华润安盛科技有限公司 超薄封装结构的制作方法
CN113169137A (zh) * 2018-12-12 2021-07-23 罗姆股份有限公司 太赫兹装置以及太赫兹装置的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138706B2 (en) 2002-06-25 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2014216567A (ja) * 2013-04-26 2014-11-17 株式会社デンソー 多層基板およびこれを用いた電子装置
JP2015095655A (ja) * 2013-11-14 2015-05-18 三星電子株式会社Samsung Electronics Co.,Ltd. 半導体パッケージ及びその製造方法
CN113169137A (zh) * 2018-12-12 2021-07-23 罗姆股份有限公司 太赫兹装置以及太赫兹装置的制造方法
US11811365B2 (en) 2018-12-12 2023-11-07 Rohm Co., Ltd. Terahertz device and method for manufacturing terahertz device
CN113169137B (zh) * 2018-12-12 2024-02-13 罗姆股份有限公司 太赫兹装置以及太赫兹装置的制造方法
CN111863634A (zh) * 2019-04-28 2020-10-30 无锡华润安盛科技有限公司 超薄封装结构的制作方法
CN111863634B (zh) * 2019-04-28 2023-10-27 无锡华润安盛科技有限公司 超薄封装结构的制作方法

Also Published As

Publication number Publication date
JP3628991B2 (ja) 2005-03-16

Similar Documents

Publication Publication Date Title
JP3679786B2 (ja) 半導体装置の製造方法
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
US7521285B2 (en) Method for fabricating chip-stacked semiconductor package
US7445957B2 (en) Method for fabricating wafer level semiconductor package with build-up layer
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP4343296B2 (ja) 半導体デバイスの製造方法
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
TW200415766A (en) Thermally enhanced semiconductor package with EMI shielding
KR20020076030A (ko) 반도체 패키지 및 그 제조 방법
JPH10335577A (ja) 半導体装置及びその製造方法
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JP3628991B2 (ja) 半導体装置及びその製造方法
JPH0878618A (ja) マルチチップモジュール及びその製造方法
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
CN115116860A (zh) 芯片封装方法及芯片
KR100487135B1 (ko) 볼그리드어레이패키지
JPH0917827A (ja) 半導体装置
JP2002064174A (ja) 半導体装置及びその製造方法
TWI321836B (en) Semiconductor chip package and method for manufacturing the same
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
JP2002093828A (ja) 半導体装置の製造方法
JPH0936276A (ja) 半導体パッケージ用基板
JP2001007255A (ja) 高効率放熱型チップ寸法パッケージ方法及び装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees