CN113169137A - 太赫兹装置以及太赫兹装置的制造方法 - Google Patents

太赫兹装置以及太赫兹装置的制造方法 Download PDF

Info

Publication number
CN113169137A
CN113169137A CN201980080128.4A CN201980080128A CN113169137A CN 113169137 A CN113169137 A CN 113169137A CN 201980080128 A CN201980080128 A CN 201980080128A CN 113169137 A CN113169137 A CN 113169137A
Authority
CN
China
Prior art keywords
terahertz
layer
resin layer
main surface
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980080128.4A
Other languages
English (en)
Other versions
CN113169137B (zh
Inventor
鹤田一魁
柳田秀彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN113169137A publication Critical patent/CN113169137A/zh
Application granted granted Critical
Publication of CN113169137B publication Critical patent/CN113169137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
    • H03B7/02—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
    • H03B7/06—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device
    • H03B7/08—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device being a tunnel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0084—Functional aspects of oscillators dedicated to Terahertz frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

太赫兹装置(A1)具备第一树脂层(21)、柱状导电体(31)、布线层(32)、太赫兹元件(11)、第二树脂层(22)以及外部电极(40)。第一树脂层(21)具有第一树脂层主面(211)及第一树脂层背面(212)。柱状导电体(31)具有第一导电体主面(311)及第一导电体背面(312)，在z方向上贯通第一树脂层(21)。布线层(32)跨过第一树脂层主面(221)和第一导电体主面(311)。太赫兹元件(11)具有元件主面(111)及元件背面(112)，进行太赫兹波与电能的转换。第二树脂层(22)具有第二树脂层主面(221)及第二树脂层背面(222)，覆盖布线层(32)及太赫兹元件(11)。外部电极(40)相比第一树脂层(32)配置在第一树脂层背面(222)所朝向的方向侧，与柱状导电体(31)导通。太赫兹元件(11)与布线层(32)导通接合。

Description

太赫兹装置以及太赫兹装置的制造方法
技术领域
本公开涉及太赫兹装置以及该太赫兹装置的制造方法。
背景技术
近年来，晶体管等电子设备的微小化不断发展，电子设备的大小成为纳米尺寸，因此观测到被称为量子效应的现象。而且，正在进行以实现利用了该量子效应的超高速设备、新功能设备为目标的开发。在这样的环境中，尤其尝试了利用频率为0.1～10THz的被称为太赫兹频带的频率区域来进行大容量通信、信息处理或者成像、测量等。该频率区域兼具光和电波双方的特性，若实现在该频带进行动作的设备，则除了能够利用于上述的成像、大容量通信、信息处理以外，还能够利用于物性、天文、生物等各种领域内的测量等多种用途。
作为将太赫兹频带的频率的高频电磁波进行振荡的元件，已知有集成谐振隧穿二极管(RTD：Resonant Tunneling Diode)和微小缝隙天线的构造的元件。
现有技术文献
专利文献
专利文献1：日本特开2009-80448号公报
发明内容
发明所要解决的课题
本公开的主要课题在于，提供在将太赫兹元件进行模块化的方面优选的封装构造的太赫兹装置以及该太赫兹装置的制造方法。
用于解决课题的方案
由本公开的第一方面提供的太赫兹装置的特征在于，具备：第一树脂层，其具有在第一方向上分离的第一树脂层主面及第一树脂层背面；第一导电体，其具有朝向与上述第一树脂层主面相同的方向的第一导电体主面以及朝向与上述第一树脂层背面相同的方向的第一导电体背面，且在上述第一方向上贯通上述第一树脂层；第一布线层，其跨过上述第一树脂层主面和上述第一导电体主面；太赫兹元件，其具有朝向与上述第一树脂层主面相同的方向的元件主面以及朝向与上述第一树脂层背面相同的方向的元件背面，且进行太赫兹波与电能的转换；第二树脂层，其具有朝向与上述第一树脂层主面相同的方向的第二树脂层主面以及与上述第一树脂层主面接触的第二树脂层背面，且覆盖上述第一布线层及上述太赫兹元件；以及外部电极，其相比上述第一树脂层配置在上述第一树脂层背面所朝向的方向侧，且与上述第一导电体导通，上述太赫兹元件与上述第一布线层导通接合。
由本发明的第二方面提供的太赫兹装置的制造方法具有：支撑基板准备工序，在该工序中，准备具有在第一方向上分离的基板主面及基板背面的支撑基板；第一导电体形成工序，在该工序中，在上述基板主面之上形成第一导电体；第一树脂层形成工序，在该工序中，形成覆盖上述第一导电体的第一树脂层；第一树脂层磨削工序，在该工序中，从上述基板主面所朝向的一侧向上述基板背面所朝向的一侧磨削上述第一树脂层，使上述第一导电体的一部分从上述第一树脂层露出，从而形成分别在上述第一方向上朝向与上述基板主面相同一侧的第一导电体主面及第一树脂层主面；第一布线层形成工序，在该工序中，形成跨过上述第一树脂层主面和上述第一导电体主面的第一布线层；太赫兹元件搭载工序，在该工序中，在上述第一布线层之上导通接合太赫兹元件，该太赫兹元件进行太赫兹波与电能的转换；第二树脂层形成工序，在该工序中，形成覆盖上述第一布线层及上述太赫兹元件的第二树脂层；支撑基板除去工序，在该工序中，除去上述支撑基板，从而使在上述第一方向上朝向与上述第一树脂层主面相反一侧的第一树脂层背面露出；以及外部电极形成工序，在该工序中，形成外部电极，该外部电极相比上述第一树脂层配置在上述第一树脂层背面所朝向的方向侧，且与上述第一导电体导通。
发明的效果如下。
根据本公开的太赫兹装置，能够采用在将太赫兹元件进行模块化的方面优选的封装构造。并且，根据本公开的太赫兹装置的制造方法，能够制造在将太赫兹元件进行模块化的方面优选的封装构造的太赫兹装置。
附图说明
图1是示出第一实施方式的太赫兹装置的立体图。
图2是示出第一实施方式的太赫兹装置的俯视图。
图3是示出第一实施方式的太赫兹装置的仰视图。
图4是沿图2的IV-IV线的剖视图。
图5是将图4的一部分放大的局部放大剖视图。
图6是太赫兹元件的平面图案示意图的一例。
图7是太赫兹元件的截面示意图的一例。
图8是将图7的一部分放大的局部放大图。
图9是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图10是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图11是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图12是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图13是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图14是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图15是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图16是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图17是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图18是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图19是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图20是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图21是示出第一实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图22是示出第二实施方式的太赫兹装置的俯视图。
图23是示出第二实施方式的太赫兹装置的俯视图。
图24是沿图22的XXIV-XXIV线的剖视图。
图25是将图24的一部分放大的局部放大剖视图。
图26是示出第二实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图27是示出第二实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图28是示出第二实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图29是示出第二实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图30是示出第二实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图31是示出第二实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图32是示出第二实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图33是示出第二实施方式的太赫兹装置的制造方法的一个工序的剖视图。
图34是示出第二实施方式的太赫兹装置的电路结构的一例的电路图。
图35是示出第二实施方式的变形例的太赫兹装置的剖视图。
图36是示出第二实施方式的变形例的太赫兹装置的俯视图。
图37是沿图36的XXXVII-XXXVII线的剖视图。
图38是示出第二实施方式的变形例的太赫兹装置的剖视图。
图39是沿图38的XXXIX-XXXIX线的剖视图。
图40是示出第三实施方式的太赫兹装置的立体图。
图41是示出第三实施方式的太赫兹装置的俯视图。
图42是沿图41的XLII-XLII线的剖视图。
图43是示出第三实施方式的第一变形例的太赫兹装置的立体图。
图44是示出第三实施方式的第一变形例的太赫兹装置的俯视图。
图45是示出第三实施方式的第二变形例的太赫兹装置的立体图。
图46是示出第三实施方式的第二变形例的太赫兹装置的俯视图。
图47是示出第三实施方式的第三变形例的太赫兹装置的俯视图。
图48是示出第三实施方式的第四变形例的太赫兹装置的剖视图。
图49是示出第三实施方式的第五变形例的太赫兹装置的剖视图。
图50是示出第四实施方式的太赫兹装置的俯视图。
图51是沿图50的LI-LI线的剖视图。
图52是示出第四实施方式的第一变形例的太赫兹装置的俯视图。
图53是沿图52的LIII-LIII线的剖视图。
图54是示出第四实施方式的第二变形例的太赫兹装置的剖视图。
图55是示出第四实施方式的第三变形例的太赫兹装置的剖视图。
图56是示出第四实施方式的第四变形例的太赫兹装置的剖视图。
图57是示出变形例的外部电极的剖视图。
图58是示出变形例的接合部的剖视图。
图59是示出变形例的外部电极的剖视图。
图60是示出变形例的外部电极的剖视图。
图61是示出变形例的框状导电体的俯视图。
图62是示出变形例的框状导电体的俯视图。
图63是示出变形例的框状导电体的俯视图。
图64是示出变形例的框状导电体的俯视图。
图65是示出变形例的框状导电体的俯视图。
图66是示出变形例的框状导电体的俯视图。
具体实施方式
以下，参照附图，对本公开的太赫兹装置以及太赫兹装置的制造方法的优选的实施方式进行说明。
本公开中的“第一”、“第二”、“第三”等用语仅用作标签，不一定是对这些对象物附加排序的意图。
在本公开中，对于“某物A形成于某物B”以及“某物A形成在某物B上”，在没有特别说明的情况下，包括“某物A直接形成于某物B”以及“在某物A与某物B之间介有其它部件并且某物A形成于某物B”。同样，对于“某物A配置于某物B”以及“某物A配置在某物B上”，在没有特别说明的情况下，包括“某物A直接配置于某物B”以及“在某物A与某物B之间介有其它部件并且某物A配置于某物B”。同样，对于“某物A位于某物B上”，在没有特别说明的情况下，包括“某物A与某物B接触，某物A位于某物B上”以及“在某物A与某物B之间介有其它部件，并且某物A位于某物B上”。同样，对于“某物A层叠于某物B”以及“某物A层叠在某物B上”，在没有特别说明的情况下，包括“某物A直接层叠于某物B”以及“在某物A与某物B之间介有其它部件，并且某物A层叠于某物B”。并且，对于“在从某方向观察时某物A与某物B重叠”，在没有特别说明的情况下，包括“某物A与某物B的全部重叠”以及“某物A与某物B的一部分重叠”。
＜第一实施方式＞
图1～图5示出第一实施方式的太赫兹装置。第一实施方式的太赫兹装置A1具备太赫兹元件11、密封树脂20、内部电极30、多个外部电极40、多个接合部51以及框状导电体61。密封树脂20包括第一树脂层21及第二树脂层22，内部电极30包括多个柱状导电体31及多个布线层32。
图1是示出太赫兹装置A1的立体图，示出从底面侧观察时的状态。图2是示出太赫兹装置A1的俯视图，用假想线(双点划线)示出密封树脂20的第二树脂层22。图3是示出太赫兹装置A1的仰视图。图4是沿图2的IV-IV线的剖视图。图5是将图4的一部分放大的局部放大剖视图。
为便于说明，将相互正交的三个方向定义为x方向、y方向、z方向。z方向是太赫兹装置A1的厚度方向。x方向是太赫兹装置A1的俯视图(参照图2)中的左右方向。y方向是太赫兹装置A1的俯视图(参照图2)中的上下方向。此外，根据需要，将x方向的一方设为x1方向，将x方向的另一方设为x2方向。同样，将y方向的一方设为y1方向，将y方向的另一方设为y2方向，将z方向的一方设为z1方向，将z方向的另一方设为z2方向。并且，有时也将z1方向称为下，将z2方向称为上。z方向相当于权利要求书中记载的“第一方向”。
太赫兹元件11是进行太赫兹带的电磁波与电能的转换的元件。在本公开中，电磁波包括光及电波中的任一方或双方。太赫兹元件11将输入的电能转换为太赫兹带的电磁波。也就是说，太赫兹元件11使太赫兹波振荡。太赫兹元件11也可以接收太赫兹波并将其转换为电能。或者，太赫兹元件11也可以进行太赫兹波的振荡以及接收的双方。是成为太赫兹装置A1的功能中枢的元件。
在沿z方向观察(以下也称为“俯视”)时，太赫兹元件11例如是矩形。太赫兹元件11的俯视形状并不限定于矩形，也可以是圆形、椭圆形或者多边形。太赫兹元件11是能够以倒装芯片的方式安装的形式的元件。太赫兹元件11的z方向的尺寸根据振荡的太赫兹波的频率来适当设定。具体而言，太赫兹元件11的z方向尺寸例如是太赫兹波的波长λ的1/2倍(即，λ/2)的整数倍。从太赫兹元件11发出的太赫兹波在元件基板12(下述)与其它构成部件的界面进行自由端反射。因而，通过如上所述地设计太赫兹元件11的z方向尺寸，能够在太赫兹元件11的内部激发相位一致的驻波。太赫兹元件11的z方向的尺寸并不限定于上述尺寸，但太赫兹波的频率越高，则z方向尺寸越小，太赫兹波的频率越低，则z方向尺寸越大。
太赫兹元件11具有元件主面111、元件背面112以及多个元件侧面113。元件主面111及元件背面112在z方向上分离，并且相互朝向相反侧。元件主面111朝向z2方向，元件背面112朝向z1方向。太赫兹元件11的电极(下述的第一导电层14及第二导电层15的各一部分)从元件背面112露出。多个元件侧面113分别在z方向上被夹在元件主面111与元件背面112之间，并且与它们相连。各元件侧面113的z2方向的端缘与元件主面111相连，z1方向的端缘与元件背面112相连。太赫兹元件11具有在x方向上分离且相互朝向相反侧的一对元件侧面113、以及在y方向上分离且相互朝向相反侧的一对元件侧面113的四个元件侧面113。太赫兹元件11的元件背面112是有源面，在该有源面侧进行太赫兹波的振荡(或者接收、又或者振荡及接收的双方)。
太赫兹元件11的太赫兹波的振荡点例如是俯视时的太赫兹元件11的中心位置P1(参照图1)。此时，各元件侧面113与振荡点(中心位置P1)的垂直距离Xa为，Xa＝(λ’InP/2)+((λ’InP/2)×N)(N为0以上的整数：N＝0，1，2，3，…)。在该运算式中，λ’InP是在太赫兹元件11的内部传递的太赫兹波的有效波长。在将太赫兹元件11(下述的元件基板12)的折射率设为n1、将c设为光速、将fc设为太赫兹波的中心频率时，λ’InP由λ’InP＝(1/n1)×(c/fc)给出。通过如上所述地设定垂直距离Xa，从太赫兹元件11振荡出的太赫兹波在各元件侧面113进行自由端反射。因而，太赫兹元件11自身作为太赫兹装置A1中的谐振器(一次谐振器)而设计。在各元件侧面113中，到太赫兹波的振荡点为止的垂直距离Xa是分别通过上述计算式计算出的值即可，也可以是按每个元件侧面113不同的值。因而，太赫兹波的振荡点并不限定于俯视时的中心位置P1。
图6～图8示出太赫兹元件11的详细结构的一例。图6是太赫兹元件11的平面图案的示意图的一例。图7是太赫兹元件11的截面的示意图的一例。图8是将图7的一部分放大的局部放大图。此外，太赫兹元件11的结构是一例，并不限定于图6～图8所示的结构。太赫兹元件11具备元件基板12、有源元件13、第一导电层14以及第二导电层15。
元件基板12由半导体构成。构成元件基板12的半导体例如是InP(磷化铟)，但也可以是InP以外的半导体。在元件基板12为InP的情况下，其折射率(绝对折射率)约为3.4。
有源元件13进行太赫兹带的电磁波与电能的转换。有源元件13典型地为RTD。有源元件13也可以由RTD以外的二极管、晶体管构成。作为有源元件13，例如可以由隧道渡越时间(TUNNETT：Tunnel Transit Time)二极管、碰撞雪崩渡越时间(IMPATT：ImpactIonization Avalanche Transit Time)二极管、GaAs系场效应晶体管(FET：Field EffectTransistor)、GaN系FET、高电子迁移率晶体管(HEMT：High Electron MobilityTransistor)、或者异质结双极晶体管(HBT：Heterojunction Bipolar Transistor)构成。有源元件13形成于元件基板12。有源元件13与第一导电层14及第二导电层15导通。
使用图8对用于实现有源元件13的一例进行说明。如该图所示，半导体层131a配置在元件基板12上，例如由GaInAs构成。GaInAs层132a设置在半导体层131a上，并且掺杂有n型杂质。GaInAs层133a设置在GaInAs层132a上，并且未掺杂杂质。AlAs层134a配置在GaInAs层133a上，InGaAs层135配置在AlAs层134a上，AlAs层134b配置在InGaAs层135上。AlAs层134a、InGaAs层135以及AlAs层134b构成RTD部。GaInAs层133b配置在AlAs层134b上，并且未掺杂杂质。GaInAs层132b配置在GaInAs层133b上，并且掺杂有n型杂质。GaInAs层131b配置在GaInAs层132b上，并且高浓度地掺杂有n型杂质。并且，第一导电层14配置在GaInAs层131b上。
虽省略图示，但与图8不同，高浓度地掺杂有n型杂质的GaInAs层也可以介于GaInAs层131b与第一导电层14之间。由此，第一导电层14与GaInAs层131b的接触能够变得良好。此外，有源元件13的结构是能够将太赫兹波振荡(或者接收、振荡及接收的双方)的结构即可。
第一导电层14及第二导电层15分别形成在元件基板12上。第一导电层14及第二导电层15彼此绝缘。第一导电层14及第二导电层15分别是例如层叠有Au(金)、Pd(钯)以及Ti(钛)的构造。或者，第一导电层14及第二导电层15分别是层叠有Au及Ti的构造。第一导电层14及第二导电层15均能够通过真空蒸镀法或溅射法等形成。第一导电层14及第二导电层15分别从元件背面112露出。太赫兹元件11由第一导电层14及第二导电层15的各一部分，在元件背面112侧将天线集成化。在本实施方式中，如图6所示，第一导电层14及第二导电层15的各一部分构成偶极天线。此外，并不限定于偶极天线，也可以是缝隙天线、领结天线或者环形天线等其它天线。
此外，太赫兹元件11的结构并不限定于上述结构。例如，也可以在元件基板12的与配置有有源元件13一侧的面相反一侧的面配置背面反射体金属层。在该情况下，从有源元件13放射出的电磁波(太赫兹波)被该背面反射体金属层反射，成为相对于元件基板12垂直方向(z方向)的面发光放射图案。此外，在配置背面反射体金属层的情况下，在元件基板12与背面反射体金属层的界面，太赫兹波进行固定端反射，因而相位偏离π。在该情况下，将太赫兹元件11的z方向尺寸设计为(λ/4)+(λ/2的整数倍)较好。λ是太赫兹波的波长。
密封树脂20由具有电绝缘性的树脂材料构成。该树脂材料例如是黑色的环氧树脂。密封树脂20的构成材料并不限定于此。密封树脂20的折射率(绝对折射率)例如为1.55左右。该折射率是与密封树脂20的构成材料相应的值。如图3所示，密封树脂20覆盖太赫兹元件11、内部电极30以及多个接合部51。如图2所示，密封树脂20例如在俯视时是矩形，但并不限定于此。密封树脂20包括第一树脂层21及第二树脂层22。
第一树脂层21覆盖各柱状导电体31的一部分(下述的柱状导电体侧面313)。第一树脂层21是支撑太赫兹元件11的支撑部件。第一树脂层21经由多个布线层32来支撑太赫兹元件11。第一树脂层21具有第一树脂层主面211、第一树脂层背面212以及多个第一树脂层侧面213。
第一树脂层主面211与第一树脂层背面212在z方向上分离，并且相互朝向相反侧。第一树脂层主面211朝向z2方向，第一树脂层背面212朝向z1方向。在第一树脂层主面211形成有通过下述的第一树脂层磨削工序而形成的磨削痕。各柱状导电体31的一部分从第一树脂层背面212露出。多个第一树脂层侧面213的各个第一树脂层侧面213与第一树脂层主面211及第一树脂层背面212的双方相连。各第一树脂层侧面213分别与第一树脂层主面211及第一树脂层背面212正交。第一树脂层21具有在x方向上分离且相互朝向相反侧的一对第一树脂层侧面213、以及在y方向上分离且相互朝向相反侧的一对第一树脂层侧面213。
第二树脂层22覆盖太赫兹元件11、多个布线层32以及框状导电体61的一部分。第二树脂层22是保护太赫兹元件11的保护部件。第二树脂层22具有第二树脂层主面221、第二树脂层背面222以及多个第二树脂层侧面223。
第二树脂层主面221与第二树脂层背面222在z方向上分离，并且相互朝向相反侧。第二树脂层主面221朝向z2方向，第二树脂层背面222朝向z1方向。在第二树脂层主面221形成有磨削痕。该磨削痕通过下述的第二树脂层磨削工序而形成。框状导电体61的一部分从第二树脂层主面221露出。多个第二树脂层侧面223的各个第二树脂层侧面223与第二树脂层主面221及第二树脂层背面222的双方相连。各第二树脂层侧面223分别与第二树脂层主面221及第二树脂层背面222正交。第二树脂层22具有在x方向上分离且相互朝向相反侧的一对第二树脂层侧面223、以及在y方向上分离且相互朝向相反侧的一对第二树脂层侧面223。
第一树脂层21与第二树脂层22在z方向上层叠，第一树脂层主面211与第二树脂层背面222接触。并且，各第一树脂层侧面213与各第二树脂层侧面223成为同一面。
内部电极30在密封树脂20的内部形成太赫兹元件11与多个外部电极40的导通路径。内部电极30包括多个柱状导电体31以及多个布线层32。
多个柱状导电体31的各个柱状导电体31在z方向上介于各布线层32与各外部电极40之间，使它们导通。各柱状导电体31在z方向上贯通第一树脂层21。各柱状导电体31的与z方向正交的截面例如大致是矩形。该截面不限定于矩形，也可以呈圆形、椭圆形或者多边形等。各柱状导电体31的构成材料例如为Cu(铜)。各柱状导电体31例如也可以构成为包括相互层叠的基底层及镀层。基底层由相互层叠的Ti(钛)层及Cu层构成，其厚度为200～800nm左右。镀层例如含有Cu，比基底层厚。多个柱状导电体31例如能够通过电镀来形成。各柱状导电体31的构成材料及形成方法并不限定于此。多个柱状导电体31相互分离地配置。各柱状导电体31具有柱状导电体主面311、柱状导电体背面312以及柱状导电体侧面313。
柱状导电体主面311及柱状导电体背面312在z方向上分离，并且相互朝向相反侧。柱状导电体主面311从第一树脂层主面211露出。柱状导电体主面311从第一树脂层主面211凹入。该凹入的深度(z方向尺寸)例如为1μm左右。此外，柱状导电体主面311与第一树脂层主面211也可以成为同一面。柱状导电体背面312从第一树脂层背面212露出。柱状导电体背面312与第一树脂层背面212成为同一面。柱状导电体主面311与布线层32接触。由此，柱状导电体31与布线层32导通。柱状导电体背面312与外部电极40接触。由此，柱状导电体31与外部电极40导通。柱状导电体侧面313与柱状导电体主面311及柱状导电体背面312的双方相连。柱状导电体侧面313分别与柱状导电体主面311及柱状导电体背面312正交。柱状导电体侧面313与第一树脂层21接触。柱状导电体侧面313具有在x方向上分离且相互朝向相反侧的一对面、以及在y方向上分离且相互朝向相反侧的一对面。
多个布线层32的各个布线层32跨过各柱状导电体主面311和第一树脂层主面211地形成。各布线层32覆盖各柱状导电体31的柱状导电体主面311的整个面和第一树脂层主面211的一部分。多个布线层32相互分离地配置。各布线层32构成为包括相互层叠的基底层及镀层。基底层由相互层叠的Ti层及Cu层构成，其厚度为200～800nm左右。镀层例如含有Cu，比基底层厚。多个布线层32例如通过电镀来形成。各布线层32的构成材料及形成方法不限定于上述的材料及形成方法。并且，各布线层32的形成范围不限定于图2所示的例子。
各布线层32具有布线层主面321及布线层背面322。布线层主面321及布线层背面322在z方向上分离，并且相互朝向相反侧。布线层主面321朝向z2方向，布线层背面322朝向z1方向。布线层主面321与第二树脂层22接触。布线层背面322与第一树脂层21接触。在各布线层32中，朝向x方向的端面以及朝向y方向的端面分别被第二树脂层22覆盖。
各布线层32包括在z方向上从各布线层主面321凹下的凹部321a。凹部321a在俯视时与柱状导电体31重叠。其中，在柱状导电体主面311与第一树脂层主面211是同一面的情况下，未形成凹部321a。
多个外部电极40是在太赫兹装置A1中露出到外部的导电体。多个外部电极40的各个外部电极40与多个内部电极30的各个内部电极30分别一个一个地导通。各外部电极40成为将太赫兹装置A1安装于电子设备等的电路基板时的端子。多个外部电极40通过无电镀来形成。各外部电极40构成为包括相互层叠的Ni层、Pd层以及Au层。各外部电极40的z方向尺寸没有特别限定，例如为3～10μm左右。外部电极40的z方向尺寸、构成材料以及形成方法不限定于上述内容。例如，各外部电极40可以层叠Ni层及Au层来构成，也可以是Sn(锡)。
各外部电极40从密封树脂20露出。各外部电极40相比第一树脂层21配置于z1方向侧。各外部电极40配置于太赫兹装置A1的底面侧。各外部电极40与各柱状导电体31导通。多个外部电极40包括多个柱状导电体被覆部41。
各柱状导电体被覆部41覆盖各柱状导电体背面312。各柱状导电体被覆部41与各柱状导电体背面312接触。太赫兹元件11经由各接合部51、各布线层32以及各柱状导电体31而与各柱状导电体被覆部41导通。多个柱状导电体被覆部41的各个柱状导电体被覆部41是太赫兹装置A1的端子。
多个接合部51的各个接合部51由具有导电性的接合材料构成。各接合部51介于太赫兹元件11(详细地为上述的电极，第一导电层14及第二导电层15的各一部分)与各布线层32之间。太赫兹元件11成为由多个接合部51固定于多个布线层32，且搭载于各布线层32的结构。由多个接合部51确保太赫兹元件11与多个布线层32的导通。如图4所示，各接合部51包括绝缘层511及接合层512。
如图4所示，各绝缘层511分别形成在各布线层32之上。各绝缘层511在俯视时呈在中央开口的框状。各绝缘层511在俯视时包围各接合层512。各绝缘层511在俯视时例如呈矩形环状。各绝缘层511的俯视形状并不限定于矩形环状，也可以呈圆环状、椭圆环状或者多边形环状。各绝缘层511的构成材料例如是聚酰亚胺树脂。
各接合层512将太赫兹元件11与各布线层32导通接合。各接合层512形成在各布线层32(布线层主面321)之上。各接合层512覆盖各绝缘层511的开口部分的表面。各接合层512的一部分填充于各绝缘层511的开口部分。如图4所示，各接合层512由相互层叠的第一层512a、第二层512b以及第三层512c构成。
第一层512a形成在各布线层32(布线层主面321)之上，与各布线层主面321接触。第一层512a的构成材料例如是含有Cu的金属。第二层512b形成在第一层512a之上，与第一层512a接触。第二层512b的构成材料例如是含有Ti的金属。第三层512c形成在第二层512b之上，与第二层512b接触。并且，第三层512c与太赫兹元件11(上述的电极焊盘)接触。第三层512c的构成材料例如是含有Sn的合金。示出该合金的例子，则为Sn-Sb系合金或Sn-Ag系合金等无铅焊锡。
框状导电体61在俯视时配置于太赫兹元件11的周围。框状导电体61在俯视时配置于太赫兹元件11的外侧，并且包围太赫兹元件11。框状导电体61例如俯视形状为矩形环状。框状导电体61的俯视形状不限定于矩形环状，也可以呈圆环状、椭圆环状或者多边形环状。第二树脂层22的一部分介于框状导电体61与太赫兹元件11之间。框状导电体61形成在第一树脂层21之上，从第一树脂层主面211立起。框状导电体61与内部电极30分离。
框状导电体61例如包括相互层叠的基底层及镀层。基底层由相互层叠的Ti层及Cu层构成，其厚度为200～800nm左右。镀层的主要成分为Cu，比基底层厚。框状导电体61例如通过电镀来形成。
框状导电体61具有内表面611、外表面612以及顶面613。内表面611是由俯视时的框状导电体61的内周形成的面。内表面611与太赫兹元件11的各元件侧面113对置。内表面611与各元件侧面113大致平行。外表面612是由俯视时的框状导电体61的外周形成的面。顶面613是朝向z2方向的面。顶面613从第二树脂层22露出。顶面613从第二树脂层22的第二树脂层主面221凹入。该凹入的深度(z方向尺寸)为1μm左右。顶面613也可以与第二树脂层主面221为同一面。顶面613也可以被第二树脂层22覆盖。顶面613在z方向上相比元件主面111位于z2方向。
各元件侧面113和与其对置的内表面611的分离距离Xb为，Xb＝(λ’Resin/4)+((λ’Resin/2)×N)(N为0以上的整数：N＝0，1，2，3，…)。在该运算式中，λ’Resin是在密封树脂20(第二树脂层22)中传递的太赫兹波的有效波长。在将密封树脂20(第二树脂层22)的折射率设为n2、将c设为光速、将fc设为太赫兹波的中心频率时，λ’Resin由λ’Resin＝(1/n2)×(c/fc)计算。通过如上所述地设定分离距离Xb，从太赫兹元件11振荡出的太赫兹波在内表面611进行固定端反射。因而，在框状导电体61中，内表面611作为使从太赫兹元件11振荡出的太赫兹波反射的反射面发挥功能，尤其使太赫兹波进行谐振反射。也就是说，框状导电体61作为使太赫兹波进行谐振的谐振器(二次谐振器)发挥功能。框状导电体61的z方向尺寸没有特别限定，但优选设计为内表面611作为反射面发挥功能。各元件侧面113和与其对置的内表面611的各对中的各分离距离Xb是分别由上述运算式计算出的值即可，也可以每对各不同。
接下来，参照图9～图21对第一实施方式的太赫兹装置A1的制造方法的一例进行说明。以下所示的制造方法示出制造多个太赫兹装置A1的情况。图9～图21是示出太赫兹装置A1的制造方法的一个工序的剖视图。
首先，如图9所示，准备支撑基板800。支撑基板800由单晶的半导体材料构成，例如是Si的单晶材料。在准备支撑基板800的工序(支撑基板准备工序)中，例如准备Si晶片作为支撑基板800。支撑基板800的厚度例如为725～775μm左右。支撑基板800具有在z方向上分离且相互朝向相反侧的支撑基板主面801及支撑基板背面802。支撑基板主面801朝向z2方向，支撑基板背面802朝向z1方向。准备的支撑基板800并不限定于Si晶片，例如也可以是玻璃基板。
接下来，如图9所示，在支撑基板800之上形成柱状导电体831。柱状导电体831与太赫兹装置A1的柱状导电体31对应。在形成柱状导电体831的工序(柱状导电体形成工序)中，首先，形成与支撑基板主面801接触的基底层。该基底层的形成通过溅射法来进行。在本工序中，在形成与支撑基板主面801接触的Ti层之后，形成与Ti层接触的Cu层。因而，基底层由相互层叠的Ti层及Cu层形成。Ti层的厚度例如为10～30nm左右，Cu层的厚度例如为200～800nm左右。基底层的构成材料及厚度并不限定于上述的材料及厚度。接着，形成与基底层接触的镀层。镀层的形成通过利用光刻法进行的抗蚀剂图案的形成以及电镀来进行。具体而言，以覆盖基底层的整个面的方式涂敷感光性抗蚀剂，对该感光性抗蚀剂进行曝光、显影。由此，形成图案化后的抗蚀剂层(以下称为“抗蚀剂图案”)。感光性抗蚀剂例如使用旋涂机来涂敷，但并不限定于此。此时，基底层的一部分从抗蚀剂图案露出。接着，将基底层作为导电路径来进行电镀。由此，在从抗蚀剂图案露出的基底层析出镀层。镀层的构成材料例如为Cu。在形成镀层之后，除去抗蚀剂图案。通过以上的工序，形成图9所示的柱状导电体831。在本实施方式中，柱状导电体形成工序相当于权利要求书中记载的“第一导电体形成工序”。
接下来，如图10所示，形成覆盖柱状导电体831的第一树脂层821。在形成第一树脂层821的工序(第一树脂层形成工序)中，例如通过模制成型来进行。第一树脂层821具有电绝缘性，例如是以黑色的环氧树脂为主剂的合成树脂。通过第一树脂层形成工序，柱状导电体831被第一树脂层821完全覆盖。因而，第一树脂层821的朝向z2方向的面(第一树脂层主面821a)相比柱状导电体831的朝向z2方向的面位于z2方向。
接下来，如图11所示，对第一树脂层821进行磨削。在磨削第一树脂层821的工序(第一树脂层磨削工序)中，例如使用机械磨床。第一树脂层821的磨削并不限定于使用机械磨床的磨削。在本工序中，用磨具从第一树脂层主面821a起向z1方向对第一树脂层821进行切削。此时，对第一树脂层821进行磨削直至柱状导电体831露出。通过第一树脂层磨削工序，第一树脂层主面821a向z1方向移动，柱状导电体831的朝向z2方向的面(柱状导电体主面831a)从第一树脂层821(第一树脂层主面821a)露出。在第一树脂层主面821a形成作为由磨具切削后的痕迹的磨削痕。该磨削痕从第一树脂层主面821a跨过柱状导电体主面831a地形成。在本工序中，在磨削第一树脂层821时，也稍微磨削柱状导电体831。其中，由于柱状导电体831和第一树脂层821的材质不同，在磨削后，有时在柱状导电体主面831a产生毛刺。因此，为了除去毛刺而进行药液处理。由此，柱状导电体主面831a成为在z方向上比第一树脂层主面821a凹入的结构。
接下来，如图12～图16所示，形成布线层832、接合部851以及框状导电体861。布线层832、接合部851以及框状导电体861分别与太赫兹装置A1的布线层32、接合部51以及框状导电体61对应。形成上述部件的工序有以下所示的五个工序。
在第一个工序中，如图12所示，形成基底层890a。基底层890a的形成例如通过溅射法来进行。在形成基底层890a的工序中，在形成对第一树脂层主面821a的整个面以及柱状导电体主面831a的整个面进行覆盖的Ti层后，形成与Ti层接触的Cu层。基底层890a由相互层叠的Ti层及Cu层形成。
在第二个工序中，如图13所示，形成镀层890b。镀层890b的形成例如通过利用光刻法进行的抗蚀剂图案的形成以及电镀来进行。在形成镀层890b的工序中，以覆盖基底层890a的整个面的方式涂敷感光性抗蚀剂，并对该感光性抗蚀剂进行曝光及显影，来进行抗蚀剂层的图案化。由此，形成抗蚀剂图案，并且基底层890a的一部分(形成镀层890b的部分)从该抗蚀剂图案露出。接着，利用将基底层890a作为导电路径的电镀，在从抗蚀剂图案露出的基底层890a之上使镀层890b析出。在本工序中，作为镀层890b，例如使含有Cu的金属层析出。此时，镀层890b与基底层890a一体地形成。之后，除去在本工序中形成的抗蚀剂图案。由此，形成图13所示的镀层890b。该镀层890b和被镀层890b覆盖的基底层890a之后成为布线层832。布线层832与太赫兹装置A1的布线层32对应。
在第三个工序中，如图14所示，形成接合部851。在本工序中，形成绝缘层851a及接合层851b作为接合部851。首先，在形成绝缘层851a的工序中，以覆盖镀层890b的整个面以及从镀层890b露出的基底层890a的整个面的方式涂敷感光性聚酰亚胺。该感光性聚酰亚胺例如使用旋涂机来涂敷。然后，对涂敷后的感光性聚酰亚胺进行曝光、显影，来形成框状的绝缘层851a。接着，在形成接合层851b的工序中，首先，形成用于形成该接合层851b的抗蚀剂图案。在该抗蚀剂图案的形成中，涂敷感光性抗蚀剂，并对涂敷后的感光性抗蚀剂进行曝光、显影，来进行抗蚀剂层的图案化。由此，形成抗蚀剂图案，镀层890b的一部分(形成接合层851b的部分)从该抗蚀剂图案露出。该露出的部分在俯视时位于框状的绝缘层851a的内侧。然后，利用将基底层890a及镀层890b作为导电路径的电镀，在从抗蚀剂图案露出的镀层890b之上析出接合层851b。在本工序中，作为接合层851b，依次层叠含有Cu的金属层、含有Ni的金属层以及含有Sn的合金层。该含有Sn的合金层例如为Sn-Sb系合金或Sn-Ag系合金等无铅焊锡。之后，除去在本工序中形成的抗蚀剂图案。由此，形成图14所示的包括绝缘层851a及接合层851b的接合部851。接合部851与太赫兹装置A1的接合部51对应。
在第四个工序中，如图15所示，形成镀层890c。镀层890c的形成例如通过利用光刻法进行的抗蚀剂图案的形成以及电镀来进行。镀层890c的形成与镀层890b的形成相同地进行。具体而言，在形成镀层890c的工序中，形成用于形成镀层890c的抗蚀剂图案。由此，基底层890a的一部分(形成镀层890c的部分)从所形成的抗蚀剂图案露出。接着，利用将基底层890a作为导电路径的电镀，在从抗蚀剂图案露出的基底层890a之上析出镀层890c。在本工序中，作为镀层890c，例如使含有Cu的金属层析出。镀层890c与基底层890a一体地形成。之后，除去在本工序中形成的抗蚀剂图案。由此，形成图15所示的镀层890c。镀层890c和被镀层890c覆盖的基底层890a之后成为框状导电体861。框状导电体861与太赫兹装置A1的框状导电体61对应。
在第五个工序中，如图16所示，除去不需要的基底层890a。在本工序中，未被镀层890b及镀层890c的任一个覆盖的基底层890a作为不需要的基底层890a而被除去。不需要的基底层890a例如通过使用了H2SO4(硫酸)及H2O2(过氧化氢)的混合溶液的湿式蚀刻而被除去。经过该除去不需要的基底层890a的工序，如图16所示，在第一个工序中形成的基底层890a分割为被镀层890b覆盖的基底层890a和被镀层890c覆盖的基底层890a。由此，如图16所示，由镀层890b以及被镀层890b覆盖的基底层890a形成布线层832，由镀层890c以及被镀层890c覆盖的基底层890a形成框状导电体861。图17～图21中，一体地示出镀层890b以及被镀层890b覆盖的基底层890a作为布线层832，一体地示出镀层890c以及被敷层890c覆盖的基底层890a作为框状导电体861。
经过以上的五个工序，如图16所示，形成布线层832、接合部851以及框状导电体861。在本实施方式中，示出了利用同一基底层890a来形成布线层832及框状导电体861的情况，但在布线层832的形成和框状导电体861的形成中，也可以分别各形成基底层。将形成基底层890a的工序、形成镀层890b的工序以及除去不需要的基底层890a的工序合并后的工序相当于权利要求书中记载的“第一布线层形成工序”。并且，将形成基底层890a的工序、形成镀层890c的工序以及除去不需要的基底层890a的工序合并后的工序相当于权利要求书中记载的“第二导电体形成工序”。
接下来，如图17所示，搭载太赫兹元件811。太赫兹元件811与太赫兹装置A1的太赫兹元件11对应。太赫兹元件811具有朝向z2方向的元件主面811a以及朝向z1方向的元件背面811b。太赫兹元件811的电极(上述的第一导电层14及第二导电层15的各一部分)从元件背面811b露出。搭载太赫兹元件811的工序(太赫兹元件搭载工序)通过倒装芯片接合来进行。具体而言，在将焊剂涂敷于太赫兹元件811的元件背面811b之后，例如使用倒装芯片焊接机将太赫兹元件811临时安装在接合部851之上。此时，元件背面811b成为与布线层832对置的姿势。并且，接合部851成为介于布线层832与形成于太赫兹元件811的元件背面811b的电极(省略图示)之间的状态。之后，通过回流焊使接合部851的接合层851b熔融，使之与电极焊盘结合。然后，使接合部851的接合层851b冷却并固化。由此，太赫兹元件811搭载于布线层832，并且太赫兹元件811的电极与布线层832经由接合部851导通。
接下来，如图18所示，形成第二树脂层822。在形成第二树脂层822的工序(第二树脂层形成工序)中，例如通过模制成型来进行。与第一树脂层821相同，第二树脂层822具有电绝缘性，例如是以黑色的环氧树脂为主剂的合成树脂。在本工序中，在第一树脂层821之上形成覆盖太赫兹元件811及框状导电体861的第二树脂层822。通过第二树脂层形成工序而形成的第二树脂层822完全覆盖太赫兹元件811及框状导电体861。因而，第二树脂层822的朝向z2方向的面(第二树脂层主面822a)相比框状导电体861的朝向z2方向的面以及元件主面811a的任一个位于z2方向。在第二树脂层形成工序中，在进行模制成型之前，也可以预先在太赫兹元件811的下方(太赫兹元件811与第一树脂层主面821a之间)填充例如以环氧树脂为主剂的底部填料。
接下来，如图19所示，除去支撑基板800。在除去支撑基板800的工序(支撑基板除去工序)中，通过使用机械磨床的磨削来进行。磨削方法并不限定于使用机械磨床的磨削。在本工序中，从支撑基板背面802起朝向z2方向对支撑基板800进行磨削，完全削掉支撑基板800。并且，完全磨削支撑基板800，并且也磨削柱状导电体831的基底层。因而，柱状导电体831由含有Cu的金属层亦即镀层构成。在磨削支撑基板800时残留有柱状导电体831的基底层的情况下，柱状导电体831构成为包括基底层及镀层。通过该支撑基板除去工序，第一树脂层821的朝向z1方向的面(第一树脂层背面821b)以及柱状导电体831的朝向z1方向的面(柱状导电体背面831b)露出到外部。此外，在使用玻璃基板作为支撑基板800的情况下，通过利用药液处理、激光照射将该玻璃基板剥离，来除去支撑基板800。
接下来，如图20所示，形成外部电极840。形成外部电极840的工序(外部电极形成工序)通过无电镀来进行。在本工序中，通过无电镀，使Ni层、Pd层以及Au层依次分别析出。此时，形成与柱状导电体背面831b接触且覆盖该柱状导电体背面831b的Ni层，依次在该Ni层上形成Pd层，在Pd层上形成Au层。由此，形成图20所示的外部电极840。此外，外部电极840的形成方法并不限定于此，可以使Ni层及Au层依次析出，也可以仅使Au层析出，也可以仅形成Sn，并且也可以在Ni层上形成Sn。
接下来，如图21所示，对第二树脂层822进行磨削。在磨削第二树脂层822的工序(第二树脂层磨削工序)中，例如使用机械磨床来进行，用磨具来切削第二树脂层822。第二树脂层822的磨削方法没有特别限定。在本工序中，磨削第二树脂层822直至框状导电体861在z1方向上从第二树脂层主面822a露出。由此，第二树脂层主面822a向z1方向移动，框状导电体861的朝向z方向的面(顶面861c)从第二树脂层822(第二树脂层主面822a)露出。在本工序中，在磨削第二树脂层822时，也稍微磨削框状导电体861。其中，由于框状导电体861和第二树脂层822的材质不同，在磨削后，有时在顶面861c产生毛刺。因此，为了除去毛刺而进行药液处理。由此，框状导电体861的顶面861c成为相比第二树脂层主面822a向z方向凹入的结构。
接着，分割为各个太赫兹元件811的单片。在分割为单片的工序(单片化工序)中，例如通过刀片切割来切断第一树脂层821及第二树脂层822。此时，沿图21所示的切断线CL1进行切断。图21中，考虑到刀片切割所使用的切割刀片的厚度，用矩形示出切断线CL1。切断方法并不限定于刀片切割，根据要切断的原材料，也可以使用激光切割或等离子切割等其它切割方法。通过单片化工序而分割出的单片成为图1～图5所示的太赫兹装置A1。
通过经过以上的各工序，制造多个图1～图5所示的太赫兹装置A1。此外，上述的太赫兹装置A1的制造方法是一例，并不限定于此。例如，也可以在支撑基板除去工序及外部电极形成工序之前进行第二树脂层磨削工序。在该情况下，最好以利用外部电极形成工序中的无电镀而在从第二树脂层822露出的框状导电体861的顶面861c不形成外部电极840的方式在外部电极形成工序之前预先在第二树脂层822的第二树脂层主面822a粘贴有切割带。并且，当在太赫兹元件811的电极焊盘形成有焊锡凸块等接合部件的情况下，也可以不形成接合部851的接合层851b。
接下来，对第一实施方式的太赫兹装置A1及其制造方法的作用效果进行说明。
太赫兹装置A1具备第一树脂层21及第二树脂层22。第一树脂层21经由多个布线层32支撑太赫兹元件11。第二树脂层22形成在第一树脂层21之上，覆盖太赫兹元件11。根据该结构，第一树脂层21是支撑太赫兹元件11的支撑部件，第二树脂层22是覆盖太赫兹元件11的保护部件。因此，能够减小支撑部件与保护部件的热膨胀系数的差。尤其，由于第一树脂层21的构成材料和第二树脂层22的构成材料均为环氧树脂，所以几乎没有支撑部件与保护部件的热膨胀系数的差。因此，能够减少在支撑部件(第一树脂层21)与保护部件(第二树脂层22)的界面产生的热应力。该热应力例如由来自在太赫兹装置A1的通电时产生的太赫兹元件11的发热施加。因而，能够抑制保护部件从支撑部件剥离，因而能够提高太赫兹装置A1的可靠性。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
在太赫兹装置A1中，太赫兹元件11支撑于第一树脂层21。第一树脂层21通过模制成型来形成。在与本公开的太赫兹装置A1不同的太赫兹装置、例如太赫兹元件11支撑于半导体基板(硅基板)来代替支撑于第一树脂层21的太赫兹装置中，在该太赫兹装置的底面设置端子时，需要形成被称为TSV(Through-Silicon Via：硅通孔)的贯通电极。为了形成该TSV，需要通过例如被称为博世工艺(Bosch process)的蚀刻技术来形成贯通孔，但半导体基板越厚，则贯通孔的形成越难。也就是说，难以形成贯通支撑部件(半导体基板)的贯通电极。另一方面，根据本实施方式，在通过电镀形成柱状导电体31(柱状导电体831)之后，通过模制成型来形成第一树脂层21(第一树脂层821)。因此，能够比较容易地形成贯通支撑部件(第一树脂层21)的贯通电极(柱状导电体31)。由此，相比使用半导体基板作为支撑部件的情况容易进行太赫兹装置A1的制造。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
在太赫兹装置A1中，在第一树脂层21的第一树脂层主面211形成有磨削痕。利用该磨削痕，在第一树脂层主面211形成有微小的凹凸。根据该结构，通过锚固效果，能够提高第一树脂层21与第二树脂层22的粘接强度。因而，能够抑制保护部件(第二树脂层22)从支撑部件(第一树脂层21)剥离，所以能够提高太赫兹装置A1的可靠性。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
在太赫兹装置A1中，各接合部51包括绝缘层511。根据该结构，在利用太赫兹元件搭载工序时的回流焊的热使接合层851b(尤其是与第三层512c对应的部分)熔融时，能够抑制该接合层851b扩展到意料外的部分。因此，能够抑制意料外的短路，进而能够抑制太赫兹装置A1的动作不良。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
在太赫兹装置A1中，太赫兹元件11由密封树脂20覆盖。因此，太赫兹元件11不露出到外部。在太赫兹元件11露出到外部而暴露在外部空气下的情况下，太赫兹装置A1有时会动作不良。例如，空气中的水分、尘埃等产生的影响或者振动、冲击产生的影响等是动作不良的原因。因而，通过用密封树脂20覆盖太赫兹元件11，能够保护太赫兹元件11不受上述的来自外部的影响。因此，能够提高太赫兹装置A1的可靠性。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
在太赫兹装置A1中，框状导电体61包围太赫兹元件11地配置。由此，框状导电体61作为电磁屏蔽件发挥功能，因而太赫兹装置A1能够减少干扰噪声、串扰这样的问题。因此，太赫兹装置A1能够实现太赫兹波的射出质量或接收质量的提高。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
在太赫兹装置A1中，从太赫兹元件11发出的太赫兹波由框状导电体61(内表面611)谐振反射，在z方向上振荡。由此，太赫兹装置A1能够使降低了噪声成分的太赫兹波振荡。并且，太赫兹装置A1能够使通过进行谐振反射而提高了增益的太赫兹波振荡。因此，太赫兹装置A1能够实现太赫兹波的射出质量或接收质量的提高。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
在太赫兹装置A1中，框状导电体61在俯视时呈矩形环状。由此，能够相对于太赫兹元件11的元件侧面113大致平行地配置内表面611(反射面)。因此，在太赫兹元件11集成化的天线结构是偶极天线、缝隙天线或者领结天线等偏振方向固定的天线的情况下，来自太赫兹元件11的太赫兹波能够由内表面611垂直地反射。由此，太赫兹装置A1能够实现太赫兹波的射出质量或接收的效率提高。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
在太赫兹装置A1中，太赫兹元件11经由各接合部51以倒装芯片的方式安装在形成有多个布线层32的第一树脂层21上。因此，太赫兹元件11在与多个布线层32的导通中不使用接合线。由此，能够缩短太赫兹装置A1中的布线路径，因而能够抑制该布线路径中的寄生阻抗及寄生电感。其结果，太赫兹装置A1在使太赫兹元件11高频驱动的情况下是有效的。并且，在以倒装芯片的方式安装的情况下，与引线接合相比，能够减小安装面积。因此，太赫兹装置A1能够实现小型化。也就是说，太赫兹装置A1能够采用在模块化太赫兹元件11的方面优选的封装构造。
以下，对本公开的太赫兹装置及其制造方法的其它实施方式进行说明。其中，对与上述的太赫兹装置及其制造方法相同或者类似的结构标注相同的符号，并省略其说明。
＜第二实施方式＞
图22～图25示出第二实施方式的太赫兹装置。第二实施方式的太赫兹装置B1与太赫兹装置A1相比，主要不同点是：具备与太赫兹元件11不同的一个以上的电子器件16。
图22是示出太赫兹装置B1的俯视图，用假想线(双点划线)示出第二树脂层22。图23是示出太赫兹装置B1的俯视图，用假想线(双点划线)示出太赫兹元件11、密封树脂20(第一树脂层21及第二树脂层22)、布线层32、接合部51以及框状导电体61。图24是沿图22的XXIV-XXIV线的剖视图。图25是将图24的一部分放大后的局部放大剖视图。
如图22～图25所示，太赫兹装置B1具备太赫兹元件11、一个以上的电子器件16、密封树脂20(第一树脂层21及第二树脂层22)、多个柱状导电体31、多个布线层32、33、外部保护膜34、多个外部电极40、多个接合部51、52以及框状导电体61。如图22～图25所示，与太赫兹装置A1相比，太赫兹装置B1还具备一个以上的电子器件16、多个布线层33、外部保护膜34以及多个接合部52。
一个以上的电子器件16分别是与太赫兹元件11一起成为太赫兹装置B1的功能中枢的元件。电子器件16可以是有源元件，也可以是无源元件。作为有源元件，例如有LSI等集成电路(IC)、LDO等电压控制用元件、运算放大器等放大用元件、或者晶体管、二极管等分立器件等。作为无源元件，例如有电阻器、电感器、电容器等。电子器件16可以是包括半导体材料的半导体元件，也可以是不包括半导体材料的元件。如图23所示，太赫兹装置B1具备两个电子器件16，但电子器件16的数量并不限定于本结构。
各电子器件16例如在俯视时呈矩形。如图24所示，各电子器件16在z方向上相比太赫兹元件11位于z1方向。如图22及图23所示，各电子器件16在俯视时比太赫兹元件11小，完全重叠于太赫兹元件11。各电子器件16也可以在俯视时比太赫兹元件11大。各电子器件16在俯视时可以完全重叠于太赫兹元件11，也可以一部分重叠，并且也可以不重叠。各电子器件16利用多个接合部52与多个布线层33导通接合。各电子器件16是表面安装型。各电子器件16均被第一树脂层21覆盖。
如图24所示，各电子器件16具有元件主面161及元件背面162。元件主面161及元件背面162在z方向上分离且朝向相反侧。元件主面161朝向z2方向。元件背面162朝向z1方向。元件主面161被第一树脂层21覆盖。在元件背面162形成有多个电极焊盘(省略图示)。该多个电极焊盘分别例如由Al(铝)构成。多个电极焊盘是各电子器件16中的端子。电极焊盘的数量、构成材料以及位置并不限定于图18及图19所示的例子。
在太赫兹装置B1中，多个柱状导电体31的各个柱状导电体31形成在各布线层33之上。各柱状导电体31的柱状导电体背面312与各布线层33接触。各柱状导电体31的构成材料例如为Cu。此外，各柱状导电体31也可以构成为包括相互层叠的基底层及镀层。该基底层包括Ti层及Cu层。Ti层形成在布线层33之上，Cu层形成在Ti层之上。镀层含有Cu，且形成在基底层的Cu层之上。
多个布线层33的各个布线层33使各电子器件16与各柱状导电体31导通。各布线层33的构成材料构成为包括相互层叠的基底层及镀层。基底层由相互层叠的Ti层及Cu层构成，其厚度为200～800nm左右。镀层例如含有Cu，比基底层厚。各布线层33的构成材料并不限定于此。各布线层33的形成范围并不限定于图23及图24所示的例子。
各布线层33具有布线层主面331及布线层背面332。布线层主面331及布线层背面332在z方向上分离，并且相互朝向相反侧。布线层主面331朝向z2方向，布线层背面332朝向z1方向。布线层主面331被第一树脂层21覆盖。在各布线层主面331分别各形成有一个柱状导电体31以及一个接合部52。布线层主面331的一部分与柱状导电体背面312接触。布线层背面332从第一树脂层21(第一树脂层背面212)露出。布线层背面332与第一树脂层背面212为同一面。布线层背面332的一部分与外部电极40接触。
在太赫兹装置B1中，多个外部电极40不包括多个柱状导电体被覆部41而包括多个布线层被覆部42。
多个布线层被覆部42分别覆盖各布线层背面332的各一部分。各布线层被覆部42与各布线层背面332接触。太赫兹元件11经由各接合部51、各布线层32、各柱状导电体31以及各布线层33而与各布线层被覆部42导通。并且，电子器件16经由各接合部52及各布线层33而与各布线层被覆部42导通。各布线层被覆部42是太赫兹装置B1的端子，与太赫兹元件11及电子器件16的双方导通。
多个接合部52分别介于各电子器件16(详细为上述的电极焊盘)与各布线层33之间。各接合部52是导电性接合材料。利用多个接合部52将电子器件16固定于多个布线层33，经由多个接合部52来确保电子器件16与多个布线层33的导通。如图25所示，接合部52包括绝缘层521及接合层522。
如图25所示，绝缘层521分别形成在各布线层33之上。绝缘层521与绝缘层511相同地构成。绝缘层521在俯视时呈在中央开口的框状。绝缘层521在俯视时例如呈矩形环状。绝缘层521的俯视形状并不限定于矩形环状，也可以呈圆环状、椭圆环状或者多边形环状。绝缘层521在俯视时包围接合层522。绝缘层521的构成材料例如是聚酰亚胺树脂，但并不限定于此。
接合层522将各电子器件16与各布线层33导通接合。接合层522形成在布线层33(布线层主面331)之上。接合层522与接合层522相同地构成。具体而言，接合层522覆盖绝缘层521的开口部分的表面。各接合层522的一部分填充于绝缘层521的开口部分。如图25所示，各接合层522由相互层叠的第一层522a、第二层522b以及第三层522c构成。第一层522a、第二层522b以及第三层522c分别与各接合部51的接合层512中的第一层512a、第二层512b以及第三层512c相同地构成。
外部保护膜34是具有绝缘性的树脂膜。外部保护膜34的构成材料例如是聚合物树脂。作为聚合物树脂，有聚酰亚胺树脂、酚醛树脂等。外部保护膜34的构成材料是具有绝缘性的树脂材料即可，并不限定于此。外部保护膜34至少覆盖从外部电极40的布线层被覆部42露出的布线层背面332。外部保护膜34覆盖从布线层被覆部42露出的布线层背面332和第一树脂层背面212的整个面。
接下来，参照图26～图33对第二实施方式的太赫兹装置B1的制造方法的一例进行说明。图26～图33是示出太赫兹装置B1的制造方法的一个工序的剖视图。在第二实施方式的各工序中，在与第一实施方式相同或类似的工序中，参照上述的工序，并省略其说明。
首先，与第一实施方式中的支撑基板准备工序相同地准备支撑基板800。
接下来，如图26～图30所示，形成布线层833、接合部852以及柱状导电体831。布线层833、接合部852以及柱状导电体831分别与太赫兹装置B1的布线层32、接合部52以及柱状导电体31对应。形成上述部件的工序有以下所示的五个工序。
在第一个工序中，如图26所示，形成基底层891a。基底层891a的形成例如通过溅射法来进行。在形成基底层891a的工序中，在形成对支撑基板主面801的整个面进行覆盖的Ti层后，形成与Ti层接触的Cu层。基底层891a由相互层叠的Ti层及Cu层形成。
在第二个工序中，如图27所示，形成镀层891b。镀层891b的形成例如通过利用光刻法进行的抗蚀剂图案的形成以及电镀来进行。在形成镀层891b的工序中，通过以覆盖基底层891a的整个面的方式涂敷感光性抗蚀剂，并对该感光性抗蚀剂进行曝光及显影，来进行抗蚀剂层的图案化。由此，形成抗蚀剂图案，基底层891a的一部分(形成镀层891b的部分)从抗蚀剂图案露出。接着，利用将基底层891a作为导电路径的电镀，在从抗蚀剂图案露出的基底层891a之上析出镀层891b。在本工序中，作为镀层891b，例如析出含有Cu的金属层。此时，镀层891b与基底层891a一体地形成。之后，除去在本工序中形成的全部抗蚀剂层。由此，形成图27所示的镀层891b。该镀层891b和被镀层891b覆盖的基底层891a之后成为布线层833。布线层833与太赫兹装置B1的布线层33对应。
在第三个工序中，如图28所示，形成接合部852。在本工序中，形成绝缘层852a及接合层852b作为接合部852。首先，在形成绝缘层852a的工序中，以覆盖镀层891b的整个面以及从镀层891b露出的基底层891a的整个面的方式涂敷感光性聚酰亚胺。该感光性聚酰亚胺例如使用旋涂机来涂敷。并且，通过对涂敷后的感光性聚酰亚胺进行曝光、显影，来形成框状的绝缘层852a。接着，在形成接合层852b的工序中，首先，形成用于形成该接合层852b的抗蚀剂图案。在该抗蚀剂图案的形成中，涂敷感光性抗蚀剂，并通过对涂敷后的感光性抗蚀剂进行曝光、显影，来进行抗蚀剂层的图案化。由此，形成抗蚀剂图案，并且镀层891b的一部分(形成接合层852b的部分)从该抗蚀剂图案露出。该露出的部分在俯视时位于框状的绝缘层852a的内侧。并且，利用将基底层891a及镀层891b作为导电路径的电镀，在从抗蚀剂图案露出的镀层891b之上析出接合层852b。在本工序中，作为接合层852b，依次层叠含有Cu的金属层、含有Ni的金属层以及含有Sn的合金层。该含有Sn的合金层例如为Sn-Sb系合金或Sn-Ag系合金等无铅焊锡。之后，除去在本工序中形成的抗蚀剂图案。由此，形成图28所示的包括绝缘层852a及接合层852b的接合部852。接合部852与太赫兹装置B1的接合部52对应。
在第四个工序中，如图29所示，形成镀层891c。镀层891c的形成例如通过利用光刻法进行的抗蚀剂图案的形成以及电镀来进行。镀层891c的形成与镀层891b的形成相同地进行。具体而言，在形成镀层891c的工序中，形成用于形成镀层891c的抗蚀剂图案。由此，镀层891b的一部分(形成镀层891c的部分)从所形成的抗蚀剂图案露出。接着，利用将基底层891a及镀层891b作为导电路径的电镀，在从抗蚀剂图案露出的镀层891b之上析出镀层891c。在本工序中，作为镀层891c，例如析出含有Cu的金属层。之后，除去在本工序中形成的抗蚀剂图案。由此，形成图29所示的镀层891c。镀层891c成为柱状导电体831。
在第五个工序中，如图30所示，除去不需要的基底层891a。在本工序中，未被镀层891b覆盖的基底层891a作为不需要的基底层891a而被除去。不需要的基底层891a的除去与上述的不需要的基底层890a的除去相同，通过湿式蚀刻来进行。经过该除去不需要的基底层891a的工序，如图30所示，由镀层891b以及被镀层891b覆盖的基底层891a形成布线层833。此外，图31～图33中，一体地示出镀层891b以及被镀层891b覆盖的基底层891a作为布线层833，示出镀层891c作为柱状导电体831。
经过以上所示的五个工序，如图30所示，形成布线层833、接合部852以及柱状导电体831。将形成基底层891a的工序、形成镀层891c的工序以及除去不需要的基底层891a的工序合并后的工序相当于权利要求书中记载的“第二布线层形成工序”。并且，将形成基底层891a的工序、形成镀层891c的工序以及除去不需要的基底层891a的工序合并后的工序相当于权利要求书中记载的“第一导电体形成工序”。
接下来，如图31所示，搭载多个电子器件816。各电子器件816与太赫兹装置B1的各电子器件16对应。各电子器件816具有朝向z2方向的元件主面816a以及朝向z1方向的元件背面816b。在元件背面816b形成有电极焊盘(省略图示)。搭载电子器件816的工序(电子器件搭载工序)通过倒装芯片接合来进行。具体而言，在将助焊剂涂敷于各电子器件816后，例如使用倒装芯片焊接机将各电子器件816临时安装在接合部852之上。此时，接合部852成为介于布线层833与形成于各电子器件816的元件背面816b的电极焊盘(省略图示)之间的状态。之后，通过回流焊使接合部852的接合层852b熔融，使之与电极焊盘结合。然后，使接合部852的接合层852b冷却并固化。由此，各电子器件816搭载于布线层833，各电子器件816的电极焊盘与布线层833经由接合部852导通。
接下来，与上述的太赫兹装置A1的制造方法相同，进行第一树脂层形成工序、第一树脂层磨削工序、形成布线层832的工序、形成接合部851的工序、形成框状导电体861的工序、太赫兹元件搭载工序、第二树脂层形成工序以及支撑基板除去工序(参考图10～图19)。此外，在太赫兹装置B1的制造方法中，不进行上述的柱状导电体形成工序。
接下来，如图32所示，形成外部保护膜834。在形成外部保护膜834的工序(外部保护膜形成工序)中，除了布线层背面833b的一部分(之后形成外部电极840的区域)以外，以跨过布线层背面833b及第一树脂层背面821b的方式形成聚合物树脂。在本工序中，形成聚酰亚胺树脂或酚醛树脂等作为聚合物树脂。所形成的外部保护膜834具有开口部834a，各布线层背面833b的一部分分别从该开口部834a露出。
接下来，如图33所示，形成外部电极840。本实施方式中的外部电极形成工序与第一实施方式的外部电极形成工序相同，通过无电镀来进行。由此，在各布线层背面833b的从外部保护膜834的开口部834a露出的一部分依次层叠Ni层、Pd层以及Au层。外部电极840包括相互层叠的Ni层、Pd层以及Au层。
接下来，与第一实施方式相同，经过第二树脂层磨削工序而进行单片化工序。由此，制造图22～图25所示的太赫兹装置B1。此外，上述的太赫兹装置B1的制造方法是一例，并不限定于此。例如，在各电子器件816的电极焊盘形成有焊锡凸块等接合部件的情况下，也可以不形成接合部852的接合层852b。
接下来，对第二实施方式的太赫兹装置B1及其制造方法的作用效果进行说明。
与太赫兹装置A1相同，太赫兹装置B1具备第一树脂层21及第二树脂层22。第一树脂层21经由多个布线层32支撑太赫兹元件11。第二树脂层22形成在第一树脂层21之上，覆盖太赫兹元件11。因此，与第一实施方式相同，能够减小支撑部件(第一树脂层21)与保护部件(第二树脂层22)的热膨胀系数的差。因而，与第一实施方式相同，能够减少支撑部件与保护部件的界面处的热应力，所以能够抑制保护部件从支撑部件剥离。也就是说，由于能够提高太赫兹装置B1的可靠性，所以太赫兹装置B1能够采用在模块化太赫兹元件11的方面优选的封装构造。
除此以外，太赫兹装置B1由于与太赫兹装置A1共同的结构，能够起到与上述的太赫兹装置A1相同的效果。
太赫兹装置B1具备太赫兹元件11和与太赫兹元件11不同的一个以上的电子器件16。上述部件被密封树脂20覆盖。由此，太赫兹装置B1能够进行追加了电子器件16的功能的多芯片封装化。例如，在太赫兹装置B1中，在使用齐纳二极管或者TVS(瞬态电压抑制器)二极管作为两个电子器件16的各个的情况下，能够成为图34所示的电路结构。因而，能够利用两个电子器件16来追加太赫兹元件11的浪涌保护功能。并且，由于太赫兹元件11和一个以上的电子器件16被封装成一个，所以与将其分别封装的情况相比，能够减小安装于电路基板等的安装面积。
太赫兹装置B1具备太赫兹元件11及电子器件16。太赫兹元件11被第二树脂层22覆盖，电子器件16被第一树脂层21覆盖。第一树脂层21和第二树脂层22在z方向上层叠。因而，太赫兹元件11和电子器件16成为在z方向上多层安装的构造。由此，能够使太赫兹元件11和电子器件16在z方向上重叠，因而能够减小太赫兹装置B1的俯视尺寸。并且，太赫兹元件11和电子器件16利用第一树脂层21及第二树脂层22多层安装，不具备半导体基板。因此，不需要加工半导体基板，因而容易形成多层安装。
接下来，对第二实施方式的太赫兹装置B1的各变形例进行说明。在这些变形例中，也能够起到与太赫兹装置B1相同的效果。
在第二实施方式中，各电子器件16的构造并不限定于上述的构造。图35示出各电子器件16的构造与太赫兹装置B1相比不同的情况下的太赫兹装置B2。图35是示出太赫兹装置B2的剖视图，与图24的截面对应。如图35所示，本变形例中的电子器件16在x方向的两端形成有电极。在这样的构造的电子器件16中，例如有芯片电容器、芯片电阻器等。图35中，利用接合部53将电子器件16接合于各布线层833。接合部53是焊锡膏或银膏等导电性接合材料。在接合部53形成有焊脚。
在第二实施方式中，示出了太赫兹装置B1具备两个电子器件16的情况，但电子器件16的数量及种类并不限定于此。例如，在太赫兹装置B1中，作为一个以上的电子器件16，还能够具备控制太赫兹元件11的驱动的驱动器IC。
在第二实施方式中，示出了两个电子器件16被第一树脂层21覆盖且位于太赫兹元件11的z1方向侧的情况，但并不限定于此。例如，如图36～图39所示，太赫兹元件11及各电子器件16也可以分别被第二树脂层22覆盖。
图36及图37示出第二实施方式的变形例的太赫兹装置B3。图36是示出太赫兹装置B3的俯视图，省略了第二树脂层22。图37是沿图36的XXXVII-XXXVII线的剖视图。在俯视时，太赫兹装置B3的太赫兹元件11及两个电子器件16配置于框状导电体61的内侧。在太赫兹装置B3中，太赫兹元件11及两个电子器件16在俯视时在x方向上排列。太赫兹元件11在俯视时配置于两个电子器件16之间。太赫兹元件11及两个电子器件16的排列顺序并不限定于图36所示的例子。另外，在太赫兹装置B3中，如图37所示，布线层32包括多个布线部32A、32B。多个布线部32A分别在各布线层主面321之上形成有两个接合部51、52。多个布线部32B分别在各布线层主面321之上形成有接合部52，并且各布线层背面322与柱状导电体31接触。太赫兹元件11与各电子器件16由各布线部32A导通。各电子器件16与各柱状导电体31由各布线部32B导通。
图38及图39示出第二实施方式的变形例的太赫兹装置B4。图38是示出太赫兹装置B4的俯视图，省略了第二树脂层22。图39是沿图38的XXXIX-XXXIX线的剖视图。在俯视时，太赫兹装置B4的太赫兹元件11配置于框状导电体61的内侧，电子器件16配置于框状导电体61的外侧。这一点与太赫兹装置B3不同。在太赫兹装置B4中，也与太赫兹装置B3相同，太赫兹元件11及两个电子器件16在俯视时在x方向上排列。而且，太赫兹元件11在俯视时配置于两个电子器件16之间。其中，在本变形例中，在俯视时，在太赫兹元件11与各电子器件16之间配置有框状导电体61的一部分。此外，太赫兹元件11及两个电子器件16的排列顺序并不限定于图38所示的例子。另外，在太赫兹装置B4中，如图39所示，布线层32包括多个布线部32C、32D。多个布线部32C分别在各布线层主面321之上形成有接合部51，并且各布线层背面322与柱状导电体31接触。多个布线部32D分别在各布线层主面321之上形成有接合部52，并且各布线层背面322与柱状导电体31接触。另外，利用布线层33，实现了俯视时的框状导电体61的内侧与框状导电体61的外侧的导通。太赫兹装置B4的外部电极40包括柱状导电体被覆部41及布线层被覆部42的双方。
＜第三实施方式＞
图40～图42示出第三实施方式的太赫兹装置。第三实施方式的太赫兹装置C1与太赫兹装置A1相比，主要是第二树脂层22的形状不同。
图40是示出太赫兹装置C1的立体图。图41是示出太赫兹装置C1的俯视图。图42是沿图40的XLII-XLII线的剖视图。
在太赫兹装置C1中，第二树脂层22包括从第二树脂层主面221向z1方向凹下的凹部224。凹部224的形成方法没有特别限定，例如有激光加工等。凹部224例如呈圆锥台形。凹部224随着从z2方向侧朝向z1方向侧，与z方向正交的截面的面积变小。如图41所示，凹部224在俯视时与太赫兹元件11重叠。凹部224具有底面224a及连接面224b。
底面224a朝向与第二树脂层主面221相同的方向。底面224a与z方向正交。如图41所示，底面224a例如在俯视时呈圆形。底面224a例如是平坦。底面224a的直径R1(参照图42)相对于从太赫兹元件11发出的太赫兹波的波长λ优选为λ/2≤R1≤λ左右。
如图40及图42所示，连接面224b是与第二树脂层主面221及底面224a相连的面。在z方向上，连接面224b的z2方向的端缘与第二树脂层主面221相连，连接面224b的z1方向的端缘与底面224a相连。连接面224b相对于底面224a倾斜。在将连接面224b相对于底面224a的倾斜角设为θ、将凹部224的深度(z方向尺寸)设为T0时，凹部224的开口部的直径R2(参照图42)为，R2＝R1+2×(T0×tan(90－θ))。
太赫兹装置C1包括金属膜62。金属膜62覆盖凹部224的连接面224b。金属膜62的构成材料例如为Cu。金属膜62的构成材料是反射太赫兹波的材料即可，并不限定于Cu。
在太赫兹装置C1中，如图42所示，框状导电体61的顶面613被第二树脂层22覆盖，但也可以与太赫兹装置A1相同地从第二树脂层22露出。
接下来，对第三实施方式的太赫兹装置C1及其制造方法的作用效果进行说明。
与太赫兹装置A1相同，太赫兹装置C1具备第一树脂层21及第二树脂层22。第一树脂层21经由多个布线层32支撑太赫兹元件11。第二树脂层22形成在第一树脂层21之上，覆盖太赫兹元件11。因此，与第一实施方式相同，能够减小支撑部件(第一树脂层21)与保护部件(第二树脂层22)的热膨胀系数的差。因而，与第一实施方式相同，能够减少支撑部件与保护部件的界面处的热应力，因而能够抑制保护部件从支撑部件剥离。也就是说，由于能够提高太赫兹装置C1的可靠性，所以太赫兹装置C1能够采用在模块化太赫兹元件11的方面优选的封装构造。
除此以外，太赫兹装置C1由于与太赫兹装置A1、B1共同的结构，能够起到与上述的太赫兹装置A1、B1的效果相同的效果。
在太赫兹装置C1中，在第二树脂层22形成有凹部224。凹部224在俯视时与太赫兹元件11重叠。在俯视时，凹部224的中心与太赫兹元件11的中心重叠。凹部224包括连接面224b，连接面224b被金属膜62覆盖。根据该结构，凹部224作为喇叭天线发挥功能，因而能够根据该凹部224的形状及大小来控制射出或者接收的太赫兹波的增益、指向性以及偏振波等。因此，太赫兹装置C1能够集成化喇叭天线。其结果，太赫兹装置C1能够采用在模块化太赫兹元件11的方面功能比太赫兹装置A1高的封装构造。此外，由于凹部224呈圆锥台形，所以太赫兹装置C1被基模TE11波激励。
接下来，对第三实施方式的太赫兹装置C1的各变形例进行说明。在这些变形例中，也能够起到与太赫兹装置C1相同的效果。
在第三实施方式中，示出了在太赫兹装置A1中在第二树脂层22形成有凹部224的情况，但并不限定于此，也可以在太赫兹装置B1中，在第二树脂层22形成凹部224。
在第三实施方式中，示出了凹部224呈圆锥台形的情况，但凹部224的形状没有特别限定，例如也可以呈棱锥台形。图43～图47示出这样的变形例的太赫兹装置。图43～图47示出凹部224呈棱锥台形的情况。
图43及图44示出第三实施方式的第一变形例的太赫兹装置C2。图43是示出太赫兹装置C2的立体图，图44是示出太赫兹装置C2的俯视图。太赫兹装置C2的凹部224在俯视时呈正方形，尤其，凹部224的俯视时的两个对角线与太赫兹元件11的俯视时的两个对角线大致一致。在本变形例中，在俯视时，凹部224的中心也与太赫兹元件11的中心重叠。在太赫兹装置C2中，也与太赫兹装置C1相同，凹部224作为喇叭天线发挥功能。因此，太赫兹装置C2能够采用在模块化太赫兹元件11的方面集成化有喇叭天线的封装构造。
图45及图46示出第三实施方式的第二变形例的太赫兹装置C3。图45是示出太赫兹装置C3的立体图。图46是示出太赫兹装置C3的俯视图。太赫兹装置C3的凹部224在俯视时呈正方形，尤其，凹部224的俯视时的两个对角线分别沿x方向和y方向延伸。在本变形例中，在俯视时，凹部224的中心也与太赫兹元件11的中心重叠。在太赫兹装置C3中，也与太赫兹装置C1相同，凹部224作为喇叭天线发挥功能。因此，太赫兹装置C3能够采用在模块化太赫兹元件11的方面集成化有喇叭天线的封装构造。并且，在太赫兹装置C3中，凹部224作为被称为对角喇叭的喇叭天线发挥功能，对应于多模。
图47示出第三实施方式的第三变形例的太赫兹装置C4。图47是示出太赫兹装置C4的俯视图。太赫兹装置C4的凹部224在俯视时呈长方形。其中，图47所示的凹部224示出了在俯视时呈长边沿y方向延伸的长方形的情况，但也可以呈长边沿x方向延伸的长方形。在本变形例中，在俯视时，凹部224的中心也与太赫兹元件11的中心重叠。在太赫兹装置C4中，也与太赫兹装置C1相同，凹部224作为喇叭天线发挥功能。因此，太赫兹装置C4能够采用在模块化太赫兹元件11的方面集成化有喇叭天线的封装构造。并且，在太赫兹装置C4中，凹部224呈长方形，从而被基模TE01波激励。
在第三实施方式中，示出了元件主面111被第二树脂层22覆盖的情况，但并不限定于此。例如，元件主面111的一部分也可以通过凹部224而露出。图48示出第三实施方式的第四变形例的太赫兹装置C5。图48是示出太赫兹装置C5的剖视图，与图42所示的截面对应。
在太赫兹装置C5中，凹部224不具有底面224a，如图48所示，z1方向的端缘部分离口。由此元件主面111的一部分从第二树脂层22露出。也就是说，在太赫兹装置C5中，元件主面111的一部分被第二树脂层22覆盖，其它部分从第二树脂层22露出。
在太赫兹装置C5中，也能够起到与上述的太赫兹装置C1相同的效果。
在第三实施方式中，示出了凹部224的底面224a形成为平坦的情况，但并不限定于此。例如，也可以形成有从底面224a向z2方向隆起的部分。图49示出第三实施方式的第五变形例的太赫兹装置C6。图49是示出太赫兹装置C6的剖视图，与图42所示的截面对应。
在太赫兹装置C6中，凹部224还包括隆起部224c。如图49所示，隆起部224c从凹部224的底面224a向z2方向隆起。隆起部224c例如形成为圆锥台状。隆起部224c的形状并不限定于圆锥台状，既可以呈棱锥状，也可以呈圆锥状。隆起部224c的与z方向正交的截面随着从z1方向侧朝向z2方向侧而变小。隆起部224c包括从底面224a立起的侧面224d。侧面224d相对于底面224a倾斜。隆起部224c在俯视时其中心与凹部224的中心重叠。图49所示的侧面224d露出到外部，但也可以被金属膜62覆盖。在俯视时，隆起部224c的中心与太赫兹元件11的中心大致一致。
在太赫兹装置C6中，也能够起到与上述的太赫兹装置C1相同的效果。
＜第四实施方式＞
图50及图51示出第四实施方式的太赫兹装置。第四实施方式的太赫兹装置D1与太赫兹装置A1相比不同点是：在射出(或射入)太赫兹波的面(第二树脂层主面221)形成有电磁波控制部件。在本实施方式中，电磁波控制部件控制太赫兹波，该控制有偏振波控制、频率控制、指向性控制、分散控制、谐振控制或者近场控制等。在本实施方式中，示出在太赫兹装置A1中追加了电磁波控制部件的结构的太赫兹装置D1，但也可以在上述的太赫兹装置B1、C1或者它们的变形例中追加。
图50是示出太赫兹装置D1的俯视图。图51是沿图50的LI-LI线的剖视图。
如上所述，与太赫兹装置A1相比，太赫兹装置D1还具备电磁波控制部件7。电磁波控制部件7形成在第二树脂层主面221之上。在太赫兹装置D1中，将超材料构造体集成化作为电磁波控制部件7。电磁波控制部件7在俯视时与太赫兹元件11的元件主面111重叠。如图50及图51所示，本实施方式中的电磁波控制部件7、即超材料构造体包括图案层711及保护层712。
图案层711形成在第二树脂层主面221之上。如图50所示，图案层711在俯视时与太赫兹元件11重叠。并且，如图50所示，图案层711在俯视时与被框状导电体61包围的区域重叠。图案层711包括呈百叶窗状地配置的多个金属体711a。各金属体711a在俯视时呈沿y方向延伸的带状。各金属体711a在x方向上排列。也就是说，图案层711通过呈百叶窗状地配置多个带状的金属体711a来构成。
保护层712形成为覆盖图案层711。保护层712由具有绝缘性的材料构成，例如是环氧系树脂、聚合物系树脂、氧化硅膜(例如SiO2等)、或者氮化硅膜(例如SiN等)。如图51所示，保护层712的表面(图51中的朝向z2方向的面)例如具有凹凸，但并不限定于此，也可以是平坦。该保护层712的表面的突出的部分(凸部)在俯视时与多个金属体711a重叠，凹入的部分(凹部)在俯视时不与多个金属体711a重叠。
根据太赫兹装置D1，能够起到与太赫兹装置A1相同的效果。
在太赫兹装置D1中，电磁波控制部件7形成在第二树脂层22的第二树脂层主面221之上。因此，来自太赫兹元件11的太赫兹波通过电磁波控制部件7向外部射出。或者，来自外部的太赫兹波经由电磁波控制部件7射入到太赫兹元件11。因此，太赫兹装置D1能够利用电磁波控制部件7来控制射出或射入的太赫兹波。也就是说，太赫兹装置D1可采用能够控制太赫兹波的封装构造。
在太赫兹装置D1中，电磁波控制部件7包括图案层711，该图案层711包括呈百叶窗状地配置的多个金属体711a(参照图50及图51)。根据该结构，电磁波控制部件7作为偏振波滤波器发挥功能。也就是说，利用电磁波控制部件7，能够使从太赫兹元件11放射出的太赫兹波偏振而射出。
在太赫兹装置D1中，示出了图案层711在z方向上为单层的情况，但也可以层叠多个图案层。并且，在太赫兹装置D1中，示出了构成图案层711的多个金属体711a呈百叶窗状地配置的情况，但并不限定于此，例如，也可以是俯视时呈圆环状的多个金属体711a呈同心圆状地配置。在该情况下，多个金属体711a的内周的直径相互不同，并且各金属体711a的外周的直径比配置于该金属体711a的外侧的金属体711a的内周的直径小。并且，也可以是俯视时呈小圆形的多个金属体711a规则(例如与下述的光子晶体构造相同)地配置。
图52～图56示出第四实施方式的太赫兹装置D1的各种变形例。
图52及图53示出第四实施方式的第一变形例的太赫兹装置。该第一变形例的太赫兹装置D2与太赫兹装置D1相比，电磁波控制部件7的结构不同。图52是示出太赫兹装置D2的俯视图。图53是沿图52的LIII-LIII线的剖视图。
在本变形例中，在太赫兹装置D2中，将光子晶体构造体集成化作为电磁波控制部件7。此外，光子晶体是指周期性地配置有两种以上的光学材料(或者一种材料和空气)的晶体。
太赫兹装置D2在第二树脂层22的第二树脂层主面221上形成有电介质721。该电介质721例如是氧化硅膜，但并不限定于此。该电介质721在其表面(朝向z2方向的面，即朝向与第二树脂层主面221相同的方向的面)形成有多个凹处721a。多个凹处721a分别例如在俯视时呈圆形，例如呈点图案状地配置。多个凹处721a的配置并不限定于点图案，只要配置为电磁波控制部件7构成为光子晶体构造体即可。如图53所示，呈点图案状地配置的多个凹处721a的一部分在俯视时与太赫兹元件11重叠。并且，如图53所示，呈点图案状地配置的多个凹处721a的一部分在俯视时与被框状导电体61包围的区域重叠。
在太赫兹装置D2中，以电磁波控制部件7作为频率滤波器发挥功能的方式配置多个凹处721a。多个凹处721a的配置并不限定于此。例如，也可以以使电磁波控制部件7作为高Q值的谐振器或者进行分散控制的部件发挥功能的方式配置多个凹处721a。例如，在图53的排列中，若弄乱周期性而消除1～3个中心附近的凹处721a，则作为高Q值的谐振器发挥功能。并且，若使周期缓慢地变化(缓慢地改变相邻的凹处721a的间隔)，则作为分散控制部件发挥功能。
在太赫兹装置D2中，也能够起到与上述的太赫兹装置D1相同的效果。在本变形例中，电磁波控制部件7构成为包括以预定的图案配置有多个凹处721a的电介质721(参照图52及图53)。根据该结构，电磁波控制部件7作为频率滤波器发挥功能。也就是说，利用电磁波控制部件7，能够控制从太赫兹元件11放射出的太赫兹波的频率而射出。
在本变形例中，电磁波控制部件7示出了在电介质721形成有作为光子晶体构造体的多个凹处的情况，但并不限定于此。例如，也可以在第二树脂层22直接设置作为光子晶体构造体的多个凹处。即使在该情况下，也能够起到与上述太赫兹装置D2相同的效果。
图54示出第四实施方式的第二变形例的太赫兹装置。该第二变形例的太赫兹装置D3与太赫兹装置D1、D2相比，电磁波控制部件7的结构不同。图54是示出太赫兹装置D3的剖视图，是与太赫兹装置D1的图51所示的截面对应的图。
在本变形例中，在太赫兹装置D3中，将层叠有折射率彼此不同的多个薄膜而成的层叠构造集成化作为电磁波控制部件7。如图54所示，本变形例中的电磁波控制部件7在第二树脂层主面221上层叠有第一薄膜731，在第一薄膜731上层叠有第二薄膜732，在第二薄膜732上层叠有第三薄膜733。第一薄膜731、第二薄膜732以及第三薄膜733在俯视时与太赫兹元件11重叠。第一薄膜731、第二薄膜732以及第三薄膜733在俯视时与被框状导电体61包围的区域重叠。图54中，示出了形成有三个薄膜的情况，但该薄膜的数量没有特别限定。将密封树脂20的折射率设为n20时，第一薄膜731、第二薄膜732以及第三薄膜733的折射率分别为n731、n732、n733。在本实施方式中，通过像这样改变多个薄膜的折射率，利用电磁波控制部件7来控制从太赫兹元件11放射并从太赫兹装置D3射出的太赫兹波。上述多个薄膜的各折射率n731、n732、n733以射出适当的太赫兹波的方式变更其组合即可。
在太赫兹装置D3中，也能够起到与上述的太赫兹装置D1相同的效果。
图55示出第四实施方式的第三变形例的太赫兹装置。该第三变形例的太赫兹装置D4与太赫兹装置D3相比不同点在于：在形成有凹部224的第二树脂层22之上形成有电磁波控制部件7。图55是示出太赫兹装置D4的剖视图，与太赫兹装置D1的图51所示的截面对应。
在本变形例中，电磁波控制部件7包括图案层741及电介质742。图案层741与太赫兹装置D1的图案层711相同地构成。因而，图案层741构成为包括多个金属体711a。电介质742覆盖图案层741。电介质742可以是电介质片，也可以是电介质基板。电介质742的构成材料与太赫兹装置D2的电介质721的构成材料相同。电介质742形成在第二树脂层主面221之上，并且形成为盖住第二树脂层22的凹部224。因而，在本变形例中，第二树脂层22的凹部224为空隙。此外，在本变形例的电磁波控制部件7中，也可以是层叠有多个图案层741的结构。在该情况下，多个图案层741成为在z方向上层叠且在各图案层741之间介有电介质742的结构。
在太赫兹装置D4中，也能够起到与上述的太赫兹装置D1相同的效果。
图56示出第四实施方式的第四变形例的太赫兹装置。该第四变形例的太赫兹装置D5与太赫兹装置D4相比不同点是还具备第三树脂层23。图56是示出本变形例的太赫兹装置D5的剖视图，与太赫兹装置D1的图51所示的截面对应。
第三树脂层23形成在第二树脂层22之上。第三树脂层23的一部分填充于第二树脂层22的凹部224。在第三树脂层23之上形成有电磁波控制部件7。第三树脂层23介于第二树脂层22与电磁波控制部件7之间。
在本变形例中，与太赫兹装置D1(参照图50及图51)相同，电磁波控制部件7由包括多个金属体711a的图案层711形成。图56所示的电磁波控制部件7与太赫兹装置D1不同，示出了不包括保护层712的情况，但也可以与太赫兹装置D1相同，电磁波控制部件7包括保护层712。
在太赫兹装置D5中，也能够起到与上述的太赫兹装置D1相同的效果。
在太赫兹装置D5中，示出了图案层711形成在第三树脂层23之上的情况，但并不限定于此。图案层711也可以埋入在第三树脂层23中。在像这样图案层711埋入在第三树脂层23中的结构中，也可以具备多个图案层711。在该情况下，各图案层711也可以埋入在第三树脂层23中。也可以与此不同，最上层的(位于最靠z2方向的)图案层711以从第三树脂层23露出的方式形成在第三树脂层23之上，并且下层的(位于z1方向的)图案层711埋入在第三树脂层23中。
以下，对本公开的太赫兹装置的其它变形例进行说明。以下所示的各变形例能够适当地组合。
在本公开的太赫兹装置中，各外部电极40的结构并不限定于第一实施方式至第四实施方式所示的结构。例如，各外部电极40也可以是球体状的焊锡凸块(焊锡球)。图57示出在第一实施方式的太赫兹装置A1中由焊锡球构成各外部电极40(柱状导电体被覆部41)的情况。图57是示出这样的变形例的太赫兹装置的剖视图，与图4的截面对应。此外，图57所示的结构是一例，在第一实施方式至第四实施方式以及它们的变形例的太赫兹装置中，各外部电极40也可以由焊锡球构成。并且，外部电极40的布线层被覆部42也可以由焊锡球构成。
在本公开的太赫兹装置中，各接合部51的结构并不限定于第一实施方式至第四实施方式所示的结构。图58示出在第一实施方式的太赫兹装置A1中接合部51的构造不同的情况。图58是示出这样的变形例的太赫兹装置的局部放大剖视图，与图5的局部放大剖视图对应。在本变形例的接合部51中，绝缘层511例如是覆盖各布线层32的阻焊剂。绝缘层511的各布线层32之上的一部分离口。接合层512的一部分填充于绝缘层511中开口的部分。在接合层512中，第一层512a的构成材料例如是相互层叠的基底层及镀层。基底层例如包括Ti层及Cu层，镀层例如是含有Cu的金属。第二层512b的构成材料例如是含有Ni的金属。第三层512c的构成材料例如是含有Sn的合金。示出该合金的例子，则为Sn-Sb系合金或Sn-Ag系合金等无铅焊锡。图58所示的结构是一例，在第一实施方式至第四实施方式以及它们的变形例的太赫兹装置中，接合部51也可以如图58所示地构成。同样，在本公开的太赫兹装置中，接合部52的结构并不限定于第二实施方式所示的结构，例如在接合部52中，也可以与图58所示的接合部51相同地构成。
在本公开的太赫兹装置中，也可以不具备框状导电体61。但是，在提高太赫兹波的射出质量或接收质量的方面，优选具备有框状导电体61。
在本公开的太赫兹装置中，太赫兹元件11的元件主面111也可以从第二树脂层22的第二树脂层主面221露出。例如，在第二树脂层磨削工序中，磨削第二树脂层822直至太赫兹元件811的元件主面811a露出来进行制造。此外，在本变形例中，由于太赫兹元件11的元件主面111露出到太赫兹装置的外部，所以预先形成覆盖该元件主面111的保护膜较好。在本变形例中，由于磨削第二树脂层22直至太赫兹元件11的元件主面111露出，所以能够减小第二树脂层22的厚度(z方向尺寸)。因此，能够减小太赫兹装置的厚度(z方向尺寸)，因而能够实现太赫兹装置的小型化。而且，由于太赫兹元件11的元件主面111从第二树脂层22露出，所以提高来自太赫兹元件11的热的散热效率。
在本公开的太赫兹装置中，布线层32的形成范围以及布线层33的形成范围并不限定于第一实施方式至第四实施方式所示的例子。例如，能够根据太赫兹元件11的电极焊盘的数量、位置、一个以上的电子器件16的电极焊盘的数量、位置、太赫兹元件11与一个以上的电子器件16的导通路径、以及太赫兹装置的端子(外部电极40)的数量、位置等来适当地变更。
在本公开的太赫兹装置中，外部电极40的结构并不限定于第一实施方式至第四实施方式所示的例子。图59示出外部电极40包括柱状导电体被覆部41及布线层被覆部42的双方的情况。图60示出在第二实施方式的太赫兹装置B1中外部电极40包括柱状导电体被覆部41而不包括布线层被覆部42的情况。图59及图60都是示出本变形例的太赫兹装置的剖视图，与图24所示的截面对应。在图59所示的例子中，柱状导电体31未形成在布线层33之上，太赫兹元件11与各电子器件16在太赫兹装置的内部不导通。太赫兹元件11经由接合部51、布线层32以及柱状导电体31而与柱状导电体被覆部41(外部电极40)导通。电子器件16经由接合部52及布线层33而与布线层被覆部42(外部电极40)导通。因而，在图59所示的太赫兹装置中，柱状导电体被覆部41是与太赫兹元件11导通的端子，布线层被覆部42是与电子器件16导通的端子。另一方面，在图60所示的例子中，柱状导电体31包括多个柱状部31A、31B。各柱状部31A在z方向上从第一树脂层21的第一树脂层主面211贯通至第一树脂层背面212。各柱状部31B形成在布线层33之上，并与布线层32连接。太赫兹元件11经由接合部51、布线层32以及柱状部31A而与柱状导电体被覆部41(外部电极40)导通。各电子器件16经由接合部52、布线层33、柱状部31B、布线层32以及柱状部31A而与柱状导电体被覆部41(外部电极40)导通。因而，在图60所示的太赫兹装置中，布线层被覆部42(外部电极40)是与太赫兹元件11以及各电子器件16的双方导通的端子。在图60所示的例子中，示出了不具备框状导电体61的情况，但也可以追加框状导电体61。
在本公开的太赫兹装置中，示出了框状导电体61的俯视形状为矩形环状的情况，但只要框状导电体61的内表面611为谐振面即可，框状导电体61的俯视形状没有特别限定。图61～图66分别示出本公开的太赫兹装置能够采用的框状导电体61的其它形状。图61～图66是示出该变形例的太赫兹装置的俯视图，省略了第二树脂层22。在这些图示出的框状导电体61的其它形状是一例，并不限定于此。
图61示出框状导电体61的俯视形状为圆环状的情况。在本变形例中，框状导电体61的内表面611在俯视时其半径r为太赫兹波的波长λ的1/4的整数倍、即λ/4的整数倍。即使框状导电体61的俯视形状为圆环状，该框状导电体61也作为电磁屏蔽件发挥功能，因而能够实现抗干扰噪声、抑制串扰。如图61所示，框状导电体61也可以并非大致呈正圆的环状，例如也可以呈椭圆的环状。并且，例如，在太赫兹元件11集成化的天线构造是不依存于特定方向的偏振波的天线的情况下，在俯视时呈圆环状地构成框状导电体61，从而能够高效地接收来自所有方向的电磁波。
图62及图63示出框状导电体61在俯视时不连续而形成有一个以上的狭缝619的情况。在图62及图63所示的例子中，一个以上的狭缝619在俯视时相对于太赫兹波的振荡点即太赫兹元件11的中心位置P1对称地配置。图62示出在俯视时呈矩形环状的框状导电体61设有一个以上的狭缝619的情况。图63示出在俯视时呈圆环状的框状导电体61设有一个以上的狭缝619的情况。图62及图63中分别示出了形成有四个狭缝619的情况，但设置的狭缝619的数量没有限定。在上述情况下，从太赫兹元件11发射出的太赫兹波也由框状导电体61的内表面611谐振反射，因而能够实现从本变形例的太赫兹装置射出的太赫兹波的噪声降低以及增益提高。
图64示出以下情况：与图62及图63相同，在框状导电体61形成有一个以上的狭缝619，但与图62及图63不同，一个以上的狭缝619并非相对于太赫兹波的振荡点对称地配置。在图64所示的变形例中，框状导电体61包括由多个狭缝619分离的多个金属单体610。多个金属单体610的结构没有特别限定，但最好预先构成为由框状导电体61的内表面611定性地反射来自太赫兹元件11的太赫兹波。即，以框状导电体61作为使来自太赫兹元件11的太赫兹波谐振的谐振器发挥功能的方式排列多个金属单体610即可。为了使这样的框状导电体61作为谐振器发挥功能，多个金属单件610例如如下构成。
首先，如图64所示，在各金属单体610中，在沿z方向观察时，假定包围该金属单体610的最小面积的四边形(参照附图的细虚线)。然后，将该假定的四边形的长边方向的长度定义为各金属单体610的长度Li。i为正整数(i＝1、2、…、n)，n为金属单体610的个数。图64中，由于有四个金属单体610，所以i＝1、2、3、4。并且，将隔着一个狭缝619的两个金属单体610间的最小分离距离定义为分离距离Si。在定义分离距离Si时，考虑包围太赫兹元件11的闭环，即通过多个金属单体610且将它们相连的闭环。此时考虑的闭环不横穿太赫兹元件11，并且其长度最小。在图64的例子中，该闭环成为由粗虚线示出的路径。而且，所考虑的闭环上的各金属单体610间的距离为上述两个金属单体610间的分离距离Si。如上所述，在定义各金属单体610的长度Li和两个金属单体610间的分离距离Si时，若设为L0＝ΣLi＝L1+L2+…+Li+…+Ln，S0＝ΣSi＝S1+S2+…+Si+…+Sn，则以满足S0/L0＜1的方式构成多个金属单体610。即，以多个金属单体610的各长度Li之和比各分离距离Si的和大的方式构成多个金属单体610。根据像这样构成，来自太赫兹元件11的太赫兹波由框状导电体61的内表面611谐振反射，因而能够实现从本变形例的太赫兹装置射出的太赫兹波的噪声降低以及增益提高。例如，通过以满足以上的条件的方式构成多个金属单体610，即使是例如图65所示的俯视形状的框状导电体61，也同样能够实现从本变形例的太赫兹装置射出的太赫兹波的噪声降低以及增益提高。
图66示出了分别大致呈相同形状的多个微小的金属单体610作为框状导电体61以成为矩形环状的方式排列的情况。与图66所示的例子不同，多个微小的金属单体610也可以呈圆环状地排列。在图66所示的例子中，例如，以各金属单体610的长度Li满足Li＜λ/8(λ为太赫兹波的波长)且各金属单体610间的分离距离Si满足Si≤2Li方式构成多个金属单体610。在图66所示的框状导电体61中，太赫兹波也被框状导电体61的内表面611谐振反射，即，框状导电体61定性地作为谐振器发挥功能，因而能够实现从本变形例的太赫兹装置射出的太赫兹波的噪声降低以及增益提高。图66中，各金属单体610的俯视形状为矩形，但只要满足上述的条件即可，其俯视形状可以是任意形状。
本公开的太赫兹装置及其制造方法并不限定于上述的实施方式。本公开的太赫兹装置的各部分的具体结构以及本公开的太赫兹装置的制造方法的各工序的具体处理能够自由地进行各种设计变更。
本公开的太赫兹装置及其制造方法包括与以下的附记相关的实施方式。
[附记1]
一种太赫兹装置，其特征在于，具备：
第一树脂层，其具有在第一方向上分离的第一树脂层主面及第一树脂层背面；
第一导电体，其具有朝向与上述第一树脂层主面相同的方向的第一导电体主面以及朝向与上述第一树脂层背面相同的方向的第一导电体背面，且在上述第一方向上贯通上述第一树脂层；
第一布线层，其跨过上述第一树脂层主面和上述第一导电体主面；
太赫兹元件，其具有朝向与上述第一树脂层主面相同的方向的元件主面以及朝向与上述第一树脂层背面相同的方向的元件背面，且进行太赫兹波与电能的转换；
第二树脂层，其具有朝向与上述第一树脂层主面相同的方向的第二树脂层主面以及与上述第一树脂层主面接触的第二树脂层背面，且覆盖上述第一布线层及上述太赫兹元件；以及
外部电极，相比上述第一树脂层配置在上述第一树脂层背面所朝向的方向侧，且与上述第一导电体导通，
上述太赫兹元件与上述第一布线层导通接合。
[附记2]
根据附记1所述的太赫兹装置，其中，
上述元件背面是进行上述太赫兹波的振荡或接收的有源面。
[附记3]
根据附记1或2所述的太赫兹装置，其中，
上述第二树脂层包括在上述第一方向上从上述第二树脂层主面凹入的凹部，
上述凹部具有底面及连接面，
上述底面朝向与上述第二树脂层主面相同的方向，
上述连接面与上述底面及上述第二树脂层主面相连。
[附记4]
根据附记3所述的太赫兹装置，其中，
还具备覆盖上述连接面的金属膜。
[附记5]
根据附记3或4所述的太赫兹装置，其中，
在沿上述第一方向观察时，上述凹部与上述太赫兹元件重叠。
[附记6]
根据附记1至5任一项中所述的太赫兹装置，其中，
还具备在上述第一方向上贯通上述第二树脂层的第二导电体，
在沿上述第一方向观察时，上述第二导电体配置于上述太赫兹元件的周围。
[附记7]
根据附记6所述的太赫兹装置，其中，
在沿上述第一方向观察时，上述第二导电体包围上述太赫兹元件。
[附记8]
根据附记6或7所述的太赫兹装置，其中，
在沿上述第一方向观察时，上述第二导电体与上述第一布线层分离。
[附记9]
根据附记6至8任一项中所述的太赫兹装置，其中，
上述第二导电体具有朝向与上述第二树脂层主面相同的方向的第二导电体主面。
[附记10]
根据附记9所述的太赫兹装置，其中，
上述第二导电体主面相对于上述第二树脂层主面凹入。
[附记11]
根据附记1至10任一项中所述的太赫兹装置，其中，
上述外部电极包括覆盖上述第一导电体背面的第一导电体被覆部。
[附记12]
根据附记1至10任一项中所述的太赫兹装置，其中，
还具备第二布线层，该第二布线层具有朝向与上述第一树脂层背面相同的方向的第二布线层背面，
上述第二布线层背面从上述第一树脂层露出。
[附记13]
根据附记12所述的太赫兹装置，其中，
还具备与上述太赫兹元件不同的电子器件，
上述电子器件与上述第二布线层导通接合，且被上述第一树脂层覆盖。
[附记14]
根据附记12或13所述的太赫兹装置，其中，
上述第二布线层还具有朝向与上述第一树脂层主面相同的方向的第二布线层主面，
上述第一导电体背面与上述第二布线层主面接触。
[附记15]
根据附记12至14任一项中所述的太赫兹装置，其中，
上述外部电极包括覆盖上述第二布线层背面的第二布线层被覆部。
[附记16]
根据附记15所述的太赫兹装置，其中，
还具备保护膜，该保护膜覆盖上述第二布线层背面中的从上述外部电极露出的部分。
[附记17]
根据附记1至16任一项中所述的太赫兹装置，其中，
在上述第一树脂层主面形成有磨削痕。
[附记18]
根据附记17所述的太赫兹装置，其中，
上述第一导电体主面相对于上述第一树脂层主面凹入。
[附记19]
根据附记1至18任一项中所述的太赫兹装置，其中，
还具备将上述太赫兹元件与上述第一布线层接合的导电性接合层，
在沿上述第一方向观察时，上述第一布线层的一部分与上述太赫兹元件重叠，
上述导电性接合层介于上述元件背面与上述第一布线层之间。
[附记20]
一种太赫兹装置的制造方法，其特征在于，具有：
支撑基板准备工序，在该工序中，准备具有在第一方向上分离的基板主面及基板背面的支撑基板；
第一导电体形成工序，在该工序中，在上述基板主面之上形成第一导电体；
第一树脂层形成工序，在该工序中，形成覆盖上述第一导电体的第一树脂层；
第一树脂层磨削工序，在该工序中，从上述基板主面所朝向的一侧向上述基板背面所朝向的一侧磨削上述第一树脂层，使上述第一导电体的一部分从上述第一树脂层露出，从而形成分别在上述第一方向上朝向与上述基板主面相同一侧的第一导电体主面及第一树脂层主面；
第一布线层形成工序，在该工序中，形成跨过上述第一树脂层主面和上述第一导电体主面的第一布线层；
太赫兹元件搭载工序，在该工序中，在上述第一布线层之上导通接合太赫兹元件，该太赫兹元件进行太赫兹波与电能的转换；
第二树脂层形成工序，在该工序中，形成覆盖上述第一布线层及上述太赫兹元件的第二树脂层；
支撑基板除去工序，在该工序中，除去上述支撑基板，从而使在上述第一方向上朝向与上述第一树脂层主面相反一侧的第一树脂层背面露出；以及
外部电极形成工序，在该工序中，形成外部电极，该外部电极相比上述第一树脂层配置在上述第一树脂层背面所朝向的方向侧，且与上述第一导电体导通。
[附记21]
根据附记20所述的太赫兹装置的制造方法，其中，
在上述支撑基板准备工序之后且在上述第一导电体形成工序之前，还具有形成覆盖上述基板主面的一部分的第二布线层的第二布线层形成工序，
在上述第一导电体形成工序中，在上述第二布线层之上形成上述第一导电体。
[附记22]
根据附记21所述的太赫兹装置的制造方法，其中，
还具有在上述第二布线层之上导通接合与上述太赫兹元件不同的电子器件的电子器件搭载工序。
[附记23]
根据附记20至22任一项中所述的太赫兹装置的制造方法，其中，
在上述第一树脂层磨削工序之后且在上述第二树脂层形成工序之前，还具有在上述第一树脂层的一部分之上形成第二导电体的第二导电体形成工序。

Claims (23)

1.一种太赫兹装置，其特征在于，具备：
第一树脂层，其具有在第一方向上分离的第一树脂层主面及第一树脂层背面；
第一导电体，其具有朝向与上述第一树脂层主面相同的方向的第一导电体主面以及朝向与上述第一树脂层背面相同的方向的第一导电体背面，且在上述第一方向上贯通上述第一树脂层；
第一布线层，其跨过上述第一树脂层主面和上述第一导电体主面；
太赫兹元件，其具有朝向与上述第一树脂层主面相同的方向的元件主面以及朝向与上述第一树脂层背面相同的方向的元件背面，且进行太赫兹波与电能的转换；
第二树脂层，其具有朝向与上述第一树脂层主面相同的方向的第二树脂层主面以及与上述第一树脂层主面接触的第二树脂层背面，且覆盖上述第一布线层及上述太赫兹元件；以及
外部电极，其相比上述第一树脂层配置在上述第一树脂层背面所朝向的方向侧，且与上述第一导电体导通，
上述太赫兹元件与上述第一布线层导通接合。
2.根据权利要求1所述的太赫兹装置，其特征在于，
上述元件背面是进行上述太赫兹波的振荡或接收的有源面。
3.根据权利要求1或2所述的太赫兹装置，其特征在于，
上述第二树脂层包括在上述第一方向上从上述第二树脂层主面凹入的凹部，
上述凹部具有底面及连接面，
上述底面朝向与上述第二树脂层主面相同的方向，
上述连接面与上述底面及上述第二树脂层主面相连。
4.根据权利要求3所述的太赫兹装置，其特征在于，
还具备覆盖上述连接面的金属膜。
5.根据权利要求3或4所述的太赫兹装置，其特征在于，
在沿上述第一方向上观察时，上述凹部与上述太赫兹元件重叠。
6.根据权利要求1至5任一项中所述的太赫兹装置，其特征在于，
还具备在上述第一方向上贯通上述第二树脂层的第二导电体，
在沿上述第一方向上观察时，上述第二导电体配置于上述太赫兹元件的周围。
7.根据权利要求6所述的太赫兹装置，其特征在于，
在沿上述第一方向上观察时，上述第二导电体包围上述太赫兹元件。
8.根据权利要求6或7所述的太赫兹装置，其特征在于，
在沿上述第一方向上观察时，上述第二导电体与上述第一布线层分离。
9.根据权利要求6至8任一项中所述的太赫兹装置，其特征在于，
上述第二导电体具有朝向与上述第二树脂层主面相同的方向的第二导电体主面。
10.根据权利要求9所述的太赫兹装置，其特征在于，
上述第二导电体主面相对于上述第二树脂层主面凹入。
11.根据权利要求1至10任一项中所述的太赫兹装置，其特征在于，
上述外部电极包括覆盖上述第一导电体背面的第一导电体被覆部。
12.根据权利要求1～10任一项中所述的太赫兹装置，其特征在于，
还具备第二布线层，该第二布线层具有朝向与上述第一树脂层背面相同的方向的第二布线层背面，
上述第二布线层背面从上述第一树脂层露出。
13.根据权利要求12所述的太赫兹装置，其特征在于，
还具备与上述太赫兹元件不同的电子器件，
上述电子器件与上述第二布线层导通接合，且被上述第一树脂层覆盖。
14.根据权利要求12或13所述的太赫兹装置，其特征在于，
上述第二布线层还具有朝向与上述第一树脂层主面相同的方向的第二布线层主面，
上述第一导电体背面与上述第二布线层主面接触。
15.根据权利要求12至14任一项中所述的太赫兹装置，其特征在于，
上述外部电极包括覆盖上述第二布线层背面的第二布线层被覆部。
16.根据权利要求15所述的太赫兹装置，其特征在于，
还具备保护膜，该保护膜覆盖上述第二布线层背面中的从上述外部电极露出的部分。
17.根据权利要求1至16任一项中所述的太赫兹装置，其特征在于，
在上述第一树脂层主面形成有磨削痕。
18.根据权利要求17所述的太赫兹装置，其特征在于，
上述第一导电体主面相对于上述第一树脂层主面凹入。
19.根据权利要求1至18任一项中所述的太赫兹装置，其特征在于，
还具备将上述太赫兹元件与上述第一布线层接合的导电性接合层，
在沿上述第一方向上观察时，上述第一布线层的一部分与上述太赫兹元件重叠，
上述导电性接合层介于上述元件背面与上述第一布线层之间。
20.一种太赫兹装置的制造方法，其特征在于，具有：
支撑基板准备工序，在该工序中，准备具有在第一方向上分离的基板主面及基板背面的支撑基板；
第一导电体形成工序，在该工序中，在上述基板主面之上形成第一导电体；
第一树脂层形成工序，在该工序中，形成覆盖上述第一导电体的第一树脂层；
第一树脂层磨削工序，在该工序中，从上述基板主面所朝向的一侧向上述基板背面所朝向的一侧磨削上述第一树脂层，使上述第一导电体的一部分从上述第一树脂层露出，从而形成分别在上述第一方向上朝向与上述基板主面相同一侧的第一导电体主面及第一树脂层主面；
第一布线层形成工序，在该工序中，形成跨过上述第一树脂层主面和上述第一导电体主面的第一布线层；
太赫兹元件搭载工序，在该工序中，在上述第一布线层之上导通接合太赫兹元件，该太赫兹元件进行太赫兹波与电能的转换；
第二树脂层形成工序，在该工序中，形成覆盖上述第一布线层及上述太赫兹元件的第二树脂层；
支撑基板除去工序，在该工序中，除去上述支撑基板，从而使在上述第一方向上朝向与上述第一树脂层主面相反一侧的第一树脂层背面露出；以及
外部电极形成工序，在该工序中，形成外部电极，该外部电极相比上述第一树脂层配置在上述第一树脂层背面所朝向的方向侧，且与上述第一导电体导通。
21.根据权利要求20所述的太赫兹装置的制造方法，其特征在于，
在上述支撑基板准备工序之后且在上述第一导电体形成工序之前，还具有形成覆盖上述基板主面的一部分的第二布线层的第二布线层形成工序，
在上述第一导电体形成工序中，在上述第二布线层之上形成上述第一导电体。
22.根据权利要求21所述的太赫兹装置的制造方法，其特征在于，
还具有在上述第二布线层之上导通接合与上述太赫兹元件不同的电子器件的电子器件搭载工序。
23.根据权利要求20至22任一项中所述的太赫兹装置的制造方法，其特征在于，
在上述第一树脂层磨削工序之后且在上述第二树脂层形成工序之前，还具有在上述第一树脂层的一部分之上形成第二导电体的第二导电体形成工序。
CN201980080128.4A 2018-12-12 2019-11-28 太赫兹装置以及太赫兹装置的制造方法 Active CN113169137B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-232463 2018-12-12
JP2018232463 2018-12-12
PCT/JP2019/046571 WO2020121827A1 (ja) 2018-12-12 2019-11-28 テラヘルツ装置およびテラヘルツ装置の製造方法

Publications (2)

Publication Number Publication Date
CN113169137A true CN113169137A (zh) 2021-07-23
CN113169137B CN113169137B (zh) 2024-02-13

Family

ID=71077273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980080128.4A Active CN113169137B (zh) 2018-12-12 2019-11-28 太赫兹装置以及太赫兹装置的制造方法

Country Status (4)

Country Link
US (2) US11387783B2 (zh)
JP (1) JP7273062B2 (zh)
CN (1) CN113169137B (zh)
WO (1) WO2020121827A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024113108A1 (en) * 2022-11-28 2024-06-06 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121827A1 (ja) 2018-12-12 2020-06-18 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
WO2024209902A1 (ja) * 2023-04-06 2024-10-10 ローム株式会社 電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124627A (ja) * 2001-09-07 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20080265412A1 (en) * 2007-04-27 2008-10-30 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing thereof
CN104378962A (zh) * 2013-08-12 2015-02-25 太阳诱电株式会社 电路模块及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527570B2 (ja) 2007-09-07 2014-06-18 国立大学法人 香川大学 テラヘルツ光源
US20130026586A1 (en) * 2011-07-26 2013-01-31 Texas Instruments Incorporated Cross-loop antenna
JP6164103B2 (ja) * 2014-01-27 2017-07-19 富士通株式会社 半導体モジュール
JP6510802B2 (ja) 2014-12-08 2019-05-08 ローム株式会社 テラヘルツ素子およびその製造方法
JP2017055049A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2018088505A (ja) * 2016-11-30 2018-06-07 ローム株式会社 半導体装置およびその製造方法
WO2020039848A1 (ja) * 2018-08-23 2020-02-27 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
WO2020121827A1 (ja) * 2018-12-12 2020-06-18 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
JP7393897B2 (ja) * 2019-09-02 2023-12-07 ローム株式会社 テラヘルツ装置
JP7340391B2 (ja) * 2019-09-02 2023-09-07 ローム株式会社 テラヘルツ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124627A (ja) * 2001-09-07 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20080265412A1 (en) * 2007-04-27 2008-10-30 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing thereof
CN104378962A (zh) * 2013-08-12 2015-02-25 太阳诱电株式会社 电路模块及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024113108A1 (en) * 2022-11-28 2024-06-06 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
US20220302878A1 (en) 2022-09-22
JPWO2020121827A1 (ja) 2021-11-04
US11387783B2 (en) 2022-07-12
US20220014147A1 (en) 2022-01-13
WO2020121827A1 (ja) 2020-06-18
CN113169137B (zh) 2024-02-13
JP7273062B2 (ja) 2023-05-12
US11811365B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
US11811365B2 (en) Terahertz device and method for manufacturing terahertz device
US6181278B1 (en) Antenna-integral high frequency circuit electromagnetically coupling feeder circuit connected to high frequency circuit to microstrip antenna via slot coupling hole
JP7340391B2 (ja) テラヘルツ装置
JP6314705B2 (ja) 高周波モジュール及びその製造方法
US11894494B2 (en) Terahertz device and production method for terahertz device
US11387782B2 (en) Stacked-die bulk acoustic wave oscillator package
US20080124529A1 (en) Multilayer wiring board and its manufacturing method
JP2007280084A (ja) 半導体装置及びその製造方法
KR20170108383A (ko) 소자 패키지 및 그 제조방법
JP4304760B2 (ja) 半導体発光装置
JP6054188B2 (ja) 半導体パッケージおよびその製造方法
JP2002057292A (ja) 半導体装置および半導体装置の製造方法
CN111613586A (zh) 电子装置及电子装置的制造方法
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
WO2021006105A1 (ja) テラヘルツ装置
TWI498996B (zh) 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法
US11243164B2 (en) Terahertz device
JP5412372B2 (ja) 半導体実装装置
WO2019039336A1 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
CN111226305A (zh) 太赫兹器件
JP2012044063A (ja) 半導体モジュール、通信モジュール、及び実装部品
JP2004296922A (ja) 積層チップ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant