JP7340391B2 - テラヘルツ装置 - Google Patents

テラヘルツ装置 Download PDF

Info

Publication number
JP7340391B2
JP7340391B2 JP2019159604A JP2019159604A JP7340391B2 JP 7340391 B2 JP7340391 B2 JP 7340391B2 JP 2019159604 A JP2019159604 A JP 2019159604A JP 2019159604 A JP2019159604 A JP 2019159604A JP 7340391 B2 JP7340391 B2 JP 7340391B2
Authority
JP
Japan
Prior art keywords
terahertz
dielectric
electrode
facing
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019159604A
Other languages
English (en)
Other versions
JP2021040216A (ja
Inventor
一魁 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019159604A priority Critical patent/JP7340391B2/ja
Priority to CN202010656675.7A priority patent/CN112448171A/zh
Priority to US16/999,029 priority patent/US11335653B2/en
Publication of JP2021040216A publication Critical patent/JP2021040216A/ja
Priority to US17/719,056 priority patent/US11569184B2/en
Application granted granted Critical
Publication of JP7340391B2 publication Critical patent/JP7340391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H01Q19/12—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces wherein the surfaces are concave
    • H01Q19/13—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces wherein the surfaces are concave the primary radiating source being a single radiating element, e.g. a dipole, a slot, a waveguide termination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/14—Reflecting surfaces; Equivalent structures
    • H01Q15/16—Reflecting surfaces; Equivalent structures curved in two dimensions, e.g. paraboloidal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/23—Combinations of reflecting surfaces with refracting or diffracting devices

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Light Receiving Elements (AREA)
  • Aerials With Secondary Devices (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本開示は、テラヘルツ装置に関する。
近年、トランジスタなどの電子デバイスの微細化が進み、電子デバイスの大きさがナノサイズになってきたため、量子効果と呼ばれる現象が観測されるようになっている。そして、この量子効果を利用した超高速デバイスや新機能デバイスの実現を目指した開発が進められている。
そのような環境の中で、特に、周波数が０．１ＴＨｚ～１０ＴＨｚであるテラヘルツ帯と呼ばれる周波数領域の電磁波を利用して大容量通信や情報処理、あるいはイメージングや計測などを行う試みが行われている。この周波数領域は、光と電波との両方の特性を兼ね備えており、この周波数帯で動作するデバイスが実現されれば、上述したイメージング、大容量通信・情報処理のほか、物性、天文、生物などのさまざまな分野における計測など、多くの用途に利用されうる。
テラヘルツ帯の周波数の電磁波を発生又は受信する素子としては、例えば共鳴トンネルダイオードと微細スロットアンテナを集積する構造のものが知られている（例えば特許文献１参照）。
特開２０１６－１１１５４２号公報
上記のようなテラヘルツ素子を有するテラヘルツ装置においては、利得の向上が求められる場合がある。
本開示の目的は、利得の向上を図ることができるテラヘルツ装置を提供することにある。
上記課題を解決するテラヘルツ装置は、電磁波を発生させるテラヘルツ素子と、誘電体材料で構成され、前記テラヘルツ素子を囲む誘電体と、気体が存在する気体空間と、前記誘電体及び前記気体空間を介して前記テラヘルツ素子と対向する部分を有し、前記テラヘルツ素子から発生しかつ前記誘電体及び前記気体空間を介して伝搬された電磁波を一方向に向けて反射させる反射部と、を備え、前記テラヘルツ素子の屈折率である素子屈折率は、前記気体の屈折率である気体屈折率よりも高く、前記誘電体の屈折率である誘電屈折率は、前記素子屈折率よりも低くかつ前記気体屈折率よりも高い。
この構成によれば、テラヘルツ素子から発生した電磁波は、誘電体及び気体空間を介して反射膜に伝搬され、反射膜によって一方向に反射される。これにより、電磁波の出力を高くすることができる。したがって、テラヘルツ装置の利得向上を図ることができる。
ここで、素子屈折率よりも低く気体屈折率よりも高い誘電屈折率を有する誘電体によってテラヘルツ素子が囲まれているため、テラヘルツ素子から反射膜に向けて段階的に屈折率が小さくなっている。このため、テラヘルツ素子の内外の境界における屈折率の変化を小さくすることができる。これにより、テラヘルツ素子の内外の境界における過度な電磁波の反射を抑制でき、それを通じてテラヘルツ素子内で多数の共振モードが発生することを抑制できる。
上記課題を解決するテラヘルツ装置は、電磁波を受信するテラヘルツ素子と、誘電体材料で構成され、前記テラヘルツ素子を囲む誘電体と、気体が存在する気体空間と、前記誘電体及び前記気体空間を介して前記テラヘルツ素子と対向する部分を有し、入射された電磁波を前記テラヘルツ素子に向けて反射させる反射部と、を備え、前記テラヘルツ素子の屈折率である素子屈折率は、前記気体の屈折率である気体屈折率よりも高く、前記誘電体の屈折率である誘電屈折率は、前記素子屈折率よりも低くかつ前記気体屈折率よりも高い。
この構成によれば、反射膜に入射した電磁波は、気体空間及び誘電体を介してテラヘルツ素子に向けて伝搬され、テラヘルツ素子によって受信される。これにより、電磁波の受信強度を高くすることができる。したがって、テラヘルツ装置の利得向上を図ることができる。
ここで、素子屈折率よりも低く気体屈折率よりも高い誘電屈折率を有する誘電体によってテラヘルツ素子が囲まれているため、反射膜からテラヘルツ素子に向けて段階的に屈折率が高くなっている。このため、テラヘルツ素子の境界における屈折率の変化を小さくすることができる。これにより、テラヘルツ素子の境界における過度な電磁波の反射を抑制でき、それを通じてテラヘルツ素子内で多数の共振モードが発生することを抑制できる。
上記テラヘルツ装置によれば、利得の向上を図ることができる。
第１実施形態のテラヘルツ装置を上方側から見た斜視図。 テラヘルツ装置を下方側から見た斜視図。 テラヘルツ装置の断面構造を説明するための端面図。 テラヘルツ素子の正面図。 能動素子及びその周辺を模式的に示す端面図。 図５の部分拡大図。 図３の７－７線断面図。 図７の部分拡大図。 図３の９－９線端面図。 第１実施形態のテラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す端面図。 テラヘルツ装置の製造方法の一工程を示す平面図。 テラヘルツ装置の製造方法の一工程を示す平面図。 テラヘルツ装置の回路基板への実装態様の一例を示す端面図。 （ａ）気体に囲まれたテラヘルツ素子の模式図、（ｂ）（ａ）の場合の屈折率の変化を示すグラフ。 （ａ）誘電体及び気体に囲まれたテラヘルツ素子の模式図、（ｂ）（ａ）の場合の屈折率の変化を示すグラフ。 第１実施形態のテラヘルツ装置の変更例を示す端面図。 第１実施形態のテラヘルツ装置の変更例を示す端面図。 第１実施形態のテラヘルツ装置の変更例を示す端面図。 第２実施形態のテラヘルツ装置の概要を示す回路図。 第２実施形態のテラヘルツ装置の断面構造を説明するための端面図。 図３０の３１－３１線断面図。 第２実施形態のテラヘルツ装置の変更例を示す端面図。 第３実施形態のテラヘルツ装置の断面構造を説明するための端面図。 テラヘルツ装置の下面図。 テラヘルツ装置の上面図。 図３３の３６－３６線断面図。 第３実施形態のテラヘルツ装置の実装態様の一例を示す端面図。 第３実施形態のテラヘルツ装置の実装態様の一例を示す端面図。 第３実施形態のテラヘルツ装置の変更例を示す断面図。 第３実施形態のテラヘルツ装置の変更例を示す下面図。 第３実施形態のテラヘルツ装置の変更例を示す断面図。 第３実施形態のテラヘルツ装置の変更例を示す下面図。 第３実施形態のテラヘルツ装置の変更例を示す断面図。 第３実施形態のテラヘルツ装置の変更例を示す端面図。 第３実施形態のテラヘルツ装置の変更例を示す端面図。 第３実施形態のテラヘルツ装置の変更例を示す端面図。 図４６の４７－４７線断面図。 第３実施形態のテラヘルツ装置の変更例を示す端面図。 変更例の導電部を示す断面図。 図４９の部分拡大図。 変更例の導電部を示す断面図。 図５１の部分拡大図。 変更例の導電部を示す断面図。 図５３の部分拡大図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ素子を模式的に示す正面図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ装置を模式的に示す下面図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ装置を模式的に示す端面図。 変更例のテラヘルツ装置の断面図。 図６６の６７－６７線断面図。 保護ダイオードの実装態様の変更例を示す断面図。 保護ダイオードの実装態様の変更例を示す断面図。 変更例のテラヘルツ装置の一部を模式的に示す端面図。 コネクタを外した状態のテラヘルツ装置を模式的に示す下面図。 変更例の導電部を示す断面図。
以下、テラヘルツ装置の実施形態について図面を参照して説明する。以下に示す各実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態は、種々の変更を加えることができる。また、図面については、図示の都合上、一部模式的に示している。
本開示において、「ＡがＢ上に形成されている」とは、特段の断りのない限り、ＡがＢ上に直接形成されている構成と、ＡとＢとの間に設けられた介在物を介して、ＡがＢ上に形成されている構成とを含む。同様に、「ＡがＢ上に配置されている」とは、特段の断りのない限り、ＡがＢ上に直接配置されている構成と、ＡとＢとの間に設けられた介在物を介して、ＡがＢ上に配置されている構成とを含む。
また、「ある方向から見てＡがＢと重なる」とは、特段の断りのない限り、ＡのすべてがＢに重なっている構成と、Ａの一部がＢに重なっている構成とを含む。
（第１実施形態）
図１～図９は、本開示の第１実施形態にかかるテラヘルツ装置１０を示している。詳細には、図１及び図２は、テラヘルツ装置１０の斜視図である。図３は、テラヘルツ装置の断面構造を説明するための端面図である。図４は、テラヘルツ素子の正面図であり、図５は能動素子及びその周辺を模式的に示す端面図であり、図６は図５の部分拡大図である。図７は、図３の７－７線断面図であり、図８は図７の部分拡大図である。図９は、図３の９－９線断面図である。なお、図示の都合上、図７及び図８においては、導電部１１０，１２０についてはハッチングを省略して示す。
図１及び図２に示すように、本実施形態のテラヘルツ装置１０は、全体として直方体形状に形成されている。テラヘルツ装置１０は、装置主面１１と、装置主面１１とは反対側の面である装置裏面１２と、４つの装置側面１３～１６と、を有する。装置主面１１は、互いに直交する長手方向及び短手方向を有する長方形である。本実施形態のテラヘルツ装置１０は、装置主面１１から電磁波を出力（換言すれば照射）する。
説明の便宜上、本実施形態では、装置主面１１の長手方向をｘ方向とし、装置主面１１の短手方向をｙ方向とする。そして、ｘ方向及びｙ方向の双方に直交する方向をｚ方向とする。ｚ方向は、テラヘルツ装置１０の高さ方向とも言える。
装置主面１１及び装置裏面１２は、ｚ方向に対して交差する面であり、本実施形態ではｚ方向に対して直交している。装置主面１１及び装置裏面１２は、テラヘルツ装置１０の高さ方向の両端面といえる。
説明の便宜上、ｚ方向のうち装置裏面１２から装置主面１１に向かう方向を「上方」という。上方は、装置主面１１と直交する方向であって装置主面１１から離れる方向ともいえる。本実施形態のテラヘルツ装置１０は、上方に向けて電磁波を出力する。
第１装置側面１３及び第２装置側面１４は、テラヘルツ装置１０におけるｘ方向の両端面であり、ｘ方向に対して交差している。本実施形態の第１装置側面１３及び第２装置側面１４は、ｘ方向に対して直交しており、ｙ方向及びｚ方向に沿っている。本実施形態では、第１装置側面１３及び第２装置側面１４は、段差状に形成されている。この点については後述する。
第３装置側面１５及び第４装置側面１６は、テラヘルツ装置１０におけるｙ方向の両端面であり、ｙ方向に対して交差している。本実施形態の第３装置側面１５及び第４装置側面１６は、ｙ方向に対して直交しており、ｘ方向及びｚ方向に沿っている。
テラヘルツ装置１０は、テラヘルツ素子２０と、誘電体５０と、アンテナベース７０と、反射部としての反射膜８２と、気体空間９２と、を備える。
テラヘルツ素子２０は、テラヘルツ帯の電磁波と電気エネルギーとの変換を行う素子である。なお、電磁波とは、光及び電波のいずれか一方あるいは両方の概念を含むものとする。テラヘルツ素子２０は、発振することにより、入力される電気エネルギーをテラヘルツ帯の電磁波に変換する。これにより、テラヘルツ素子２０は、電磁波（換言すればテラヘルツ波）を発生させる。テラヘルツ素子２０が発生させる電磁波の周波数（発振周波数）は、例えば０．１Ｔｈｚ～１０Ｔｈｚである。
図３及び図４に示すように、テラヘルツ素子２０は、ｚ方向を厚さ方向とする板状であり、本実施形態では全体として矩形板状である。本実施形態では、テラヘルツ素子２０は、ｚ方向から見て（以下、「平面視」ともいう。）正方形である。なお、テラヘルツ素子２０の平面視形状は、正方形に限定されず、矩形状、円形状、楕円形状あるいは多角形状であってもよい。
ちなみに、ｚ方向とテラヘルツ素子２０の厚さ方向とが一致している点に着目すれば、「ｚ方向から見て」とは、テラヘルツ素子２０の厚さ方向から見てともいえる。また、本実施形態のテラヘルツ装置１０が上方に向けて電磁波を出力するものである点に着目すれば、「ｚ方向から見て」とは、電磁波の出力方向から見てともいえるし、上方から見てともいえる。
テラヘルツ素子２０のｚ方向の寸法である素子厚さＤ１は、例えば発振する電磁波の周波数に基づいて設定されている。一例としては、素子厚さＤ１は、電磁波の周波数が高いほど薄く、電磁波の周波数が低いほど厚くなっているとよい。
テラヘルツ素子２０は、テラヘルツ素子２０の厚さ方向に対して交差する面として素子主面２１及び素子裏面２２を有する。素子主面２１及び素子裏面２２は、ｚ方向に対して交差する面であり、本実施形態ではｚ方向に対して直交している。このため、ｚ方向とは、素子主面２１に直交する方向ともいえる。
素子主面２１及び素子裏面２２は、ｚ方向から見て矩形状であり、例えば正方形状である。ただし、素子主面２１及び素子裏面２２の形状はこれに限定されず任意に変更可能である。
図３に示すように、本実施形態のテラヘルツ素子２０は、素子裏面２２が上方を向いた状態（換言すれば素子主面２１が下方を向いた状態）で配置されている。素子主面２１は、素子裏面２２よりも装置裏面１２の近くに配置されており、素子裏面２２は、素子主面２１よりも装置主面１１の近くに配置されている。
テラヘルツ素子２０は、ｘ方向の両端面である第１素子側面２３及び第２素子側面２４と、ｙ方向の両端面である第３素子側面２５及び第４素子側面２６と、を有する。第１素子側面２３及び第２素子側面２４は、ｘ方向に対して交差する面であり、本実施形態ではｘ方向に対して直交している。第３素子側面２５及び第４素子側面２６は、ｙ方向に対して交差する面であり、本実施形態ではｙ方向に対して直交している。第１素子側面２３及び第２素子側面２４と、第３素子側面２５及び第４素子側面２６とは互いに直交している。
図４に示すように、テラヘルツ素子２０は、電磁波の発振を行う発振点Ｐ１を有する。本実施形態では、発振点Ｐ１は電磁波が発生する点（換言すれば領域）である。発振点Ｐ１は、素子主面２１に形成されている。発振点Ｐ１がある素子主面２１が、電磁波の発振を行う能動面を構成している。ｚ方向（換言すればテラヘルツ素子２０の厚さ方向又はテラヘルツ装置１０の高さ方向）とは、発振点Ｐ１が設けられている面に対して直交する方向ともいえる。
本実施形態の発振点Ｐ１は、素子主面２１の中心に配置されている。本実施形態では、電磁波は、発振点Ｐ１からｘ方向、ｙ方向及びｚ方向に放射状に照射される。ただし、発振点Ｐ１の位置は、素子主面２１の中心に限られず任意である。
本実施形態において、第１素子側面２３（又は第２素子側面２４）と発振点Ｐ１との第１垂直距離ｘ１は、例えば（λ’ＩｎＰ／２）＋（（λ’ＩｎＰ／２）×Ｎ）であるとよい（Ｎは０以上の整数：Ｎ＝０，１，２，・・・）。
ここで、λ’ＩｎＰは、テラヘルツ素子２０の内部を伝搬する電磁波の実効的な波長である。テラヘルツ素子２０の屈折率である素子屈折率をｎ１、ｃを光速、ｆｃを電磁波の中心周波数としたとき、λ’ＩｎＰは、（１／ｎ１）×（ｃ／ｆｃ）である。ｆｃは、テラヘルツ素子２０の目標周波数ともいえる。また、ｆｃは、テラヘルツ素子２０から発生される電磁波のうち最も出力が大きい周波数でもよい。
詳細は後述するが、素子屈折率ｎ１は、テラヘルツ素子２０を囲んでいる誘電体５０の屈折率である誘電屈折率ｎ２よりも高いため、テラヘルツ素子２０から発振された電磁波は、第１素子側面２３で自由端反射する。よって、第１垂直距離ｘ１を上記のように設定することにより、テラヘルツ素子２０自体が、テラヘルツ装置１０における共振器（１次共振器）として設計されている。
同様に、第３素子側面２５（又は第４素子側面２６）と発振点Ｐ１との第２垂直距離ｙ１は、例えば（λ’ＩｎＰ／２）＋（（λ’ＩｎＰ／２）×Ｎ）であるとよい（Ｎは０以上の整数：Ｎ＝０，１，２，・・・）。
なお、垂直距離ｘ１，ｙ１は、各々が上記計算式によって算出される値であれば、素子側面２３，２４，２５，２６ごとに異なる値であってもよい。例えば、第１素子側面２３と発振点Ｐ１との第１垂直距離ｘ１と、第２素子側面２４と発振点Ｐ１との第１垂直距離とが異なっていてもよい。同様に、第３素子側面２５と発振点Ｐ１との第２垂直距離ｙ１と、第４素子側面２６と発振点Ｐ１との第２垂直距離とが異なっていてもよい。
図５及び図６に示すように、テラヘルツ素子２０は、素子基板３１と、能動素子３２と、第１素子導電層３３と、第２素子導電層３４と、を備える。
素子基板３１は、半導体からなり、半絶縁性を有する。素子基板３１を構成する半導体は、例えば、ＩｎＰ（リン化インジウム）である。
素子屈折率ｎ１は、素子基板３１の屈折率（絶対屈折率）である。素子基板３１がＩｎＰである場合、素子屈折率ｎ１は約３．４である。
本実施形態では、素子基板３１は矩形板状であり、例えば平面視で正方形状である。素子主面２１及び素子裏面２２は素子基板３１の主面及び裏面であり、両素子側面２３～２６は素子基板３１の側面である。
能動素子３２は、テラヘルツ帯の電磁波と電気エネルギーとの変換を行う。能動素子３２は、素子基板３１に形成されている。本実施形態では、能動素子３２は、素子主面２１の中心に設けられている。発振点Ｐ１は、能動素子３２が設けられている位置ともいえる。
能動素子３２は、典型的には共鳴トンネルダイオード（ＲＴＤ：Resonant Tunneling Diode）である。ただし、これに限られず、能動素子３２としては、例えば、タンネット（ＴＵＮＮＥＴＴ：Tunnel injection Transit Time）ダイオード、インパット（ＩＭＰＡＴＴ：Impact Ionization Avalanche Transit Time）ダイオード、ＧａＡｓ系電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）、ＧａＮ系ＦＥＴ、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）、あるいは、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）であってもよい。
能動素子３２を実現するための一例を説明する。
素子基板３１上には、半導体層４１ａが形成されている。半導体層４１ａは、例えばＧａＩｎＡｓによって形成されている。半導体層４１ａには、ｎ型不純物が高濃度にドープされている。
半導体層４１ａ上には、ＧａＩｎＡｓ層４２ａが積層されている。ＧａＩｎＡｓ層４２ａには、ｎ型不純物がドープされている。例えば、ＧａＩｎＡｓ層４２ａの不純物濃度は、半導体層４１ａの不純物濃度よりも低い。
ＧａＩｎＡｓ層４２ａ上にはＧａＩｎＡｓ層４３ａが積層されている。ＧａＩｎＡｓ層４３ａには、不純物がドープされていない。
ＧａＩｎＡｓ層４３ａ上には、ＡｌＡｓ層４４ａが積層されており、ＡｌＡｓ層４４ａ上にはＩｎＧａＡｓ層４５が積層されており、ＩｎＧａＡｓ層４５上にはＡｌＡｓ層４４ｂが積層されている。これらＡｌＡｓ層４４ａとＩｎＧａＡｓ層４５とＡｌＡｓ層４４ｂとによってＲＴＤ部が構成されている。
ＡｌＡｓ層４４ｂ上には、不純物がドープされていないＧａＩｎＡｓ層４３ｂが積層されている。ＧａＩｎＡｓ層４３ｂ上には、ｎ型不純物がドープされているＧａＩｎＡｓ層４２ｂが積層されている。ＧａＩｎＡｓ層４２ｂ上には、ＧａＩｎＡｓ層４１ｂが積層されている。ＧａＩｎＡｓ層４１ｂには、ｎ型不純物が高濃度にドープされている。例えば、ＧａＩｎＡｓ層４１ｂの不純物濃度は、ＧａＩｎＡｓ層４２ｂの不純物濃度よりも高い。
なお、能動素子３２の具体的構成は、電磁波を発生（あるいは受信及びその両方）可能なものであれば任意である。換言すれば、能動素子３２は、テラヘルツ帯の電磁波に対して発振するものであればよいともいえる。
図３に示すように、本実施形態の素子裏面２２には、電磁波を反射する素子反射層３５が形成されている。発振点Ｐ１（能動素子３２）から上方に向けて放射された電磁波は、素子反射層３５に反射されて下方に向かう。
ここで、素子厚さＤ１は、電磁波の共振条件が成立するように設定されていてもよい。具体的には、素子反射層３５が形成されている場合は、素子裏面２２と素子反射層３５との界面において、電磁波が固定端反射するので、位相がπずれる。この点を考慮して、本実施形態の素子厚さＤ１は、（λ’ＩｎＰ／４）＋（λ’ＩｎＰ／２）×Ｎ（Ｎは０以上の整数：Ｎ＝０，１，２，・・・）に設定されているとよい。上記のように素子厚さＤ１を設定することにより、定在波をテラヘルツ素子２０の内部で励起させることができる。ただし、素子厚さＤ１は、上記に限られず任意に変更可能である。
図４に示すように、第１素子導電層３３及び第２素子導電層３４はそれぞれ、素子主面２１上に形成されている。第１素子導電層３３及び第２素子導電層３４はそれぞれ、金属の積層構造を有する。第１素子導電層３３及び第２素子導電層３４の各々の積層構造は、例えばＡｕ（金）、Ｐｄ（パラジウム）及びＴｉ（チタン）が積層された構造である。あるいは、第１素子導電層３３及び第２素子導電層３４の各々の積層構造は、Ａｕ及びＴｉが積層された構造である。第１素子導電層３３及び第２素子導電層３４はいずれも、真空蒸着法あるいはスパッタリング法などによって形成される。
素子導電層３３，３４は、発振点Ｐ１（能動素子３２）を介して所定方向（本実施形態ではｘ方向）に離間して対向配置されたパッド３３ａ，３４ａと、パッド３３ａ，３４ａから能動素子３２に向けて延びた素子導通部３３ｂ，３４ｂと、を備える。
パッド３３ａ，３４ａは、例えば両パッド３３ａ，３４ａの対向方向と直交する方向（本実施形態ではｙ方向）に延びている。パッド３３ａ，３４ａは、例えばｚ方向から見て長手方向及び短手方向を有する形状である。具体的には、パッド３３ａ，３４ａは、ｙ方向を長手方向とし、ｘ方向を短手方向とする矩形状である。
パッド３３ａ，３４ａは、ｚ方向から見て発振点Ｐ１と重ならない位置に配置されている。例えば、パッド３３ａ，３４ａは、発振点Ｐ１（換言すれば能動素子３２）に対してｘ方向の両側に配置されており、本実施形態では発振点Ｐ１よりも素子側面２３，２４の近くに配置されている。
素子導通部３３ｂ，３４ｂは、例えばｘ方向に延びた細長形状であり、素子導通部３３ｂ，３４ｂのｙ方向の長さは、パッド３３ａ，３４ａのｙ方向の長さよりも短い。
図６に示すように、素子導通部３３ｂ，３４ｂの先端部３３ｂａ，３４ｂａは、ｚ方向から見て能動素子３２と重なっており、能動素子３２と電気的に接続されている。具体的には、第１素子導通部３３ｂの先端部３３ｂａは、ＧａＩｎＡｓ層４１ｂ上に位置しており、ＧａＩｎＡｓ層４１ｂに接している。
また、半導体層４１ａは、ＧａＩｎＡｓ層４２ａ等の他の層よりも第２パッド３４ａに向けてｘ方向に延びている。第２素子導通部３４ｂの先端部３４ｂａは、半導体層４１ａのうちＧａＩｎＡｓ層４２ａ等が積層されていない部分に積層されている。これにより、能動素子３２が両素子導電層３３，３４（換言すれば両パッド３３ａ，３４ａ）に導通している。なお、第２素子導通部３４ｂとＧａＩｎＡｓ層４２ａ等の他の層とはｘ方向に離間している。
図示は省略するが、図６とは異なり、ｎ型不純物を高濃度にドープされたＧａＩｎＡｓ層が、ＧａＩｎＡｓ層４１ｂと第１素子導通部３３ｂの先端部３３ｂａとの間に介在していてもよい。これにより、第１素子導電層３３とＧａＩｎＡｓ層４１ｂとのコンタクトが良好になりうる。
次に誘電体５０について説明する。
誘電体５０は、テラヘルツ素子２０から発生する電磁波が透過する材料である誘電体材料で構成されている。本実施形態では、誘電体５０は、樹脂材料によって構成されており、一例としてはエポキシ樹脂（例えばガラスエポキシ樹脂）によって構成されている。誘電体５０は、絶縁性を有する。なお、誘電体５０の色は黒色など任意である。
誘電体５０の屈折率（絶対屈折率）である誘電屈折率ｎ２は、素子屈折率ｎ１よりも低い。例えば、誘電屈折率ｎ２は１．５５である。なお、誘電体５０は、１層構造でもよいし、多層構造でもよい。すなわち、誘電体５０内に界面が１又は複数形成されていてもよい。
図３に示すように、誘電体５０は、テラヘルツ素子２０を囲っている。本実施形態では、誘電体５０は、テラヘルツ素子２０の全体を囲んでおり、テラヘルツ素子２０の素子主面２１、素子裏面２２及び各素子側面２３～２６を覆っている。
テラヘルツ素子２０の素子主面２１、素子裏面２２、各素子側面２３～２６は、誘電体５０と接している。すなわち、本実施形態の誘電体５０は、当該誘電体５０とテラヘルツ素子２０との間に隙間が生じないようにテラヘルツ素子２０を囲んでいる。換言すれば、誘電体５０はテラヘルツ素子２０を封止している。
誘電体５０は、例えばｚ方向を厚さ方向とする板状に形成されている。具体的には、誘電体５０は、ｘ方向を長手方向としｙ方向を短手方向とする矩形板状である。
誘電体５０は、ｚ方向に交差する面として、誘電主面５１及び誘電裏面５２を有する。誘電主面５１及び誘電裏面５２は、例えばｚ方向に対して直交している。誘電主面５１は、下方を向いている。誘電裏面５２は、誘電主面５１の反対側の面であり、上方を向いている。本実施形態では、誘電裏面５２が装置主面１１を構成している。
誘電体５０は、ｘ方向の端面である第１誘電側面５３及び第２誘電側面５４と、ｙ方向の端面である第３誘電側面５５及び第４誘電側面５６と、を有する。誘電側面５３～５６は、装置側面１３～１６の一部を構成している。本実施形態では、第１誘電側面５３及び第２誘電側面５４と、第３誘電側面５５及び第４誘電側面５６とは直交している。
テラヘルツ素子２０は、素子主面２１が誘電主面５１を向いた状態で誘電体５０内に設けられている。テラヘルツ素子２０は、誘電主面５１及び誘電裏面５２の間に配置されている。本実施形態では、誘電体５０のｚ方向の長さである誘電厚さＤ２は、テラヘルツ素子２０から発生する電磁波の共振条件を満たすように設定されている。詳細には、誘電厚さＤ２は、（λ’Ｒ／２）＋（λ’Ｒ／２）×Ｎ（Ｎは０以上の整数：Ｎ＝０，１，２，・・・）であるとよい。λ’Ｒとは、誘電体５０を伝搬する電磁波の実効的な波長であり、例えば（１／ｎ２）×（ｃ／ｆｃ）である。なお、誘電厚さＤ２は、誘電主面５１及び誘電裏面５２間の距離ともいえる。
次にアンテナベース７０について説明する。
図１及び図２に示すように、アンテナベース７０は、例えば全体として直方体形状である。アンテナベース７０は、例えば絶縁性材料で形成されている。具体的には、アンテナベース７０は、誘電体で形成されており、例えばエポキシ樹脂などの合成樹脂により形成されている。エポキシ樹脂としては、例えばガラスエポキシ樹脂がある。ただし、アンテナベース７０の材料はこれに限られず任意であり、例えばＳｉ、テフロン（登録商標）、ガラスなどでもよい。なお、アンテナベース７０の色は黒色など任意である。
本実施形態では、誘電体５０とアンテナベース７０とは別体である。アンテナベース７０は、誘電体５０と同一材料で構成されていてもよいし、別材料で構成されていてもよい。
図３に示すように、アンテナベース７０は、誘電体５０に対して、テラヘルツ装置１０の電磁波の出力方向とは反対側に設けられており、具体的には誘電体５０における誘電主面５１側に設けられている。アンテナベース７０は、誘電体５０に対してｚ方向に対向する位置に設けられている。ｚ方向は、アンテナベース７０と誘電体５０との対向方向とも言える。
ここで、誘電体５０は、ｚ方向から見て、アンテナベース７０よりも側方に突出した突出部６１，６２を備える。具体的には、本実施形態の誘電体５０は、アンテナベース７０よりもｘ方向に長く形成されている。このため、突出部６１，６２は、アンテナベース７０に対してｘ方向の両側に突出している。両突出部６１，６２は、ｚ方向から見て、アンテナベース７０に対してｘ方向の両側に設けられており、ｘ方向に離間している。テラヘルツ素子２０は、両突出部６１，６２の間に配置されている。
本実施形態では、誘電体５０のｙ方向の長さとアンテナベース７０のｙ方向の長さとは同一に設定されており、誘電体５０はアンテナベース７０に対してｙ方向に突出していない。また、アンテナベース７０のｚ方向の長さは、誘電厚さＤ２よりも長く設定されている。
図１～図３に示すように、アンテナベース７０は、誘電主面５１に対して対向するベース主面７１と、ベース主面７１とは反対側のベース裏面７２と、ベース側面７３～７６と、を有する。
ベース主面７１及びベース裏面７２は、ｚ方向に対して交差する面であり、本実施形態ではｚ方向に対して直交している。ベース主面７１及びベース裏面７２は例えば矩形状（例えば正方形状）である。ベース裏面７２が装置裏面１２を構成している。本実施形態では、ベース主面７１及びベース裏面７２は例えば同一形状である。ただし、これに限られず、ベース主面７１とベース裏面７２とは異なる形状であってもよい。
ベース主面７１は、誘電主面５１に対してｘ方向に小さく形成されている。このため、誘電主面５１の一部はベース主面７１よりもｘ方向にはみ出している。一方、ベース主面７１のｙ方向の長さと、誘電主面５１のｙ方向の長さとは同一に設定されている。
本実施形態では、ベース側面７３～７６は、テラヘルツ装置１０（アンテナベース７０）において側方を向く面である。ベース側面７３～７６は、アンテナベース７０においてベース主面７１とベース裏面７２との対向方向に対して直交する方向の端面ともいえる。ベース側面７３～７６は、ベース主面７１とベース裏面７２とを繋いでいる。
第１ベース側面７３及び第２ベース側面７４は、アンテナベース７０におけるｘ方向の両端面である。第１ベース側面７３及び第２ベース側面７４は、ｘ方向に対して交差する面であり、本実施形態ではｘ方向に対して直交している。
第１ベース側面７３は、第１装置側面１３を構成している。具体的には、第１装置側面１３は、第１誘電側面５３と第１ベース側面７３とによって構成されている。第１誘電側面５３は、第１ベース側面７３よりも側方、換言すればテラヘルツ素子２０から離れる方向に配置されている。このため、第１装置側面１３は段差状となっており、第１誘電側面５３と第１ベース側面７３との間には段差面として誘電主面５１の一部が露出する。すなわち、誘電主面５１は、アンテナベース７０（換言すれば第１ベース側面７３）よりも側方にはみ出した第１はみ出し面５１ａを有する。第１はみ出し面５１ａは、誘電主面５１における第１突出部６１に対応する部分である。
同様に、第２ベース側面７４は、第２装置側面１４を構成している。具体的には、第２装置側面１４は、第２誘電側面５４と第２ベース側面７４とによって構成されている。第２誘電側面５４は、第２ベース側面７４よりも側方、換言すればテラヘルツ素子２０から離れる方向に配置されている。このため、第２装置側面１４は段差状となっており、第２誘電側面５４と第２ベース側面７４との間には段差面として誘電主面５１の一部が露出する。すなわち、誘電主面５１は、アンテナベース７０（換言すれば第２ベース側面７４）よりも側方にはみ出した第２はみ出し面５１ｂを有する。第２はみ出し面５１ｂは、誘電主面５１における第２突出部６２に対応する部分である。
第３ベース側面７５は、第３装置側面１５を構成している。具体的には、第３装置側面１５は、第３誘電側面５５と第３ベース側面７５とによって構成されている。本実施形態では、第３誘電側面５５と第３ベース側面７５とは面一となっている。このため、第３装置側面１５は、段差が形成されていない平坦面となっている。
同様に、第４ベース側面７６は、第４装置側面１６を構成している。具体的には、第４装置側面１６は、第４誘電側面５６と第４ベース側面７６とによって構成されている。本実施形態では、第４誘電側面５６と第４ベース側面７６とは面一となっている。このため、第４装置側面１６は、段差が形成されていない平坦面となっている。
図３に示すように、アンテナベース７０には、ベース主面７１から凹んだアンテナ凹部８０が形成されている。アンテナ凹部８０は、ベース主面７１からベース裏面７２に向かう方向、すなわち下方に凹んでいる。換言すれば、アンテナ凹部８０は、ベース主面７１から、誘電体５０（又は誘電主面５１）から離れる方向に凹んでいるともいえるし、テラヘルツ素子２０から離れる方向に凹んでいるともいえる。本実施形態では、アンテナ凹部８０は、全体として略半球状に形成されている。アンテナ凹部８０は、上方に向けて開口している。アンテナ凹部８０の開口部は、上方から見て円形状である。
アンテナ凹部８０は、誘電体５０及び気体空間９２を介してテラヘルツ素子２０と対向するアンテナ面８１を有する。アンテナ面８１は、アンテナ凹部８０の内面である。アンテナ面８１は、アンテナ形状に対応させて形成されている。具体的には、アンテナ面８１は、テラヘルツ素子２０から離れる方向に凹むように湾曲している。アンテナ面８１は、例えばすり鉢状に湾曲しており、一例としてはパラボラアンテナ形状となるように湾曲している。アンテナ面８１は、上方から見て円形状である。
次に反射部としての反射膜８２について説明する。
反射膜８２は、テラヘルツ素子２０にて発生する電磁波を一方向に向けて反射させるものである。
図３に示すように、反射膜８２は、アンテナ面８１上に形成されている。反射膜８２は、テラヘルツ素子２０にて発生する電磁波を反射する材料で形成されており、例えばＣｕなどの金属又は合金で形成されている。反射膜８２は、一層構造でもよいし、多層構造でもよい。本実施形態では、反射膜８２は、アンテナ面８１の全体に亘って形成されている。一方、反射膜８２は、ベース主面７１には形成されていない。
反射膜８２はアンテナ形状となっている。本実施形態では、アンテナ面８１がアンテナ形状に形成されているため、アンテナ面８１上に形成される反射膜８２は自ずとアンテナ形状となる。本実施形態では、反射膜８２は、パラボラアンテナ形状となっている。換言すれば、反射膜８２は、回転放物面鏡となっており、すり鉢状に湾曲している。反射膜８２は、ｚ方向から見て円形状となっている。反射膜８２は、装置裏面１２に向けて凸となるように湾曲している。反射膜８２は、一方向（本実施形態では上方）に向けて開口している。
反射膜８２と誘電体５０とはｚ方向に対向している。換言すれば、反射膜８２は、誘電体５０に対して対向する位置に設けられている。反射膜８２によって反射された電磁波は、誘電体５０を透過して上方に出力される。
反射膜８２は、素子裏面２２ではなく、発振点Ｐ１が存在する素子主面２１側に配置されており、テラヘルツ素子２０（本実施形態では素子主面２１）と対向している。換言すれば、テラヘルツ素子２０は、素子主面２１が反射膜８２と対向した状態で誘電体５０内に配置されている。なお、パッド３３ａ，３４ａと反射膜８２との位置関係に着目すれば、パッド３３ａ，３４ａは反射膜８２の方を向いているともいえる。
反射膜８２は、例えば当該反射膜８２の焦点が発振点Ｐ１となるように配置されている。本実施形態では、ｚ方向から見て、反射膜８２の中心点Ｐ２と発振点Ｐ１とは一致している。本実施形態では、中心点Ｐ２はｚ方向から見た円形の反射膜８２の中心である。
また、発振点Ｐ１から反射膜８２までの垂直距離を規定距離ｚ１とし、反射膜８２のｚ方向の座標をＺとし、反射膜８２のｘ方向の位置をＸとすると、Ｚ＝（１／（４ｚ１））Ｘ２の条件を満たすように反射膜８２が湾曲しているとよい。なお、Ｘは中心点Ｐ２において「０」とする。反射膜８２のｙ方向の位置についても同様である。ただし、反射膜８２の湾曲態様はこれに限られず任意に変更可能である。
ｚ方向は、反射膜８２とテラヘルツ素子２０（素子主面２１）との対向方向ともいえる。また、ｚ方向は、反射膜８２の中心点Ｐ２と発振点Ｐ１との対向方向ともいえ、規定距離ｚ１は、発振点Ｐ１と中心点Ｐ２との間の距離ともいえる。
また、反射膜８２は、テラヘルツ素子２０から発生する電磁波が共振するように、当該電磁波の周波数に対応する位置に配置されていてもよい。具体的には、規定距離ｚ１は、テラヘルツ素子２０から発生する電磁波の共振条件を満たすように設定されていてもよい。
ｚ方向から見て、ｘ方向又はｙ方向における反射膜８２の端から端までの距離を反射膜８２の開口幅という。本実施形態では、反射膜８２はアンテナ面８１の全体に亘って形成されているため、反射膜８２の開口幅は、アンテナ凹部８０の開口幅と一致している。なお、アンテナ凹部８０の開口幅は、円状に形成されたアンテナ凹部８０の開口部の直径ともいえる。
反射膜８２は、ｚ方向から見てテラヘルツ素子２０よりも大きく形成されている。具体的には、反射膜８２は、テラヘルツ素子２０よりもｘ方向及びｙ方向の双方に大きく形成されており、反射膜８２の開口幅は、テラヘルツ素子２０のｘ方向の長さ及びｙ方向の長さの双方よりも長く設定されている。
図３に示すように、テラヘルツ素子２０は、例えば発振点Ｐ１から開口角度θの範囲に亘って放射状に電磁波を照射するものでもよい。すなわち、テラヘルツ素子２０から発生する電磁波は指向性を有していてもよい。開口角度θは、例えば１２０°～１８０°である。ただし、開口角度θについてはこれに限られず任意である。
この構成において、反射膜８２は、例えば発振点Ｐ１に対して開口角度θ以上の角度範囲に亘って形成されていてもよい。これにより、反射膜８２によって反射されない電磁波を低減でき、利得の向上を図ることができる。
本実施形態では、アンテナベース７０と誘電体５０とは、別体であってｚ方向に組み付けられて固定されている。具体的には、テラヘルツ装置１０は、誘電体５０とアンテナベース７０とを固定する固定部としての接着層９１を備える。接着層９１は、例えば絶縁性材料で形成されており、例えば樹脂系の接着剤で構成されている。接着層９１は、ベース主面７１と誘電主面５１との間に設けられており、アンテナ凹部８０の開口部の周縁に沿って設けられている。
接着層９１は、誘電体５０とアンテナベース７０とによって接着固定している。すなわち、誘電体５０とアンテナベース７０とは、接着層９１を介してｚ方向から組み付けられている。これにより、誘電体５０とアンテナベース７０とがユニット化されている。これにより、ｚ方向と直交する方向における誘電体５０とアンテナベース７０との位置ずれが接着層９１によって規制されているため、誘電体５０内にあるテラヘルツ素子２０とアンテナベース７０の反射膜８２との相対位置がずれにくい。
特に、本実施形態では、接着層９１の内周端は、反射膜８２の表面と面一となる位置に配置されており、ベース主面７１と反射膜８２の端とに跨って形成されている。つまり、接着層９１は、反射膜８２よりも内側（換言すればテラヘルツ素子２０側）に向けてはみ出さないように構成されている。
接着層９１の内周端とは、接着層９１におけるテラヘルツ素子２０側の端といえる。接着層９１の内周端は、例えばアンテナ凹部８０に対応させてｚ方向から見て円形状となっている。ただし、接着層９１の内周端の形状は任意に変更可能である。
次に気体空間９２について説明する。
図３に示すように、本実施形態の気体空間９２は、誘電主面５１とアンテナ面８１とによって区画されている。具体的には、アンテナ凹部８０の開口部が誘電主面５１によって塞がれている。これにより、誘電主面５１とアンテナ凹部８０の内面であるアンテナ面８１とによって、気体空間９２が区画される。本実施形態では、接着層９１がアンテナ凹部８０の開口部の周縁に沿って設けられているため、気体空間９２は密閉されている。すなわち、気体空間９２は、接着層９１によって密閉されている。反射膜８２は、気体空間９２内に設けられている。
気体空間９２は、略半球状に形成されている。気体空間９２は、ｚ方向から見てテラヘルツ素子２０よりも径方向に大きく形成されている。
気体空間９２内には気体が存在する。気体空間９２内に存在する気体の屈折率である気体屈折率ｎ３は、誘電屈折率ｎ２よりも低く設定されている。すなわち、気体空間９２内には、誘電屈折率ｎ２よりも低い屈折率の気体が存在する。例えば、気体空間９２内に存在する気体は空気である。この場合、気体屈折率ｎ３は１程度である。なお、気体空間９２内に存在する気体は、空気に限られず、誘電屈折率ｎ２よりも低いものであれば任意である。
反射膜８２は、誘電体５０及び気体空間９２を介してテラヘルツ素子２０と対向している部分を有する。本実施形態では、反射膜８２の全体が、誘電体５０及び気体空間９２を介してテラヘルツ素子２０と対向している。
本実施形態では、反射膜８２は、テラヘルツ素子２０から発生しかつ誘電体５０及び気体空間９２を介して伝搬された電磁波を、ｚ方向（具体的には上方）に向けて反射させる。換言すれば、反射膜８２は、発振点Ｐ１にて発生しかつ誘電体５０及び気体空間９２を介して伝搬された電磁波を一方向にガイドするものともいえる。
図２及び図３に示すように、テラヘルツ装置１０は、外部との電気的接続に用いられる電極１０１，１０２と、誘電体５０内に設けられ、テラヘルツ素子２０と電気的に接続された導電部１１０，１２０と、を備える。
本実施形態の電極１０１，１０２は、ｚ方向から見て反射膜８２とは重ならない部分に形成されており、詳細には反射膜８２に対してｘ方向の両側に配置されている。電極１０１，１０２は、例えばＮｉ層及びＡｕ層を含む積層構造を有する。ただし、これに限られず、電極１０１，１０２の構成は任意であり、例えばＰｄ層を含む構成でもよいし、Ｓｎ層を含む構成でもよい。
本実施形態の電極１０１，１０２は、アンテナベース７０に対して側方に設けられている。具体的には、電極１０１，１０２は、誘電主面５１における突出部６１，６２に対応する部分、すなわちはみ出し面５１ａ，５１ｂに形成されている。両電極１０１，１０２は、ｘ方向に離間して対向配置されている。電極１０１，１０２は、テラヘルツ装置１０の電磁波の出力方向とは反対方向である下方を向いている。電極１０１，１０２の形状は任意であるが、例えばｙ方向を長手方向としｘ方向を短手方向とする矩形状である。
ちなみに、アンテナベース７０のｚ方向の長さは、誘電体５０の厚さよりも大きい。このため、電極１０１，１０２は、テラヘルツ装置１０のｚ方向の中央部よりも上方（換言すれば装置主面１１側）に偏倚して配置されている。
導電部１１０，１２０は、誘電体５０内に設けられている。すなわち、誘電体５０は、両導電部１１０，１２０ごとテラヘルツ素子２０を封止している。これにより、誘電体５０内にある導電部１１０，１２０と、誘電体５０外にある反射膜８２とが接触しないようになっている。すなわち、誘電体５０は、導電部１１０，１２０と反射膜８２とを絶縁するものとして機能している。
両導電部１１０，１２０は、ｚ方向から見てテラヘルツ素子２０と電極１０１，１０２との双方と重なるように突出部６１，６２の突出方向であるｘ方向に延びている。本実施形態では、両導電部１１０，１２０は、ｙ方向を幅方向としてｘ方向に延びた帯状である。本実施形態では、ｘ方向が「第１方向」に対応し、ｙ方向が「第２方向」に対応する。
本実施形態の両導電部１１０，１２０は、ｚ方向を厚さ方向とする薄膜状である。ただし、両導電部１１０，１２０の具体的な形状は任意であり、所定の厚さを有する板状であってもよい。本実施形態では、テラヘルツ素子２０は、両導電部１１０，１２０にフリップチップ実装されている。
第１導電部１１０は、テラヘルツ素子２０と第１電極１０１とを電気的に接続するものである。第１導電部１１０は、第１パッド３３ａと第１電極１０１との双方と対向するように第１突出部６１の突出方向であるｘ方向に延びている。
図３に示すように、第１導電部１１０は、第１パッド３３ａに対してｚ方向に対向する第１素子対向部１１１と、第１電極１０１に対してｚ方向に対向する第１電極対向部１１２と、第１素子対向部１１１と第１電極対向部１１２とを接続する第１接続部１１３と、第１電極対向部１１２と第１電極１０１とを接続する第１柱部１１５と、を備える。本実施形態では、第１素子対向部１１１及び第１電極対向部１１２が第１導電部１１０のｘ方向の両端部を構成している。
図７～図９に示すように、第１素子対向部１１１は、テラヘルツ素子２０と反射膜８２との間に設けられており、ｚ方向から見てその少なくとも一部が第１パッド３３ａと重なるように形成されている。第１素子対向部１１１は、反射膜８２とｚ方向に対向している。第１パッド３３ａがｙ方向に延びていることに対応させて、第１素子対向部１１１はｙ方向に延びている。例えば、第１素子対向部１１１は、ｙ方向を長手方向とし、ｘ方向を短手方向とする矩形状に形成されている。
第１導電部１１０は、第１素子対向部１１１と第１パッド３３ａとの間に設けられた第１バンプ１１４を備える。テラヘルツ素子２０は、第１バンプ１１４を介して第１素子対向部１１１にフリップチップ実装されている。第１パッド３３ａと第１素子対向部１１１とは、第１バンプ１１４によって電気的に接続されている。
本実施形態では、第１バンプ１１４は複数設けられている。例えば、第１パッド３３ａ及び第１素子対向部１１１がｙ方向に延びていることに対応させて、第１バンプ１１４はｙ方向に複数（本実施形態では２つ）配列されている。第１素子対向部１１１及び第１バンプ１１４は、ｚ方向から見て発振点Ｐ１と重ならない位置に配置されている。第１バンプ１１４の形状は例えば四角柱状である。ただし、第１バンプ１１４の形状はこれに限られず任意である。
第１バンプ１１４は、単層構造でもよいし、複数の積層構造でもよい。一例としては、第１バンプ１１４は、Ｃｕを含む金属層と、Ｔｉを含む金属層と、Ｓｎを含む合金層との積層構造でもよい。Ｓｎを含む合金層とは、例えばＳｎ－Ｓｂ系合金層又はＳｎ－Ａｇ系合金層である。
なお、第１素子対向部１１１上に、第１バンプ１１４を囲む第１絶縁層が形成されていてもよい。第１絶縁層は、上方に開口した枠状に形成されており、第１絶縁層内に第１バンプ１１４が収容されているとよい。これにより、第１バンプ１１４が側方にダレることを抑制できる。ただし、第１絶縁層は必須ではない。
第１電極対向部１１２は、ｚ方向から見てその少なくとも一部が第１電極１０１と重なるように形成されている。例えば、第１電極対向部１１２は、アンテナベース７０から側方に突出した位置に形成されており、具体的には第１突出部６１内に形成されている。このため、第１電極対向部１１２は、ｚ方向から見て反射膜８２とは重ならない位置に配置されている。
本実施形態の第１電極対向部１１２は、ｚ方向から見てｘ方向及びｙ方向に延びる矩形状である。第１電極１０１は、ｚ方向から見て、第１電極対向部１１２よりも広く形成されている。ただし、これに限られず、第１電極１０１は、第１電極対向部１１２よりも小さく形成されていてもよいし、同一形状でもよい。
図７及び図８に示すように、第１接続部１１３は、第１素子対向部１１１と第１電極対向部１１２との間に設けられており、ｙ方向を幅方向としてｘ方向に延びている。第１接続部１１３の一部は、反射膜８２に対してｚ方向に対向している。すなわち、第１接続部１１３の一部は、反射膜８２と重なる位置に設けられている。換言すれば、第１接続部１１３は、ｚ方向から見て、反射膜８２と重なる部分と、反射膜８２と重ならない部分とを有している。
本実施形態の第１接続部１１３は、第１素子対向部１１１よりも幅狭に形成されている。具体的には、第１接続部１１３の幅（ｙ方向の長さ）は、第１素子対向部１１１の幅（ｙ方向の長さ）よりも短く設定されている。本実施形態の第１接続部１１３は、例えば第１電極対向部１１２よりも幅狭に形成されている。換言すれば、第１電極対向部１１２は、第１接続部１１３よりもｙ方向に長く延びている。
第１接続部１１３は、第１素子対向部１１１及び第１電極対向部１１２よりも幅狭に形成された第１接続本体部１１３ａと、第１接続本体部１１３ａの長手方向の両側にある第１素子側テーパ部１１３ｂ及び第１電極側テーパ部１１３ｃと、を備える。
第１接続本体部１１３ａは、ｘ方向を長手方向として延びており、ｙ方向に一定幅を有する。第１接続本体部１１３ａは、ｚ方向から見て反射膜８２と重なっている。第１接続本体部１１３ａは、第１素子対向部１１１と第１電極対向部１１２とを繋いでいるものともいえる。図８に示すように、第１接続本体部１１３ａの幅Ｗ１は、第１素子対向部１１１の幅Ｗ２よりも短い。
第１素子側テーパ部１１３ｂは、第１接続本体部１１３ａと第１素子対向部１１１とを繋いでいる。第１素子側テーパ部１１３ｂは、例えばｚ方向から見てテラヘルツ素子２０に対してｘ方向に隣接する位置に形成されており、ｚ方向から見て反射膜８２と重なっている。
第１素子側テーパ部１１３ｂは、第１接続本体部１１３ａから第１素子対向部１１１に向かうにつれて徐々に幅広に形成されている。本実施形態では、第１素子側テーパ部１１３ｂは、第１接続本体部１１３ａから第１素子対向部１１１に向かうにつれて徐々に互いに離れるように傾斜した一対の第１素子側傾斜面１１３ｂａを有する。
図７に示すように、第１電極側テーパ部１１３ｃは、第１接続本体部１１３ａと第１電極対向部１１２とを繋いでいる。第１電極側テーパ部１１３ｃは、例えばｚ方向から見て反射膜８２と重ならない部分に形成されており、例えば第１突出部６１内に形成されている。
第１電極側テーパ部１１３ｃは、第１接続本体部１１３ａから第１電極対向部１１２に向かうにつれて徐々に幅広に形成されている。本実施形態では、第１電極側テーパ部１１３ｃは、第１接続本体部１１３ａから第１電極対向部１１２に向かうにつれて徐々に互いに離れるように傾斜した一対の第１電極側傾斜面１１３ｃａを有する。
図３に示すように、第１柱部１１５は、第１電極１０１と第１電極対向部１１２との間に設けられている。第１柱部１１５は、ｚ方向を高さ方向として延びており、第１電極１０１と第１電極対向部１１２とに繋がっている。
第１柱部１１５は例えば円柱状に形成されている。ただし、第１柱部１１５の具体的な形状は任意であり、例えば角柱状でもよい。本実施形態では、第１電極対向部１１２における第１柱部１１５と重なる位置には第１窪み１１２ａが形成されている。なお、第１窪み１１２ａは、なくてもよい。
この構成によれば、テラヘルツ素子２０の第１パッド３３ａと第１電極１０１とは、第１バンプ１１４、第１素子対向部１１１、第１接続部１１３、第１電極対向部１１２及び第１柱部１１５を介して電気的に接続されている。
図３に示すように、第２導電部１２０は、テラヘルツ素子２０と第２電極１０２とを電気的に接続するものである。図７及び図８に示すように、本実施形態では、第１導電部１１０と第２導電部１２０とは、ｚ方向から見て互いに１８０°ずれた位置に形成されており、ｘ方向に対向している。両導電部１１０，１２０は、ｚ方向から見てテラヘルツ素子２０から反射膜８２の径方向に向けて延びているともいえる。
特に、本実施形態の両導電部１１０，１２０は、ｚ方向から見てテラヘルツ素子２０から互いに離れる方向に延びているといえる。具体的には、第１導電部１１０は、ｚ方向から見てテラヘルツ素子２０から第１突出部６１に向けてｘ方向に延びており、第２導電部１２０は、ｚ方向から見てテラヘルツ素子２０から第１突出部６１に向かう方向とは反対方向に延びている。
図３に示すように、第２導電部１２０は、第２パッド３４ａと第２電極１０２との双方と対向するように第２突出部６２の突出方向であるｘ方向に延びている。第２導電部１２０は、第２パッド３４ａに対してｚ方向に対向する第２素子対向部１２１と、第２電極１０２に対してｚ方向に対向する第２電極対向部１２２と、第２素子対向部１２１と第２電極対向部１２２とを接続する第２接続部１２３と、第２電極対向部１２２と第２電極１０２とを接続する第２柱部１２５と、を備える。本実施形態では、第２素子対向部１２１及び第２電極対向部１２２が第２導電部１２０のｘ方向の両端部を構成している。
第２素子対向部１２１は、テラヘルツ素子２０と反射膜８２との間に設けられており、ｚ方向から見てその少なくとも一部が第２パッド３４ａと重なるように形成されている。第２素子対向部１２１は、反射膜８２とｚ方向に対向している。第２パッド３４ａがｙ方向に延びていることに対応させて、第２素子対向部１２１はｙ方向に延びている。例えば、第２素子対向部１２１は、ｙ方向を長手方向とし、ｘ方向を短手方向とする矩形状に形成されている。
本実施形態では、両パッド３３ａ，３４ａがｘ方向に離間していることに対応させて、両素子対向部１１１，１２１は、ｘ方向に対向配置されている。そして、両素子対向部１１１，１２１の間には誘電体５０が存在しており、誘電体５０によって絶縁されている。換言すれば、両導電部１１０，１２０は、互いに離間して配置されている素子対向部１１１，１２１から互いに離れる方向に向けて延びているともいえる。
本実施形態では、両導電部１１０，１２０は、発振点Ｐ１に対してｘ方向に対称配置されている。これにより、両導電部１１０，１２０が不対称性であることに起因する放射モードへの影響を抑制できる。なお、両導電部１１０，１２０は、発振点Ｐ１に対してｙ方向に対称配置されてもよい。
第２導電部１２０は、第２素子対向部１２１と第２パッド３４ａとの間に設けられた第２バンプ１２４を備える。テラヘルツ素子２０は、第２バンプ１２４を介して第２素子対向部１２１にフリップチップ実装されている。第２パッド３４ａと第２素子対向部１２１とは、第２バンプ１２４によって電気的に接続されている。
本実施形態では、第２バンプ１２４は複数設けられている。例えば、第２パッド３４ａ及び第２素子対向部１２１がｙ方向に延びていることに対応させて、第２バンプ１２４はｙ方向に複数（本実施形態では２つ）配列されている。第２素子対向部１２１及び第２バンプ１２４は、ｚ方向から見て発振点Ｐ１と重ならない位置に配置されている。第１バンプ１１４と第２バンプ１２４とはｘ方向に離間して対向配置されており、ｙ方向においては揃っている。ただし、これに限られず、第１バンプ１１４と第２バンプ１２４とは、ｙ方向にずれて配置されていてもよい。
第２電極対向部１２２は、ｚ方向から見てその少なくとも一部が第２電極１０２と重なるように形成されている。例えば、第２電極対向部１２２は、アンテナベース７０から側方に突出した位置に形成されており、具体的には第２突出部６２内に形成されている。このため、第２電極対向部１２２は、ｚ方向から見て反射膜８２とは重ならない位置に配置されている。
本実施形態の第２電極対向部１２２は、ｚ方向から見てｘ方向及びｙ方向に延びる矩形状である。第２電極１０２は、ｚ方向から見て、第２電極対向部１２２よりも広く形成されている。ただし、これに限られず、第２電極１０２は、第２電極対向部１２２よりも小さく形成されていてもよいし、同一形状でもよい。
第２接続部１２３は、第２素子対向部１２１と第２電極対向部１２２との間に設けられており、ｙ方向を幅方向としてｘ方向に延びている。第２接続部１２３の一部は、反射膜８２に対してｚ方向に対向している。すなわち、第２接続部１２３の一部は、反射膜８２と重なる位置に設けられている。換言すれば、第２接続部１２３は、ｚ方向から見て、反射膜８２と重なる部分と、反射膜８２と重ならない部分とを有している。
本実施形態の第２接続部１２３は、第２素子対向部１２１よりも幅狭に形成されている。具体的には、第２接続部１２３の幅（ｙ方向の長さ）は、第２素子対向部１２１の幅（ｙ方向の長さ）よりも短く設定されている。本実施形態の第２接続部１２３は、例えば第２電極対向部１２２よりも幅狭に形成されている。換言すれば、第２電極対向部１２２は、第２接続部１２３よりもｙ方向に長く延びている。
第２接続部１２３は、第２素子対向部１２１及び第２電極対向部１２２よりも幅狭に形成された第２接続本体部１２３ａと、第２接続本体部１２３ａの長手方向の両側にある第２素子側テーパ部１２３ｂ及び第２電極側テーパ部１２３ｃと、を備える。
第２接続本体部１２３ａは、ｘ方向を長手方向として延びており、ｙ方向に一定幅を有する。第２接続本体部１２３ａは、ｚ方向から見て反射膜８２と重なっている。第２接続本体部１２３ａは、第２素子対向部１２１と第２電極対向部１２２とを繋いでいるものともいえる。図８に示すように、第２接続本体部１２３ａの幅Ｗ３は、第２素子対向部１２１の幅Ｗ４よりも短い。
第２素子側テーパ部１２３ｂは、第２接続本体部１２３ａと第２素子対向部１２１とを繋いでいる。第２素子側テーパ部１２３ｂは、例えばｚ方向から見てテラヘルツ素子２０に対してｘ方向に隣接する位置に形成されており、ｚ方向から見て反射膜８２と重なっている。
第２素子側テーパ部１２３ｂは、第２接続本体部１２３ａから第２素子対向部１２１に向かうにつれて徐々に幅広に形成されている。本実施形態では、第２素子側テーパ部１２３ｂは、第２接続本体部１２３ａから第２素子対向部１２１に向かうにつれて徐々に互いに離れるように傾斜した一対の第２素子側傾斜面１２３ｂａを有する。
図７に示すように、第２電極側テーパ部１２３ｃは、第２接続本体部１２３ａと第２電極対向部１２２とを繋いでいる。第２電極側テーパ部１２３ｃは、例えばｚ方向から見て反射膜８２と重ならない部分に形成されており、例えば第２突出部６２内に形成されている。
第２電極側テーパ部１２３ｃは、第２接続本体部１２３ａから第２電極対向部１２２に向かうにつれて徐々に幅広に形成されている。本実施形態では、第２電極側テーパ部１２３ｃは、第２接続本体部１２３ａから第２電極対向部１２２に向かうにつれて徐々に互いに離れるように傾斜した一対の第２電極側傾斜面１２３ｃａを有する。
図３に示すように、第２柱部１２５は、第２電極１０２と第２電極対向部１２２との間に設けられている。第２柱部１２５は、ｚ方向を高さ方向として延びており、第２電極１０２と第２電極対向部１２２とに繋がっている。
第２柱部１２５は例えば円柱状に形成されている。ただし、第２柱部１２５の具体的な形状は任意に変更可能であり、例えば角柱状でもよい。本実施形態では、第２電極対向部１２２における第２柱部１２５と重なる位置には第２窪み１２２ａが形成されている。なお、第２窪み１２２ａは、なくてもよい。
この構成によれば、テラヘルツ素子２０の第２パッド３４ａと第２電極１０２とは、第２バンプ１２４、第２素子対向部１２１、第２接続部１２３、第２電極対向部１２２及び第２柱部１２５を介して電気的に接続されている。
本実施形態の反射膜８２は、電気的にフローティング状態である。具体的には、反射膜８２が形成されているアンテナベース７０は、絶縁性を有する。導電部１１０，１２０は誘電体５０内に設けられているため、反射膜８２と両導電部１１０，１２０とは絶縁されている。また、反射膜８２と両電極１０１，１０２とは離間しているとともに、両者の間にはアンテナベース７０が介在している。このため、反射膜８２と両電極１０１，１０２とは絶縁されている。これにより、反射膜８２のフローティング状態が維持される。
次に図１０～図２２を用いて、本実施形態のテラヘルツ装置１０の製造方法について説明する。説明の便宜上、まず１つのテラヘルツ装置１０の製造方法について説明する。
図１０に示すように、テラヘルツ装置１０の製造方法は、支持基板１３０上に柱部１１５，１２５を形成する工程を含む。
支持基板１３０は、単結晶材料である半導体材料からなり、本実施形態においては、Ｓｉの単結晶材料である。本実施形態における支持基板１３０の厚さは、例えば７２５～７７５μｍ程度である。なお、支持基板１３０は、Ｓｉウエハに限定されず、例えば、ガラス基板であってもよい。
柱部１１５，１２５を形成する工程は、例えば支持基板１３０上に下地層を形成する工程を含む。この下地層の形成は、スパッタリング法による。本実施形態においては、下地層として、支持基板１３０上にＴｉ層を形成した後、Ｔｉ層に接するＣｕ層を形成する。つまり、下地層は、互いに積層されたＴｉ層及びＣｕ層から形成される。本実施形態においては、Ｔｉ層の厚さは１０～３０ｎｍ程度であり、Ｃｕ層の厚さは２００～８００ｎｍ程度である。なお、下地層の構成材料及び厚さは先述のものに限定されない。
続いて、下地層に接するめっき層を形成する。めっき層の形成は、フォトリソグラフィによるレジストパターンの形成及び電解めっきによる。具体的には、下地層の全面を覆うように、感光性レジストを塗布し、この感光性レジストに対して露光・現像を行う。これにより、パターニングされたレジスト層（以下、「レジストパターン」という）を形成する。感光性レジストは、例えばスピンコータを用いて塗布されるが、これに限定されない。このとき、レジストパターンから下地層の一部が露出する。続いて、下地層を導電経路として電解めっきを行う。これにより、レジストパターンから露出した下地層にめっき層が積層される。本実施形態にかかるめっき層の構成材料は、例えばＣｕである。めっき層を形成した後は、レジストパターンを除去する。以上の工程により、柱部１１５，１２５が形成される。柱部１１５，１２５は、支持基板１３０から上方に向けて起立している。
図１１に示すように、テラヘルツ装置１０の製造方法は、柱部１１５，１２５を覆う第１誘電層１３１を形成する第１封止工程を含む。第１封止工程では、例えばモールド成型によって第１誘電層１３１を形成する。本実施形態においては、第１誘電層１３１は、電気絶縁性を有しており、例えばエポキシ樹脂を主剤とした合成樹脂である。第１誘電層１３１が、誘電体５０の一部を構成している。
第１誘電層１３１を形成するための具体的な工程は任意であるが、例えば柱部１１５，１２５よりも高く第１誘電層１３１を形成し、その後第１誘電層１３１を研磨することによって柱部１１５，１２５の先端面を露出させる工程が考えられる。この場合、第１誘電層１３１の上面には、研磨の痕跡である研磨痕が形成される。
また、第１誘電層１３１の研磨の際に柱部１１５，１２５の先端面が研磨される場合がある。この場合、柱部１１５，１２５の先端面にバリが生じ得る。このため、テラヘルツ装置１０の製造方法は、柱部１１５，１２５のバリを除去する工程を含んでもよい。この場合、図１１に示すように、柱部１１５，１２５の先端面は、第１誘電層１３１の上面よりも若干凹んだ位置になる。
図１２に示すように、テラヘルツ装置１０の製造方法は、素子対向部１１１，１２１、電極対向部１１２，１２２及び接続部１１３，１２３を形成する工程を含む。当該工程では、第１誘電層１３１上へのパターニングによって、素子対向部１１１，１２１、電極対向部１１２，１２２及び接続部１１３，１２３を形成する。なお、素子対向部１１１，１２１、電極対向部１１２，１２２及び接続部１１３，１２３は、下地層とめっき層とから構成されてもよい。
ここで、柱部１１５，１２５の先端面が第１誘電層１３１の上面よりも凹んでいる関係上、柱部１１５，１２５の先端面上に形成される電極対向部１１２，１２２には窪み１１２ａ，１２２ａが形成される。
図１３及び図１４に示すように、テラヘルツ装置１０の製造方法は、テラヘルツ素子２０を実装する素子実装工程を含む。素子実装工程は、例えばフリップチップボンディングにより行われる。
例えば、図１３に示すように、素子実装工程は、バンプ１１４，１２４を形成する工程を含む。バンプ１１４，１２４を形成する工程は、例えばバンプ１１４，１２４を形成するバンプ形成領域以外にレジスト層を形成する工程と、バンプ形成領域にバンプ１１４，１２４を構成する導電層を積層する工程と、レジスト層を除去する工程と、を含む。レジスト層は、例えば感光性レジストなどで形成されており、露光・現像によってパターニングされるものである。
なお、導電部１１０，１２０の形成工程において、不要な下地層が形成されている場合には、テラヘルツ装置１０の製造方法は、不要な下地層を除去する工程を有してもよい。不要な下地層は、例えばＨ２ＳＯ４（硫酸）及びＨ２Ｏ２（過酸化水素）の混合溶液が用いられたウェットエッチングにより除去されるとよい。
図１４に示すように、素子実装工程は、バンプ１１４，１２４を用いてテラヘルツ素子２０を導電部１１０，１２０に接合する工程を含む。これにより、テラヘルツ素子２０が導電部１１０，１２０にフリップチップ実装され、テラヘルツ素子２０と導電部１１０，１２０とが導通する。
図１５に示すように、テラヘルツ装置１０の製造方法は、導電部１１０，１２０及びテラヘルツ素子２０に対して第２誘電層１３２を積層する第２封止工程を含む。第２封止工程では、例えばモールド成型によって第２誘電層１３２を形成する。本実施形態においては、第２誘電層１３２は、第１誘電層１３１と同一材料によって形成されている。すなわち、第２誘電層１３２は、電気絶縁性を有しており、例えばエポキシ樹脂を主剤とした合成樹脂である。誘電体５０は、第１誘電層１３１及び第２誘電層１３２によって構成されており、第１誘電層１３１の下面が誘電主面５１を構成し、第２誘電層１３２の上面が誘電裏面５２を構成する。テラヘルツ素子２０及び導電部１１０，１２０は、両誘電層１３１，１３２によって封止されている。
なお、第２誘電層１３２を形成する前に、テラヘルツ素子２０の下方（テラヘルツ素子２０と第１誘電層１３１又は導電部１１０，１２０との間）に、例えばエポキシ樹脂を主剤としたアンダーフィルを充填させておいてもよい。
ちなみに、本実施形態では、第１誘電層１３１と第２誘電層１３２との間に界面１３３が形成されていてもよい。ただし、両誘電層１３１，１３２が完全に一体化されて、界面１３３が形成されなくてもよい。
図１６に示すように、テラヘルツ装置１０の製造方法は、支持基板１３０を除去して、誘電体５０の誘電主面５１及び柱部１１５，１２５の基端面を露出させる工程を含む。支持基板１３０を除去する工程は、例えば機械研削盤を用いる。ただし、支持基板１３０の除去方法は、機械研削盤を用いた構成に限定されない。
図１７に示すように、テラヘルツ装置１０の製造方法は、電極１０１，１０２を形成する工程を含む。電極１０１，１０２を形成する工程は、例えば無電解めっきによって行う。本実施形態においては、例えば無電解めっきにより、Ｎｉ層、Ｐｄ層及びＡｕ層の順に各々を積層させることにより、電極１０１，１０２を形成する。
なお、電極１０１，１０２の形成方法は、これに限定されず、Ｎｉ層及びＡｕ層を順に積層させてもよいし、Ａｕ層のみを積層させてもよいし、Ｓｎのみを形成してもよいし、Ｎｉ層上にＳｎを形成してもよい。
また、図１８に示すように、テラヘルツ装置１０の製造方法は、アンテナベース７０におけるアンテナ凹部８０を形成する工程を含む。当該工程では、アンテナ面８１に対応させて形成された金型を用いてアンテナ面８１を有するアンテナ凹部８０を形成する。
図１９に示すように、テラヘルツ装置１０の製造方法は、アンテナ凹部８０が形成された後に実行され、反射膜８２を構成する金属膜１３４を形成する工程を含む。当該工程では、ベース主面７１及びアンテナ面８１の双方に対して金属膜１３４を形成する。
図２０に示すように、テラヘルツ装置１０の製造方法は、ベース主面７１に形成された金属膜１３４を除去する工程を含む。当該ベース主面７１の金属膜１３４を除去する具体的手法は任意であるが、例えばパターニングによって除去する手法でもよいし、研磨によって除去する手法でもよい。これにより、アンテナ面８１にのみ反射膜８２が形成される。
なお、反射膜８２を形成する工程としては、上記の工程に限られない。例えば、テラヘルツ装置１０の製造方法は、ベース主面７１をマスキングする工程と、電子ビームを用いた蒸着等によって反射膜８２をアンテナ面８１に形成する工程と、を有する構成でもよい。この場合、ベース主面７１に形成された反射膜８２を除去する工程が不要となる。
テラヘルツ装置１０の製造方法は、誘電体５０と、反射膜８２が形成されたアンテナベース７０とを組み付ける工程を含む。当該工程では、接着層９１を用いてアンテナベース７０と誘電体５０とを接着させる。これにより、図３に示すように、テラヘルツ装置１０が製造される。
なお、説明の便宜上、１つのテラヘルツ装置１０の製造方法について説明したが、複数のテラヘルツ装置１０を同時に製造してもよい。
例えば、図２１に示すように、テラヘルツ素子２０、導電部１１０，１２０及び電極１０１，１０２からなるユニットが複数埋設された集合板１３５を用意する。
また、図２２に示すように、アンテナ凹部８０及び反射膜８２が複数配列されたベース集合体１３６を用意する。そして、集合板１３５とベース集合体１３６とを位置合わせをした状態で接着剤を用いて貼り合わせた後に、ダイシングによって切断する。これにより、複数のテラヘルツ装置１０が製造される。
ここで、集合板１３５とベース集合体１３６とを貼り合わせる際には、集合板１３５に形成された第１位置決め部１３５ａと、ベース集合体１３６に形成された第２位置決め部１３６ａとを用いて集合板１３５とベース集合体１３６との位置決めを行うとよい。例えば、両位置決め部１３５ａ，１３６ａが重なるように集合板１３５とベース集合体１３６との位置決めを行うとよい。
図２３に示すように、本実施形態のテラヘルツ装置１０は、回路基板１４０に設けられた孔１４１にアンテナベース７０を挿入した状態で回路基板１４０に取り付けることができる。この場合、例えば半田等の導電性接合材１４２を用いて両電極１０１，１０２を回路基板１４０に対して接合できる。
次に図２４及び図２５を用いて本実施形態の作用について説明する。図２４（ａ）は気体に囲まれたテラヘルツ素子２０を模式的に示し、図２４（ｂ）は図２４（ａ）の場合の屈折率の変化を示すグラフである。図２５（ａ）は気体及び誘電体５０に囲まれたテラヘルツ素子２０を模式的に示し、図２５（ｂ）は図２５（ａ）の場合の屈折率の変化を示すグラフである。
本実施形態では、テラヘルツ素子２０から発生した電磁波は、誘電体５０と気体空間９２とを通って反射膜８２に伝搬し、当該反射膜８２によって一方向（本実施形態では上方）に向けて反射される。これにより、テラヘルツ装置１０（具体的には装置主面１１）から電磁波が出力される。本実施形態の装置主面１１は、反射膜８２によって反射された電磁波が出力される出力面ともいえる。
ここで、仮に誘電体５０を介することなくテラヘルツ素子２０から反射膜８２に向けて電磁波が伝搬される場合と、誘電体５０を介してテラヘルツ素子２０から反射膜８２に向けて電磁波が伝搬される場合とを比較して説明する。
図２４（ａ）及び図２４（ｂ）に示すように、仮に誘電体５０がなく、テラヘルツ素子２０が気体に囲まれている場合、屈折率は、テラヘルツ素子２０の内外の境界、具体的にはテラヘルツ素子２０と気体との境界にて大きく変化する。この場合、テラヘルツ素子２０の内外の境界にて電磁波の反射が生じやすいため、電磁波がテラヘルツ素子２０内に閉じ込められやすい。すると、テラヘルツ素子２０内にて多数の共振モードが発生しやすい。このため、目標の周波数以外の周波数の電磁波が発生してしまうおそれがある。
この点、図２５（ａ）及び図２５（ｂ）に示すように、テラヘルツ素子２０が、素子屈折率ｎ１よりも低くかつ気体屈折率ｎ３よりも高い誘電屈折率ｎ２を有する誘電体５０によって囲まれている場合、テラヘルツ素子２０から離れるにつれて段階的に屈折率が小さくなっている。このため、テラヘルツ素子２０の内外の境界、具体的にはテラヘルツ素子２０と誘電体５０との境界における屈折率の変化が小さくなっている。これにより、テラヘルツ素子２０の内外の境界における電磁波の反射をある程度抑えることができるため、多数の共振モードが発生しにくい。
以上詳述した本実施形態によれば以下の効果を奏する。
（１－１）テラヘルツ装置１０は、電磁波を発生させるテラヘルツ素子２０と、誘電体材料で構成され、テラヘルツ素子２０を囲む誘電体５０と、気体が存在する気体空間９２と、反射部としての反射膜８２と、を備える。反射膜８２は、誘電体５０及び気体空間９２を介してテラヘルツ素子２０と対向している部分を有し、テラヘルツ素子２０から発生しかつ誘電体５０及び気体空間９２を介して伝搬された電磁波を一方向に向けて反射させるものである。そして、テラヘルツ素子２０の屈折率を素子屈折率ｎ１とし、気体空間９２内にある気体の屈折率を気体屈折率ｎ３とし、誘電体５０の屈折率を誘電屈折率ｎ２とすると、ｎ１＞ｎ２＞ｎ３となっている。
この構成によれば、テラヘルツ素子２０から発生した電磁波は、誘電体５０及び気体空間９２を介して反射膜８２に伝搬され、反射膜８２によって一方向に反射される。これにより、電磁波の出力を高くすることができる。すなわち、テラヘルツ装置１０から出力される電磁波の利得を向上させることができる。
ここで、素子屈折率ｎ１と気体屈折率ｎ３との間の屈折率を有する誘電体５０によってテラヘルツ素子２０が囲まれているため、テラヘルツ素子２０の内外の境界における屈折率の変化を小さくすることができる。これにより、テラヘルツ素子２０の内外の境界における過度な電磁波の反射を抑制でき、それを通じてテラヘルツ素子２０内で多数の共振モードが発生することを抑制できる。したがって、目標の周波数以外の周波数の電磁波が発生することを抑制できる。換言すれば、テラヘルツ素子２０から出力される電磁波の周波数特性のＱ値を高くすることができる。これにより、テラヘルツ装置１０における利得の周波数特性の向上を図ることができる。具体的には、電磁波の周波数変化に対する利得の急峻な変化を抑制でき、安定して高い利得が得られる周波数帯域を広くすることができる。
（１－２）誘電体５０は、反射膜８２と対向する誘電主面５１と、誘電主面５１とは反対側の誘電裏面５２と、を有する。テラヘルツ装置１０は、テラヘルツ素子２０から離れる方向に凹むように湾曲したアンテナ面８１を有するアンテナベース７０を備える。反射膜８２はアンテナ面８１に形成された膜であり、気体空間９２は、誘電主面５１とアンテナ面８１とによって区画されている。
この構成によれば、気体空間９２が誘電主面５１とアンテナ面８１とによって区画されているため、誘電主面５１から出た電磁波は、気体空間９２を通って反射膜８２に到達する。これにより、（１－１）の効果を得ることができる。
（１－３）誘電体５０とアンテナベース７０とは別体であり、テラヘルツ装置１０は、誘電体５０とアンテナベース７０とを固定する固定部としての接着層９１を備える。この構成によれば、接着層９１によって誘電体５０とアンテナベース７０との位置ずれを抑制できるため、テラヘルツ素子２０と反射膜８２との位置ずれを抑制できる。
（１－４）接着層９１は、アンテナベース７０のベース主面７１と誘電主面５１との間に設けられており、気体空間９２は、接着層９１によって密閉されている。この構成によれば、気体空間９２内に電磁波の伝搬を阻害するような異物が侵入することを抑制できる。また、気体空間９２内に設けられている反射膜８２を保護できる。
（１－５）反射膜８２は、アンテナ面８１に形成されている一方、ベース主面７１には形成されていない。この構成によれば、ベース主面７１に形成される反射膜８２によって電磁波が反射されることを回避できる。これにより、不要な反射波に起因する不都合、例えば不要な定在波の発生を抑制できる。
（１－６）テラヘルツ素子２０は、発振点Ｐ１を有する素子主面２１と、素子主面２１とは反対側の面である素子裏面２２と、を有する。テラヘルツ素子２０は、素子主面２１が反射膜８２を向いた状態で誘電体５０に囲まれている。この構成によれば、発振点Ｐ１から発生した電磁波は、テラヘルツ素子２０内を通ることなく、反射膜８２に向けて伝搬する。これにより、電磁波が反射膜８２に到達し易いため、反射膜８２を用いて電磁波を好適に反射させることができる。これにより、利得の更なる向上を図ることができる。
（１－７）反射膜８２はパラボラアンテナ形状である。この構成によれば、電磁波を好適に一方向に向けて反射させることができる。これにより、利得の向上を図ることができる。
（１－８）反射膜８２は、当該反射膜８２の焦点が発振点Ｐ１に位置するように配置されている。この構成によれば、発振点Ｐ１から発生した電磁波は、反射膜８２によって一方向に誘導される。これにより、反射膜８２によって一方向に向けて反射されない電磁波を低減でき、利得の向上を図ることができる。
（１－９）反射膜８２は電気的にフローティング状態である。この構成によれば、反射膜８２によって電磁波が吸収されるなどといった不都合を抑制できる。
（１－１０）アンテナベース７０は絶縁性材料で形成されている。この構成によれば、アンテナベース７０を介して反射膜８２が何らかの部材と電気的に接続されることを抑制できる。
（１－１１）テラヘルツ素子２０の素子裏面２２には、電磁波を反射する素子反射層３５が形成されている。この構成によれば、テラヘルツ素子２０から上方に漏れる電磁波を抑制できるとともに、テラヘルツ素子２０から反射膜８２に向かう電磁波の出力を高めることができる。これにより、利得の更なる向上を図ることができる。
（１－１２）テラヘルツ装置１０は、誘電体５０内に設けられ、テラヘルツ素子２０と電気的に接続された導電部１１０，１２０を備える。この構成によれば、誘電体５０内にある導電部１１０，１２０と、誘電体５０外にある反射膜８２とが接触しにくい。これにより、導電部１１０，１２０と反射膜８２との電気的接続を抑制できる。
（１－１３）誘電体５０は、ｚ方向から見てアンテナベース７０よりも側方に突出した突出部６１，６２を有する。誘電主面５１における突出部６１，６２に対応する部分であるはみ出し面５１ａ，５１ｂには、導電部１１０，１２０と電気的に接続された電極１０１，１０２が形成されている。この構成によれば、電極１０１，１０２及び導電部１１０，１２０を用いて、テラヘルツ素子２０と外部との電気的接続を実現できる。
特に、この構成によれば、回路基板１４０に設けられた孔１４１にアンテナベース７０を挿入した状態で回路基板１４０に実装することができる。これにより、テラヘルツ装置１０が回路基板１４０に実装される際にテラヘルツ装置１０が回路基板１４０からｚ方向に突出することを抑制でき、低背化を図ることができる。
すなわち、テラヘルツ装置１０が反射膜８２を有するアンテナベース７０を備えることにより、利得の向上を図ることができる一方、アンテナベース７０の分だけテラヘルツ装置１０がｚ方向に大きくなる。このため、回路基板１４０に実装する際にテラヘルツ装置１０が邪魔になり易いという不都合が懸念される。
これに対して、両電極１０１，１０２がはみ出し面５１ａ，５１ｂに形成されている構成であれば、上記のようにアンテナベース７０を孔１４１に挿入した状態でテラヘルツ装置１０を回路基板１４０に実装できる。具体的には、電極１０１，１０２が回路基板１４０と接触する位置までアンテナベース７０を孔１４１に挿入できる。これにより、テラヘルツ装置１０の回路基板１４０からの突出量を低減できるため、アンテナベース７０を備えることによる上記不都合を抑制できる。
また、両電極１０１，１０２がｚ方向から見てアンテナベース７０よりも側方に突出した突出部６１，６２のはみ出し面５１ａ，５１ｂに形成されているため、ｚ方向から見て両電極１０１，１０２と反射膜８２とが重ならない。これにより、反射膜８２によって反射された電磁波の伝搬が両電極１０１，１０２によって阻害されにくい。これにより、反射膜８２によって反射された電磁波の伝搬が両電極１０１，１０２によって阻害されることに起因する利得の低下を抑制できる。
（１－１４）電極１０１，１０２は、テラヘルツ装置１０のｚ方向の中央部よりも装置主面１１側に偏倚して配置されている。この構成によれば、孔１４１に挿入されるアンテナベース７０の寸法を大きくすることができるため、より低背化を図ることができる。
（１－１５）テラヘルツ素子２０は、素子主面２１に形成されたパッド３３ａ，３４ａを備える。導電部１１０，１２０は、ｚ方向から見て、テラヘルツ素子２０と電極１０１，１０２との双方と重なるように突出部６１，６２の突出方向であるｘ方向に延びており、パッド３３ａ，３４ａに対してｚ方向に対向する素子対向部１１１，１２１を備える。テラヘルツ素子２０は、パッド３３ａ，３４ａと素子対向部１１１，１２１との間に設けられたバンプ１１４，１２４を介して素子対向部１１１，１２１にフリップチップ実装されている。これにより、テラヘルツ素子２０と両電極１０１，１０２とを電気的に接続することができる。
特に、テラヘルツ素子２０の実装態様としてフリップチップ実装が採用されているため、ワイヤボンディングによる実装と比較して、信号伝送の高速化を図ることができる。すなわち、テラヘルツ帯の電磁波という高周波帯域においてワイヤボンディングによる実装では、信号の伝送速度がワイヤによって律速されるという不都合が懸念される。この点、ワイヤを用いないフリップチップ実装であれば、上記不都合が生じない。これにより、信号伝送の高速化を図ることができる。
（１－１６）導電部１１０，１２０は、電極１０１，１０２と対向する電極対向部１１２，１２２と、素子対向部１１１，１２１と電極対向部１１２，１２２とを接続するものであってｘ方向に延びた接続部１１３，１２３と、を備える。導電部１１０，１２０におけるｙ方向を幅方向とすると、接続部１１３，１２３の少なくとも一部は、素子対向部１１１，１２１よりも幅狭に形成されている。この構成によれば、接続部１１３，１２３の一部又は全部が反射膜８２と重なることになるため、接続部１１３，１２３による電磁波の遮断（以下、ブロッキングという。）が懸念される。
この点、本実施形態では、接続部１１３，１２３の少なくとも一部が素子対向部１１１，１２１よりも幅狭に形成されているため、ブロッキングされる面積を小さくすることができる。これにより、ブロッキングを軽減できる。
また、素子対向部１１１，１２１が接続部１１３，１２３よりも幅広になっているため、コンタクト面積を大きくできる。これにより、バンプ１１４，１２４を用いたパッド３３ａ，３４ａと素子対向部１１１，１２１との電気的接続を好適に行うことができる。
（１－１７）電極対向部１１２，１２２は、接続部１１３，１２３よりも幅広に形成されている。この構成によれば、コンタクト面積を大きくできるため、電極対向部１１２，１２２と電極１０１，１０２との電気的接続を好適に行うことができる。
（１－１８）第１接続部１１３は、第１素子対向部１１１よりも幅狭に形成された第１接続本体部１１３ａと、第１接続本体部１１３ａと第１素子対向部１１１とを繋ぐ第１素子側テーパ部１１３ｂと、を有する。第１素子側テーパ部１１３ｂは、第１接続本体部１１３ａから第１素子対向部１１１に向かうにつれて徐々に幅広に形成されている。この構成によれば、第１導電部１１０内にて発生する反射波を低減できる。第２接続部１２３についても同様である。
（１－１９）第１接続本体部１１３ａは、第１電極対向部１１２よりも幅狭に形成されている。第１接続部１１３は、第１接続本体部１１３ａと第１電極対向部１１２とを繋ぐ第１電極側テーパ部１１３ｃを備え、第１電極側テーパ部１１３ｃは、第１接続本体部１１３ａから第１電極対向部１１２に向かうにつれて徐々に幅広に形成されている。この構成によれば、第１導電部１１０内にて発生する反射波を低減できる。第２接続部１２３についても同様である。
（１－２０）両導電部１１０，１２０は、ｚ方向から見て、テラヘルツ素子２０から互いに離れる方向に延びている。例えば、両パッド３３ａ，３４ａはｘ方向に離間して対向配置されている。また、両はみ出し面５１ａ，５１ｂはｘ方向に離間して設けられており、両電極１０１，１０２もｘ方向に離間して設けられている。このため、両導電部１１０，１２０は、パッド３３ａ，３４ａと電極１０１，１０２との双方と対向するように互いに離間した状態でｘ方向に延びている。すなわち、両導電部１１０，１２０はｘ方向に対して対称配置されている。これにより、両導電部１１０，１２０が非対称であることに起因する電磁波の放射モードへの悪影響を抑制できる。
（１－２１）第１パッド３３ａ及び第１素子対向部１１１はｙ方向に延びており、第１バンプ１１４はｙ方向に複数配列されている。同様に、第２パッド３４ａ及び第２素子対向部１２１はｙ方向に延びており、第２バンプ１２４はｙ方向に複数配列されている。これにより、コンタクト面積を大きくすることができ、コンタクト抵抗の低減を図ることができる。
ここで、両パッド３３ａ，３４ａがｘ方向に離間して設けられている構成において、仮に両パッド３３ａ，３４ａをｘ方向に延ばすと、両パッド３３ａ，３４ａの離間距離が短くなり、短絡のおそれが生じたり、発振点Ｐ１と両パッド３３ａ，３４ａとの干渉によって電磁波の伝搬が阻害されたりする不都合が懸念される。この点、本実施形態では、両パッド３３ａ，３４ａの対向方向とは直交する方向であるｙ方向に延びているため、上記不都合を抑制できる。
（第１実施形態の変更例）
第１実施形態のテラヘルツ装置１０の変更例を以下に示す。ただし、下記変更例は、技術的に矛盾が生じない限り、他の実施形態に適用してもよいし、変更例同士を組み合わせてもよい。
・図２６に示すように、素子反射層３５を省略してもよい。この場合、テラヘルツ素子２０は、上方及び下方の双方に電磁波を出力する。つまり、テラヘルツ素子２０は、電磁波の出力について指向性を有する構成でもよいし、指向性を有しない構成でもよい。
・反射膜８２は、発振点Ｐ１に対して開口角度θ未満の角度範囲に亘って形成されていてもよい。つまり、反射膜８２は、テラヘルツ素子２０から発生する電磁波の一部を反射させる構成でもよい。
・図２７に示すように、電極１０１，１０２は、誘電裏面５２に形成されてもよい。具体的には、電極１０１，１０２は、誘電裏面５２における突出部６１，６２に対応する部分に形成されている。この場合、柱部１１５，１２５は、電極対向部１１２，１２２から誘電裏面５２（上方）に向けて起立してもよい。
・図２８に示すように、テラヘルツ装置１０は、誘電裏面５２に形成された反射低減膜１５０を備えていてもよい。反射低減膜１５０は、反射防止膜ともいえるし、ＡＲコーティング膜ともいえる。
反射低減膜１５０は、例えば誘電裏面５２のうちｚ方向から見て導電部１１０，１２０又は電極１０１，１０２と重なりかつ反射膜８２とは重ならない部分に形成されているとよい。これにより、導電部１１０，１２０又は電極１０１，１０２にて電磁波が反射することに起因する定在波の発生を抑制できる。なお、反射低減膜１５０の具体的構成は、少なくともテラヘルツ帯の電磁波の反射を低減することができれば任意である。
（第２実施形態）
図２９～図３１を参照して、第２実施形態のテラヘルツ装置１０について説明する。以下の説明において、第１実施形態のテラヘルツ装置１０と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
図２９に示すように、本実施形態のテラヘルツ装置１０は、テラヘルツ素子２０に電気的に接続される特定素子の一例としての保護ダイオード１６０，１７０を備える。保護ダイオード１６０，１７０は、テラヘルツ素子２０に対して電気的に接続されており、本実施形態ではテラヘルツ素子２０に対して並列接続されている。両保護ダイオード１６０，１７０は、テラヘルツ素子２０に対して互いに逆方向となるように接続されている。保護ダイオード１６０，１７０は、通常のダイオードの他に、ツェナーダイオード、ショットキーダイオード、又は発光ダイオードであってもよい。
なお、特定素子としては、保護ダイオード１６０，１７０に限られず、制御ＩＣ（例えばＡＳＩＣ）でもよい。制御ＩＣは、例えば、テラヘルツ素子２０に流れる電流検知、アンプ、テラヘルツ素子２０への電力供給、又は信号処理などを行うものであるとよい。また、特定素子とテラヘルツ素子２０との接続態様は任意であり、例えば直列接続でもよい。
図３０に示すように、両保護ダイオード１６０，１７０は、誘電体５０内に設けられている。すなわち、誘電体５０は、両保護ダイオード１６０，１７０及びテラヘルツ素子２０を封止している。
両保護ダイオード１６０，１７０は、ｚ方向から見て反射膜８２とは重ならない位置に配置されている。具体的には、保護ダイオード１６０，１７０は、誘電体５０におけるアンテナベース７０から側方に突出した突出部６１，６２内に設けられている。これにより、反射膜８２によって反射された電磁波の出力が保護ダイオード１６０，１７０によって阻害されることを回避できる。本実施形態の両保護ダイオード１６０，１７０は、テラヘルツ素子２０を介してｘ方向に対向配置されている。
第１保護ダイオード１６０は、第１アノード電極１６１及び第１カソード電極１６２を有する。第１アノード電極１６１及び第１カソード電極１６２は、例えば第１保護ダイオード１６０のｚ方向の両端面である下面及び上面に形成されている。第１保護ダイオード１６０は、第１アノード電極１６１と第１導電部１１０とが接合された状態で第１導電部１１０（例えば第１電極対向部１１２）上に実装されている。
図３１に示すように、本実施形態のテラヘルツ装置１０は、第１保護ダイオード１６０と第２導電部１２０とを電気的に接続する第１保護接続部１６３を備える。第１保護接続部１６３は、誘電体５０内に設けられており、反射膜８２と重ならないように迂回しながら第１カソード電極１６２と第２導電部１２０（詳細には第２電極対向部１２２）とを繋いでいる。これにより、第１保護ダイオード１６０は、両電極１０１，１０２に電気的に接続される。
図３０に示すように、第２保護ダイオード１７０は、第２アノード電極１７１及び第２カソード電極１７２を有する。第２アノード電極１７１及び第２カソード電極１７２は、例えば第２保護ダイオード１７０のｚ方向の両端面である上面及び下面に形成されている。第２保護ダイオード１７０は、第２アノード電極１７１と第２導電部１２０とが接合された状態で第２導電部１２０（例えば第２電極対向部１２２）上に実装されている。
図３１に示すように、本実施形態のテラヘルツ装置１０は、第２保護ダイオード１７０と第１導電部１１０とを電気的に接続する第２保護接続部１７３を備える。第２保護接続部１７３は、誘電体５０内に設けられており、反射膜８２と重ならないように迂回しながら第２カソード電極１７２と第１導電部１１０（詳細には第１電極対向部１１２）とを繋いでいる。これにより、第２保護ダイオード１７０は、両電極１０１，１０２に電気的に接続される。保護接続部１６３，１７３は、保護接続パターンともいえるし、保護接続膜ともいえる。
本実施形態では、第１保護ダイオード１６０は、第１電極１０１よりも内側に配置されており、第２保護ダイオード１７０は、第２電極１０２よりも内側に配置されている。換言すれば、テラヘルツ素子２０からｘ方向に離れる方向に、保護ダイオード１６０，１７０と電極１０１，１０２とが配列されている。ただし、保護ダイオード１６０，１７０は誘電体５０内に封止されているため、保護ダイオード１６０，１７０と電極１０１，１０２とは接触しない。
以上詳述した本実施形態によれば以下の作用効果を奏する。
（２－１）テラヘルツ装置１０は、テラヘルツ素子２０に対して並列接続された保護ダイオード１６０，１７０を備える。この構成によれば、例えば静電気等に起因してテラヘルツ素子２０の両端に高電圧が印加された場合には、保護ダイオード１６０，１７０を経由して電流を流すことが可能となる。これにより、テラヘルツ素子２０に過度な電流が流れることを抑制できるため、テラヘルツ素子２０を保護できる。
（２－２）両保護ダイオード１６０，１７０は、テラヘルツ素子２０に対して互いに逆方向となるように接続されている。この構成によれば、いずれの方向の高電圧が発生した場合であってもテラヘルツ素子２０を保護できる。
（２－３）保護ダイオード１６０，１７０は、ｚ方向から見て反射膜８２と重ならない位置に配置されている。この構成によれば、反射膜８２によって反射された電磁波が保護ダイオード１６０，１７０によって阻害されることを抑制できる。
（２－４）保護ダイオード１６０，１７０は、突出部６１，６２内に設けられており、導電部１１０，１２０上に実装されている。テラヘルツ装置１０は、ｚ方向から見て反射膜８２と重ならないように迂回しながら第１保護ダイオード１６０と第２導電部１２０とを繋ぐ第１保護接続部１６３と、ｚ方向から見て反射膜８２と重ならないように迂回しながら第２保護ダイオード１７０と第１導電部１１０とを繋ぐ第２保護接続部１７３と、を備える。この構成によれば、反射膜８２によって反射された電磁波を阻害することを抑制しつつ、第１保護ダイオード１６０及び第２導電部１２０と、第２保護ダイオード１７０及び第１導電部１１０とを電気的に接続することができる。
（第２実施形態の変更例）
第２実施形態のテラヘルツ装置１０の変更例を以下に示す。ただし、下記変更例は、技術的に矛盾が生じない限り、他の実施形態に適用してもよいし、変更例同士を組み合わせてもよい。
・図３２に示すように、保護ダイオード１６０，１７０は、電極１０１，１０２の外側、換言すれば電極１０１，１０２に対してテラヘルツ素子２０側とは反対側に配置されていてもよい。この場合、第１保護接続部１６３は、第２保護ダイオード１７０よりも内側部分にて第２導電部１２０と繋がっており、第２保護接続部１７３は、第１保護ダイオード１６０よりも内側部分にて第１導電部１１０と繋がっているとよい。両保護接続部１６３，１７３の具体的な形状や位置は任意に変更可能であり、例えば一部が反射膜８２と重なってもよい。
（第３実施形態）
図３３～図３８を用いて第３実施形態のテラヘルツ装置１０について説明する。以下の説明において、第１実施形態のテラヘルツ装置１０と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。なお、図示の都合上、図３６については、柱部２０１，２０２及び導電部２１０，２２０のハッチングを省略して示す。図３９，４１，４３についても同様である。
図３３に示すように、本実施形態のテラヘルツ装置１０は、アンテナベース７０がない。すなわち、テラヘルツ装置１０において反射膜８２（反射部）を省略してもよい。
本実施形態では、誘電主面５１が装置裏面１２を構成している。テラヘルツ素子２０から発生した電磁波は、誘電主面５１を介して出力される。すなわち、本実施形態のテラヘルツ装置１０は、誘電主面５１（換言すれば装置裏面１２）から電磁波を出力するものである。また、誘電側面５３～５６が装置側面１３～１６を構成している。
本実施形態のテラヘルツ装置１０は、電極として、誘電主面５１に形成された第１面電極１８１，１８２と、誘電裏面５２に形成された第２面電極１９１，１９２と、を備える。第１面電極１８１，１８２と第２面電極１９１，１９２とはｚ方向に対向している。第１面電極１８１，１８２と第２面電極１９１，１９２とは、ｚ方向から見て、テラヘルツ素子２０とは重ならない位置に配置されており、具体的にはテラヘルツ素子２０の外側に配置されている。
図３４に示すように、両第１面電極１８１，１８２は、互いにｘ方向に向き合うＵ字状に形成された帯状であり、ｘ方向に離間して対向配置されている。第１面電極１８１，１８２は、ｚ方向から見てテラヘルツ素子２０を囲むように枠状となっている。具体的には、第１面電極１８１，１８２は、誘電主面５１におけるｙ方向の両端部に形成され、テラヘルツ素子２０よりもｙ方向に延びた第１ベース電極１８１ａ，１８２ａと、第１ベース電極１８１ａ，１８２ａのｙ方向の両端部からｘ方向に向けて突出した第１突出電極１８１ｂ，１８２ｂと、を有する。両第１突出電極１８１ｂ，１８２ｂは互いに近づくように突出しており、両第１突出電極１８１ｂ，１８２ｂの先端面がｘ方向に離間して対向している。この場合、各第１面電極１８１，１８２のそれぞれが、ｚ方向から見てテラヘルツ素子２０を三方から囲むように枠状となっているといえるとともに、両第１面電極１８１，１８２が協働してテラヘルツ素子２０を四方（ｘ方向及びｙ方向の両側）から囲む１つの枠状となっているともいえる。
本実施形態では、第１ベース電極１８１ａ，１８２ａの幅（ｘ方向の長さ）と第１突出電極１８１ｂ，１８２ｂの幅（ｙ方向の長さ）とは同一である。ただし、これに限られず、第１ベース電極１８１ａ，１８２ａの幅は、第１突出電極１８１ｂ，１８２ｂの幅よりも広くなっていてもよいし、第１ベース電極１８１ａ，１８２ａの幅が第１突出電極１８１ｂ，１８２ｂの幅よりも狭くなっていてもよい。
図３５に示すように、両第２面電極１９１，１９２は、互いにｘ方向に向き合うＵ字状に形成された帯状であり、ｘ方向に離間して対向配置されている。第２面電極１９１，１９２は、ｚ方向から見てテラヘルツ素子２０を囲むように枠状となっている。具体的には、第２面電極１９１，１９２は、誘電裏面５２におけるｙ方向の両端部に形成され、テラヘルツ素子２０よりもｙ方向に延びた第２ベース電極１９１ａ，１９２ａと、第２ベース電極１９１ａ，１９２ａのｙ方向の両端部からｘ方向に向けて突出した第２突出電極１９１ｂ，１９２ｂと、を有する。両第２突出電極１９１ｂ，１９２ｂは互いに近づくように突出しており、両第２突出電極１９１ｂ，１９２ｂの先端面がｘ方向に離間して対向している。この場合、各第２面電極１９１，１９２のそれぞれが、ｚ方向から見てテラヘルツ素子２０を三方から囲むように枠状となっているといえるとともに、両第２面電極１９１，１９２が協働してテラヘルツ素子２０を四方（ｘ方向及びｙ方向の両側）から囲む１つの枠状となっているともいえる。
本実施形態では、第２ベース電極１９１ａ，１９２ａの幅（ｘ方向の長さ）と第２突出電極１９１ｂ，１９２ｂの幅（ｙ方向の長さ）とが異なっている。具体的には、第２突出電極１９１ｂ，１９２ｂの幅は、第２ベース電極１９１ａ，１９２ａの幅よりも狭くなっている。ただし、これに限られず、第２ベース電極１９１ａ，１９２ａの幅が第２突出電極１９１ｂ，１９２ｂの幅よりも広くなっていてもよいし、同一でもよい。
本実施形態では、第１ベース電極１８１ａ，１８２ａの幅と第２ベース電極１９１ａ，１９２ａの幅とは同一である。一方、第２突出電極１９１ｂ，１９２ｂの幅は第１突出電極１８１ｂ，１８２ｂの幅よりも狭い。ただし、これに限られず、第１ベース電極１８１ａ，１８２ａの幅と第２ベース電極１９１ａ，１９２ａの幅とは異なっていてもよいし、第２突出電極１９１ｂ，１９２ｂの幅は第１突出電極１８１ｂ，１８２ｂの幅よりも広くてもよいし、同一でもよい。
図３３及び図３６に示すように、テラヘルツ装置１０は、誘電体５０内に設けられた導電性の柱部２０１，２０２を備える。柱部２０１，２０２は、誘電体５０をｚ方向に貫通することによって第１面電極１８１，１８２と第２面電極１９１，１９２とを電気的に接続している。
柱部２０１，２０２は、例えば互いに積層された下地層及びめっき層を含んで構成されている。下地層は、互いに積層されたＴｉ層及びＣｕ層から構成され、その厚みは２００～８００ｎｍ程度である。めっき層は、主な成分がＣｕであり、下地層よりも厚く設定されている。柱部２０１，２０２は、例えば電解めっきにより形成される。ただし、柱部２０１，２０２の構成材料及び形成方法は、先述のものに限定されない。
柱部２０１，２０２は、第１面電極１８１，１８２及び第２面電極１９１，１９２と同様に、テラヘルツ素子２０の外側に設けられており、テラヘルツ素子２０を囲む枠状に形成されている。具体的には、柱部２０１，２０２は、ｚ方向から見て互いにｘ方向に向き合うＵ字状に形成されており、テラヘルツ素子２０よりもｙ方向に延びたベース柱部２０１ａ，２０２ａと、ベース柱部２０１ａ，２０２ａのｙ方向の両端部に設けられた突出柱部２０１ｂ，２０２ｂと、を有する。
ベース柱部２０１ａ，２０２ａは、第１ベース電極１８１ａ，１８２ａ及び第２ベース電極１９１ａ，１９２ａの間に設けられている。両ベース柱部２０１ａ，２０２ａは、ｘ方向に離間して対向配置されている。
突出柱部２０１ｂ，２０２ｂは、ベース柱部２０１ａ，２０２ａのｙ方向の両端部に一対設けられている。突出柱部２０１ｂ，２０２ｂは、ベース柱部２０１ａ，２０２ａから互いに近づくようにｘ方向に突出している。突出柱部２０１ｂ，２０２ｂは、第１突出電極１８１ｂ，１８２ｂ及び第２突出電極１９１ｂ，１９２ｂの間に設けられている。突出柱部２０１ｂ，２０２ｂは、突出方向であるｘ方向を長手方向とし、ｙ方向を幅方向とし、ｚ方向を高さ方向とする柱状である。
この場合、各柱部２０１，２０２のそれぞれが、ｚ方向から見てテラヘルツ素子２０を三方から囲むように枠状となっているといえるとともに、両柱部２０１，２０２が協働してテラヘルツ素子２０を四方（ｘ方向及びｙ方向の両側）から囲む１つの枠状となっているともいえる。ただし、両柱部２０１，２０２は、導通しないように互いに離間して配置されている。
図３６に示すように、柱部２０１，２０２は、内面２０１ｃ，２０２ｃ及び外面２０１ｄ，２０２ｄを有する。内面２０１ｃ，２０２ｃは、外面２０１ｄ，２０２ｄよりもテラヘルツ素子２０の近くに配置されている。第１内面２０１ｃは、第１素子側面２３、第３素子側面２５及び第４素子側面２６と対向しており、第２内面２０２ｃは、第２素子側面２４、第３素子側面２５及び第４素子側面２６と対向している。
本実施形態では、内面２０１ｃ，２０２ｃと、対応する各素子側面２３～２６との対向距離Ｌは、共振条件を満たすように設定されているとよく、具体的には（λ’Ｒ／４）＋（（λ’Ｒ／２）×Ｎ）であるとよい（Ｎは０以上の整数：Ｎ＝０，１，２，・・・）。これにより、内面２０１ｃ，２０２ｃによって電磁波が共振反射される。つまり、柱部２０１，２０２が共振器として機能する。
また、ｘ方向における両ベース柱部２０１ａ，２０２ａ間の距離が３λ’Ｒ以下である場合には、当該距離は、（λ’Ｒ／４）＋（（λ’Ｒ／２）×Ｎ）であるとよい（Ｎは０以上の整数：Ｎ＝０，１，２，・・・）。なお、両ベース柱部２０１ａ，２０２ａ間の距離は任意であり、特に両ベース柱部２０１ａ，２０２ａ間の距離が十分に大きい場合（例えば３λ’Ｒよりも大きい場合）には任意に設定可能である。
なお、各対向距離Ｌは、上記条件を満たしていれば互いに異なっていてもよい。例えば、第１素子側面２３と第１内面２０１ｃとの対向距離Ｌと、第３素子側面２５と第１内面２０１ｃとの対向距離Ｌとは同一でもよいし、異なっていてもよい。同様に、第１素子側面２３と第１内面２０１ｃとの対向距離Ｌと、第２素子側面２４と第２内面２０２ｃとの対向距離Ｌとは同一でもよいし、異なっていてもよい。また、第３素子側面２５と第１内面２０１ｃとの対向距離Ｌと、第３素子側面２５と第２内面２０２ｃとの対向距離Ｌとは同一でもよいし、異なっていてもよい。
図３６に示すように、本実施形態の導電部２１０，２２０は、ベース柱部２０１ａ，２０２ａからパッド３３ａ，３４ａと重なる位置までｘ方向に延びている。詳細には、両導電部２１０，２２０は、ベース柱部２０１ａ，２０２ａのｙ方向の中央部から互いに近づくようにｘ方向に延びている。第１パッド３３ａと第１導電部２１０とが対向しており、第２パッド３４ａと第２導電部２２０とが対向している。そして、第１パッド３３ａと第１導電部２１０とが第１バンプ１１４によって電気的に接続されており、第２パッド３４ａと第２導電部２２０とが第２バンプ１２４によって電気的に接続されている。
本実施形態のテラヘルツ装置１０では、導電部２１０，２２０及び柱部２０１，２０２を介して、テラヘルツ素子２０と第１面電極１８１，１８２とが電気的に接続されるとともに、テラヘルツ素子２０と第２面電極１９１，１９２とが電気的に接続される。
なお、図３３に示すように、本実施形態の導電部２１０，２２０は、柱部２０１，２０２に対してｘ方向にはみ出したはみ出し導電部２１１，２２１を有する。このため、図３６に示すように、導電部２１０，２２０が設けられている平面上では、はみ出し導電部２１１，２２１によって、ベース柱部２０１ａ，２０２ａよりもｘ方向に幅広の導電領域が形成されている。
次に図３７及び図３８を用いて、本実施形態の作用としてテラヘルツ装置１０の実装態様について説明する。
本実施形態のテラヘルツ装置１０は、第１面電極１８１，１８２又は第２面電極１９１，１９２のいずれかを用いて実装される。
例えば、図３７に示すように、テラヘルツ装置１０は、第１面電極１８１，１８２を用いて回路基板１４０に実装されてもよい。この場合、例えば第１面電極１８１，１８２と回路基板１４０との間に導電性接合材１４２が設けられているとよい。この場合、電磁波は上方に向けて出力される。この構成においては、図３７に示すように、回路基板１４０に、電磁波が伝搬する孔１４１が形成されているとよい。孔１４１は、例えばｚ方向から見てテラヘルツ素子２０よりも大きく形成されているとよい。
また、例えば図３８に示すように、テラヘルツ装置１０は、第２面電極１９１，１９２を用いて回路基板１４０に実装されてもよい。この場合、例えば第２面電極１９１，１９２と回路基板１４０との間に設けられた導電性接合材１４２によってテラヘルツ装置１０と回路基板１４０とが接合されているとよい。この場合、回路基板１４０に孔１４１を設けなくてもよい。
以上詳述した本実施形態によれば以下の効果を奏する。
（３－１）テラヘルツ装置１０は、電磁波を発生させるテラヘルツ素子２０と、テラヘルツ素子２０を囲むものであって、誘電主面５１及び誘電裏面５２を有する誘電体５０と、を備える。テラヘルツ装置１０は、誘電主面５１に形成され、テラヘルツ素子２０と電気的に接続された第１面電極１８１，１８２と、誘電裏面５２に形成され、テラヘルツ素子２０と電気的に接続された第２面電極１９１，１９２と、を備える。この構成によれば、第２面電極１９１，１９２又は第１面電極１８１，１８２のいずれかを用いてテラヘルツ装置１０を実装できるため、実装の自由度の向上を図ることができる。
（３－２）特に、テラヘルツ素子２０が素子反射層３５などを有することによって、電磁波の出力方向が一方向に規定されている場合、電磁波の出力方向に合わせてテラヘルツ装置１０を実装する必要が生じ、テラヘルツ装置１０の実装が制限される場合がある。
この点、本実施形態によれば、第１面電極１８１，１８２と第２面電極１９１，１９２とが設けられているため、回路基板１４０に対してどちらの向きにもテラヘルツ装置１０を実装できる。これにより、電磁波の出力方向を考慮しながらテラヘルツ装置１０を回路基板１４０に実装できる。
（３－３）テラヘルツ装置１０は、誘電体５０を貫通することによって第１面電極１８１，１８２と第２面電極１９１，１９２とを電気的に接続する導電性の柱部２０１，２０２を備える。柱部２０１，２０２は、協働してテラヘルツ素子２０を囲んでいる。この構成によれば、ｘ方向又はｙ方向に進む電磁波は、柱部２０１，２０２によって反射される。これにより、誘電体５０内にて電磁波を共振させることができ、それを通じて電磁波の出力向上を図ることができる。
（第３実施形態の変更例）
第３実施形態のテラヘルツ装置１０の変更例を以下に示す。ただし、下記変更例は、技術的に矛盾が生じない限り、他の実施形態に適用してもよいし、変更例同士を組み合わせてもよい。
・図３９に示すように、導電部２１０，２２０は、ｙ方向に延びて、突出柱部２０１ｂ，２０２ｂに接続されていてもよい。この場合、第１導電部２１０と第１柱部２０１とは、協働して鍵状に形成されていてもよいし、第２導電部２２０と第２柱部２０２とは、協働して鍵状に形成されていてもよい。
・図４０及び図４１に示すように、第１面電極１８１，１８２は枠状となっていなくてもよい。例えば、第１面電極１８１，１８２は、ｙ方向を長手方向とし、ｘ方向を短手方向とする矩形状でもよい。第１面電極１８１，１８２は、例えば誘電主面５１におけるｙ方向の両端部付近に設けられている。第２面電極１９１，１９２についても同様である。
この場合、図４１に示すように、柱部２０１，２０２も枠状になっていなくてもよい。例えば、柱部２０１，２０２は、ｚ方向を高さ方向とする角柱状でもよい。すなわち、柱部２０１，２０２はテラヘルツ素子２０を囲む構成に限られない。また、柱部２０１，２０２の形状は角柱状に限らず任意であり、例えば円柱状でもよい。
・図４２及び図４３に示すように、第１面電極１８１，１８２は、誘電主面５１における１つの端部にまとめて配置されていてもよい。例えば、第１面電極１８１，１８２は、誘電主面５１におけるｙ方向の両端部のうち一方の端部にて、ｘ方向に並んで設けられていてもよい。第２面電極１９１，１９２についても同様である。
この場合、柱部２０１，２０２は、誘電体５０における第１面電極１８１，１８２と第２面電極１９１，１９２との間の部分をｚ方向に貫通して、第１面電極１８１，１８２と第２面電極１９１，１９２とを電気的に接続するとよい。また、図４３に示すように、導電部２１０，２２０は、ｙ方向に延びているとよい。
・図４４に示すように、テラヘルツ装置１０は、反射膜８２を有するアンテナベース７０を備えてもよい。この場合、テラヘルツ素子２０から発生した電磁波は、反射膜８２によって反射されて、装置主面１１（誘電裏面５２）から出力される。すなわち、テラヘルツ装置１０は、装置主面１１から電磁波を出力する。
本変更例においては、第１面電極１８１，１８２及び第２面電極１９１，１９２は、反射膜８２と重ならない部分に形成されているとよい。例えば、第１面電極１８１，１８２は、誘電主面５１におけるアンテナベース７０に対する側方部分に形成されていてもよいし、第２面電極１９１，１９２は、誘電裏面５２におけるアンテナベース７０に対する側方部分に形成されていてもよい。
また、柱部２０１，２０２は、反射膜８２とは重ならない部分に形成されているとよい。例えば、図４４に示すように、柱部２０１，２０２は、突出部６１，６２内に設けられているとよい。
・図４５に示すように、素子反射層３５を省略してもよい。これにより、電磁波は、上方及び下方の双方から出力される。この場合、テラヘルツ装置１０は、電磁波が伝搬する孔１４１が形成された回路基板１４０に対して、第１面電極１８１，１８２を用いて回路基板１４０の上方から実装されてもよいし、第２面電極１９１，１９２を用いて回路基板１４０の下方から実装されてもよい。これにより、上下の双方向に向けて電磁波を出力できる。
素子反射層３５がない場合、素子厚さＤ１は、（λ’ＩｎＰ／２）＋（λ’ＩｎＰ／２）×Ｎ（Ｎは０以上の整数：Ｎ＝０，１，２，・・・）に設定されているとよい。上記のように素子厚さＤ１を設定することにより、定在波をテラヘルツ素子２０の内部で励起させることができる。ただし、素子厚さＤ１は、上記に限られず任意である。
・図４６に示すように、テラヘルツ装置１０は、特定素子の一例として保護ダイオード１６０，１７０を備えてもよい。例えば、保護ダイオード１６０，１７０は、はみ出し導電部２１１，２２１に実装されているとよい。この場合、第１はみ出し導電部２１１は、第１保護ダイオード１６０を実装できるように第１面電極１８１及び第２面電極１９１よりも外側に延びているとよい。同様に、第２はみ出し導電部２２１は、第２保護ダイオード１７０を実装できるように第１面電極１８２及び第２面電極１９２よりも外側に延びているとよい。
また、図４６及び図４７に示すように、テラヘルツ装置１０は、第１保護ダイオード１６０と第２柱部２０２とを電気的に接続する第１保護接続部２３１と、第２保護ダイオード１７０と第１柱部２０１とを電気的に接続する第２保護接続部２３２と、を備えるとよい。第１保護接続部２３１は、第１柱部２０１と接触しないように迂回しながら、第１保護ダイオード１６０と第２柱部２０２とを繋いでいるとよい。第２保護接続部２３２は、第２柱部２０２と接触しないように迂回しながら、第２保護ダイオード１７０と第１柱部２０１とを繋いでいるとよい。なお、両保護接続部２３１，２３２の具体的な形状や位置は任意に変更可能である。
・図４８に示すように、テラヘルツ素子２０と保護ダイオード１６０，１７０とが積層されている構成でもよい。なお、図４８では、図面の都合上、第１保護ダイオード１６０のみを図示するが、実際には保護ダイオード１６０，１７０はｙ方向に並設されている。
保護ダイオード１６０，１７０は、テラヘルツ素子２０に対して素子主面２１とは反対側である素子裏面２２側に設けられている。詳細には、保護ダイオード１６０，１７０は、素子反射層３５と対向する位置に設けられている。保護ダイオード１６０，１７０は、ｚ方向から見てテラヘルツ素子２０と重なっている。
本変更例では、第１保護ダイオード１６０は、下面に形成された第１アノード電極１６１及び第１カソード電極１６２を備える。第１アノード電極１６１及び第１カソード電極１６２は、ｘ方向に離間して配置されている。
テラヘルツ装置１０は、第１保護ダイオード１６０と柱部２０１，２０２とを電気的に接続する保護接続部２４１，２４２を有する。アノード保護接続部２４１は、接合材を介して第１アノード電極１６１と第１柱部２０１とを電気的に接続している。カソード保護接続部２４２は、接合材を介して第１カソード電極１６２と第２柱部２０２とを電気的に接続している。第２保護ダイオード１７０についても同様である。
アノード保護接続部２４１は、ｚ方向から見て、第１導電部２１０と重なっていてもよいし、重なっていなくてもよい。同様に、カソード保護接続部２４２は、ｚ方向から見て、第２導電部２２０と重なっていてもよいし、重なっていなくてもよい。
なお、テラヘルツ装置１０は、第２保護ダイオード１７０と柱部２０１，２０２とを電気的に接続する保護接続部を有するとよい。
上記のようにテラヘルツ素子２０と保護ダイオード１６０，１７０とを積層することにより、テラヘルツ装置１０のｘ方向又はｙ方向への大型化を抑制できる。また、保護ダイオード１６０，１７０は、電磁波が伝搬しない位置、すなわち素子裏面２２側であって素子反射層３５（換言すればテラヘルツ素子２０）と対向する位置に設けられているため、電磁波の伝搬が保護ダイオード１６０，１７０によって阻害されることを抑制できる。
（その他の変更例）
上記各実施形態は本開示に関するテラヘルツ装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関するテラヘルツ装置は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、又は上記各実施形態に新たな構成を付加した形態である。以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、説明の便宜上、以下の変更例では、基本的には第１実施形態を用いて説明するが、技術的な矛盾が生じない限り、他の実施形態にも適用できる。
・図４９及び図５０に示すように、テラヘルツ素子２０は、両パッド３３ａ，３４ａがｙ方向に対向配置された状態で誘電体５０内に設けられていてもよい。両パッド３３ａ，３４ａは、ｘ方向に延びているとよく、例えばｘ方向を長手方向としｙ方向を短手方向とする矩形状である。また、両電極１０１，１０２は、第２はみ出し面５１ｂにｙ方向に並んで設けられているとよい。
この場合、両導電部１１０，１２０は、ｙ方向に並んでいるとよい。例えば、両導電部１１０，１２０は、テラヘルツ素子２０から第２突出部６２に向けてｘ方向に延びている。具体的には、導電部１１０，１２０は、パッド３３ａ，３４ａと電極１０１，１０２との双方と対向するようにｘ方向に延びている。この場合、両素子対向部１１１，１２１がｙ方向に離間して配置され、両電極対向部１１２，１２２がｙ方向に離間して配置され、両接続部１１３，１２３がｙ方向に離間して配置される。
本変更例においては、素子対向部１１１，１２１は、ｘ方向を長手方向とし、ｙ方向を幅方向とする矩形状に形成されているとよい。この場合、第１バンプ１１４は、第１素子対向部１１１と第１パッド３３ａとの間にてｘ方向に複数配列されていてもよく、第２バンプ１２４は、第２素子対向部１２１と第２パッド３４ａとの間にてｘ方向に複数配列されていてもよい。
また、接続本体部１１３ａ，１２３ａの幅（ｙ方向の長さ）Ｗ１，Ｗ３は、素子対向部１１１，１２１の幅（ｙ方向の長さ）Ｗ２，Ｗ４よりも狭く設定されているとよい。
本変更例によれば、両導電部１１０，１２０が並んで配置されているため、両導電部１１０，１２０が近づいている。これにより、両導電部１１０，１２０内を伝送される信号の高速化を図ることができる。よって、高速な変調信号の送受信を行うことができる。この場合、第１突出部６１を省略してもよい。
また、両電極１０１，１０２は、誘電主面５１又は誘電裏面５２における第１突出部６１に対応する部分に設けられていてもよい。この場合、両導電部１１０，１２０は、ｚ方向から見てテラヘルツ素子２０から第１突出部６１に向けてｘ方向に延びていてもよい。つまり、両電極１０１，１０２は、第１突出部６１に対応する部分又は第２突出部６２に対応する部分のいずれか一方にまとめて形成されていてもよい。
・図５１及び図５２に示すように、第１素子側テーパ部２５１は、片側テーパ形状でもよい。具体的には、第１素子側テーパ部２５１は、ｙ方向に対して直交した第１素子側フラット面２５２と、第１接続本体部１１３ａから第１素子対向部１１１に向かうにつれて第１素子側フラット面２５２から離れるように傾斜した第１素子側傾斜面２５３と、を有する構成でもよい。
また、第１電極側テーパ部２５４は、ｙ方向に対して直交した第１電極側フラット面２５５と、第１接続本体部１１３ａから第１電極対向部１１２に向かうにつれて第１電極側フラット面２５５から離れるように傾斜した第１電極側傾斜面２５６と、を有する構成でもよい。
同様に、第２素子側テーパ部２６１は、片側テーパ形状でもよい。具体的には、第２素子側テーパ部２６１は、ｙ方向に対して直交した第２素子側フラット面２６２と、第２接続本体部１２３ａから第２素子対向部１２１に向かうにつれて第２素子側フラット面２６２から離れるように傾斜した第２素子側傾斜面２６３と、を有する構成でもよい。
また、第２電極側テーパ部２６４は、ｙ方向に対して直交した第２電極側フラット面２６５と、第２接続本体部１２３ａから第２電極対向部１２２に向かうにつれて第２電極側フラット面２６５から離れるように傾斜した第２電極側傾斜面２６６と、を有する構成でもよい。
この場合、第１素子側フラット面２５２と第２素子側フラット面２６２とがｙ方向に対向し、第１電極側フラット面２５５と第２電極側フラット面２６５とがｙ方向に対向している。これにより、両導電部１１０，１２０におけるｙ方向の離間距離が一定となっている。
・図５３及び図５４に示すように、両接続本体部１１３ａ，１２３ａが、両素子対向部１１１，１２１よりも互いに近づいて配置されていてもよい。すなわち、両接続本体部１１３ａ，１２３ａの対向距離が、両素子対向部１１１，１２１の対向距離よりも短くてもよい。この場合、両素子側テーパ部２７１，２７２は、接続本体部１１３ａ，１２３ａから素子対向部１１１，１２１に向かうにつれて徐々に互いに離れるように傾斜しているとよい。これにより、両導電部１１０，１２０内を伝送される信号の更なる高速化を図ることができる。
この場合、第１素子側テーパ部２７１における一対の第１素子側傾斜面２７１ａは、同一方向に傾斜するとともに、第１素子対向部１１１に向かうにつれて徐々に幅広になるようにその傾斜角度が異なっている。また、第２素子側テーパ部２７２における一対の第２素子側傾斜面２７２ａは、第１素子側傾斜面２７１ａとは反対方向に傾斜するとともに、第２素子対向部１２１に向かうにつれて徐々に幅広になるようにその傾斜角度が異なっている。要は、素子側テーパ部及び電極側テーパ部の具体的な形状は任意である。
・第１素子側テーパ部１１３ｂ及び第１電極側テーパ部１１３ｃの少なくとも一方を省略してもよい。同様に、第２素子側テーパ部１２３ｂ及び第２電極側テーパ部１２３ｃの少なくとも一方を省略してもよい。
・接続部１１３，１２３の一部が、素子対向部１１１，１２１と同一幅となっていてもよい。すなわち、接続部１１３，１２３の少なくとも一部が、素子対向部１１１，１２１よりも幅狭となっていればよい。
・接続本体部１１３ａ，１２３ａの幅Ｗ１，Ｗ３と素子対向部１１１，１２１の幅Ｗ２，Ｗ４とは同一でもよい。つまり、接続部１１３，１２３と素子対向部１１１，１２１とは同一幅でもよい。また、接続本体部１１３ａ，１２３ａの幅Ｗ１，Ｗ３と電極対向部１１２，１２２の幅とは同一でもよい。素子対向部１１１，１２１の幅Ｗ２，Ｗ４と、電極対向部１１２，１２２の幅とは同一でもよいし、異なっていてもよい。
・素子対向部１１１，１２１及び電極対向部１１２，１２２の具体的な形状は任意であり、円形や楕円形でもよい。
・電極１０１，１０２の少なくとも一部が反射膜８２と重なる部分に形成されていてもよい。
・図５５に示すように、テラヘルツ素子２０は、ｚ方向から見て発振点Ｐ１が反射膜８２の中心点Ｐ２からずれた位置に配置されていてもよい。すなわち、反射膜８２の焦点が発振点Ｐ１と一致していなくてもよい。
・テラヘルツ素子２０における両パッド３３ａ，３４ａの位置や形状は任意に変更可能である。例えば、図５６に示すように、両パッド３３ａ，３４ａは、発振点Ｐ１を介してｘ方向又はｙ方向に対向配置されていなくてもよく、素子主面２１のｙ方向の端部にまとめて配置されていてもよい。この場合、両パッド３３ａ，３４ａは互いに絶縁されているとよい。
また、両素子導電層３３，３４の一部が、ダイポールアンテナを構成していてもよい。すなわち、テラヘルツ素子２０の素子主面２１側においてアンテナが集積化されていてもよい。なお、アンテナの具体的な構成については、ダイポールアンテナに限定されず任意であり、スロットアンテナ、ボータイアンテナあるいはリングアンテナなどの他のアンテナであってもよい。
・図５６に示すように、テラヘルツ素子２０は、ＭＩＭ（Metal Insulator Metal）リフレクタ２８０を有してもよい。ＭＩＭリフレクタ２８０は、第１素子導電層３３の一部と第２素子導電層３４の一部とが絶縁体をｚ方向に挟み込むことによって構成されている。ＭＩＭリフレクタ２８０は、第１素子導電層３３の一部と第２素子導電層３４の一部とを高周波的に短絡させるものである。ＭＩＭリフレクタ２８０は、高周波の電磁波を反射させることができる。
・図５７に示すように、アンテナ凹部８０は、アンテナ面８１よりも拡径した拡径面２８１と、アンテナ面８１と拡径面２８１との間に形成された段差面２８２と、を有してもよい。段差面２８２は、ｚ方向に対して交差する面である。この構成において、反射膜８２は、アンテナ面８１と段差面２８２とに亘って形成されていてもよい。
・図５８に示すように、反射膜８２は、アンテナ面８１の一部の範囲に亘って形成されている構成であってもよい。また、反射膜８２は、発振点Ｐ１に対して開口角度θ未満の角度に亘って形成されていてもよい。反射膜は、テラヘルツ素子２０にて発生した電磁波の少なくとも一部を一方向に反射させることができればよく、一部の電磁波のみを反射させる構成であってもよい。
・反射膜８２の具体的な形状は、パラボラアンテナ形状に限られず、種々のアンテナ形状を採用することができる。例えば、反射膜８２は平面アンテナ形状であってもよい。この場合、アンテナ凹部８０は、ｚ方向に対して直交する底面を有する形状であってもよく、反射膜８２は、当該底面に形成された平面アンテナ形状であってもよい。つまり、アンテナ凹部８０は湾曲した形状に限られない。
また、誘電体５０に気体空間９２を区画する凹部が形成されていてもよい。この場合、アンテナ凹部８０を省略してもよい。本変更例においては、反射膜８２はベース主面７１に形成された平面アンテナ形状であってもよい。
・反射膜は、１つの膜に限られず、分離された複数のパーツで構成されていてもよい。例えば、反射膜にスリットが形成されていてもよいし、孔が形成されていてもよい。つまり、反射膜の形状は適宜変更可能である。
・アンテナベース７０の形状は適宜変更可能である。例えば、図５９に示すように、アンテナベース７０は、コーナ部分が切り欠かれたドーム形状であってもよいし、図６０に示すように、アンテナベース７０に肉抜き部２９０が形成されていてもよい。
また、図６１に示すように、アンテナベース７０は、ｚ方向から見て円形状に形成されていてもよい。具体的には、アンテナベース７０は、ｚ方向を軸線方向とする円柱状であってもよい。この場合、アンテナベース７０の周囲には、誘電主面５１が露出した露出領域３００が形成される。露出領域３００は、アンテナベース７０の四隅に形成されている。
本変更例においては、テラヘルツ装置１０は、例えば露出領域３００を用いて回路基板１４０に取り付けられるとよい。具体的には、回路基板１４０に形成された孔１４１の径は、アンテナベース７０の外郭の径と同一又はそれよりも若干大きい。この場合、アンテナベース７０を孔１４１に挿入すると、露出領域３００が回路基板１４０と当接する。
また、本変更例では、テラヘルツ素子２０はｘ方向及びｙ方向の双方に対して交差するように斜めに配置されている。そして、４つの露出領域３００のうち互いに斜めに対向配置されている一対の露出領域３００に電極１０１，１０２が形成されている。
導電部１１０，１２０は、テラヘルツ素子２０と電極１０１，１０２とを電気的に接続するように、ｘ方向及びｙ方向の双方に交差した斜め方向に延びている。この場合においても、導電部１１０，１２０は、ｚ方向から見てテラヘルツ素子２０から互いに離れる方向に延びているともいえる。
テラヘルツ装置１０は、露出領域３００に形成された電極１０１，１０２と回路基板１４０との間に設けられる導電性接合材１４２を用いて回路基板１４０に実装される。これにより、突出部６１，６２を用いることなく、テラヘルツ装置１０を回路基板１４０に実装できる。したがって、突出部６１，６２を省略できる。すなわち、突出部６１，６２を設けること、及び、はみ出し面５１ａ，５１ｂに電極１０１，１０２を設けることは必須ではない。
・図６２に示すように、接着層９１の内周端は、反射膜８２よりも内側（換言すればテラヘルツ素子２０側）に向けてはみ出していてもよい。
・また、図６３及び図６４に示すように、接着層９１の内周端は、反射膜８２の表面よりもｘ方向及びｙ方向の外側（換言すればベース側面７３～７６側）に配置されていてもよい。例えば、図６３に示すように、接着層９１の内周端は、アンテナ面８１と面一となる位置に配置されていてもよい。また、図６４に示すように、接着層９１の内周端は、アンテナ面８１のよりもｘ方向及びｙ方向の外側に配置されていてもよい。
・両突出部６１，６２は、ｘ方向ではなくｙ方向に突出していてもよいし、ｘ方向及びｙ方向の双方に突出していてもよい。誘電主面５１における突出部６１，６２に対応する部分であるはみ出し面５１ａ，５１ｂに形成される電極１０１，１０２についても同様である。
・テラヘルツ素子２０は、素子裏面２２が反射膜８２を向くように配置されていてもよい。すなわち、反射膜８２は、テラヘルツ素子２０に対して、素子主面２１側ではなく、素子裏面２２側に設けられていてもよい。この場合、素子反射層３５を省略するとよい。
・ベース主面７１に反射膜８２が形成されていてもよい。この場合、例えばベース主面７１と対向する位置に反射低減膜が形成されているとよい。
・反射膜８２は、電気的にフローティング状態でなくてもよい。すなわち、反射部が電気的にフローティング状態であることは必須ではない。
・気体空間９２内に存在する気体は空気に限られず、誘電屈折率ｎ２よりも低い屈折率を有する気体であれば、任意に変更可能である。
・誘電体５０の具体的な材料は、電磁波を透過するものであって、誘電屈折率ｎ２が気体屈折率ｎ３よりも高くかつ素子屈折率ｎ１よりも低いものであれば任意に変更可能である。
・素子基板３１の構成材料は、ＩｎＰ以外の半導体であってもよい。素子屈折率ｎ１は素子基板３１の屈折率であるため、素子基板３１の構成材料が変更された場合、素子屈折率ｎ１も変更される。このため、素子基板３１は、誘電屈折率ｎ２よりも高い屈折率の材料によって構成されるとよい。
・誘電体５０とアンテナベース７０とは、接着以外の手法で固定されていてもよく、例えば溶着などによって固定されていてもよい。
・誘電体５０とアンテナベース７０とが一体形成されていてもよい。この場合、接着層９１を省略できる。
・アンテナベース７０は金属によって形成されていてもよい。この場合、反射膜８２を省略してもよい。この構成においては、アンテナ面８１によって電磁波が反射される。この構成においては、アンテナベース７０が「反射部」に対応する。この場合、アンテナベース７０は、電気的にフローティング状態となるように絶縁されているとよい。ただし、これに限られず、アンテナベース７０はグランドなどに接続されていてもよい。
なお、本構成では、アンテナ面８１とテラヘルツ素子２０とは、誘電体５０及び気体空間９２を介して対向する一方、ベース主面７１とテラヘルツ素子２０とは気体空間９２を介して対向していない。つまり、反射部の一部は、気体空間９２を介してテラヘルツ素子２０と対向していなくてもよい。すなわち、反射部は、誘電体５０及び気体空間９２を介してテラヘルツ素子２０と対向する部分を有していればよく、反射部の全部が誘電体５０及び気体空間９２を介してテラヘルツ素子２０と対向している必要はない。
・図６５に示すように、誘電体５０は、素子裏面２２を覆わない構成でもよい。すなわち、素子裏面２２（又は素子反射層３５）が露出していてもよい。つまり、誘電体５０は、少なくともテラヘルツ素子２０における素子主面２１及び各素子側面２３～２６を囲んでいればよい。
・誘電体５０とアンテナベース７０との間に介在物が設けられていてもよい。この場合、気体空間９２は、介在物の面とアンテナ面８１とによって区画されてもよい。
・反射膜８２によって反射される電磁波の向き（すなわち一方向）は、任意である。また、反射膜８２は、全体として一方向に反射させるものであればよく、反射膜８２によって反射された全ての電磁波の向きが必ずしも揃っている必要はない。例えば反射膜８２によって反射された電磁波に、上記一方向に対して傾斜しているものが含まれていてもよい。
・導電部１１０，１２０は、誘電体５０外に形成されていてもよい。例えば、導電部１１０，１２０は、テラヘルツ素子２０と電気的に接続された状態で誘電主面５１又は誘電裏面５２に形成されていてもよい。ただし、反射膜８２と導電部１１０，１２０との短絡を抑制する点に着目すれば、導電部１１０，１２０は誘電体５０内に設けられているとよい。
・図６６に示すように、第１導電部３１０及び第２導電部３２０は、反射膜８２と重ならない範囲内で広く形成されていてもよい。
例えば、第１導電部３１０は、ｚ方向から見て反射膜８２の周囲に形成された第１ベース導電部３１１と、第１ベース導電部３１１からテラヘルツ素子２０に向けて突出した第１突出導電部３１６と、を有する。
第１ベース導電部３１１は、例えばｚ方向から見て第２ベース導電部３２１と協働して反射膜８２を囲むように形成されている。第１ベース導電部３１１は、反射膜８２の開口縁（換言すればアンテナ凹部８０の開口縁）に沿ってくり抜かれたような形状となっている。これにより、第１ベース導電部３１１と反射膜８２とが重ならないようになっている。
第１ベース導電部３１１は、ｚ方向から見て反射膜８２に対してｘ方向にずれた位置に設けられかつｙ方向に延びた部分と、当該部分のｙ方向の端部（第４誘電側面５６側の端部）からｘ方向に延びた部分と、を有する。第１ベース導電部３１１の一部は第１突出部６１内に形成されており、第１電極１０１とｚ方向に対向している。すなわち、第１ベース導電部３１１は、第１電極１０１と対向する第１電極対向部３１２を有する。
第１ベース導電部３１１は、第２導電部３２０（第２ベース導電部３２１）とｘ方向に対向する面として第１基端面３１３及び第１先端面３１４を有する。第１基端面３１３及び第１先端面３１４はｘ方向にずれており、具体的には第１先端面３１４は、第１基端面３１３よりも第２突出部６２の近くに配置されている。例えば、第１基端面３１３は、テラヘルツ素子２０よりも第１突出部６１側に配置されている一方、第１先端面３１４は、テラヘルツ素子２０よりも第２突出部６２側に配置されている。
第１ベース導電部３１１は、第１基端面３１３と第１先端面３１４とをつなぐ第１湾曲面３１５を有する。第１湾曲面３１５は、ｚ方向から見て反射膜８２の開口縁（換言すればアンテナ凹部８０の開口縁）に沿って湾曲している。
第１突出導電部３１６は、第１湾曲面３１５からテラヘルツ素子２０に向けて突出している。第１突出導電部３１６は、ｙ方向を幅方向としてｘ方向に延びており、第１突出導電部３１６の先端部がテラヘルツ素子２０と対向している。すなわち、第１突出導電部３１６は、ｚ方向から見て、反射膜８２と重なっている第１突出本体部３１７と、テラヘルツ素子２０と重なっている第１素子対向部３１８と、を有する。図６６に示すように、第１素子対向部３１８は、第１突出本体部３１７よりも幅広に形成されている。
第１導電部３１０と同様に、第２導電部３２０は、ｚ方向から見て反射膜８２の周囲に形成された第２ベース導電部３２１と、第２ベース導電部３２１からテラヘルツ素子２０に向けて突出した第２突出導電部３２６と、を有する。
第２ベース導電部３２１は、例えばｚ方向から見て第１ベース導電部３１１と協働して反射膜８２を囲むように形成されている。すなわち、本変更例における両ベース導電部３１１，３２１は、ｚ方向から見て協働して反射膜８２を囲んでいる。第２ベース導電部３２１は、反射膜８２の開口縁（換言すればアンテナ凹部８０の開口縁）に沿ってくり抜かれたような形状となっている。これにより、第２ベース導電部３２１と反射膜８２とが重ならないようになっている。
第２ベース導電部３２１は、ｚ方向から見て反射膜８２に対してｘ方向にずれた位置に設けられかつｙ方向に延びた部分と、当該部分のｙ方向の端部（第４誘電側面５６側の端部）からｘ方向に延びた部分と、を有する。第２ベース導電部３２１の一部は第２突出部６２内に形成されており、第２電極１０２とｚ方向に対向している。すなわち、第２ベース導電部３２１は、第２電極１０２と対向する第２電極対向部３２２を有している。
第２ベース導電部３２１は、第１導電部３１０（第１ベース導電部３１１）とｘ方向に対向する面として第２基端面３２３及び第２先端面３２４を有している。第２基端面３２３及び第２先端面３２４はｘ方向にずれており、具体的には第２先端面３２４は、第２基端面３２３よりも第１突出部６１の近くに配置されている。例えば、第２基端面３２３は、テラヘルツ素子２０よりも第２突出部６２側に配置されている一方、第２先端面３２４は、テラヘルツ素子２０よりも第１突出部６１側に配置されている。
第１ベース導電部３１１と第２ベース導電部３２１とはｘ方向に離間して対向している。具体的には、第１先端面３１４と第２基端面３２３とがｘ方向に離間して対向しており、第１基端面３１３と第２先端面３２４とがｘ方向に離間して対向している。両ベース導電部３１１，３２１の間には誘電体５０が介在しており、両ベース導電部３１１，３２１が短絡しないようになっている。第１基端面３１３、第１先端面３１４、第２基端面３２３及び第２先端面３２４は、両ベース導電部３１１，３２１において互いに対向する対向面ともいえる。
第２ベース導電部３２１は、第２基端面３２３と第２先端面３２４とをつなぐ第２湾曲面３２５を有している。第２湾曲面３２５は、ｚ方向から見て反射膜８２の開口縁（換言すればアンテナ凹部８０の開口縁）に沿って湾曲している。
第２突出導電部３２６は、第２湾曲面３２５からテラヘルツ素子２０に向けて突出している。第２突出導電部３２６は、ｙ方向を幅方向としてｘ方向に延びており、第２突出導電部３２６の先端部がテラヘルツ素子２０と対向している。すなわち、第２突出導電部３２６は、ｚ方向から見て、反射膜８２と重なっている第２突出本体部３２７と、テラヘルツ素子２０と重なっている第２素子対向部３２８と、を有している。図６６に示すように、第２素子対向部３２８は、第２突出本体部３２７よりも幅広に形成されている。
かかる変更例において、テラヘルツ装置１０は、第１保護ダイオード１６０及び第２保護ダイオード１７０を備えていてもよい。第１保護ダイオード１６０及び第２保護ダイオード１７０は、両ベース導電部３１１，３２１に電気的に接続されている。
例えば、第１ベース導電部３１１は、第１先端面３１４から第２基端面３２３に向けて突出した第１凸部３１４ａを有し、第２ベース導電部３２１は、第２基端面３２３から凹んだ第２凹部３２３ａを有する。第１凸部３１４ａの一部は第２凹部３２３ａ内に入り込んでいる。第１保護ダイオード１６０は、第１凸部３１４ａと第２ベース導電部３２１とに跨って配置されている。
図６７に示すように、第１アノード電極１６１及び第１カソード電極１６２は、第１保護ダイオード１６０におけるｘ方向の両端部に形成されていてもよい。この場合、第１アノード電極１６１は第１凸部３１４ａに接合され、第１カソード電極１６２は第２ベース導電部３２１に接合されるとよい。これにより、第１保護ダイオード１６０が両導電部３１０，３２０に電気的に接続される。なお、第１カソード電極１６２が第１凸部３１４ａに接合され、第１アノード電極１６１が第２ベース導電部３２１に接合されてもよい。
図６６に示すように、第２ベース導電部３２１は、第２先端面３２４から第１基端面３１３に向けて突出した第２凸部３２４ａを有し、第１ベース導電部３１１は、第１基端面３１３から凹んだ第１凹部３１３ａを有してもよい。第２凸部３２４ａの一部は第１凹部３１３ａ内に入り込んでいる。第２保護ダイオード１７０は、第２凸部３２４ａと第１ベース導電部３１１とに跨って配置されてもよい。
第１保護ダイオード１６０と同様に、第２保護ダイオード１７０はｘ方向の両端部に形成された第２アノード電極１７１及び第２カソード電極１７２を有し、第１保護ダイオード１６０とは接続の向きが逆になるように第２凸部３２４ａ及び第１ベース導電部３１１に接合されるとよい。
ここで、第１電極対向部３１２からの電流経路としては、第１電極対向部３１２から第１保護ダイオード１６０に向かう第１電流経路ＣＰ１と、第１電極対向部３１２から第２保護ダイオード１７０に向かう第２電流経路ＣＰ２と、第１電極対向部３１２から第１素子対向部３１８に向かう第３電流経路ＣＰ３と、がある。
このような構成においては、第１導電部３１０は、第１電流経路ＣＰ１及び第２電流経路ＣＰ２の配線インピーダンスが第３電流経路ＣＰ３の配線インピーダンスよりも低くなるように形成されているとよい。例えば、第１電流経路ＣＰ１における最小幅を第１最小幅Ｗｍ１とし、第２電流経路ＣＰ２における最小幅を第２最小幅Ｗｍ２とし、第３電流経路ＣＰ３における最小幅を第３最小幅Ｗｍ３とする。この場合、第１最小幅Ｗｍ１及び第２最小幅Ｗｍ２は、第３最小幅Ｗｍ３よりも大きいとよい。
図６６の例では、第１最小幅Ｗｍ１は、第１湾曲面３１５と第１ベース導電部３１１のｙ方向の端面との間の最短距離であり、第２最小幅Ｗｍ２は、第１基端面３１３の幅（ｙ方向の長さ）であり、第３最小幅Ｗｍ３は、第１突出本体部３１７の幅である。また、第１最小幅Ｗｍ１及び第２最小幅Ｗｍ２は、第１素子対向部３１８の幅よりも大きくてもよい。
なお、第１電流経路ＣＰ１は、第１保護ダイオード１６０から第１電極対向部３１２に向かう経路ともいえるし、第１保護ダイオード１６０と第１電極対向部３１２との間の電流経路ともいえる。同様に、第２電流経路ＣＰ２は、第２保護ダイオード１７０から第１電極対向部３１２に向かう経路ともいえるし、第２保護ダイオード１７０と第１電極対向部３１２との間の電流経路ともいえる。第３電流経路ＣＰ３は、第１素子対向部３１８から第１電極対向部３１２に向かう経路ともいえるし、第１素子対向部３１８と第１電極対向部３１２との間の電流経路ともいえる。
同様に、第２電極対向部３２２からの電流経路としては、第２電極対向部３２２から第２保護ダイオード１７０に向かう第４電流経路ＣＰ４と、第２電極対向部３２２から第１保護ダイオード１６０に向かう第５電流経路ＣＰ５と、第２電極対向部３２２から第２素子対向部３２８に向かう第６電流経路ＣＰ６と、がある。
かかる構成においては、第２導電部３２０は、第４電流経路ＣＰ４及び第５電流経路ＣＰ５の配線インピーダンスが第６電流経路ＣＰ６の配線インピーダンスよりも低くなるように形成されているとよい。例えば、第４電流経路ＣＰ４における最小幅を第４最小幅Ｗｍ４とし、第５電流経路ＣＰ５における最小幅を第５最小幅Ｗｍ５とし、第６電流経路ＣＰ６における最小幅を第６最小幅Ｗｍ６とすると、第４最小幅Ｗｍ４及び第５最小幅Ｗｍ５は、第６最小幅Ｗｍ６よりも大きいとよい。
図６６の例では、第４最小幅Ｗｍ４は、第２湾曲面３２５と第２ベース導電部３２１のｙ方向の端面との間の最短距離であり、第５最小幅Ｗｍ５は、第２基端面３２３の幅（ｙ方向の長さ）であり、第６最小幅Ｗｍ６は、第２突出本体部３２７の幅である。また、第４最小幅Ｗｍ４及び第５最小幅Ｗｍ５は、第２素子対向部３２８の幅よりも大きくてもよい。
なお、第４電流経路ＣＰ４は、第２保護ダイオード１７０から第２電極対向部３２２に向かう経路ともいえるし、第２保護ダイオード１７０と第２電極対向部３２２との間の電流経路ともいえる。同様に、第５電流経路ＣＰ５は、第１保護ダイオード１６０から第２電極対向部３２２に向かう経路ともいえるし、第１保護ダイオード１６０と第２電極対向部３２２との間の電流経路ともいえる。第６電流経路ＣＰ６は、第２素子対向部３２８から第２電極対向部３２２に向かう経路ともいえるし、第２素子対向部３２８と第２電極対向部３２２との間の電流経路ともいえる。
・上記変更例において、両導電部３１０，３２０への保護ダイオード１６０，１７０の具体的な実装態様については任意である。
例えば、図６８に示すように、第１保護ダイオード１６０におけるｚ方向の両端面（上面及び下面）に第１アノード電極１６１及び第１カソード電極１６２が形成されている場合には、第１保護ダイオード１６０は、第２ベース導電部３２１に対してダイボンディングされ、第１凸部３１４ａに対してワイヤボンディングされる構成でもよい。具体的には、例えば第１保護ダイオード１６０の下面に形成された第１カソード電極１６２が第２ベース導電部３２１に対して接合され、第１保護ダイオード１６０の上面に形成された第１アノード電極１６１がワイヤによって第１凸部３１４ａに電気的に接続されているとよい。また、第１保護ダイオード１６０は、第１凸部３１４ａに対してダイボンディングされ、第２ベース導電部３２１に対してワイヤボンディングされる構成でもよい。つまり、第１保護ダイオード１６０は両ベース導電部３１１，３２１に電気的に接続されていればよく、両ベース導電部３１１，３２１に跨って配置されていなくてもよい。第２保護ダイオード１７０についても同様である。
また、図６９に示すように、第１ベース導電部３１１と第２ベース導電部３２１とがｚ方向にずれて配置された多層構造を採用してもよい。この場合、第１ベース導電部３１１と第２ベース導電部３２１との間に第１保護ダイオード１６０を配置し、第１保護ダイオード１６０と両ベース導電部３１１，３２１とが接合されるとよい。
・上記変更例において、各最小幅Ｗｍ１～Ｗｍ６の大小関係は任意である。例えば第３最小幅Ｗｍ３が第１最小幅Ｗｍ１及び第２最小幅Ｗｍ２よりも大きくてもよいし、同一でもよい。
・保護ダイオード１６０，１７０が設置される位置は任意である。例えば第２基端面３２３に第１先端面３１４に向けて突出した凸部を設け、当該凸部と第１凸部３１４ａとに第１保護ダイオード１６０が電気的に接続される構成でもよい。第２保護ダイオード１７０についても同様である。また、両保護ダイオード１６０，１７０の少なくとも一方を省略してもよい。
・図７０に示すように、テラヘルツ装置１０は、コネクタ３３０を備えてもよい。この場合、図７１に示すように、第２はみ出し面５１ｂには、コネクタ３３０が実装可能な形状の第１電極３３１及び第２電極３３２が形成されているとよい。両電極３３１，３３２の具体的な形状は、コネクタ３３０の仕様に応じて適宜変更すれば任意である。一例としては、第１電極３３１は孔が形成された矩形状であり、第２電極３３２は孔内に形成された円形状である。なお、図示の都合上、図７１は、コネクタ３３０を外した状態を示す。
また、図７２に示すように、電極対向部３３３，３３４は、電極３３１，３３２の形状に対応させて形成されていてもよい。例えば、第２電極対向部３３４と第２電極側テーパ部３３５とが協働して液滴形状（換言すればしずく形状又は涙滴形状）に形成されていてもよい。また、第１電極対向部３３３は、第２電極対向部３３４及び第２電極側テーパ部３３５を囲むように形成された矩形枠状でもよい。この場合、第１電極対向部３３３は、第２電極対向部３３４及び第２電極側テーパ部３３５と接触しないように開口しているとよい。
なお、第１電極対向部３３３と第１電極３３１とを接続する第１柱部１１５、及び、第２電極対向部３３４と第２電極３３２とを接続する第２柱部１２５の具体的な形状及び位置は任意である。また、第１柱部１１５は複数設けられていてもよい。
・図７２に示すように、両接続部１１３，１２３の少なくとも一方に保護ダイオード１６０，１７０を設けてもよい。両保護ダイオード１６０，１７０はそれぞれ、両接続部１１３，１２３に電気的に接続されているとよい。例えば、両保護ダイオード１６０，１７０はそれぞれ、両接続本体部１１３ａ，１２３ａに接合された状態で両接続本体部１１３ａ，１２３ａ上に実装されるとよい。この場合、両保護ダイオード１６０，１７０が実装できるように、接続部１１３，１２３（具体的には接続本体部１１３ａ，１２３ａ）の一部を拡幅させてもよい。また、両保護ダイオード１６０，１７０は、接続部１１３，１２３における反射膜８２と重ならない部分に実装されているとよい。ただし、両保護ダイオード１６０，１７０は必須ではなく、省略してもよい。
なお、第１保護ダイオード１６０は、両接続部１１３，１２３のいずれか一方に実装され、他方に対してワイヤボンディングされる構成でもよい。第２保護ダイオード１７０についても同様である。
・図７１及び図７２に示すように、第２はみ出し面５１ｂに両電極３３１，３３２を設けた場合、第１突出部６１を省略してもよい。これとは逆に、第１はみ出し面５１ａに両電極３３１，３３２を設けた場合、第２突出部６２を省略してもよい。
・テラヘルツ素子２０は、電磁波を受信し、受信した電磁波を電気エネルギーに変換するものであってもよい。具体的には、テラヘルツ素子２０は、例えば発振点Ｐ１に照射（入力）された電磁波を受信するものでもよい。この場合、発振点Ｐ１は、電磁波の受信を行う受信点ともいえるし、テラヘルツ帯の電磁波と共振する共振点ともいえる。
この構成においては、反射膜８２は、入射された電磁波を、テラヘルツ素子２０（好ましくは受信点）に向けて反射させるものであるとよい。この構成によれば、反射膜８２によって反射された電磁波は、気体空間９２及び誘電体５０を介してテラヘルツ素子２０に伝搬される。これにより、テラヘルツ装置１０の受信強度が高くなるため、受信に関する利得の向上を図ることができる。
ここで、素子屈折率ｎ１よりも低く気体屈折率ｎ３よりも高い誘電屈折率ｎ２を有する誘電体５０によってテラヘルツ素子２０が囲まれているため、反射膜８２からテラヘルツ素子２０に向けて段階的に屈折率が高くなっている。このため、テラヘルツ素子２０の境界における屈折率の変化を小さくすることができる。これにより、テラヘルツ素子２０の境界における過度な電磁波の反射を抑制でき、それを通じてテラヘルツ素子２０内で多数の共振モードが発生することを抑制できる。
本構成においては、装置主面１１は電磁波が入射される入射面ともいえ、反射膜８２は、装置主面１１から入射された電磁波をテラヘルツ素子２０に向けて反射させるものといえる。また、装置主面１１は、電磁波が入力される入力面ともいえ、テラヘルツ装置１０は、装置主面１１から入力される電磁波を受信するものともいえる。
なお、反射膜８２は、入射された電磁波の一部をテラヘルツ素子２０に向けて反射させる構成でもよいし、入射された電磁波の全部をテラヘルツ素子２０に向けて反射させる構成でもよい。
また、テラヘルツ素子２０は、電磁波の発振（発生）及び受信の両方を行うものであってもよい。つまり、発振点Ｐ１は、電磁波の発振及び受信の少なくとも一方を行う点でもよい。
（付記）
次に、上記各実施形態及び各変更例に基づく技術的思想を以下に記載する。
（付記１）
電磁波の発生又は受信を行うテラヘルツ素子と、
前記テラヘルツ素子を囲むものであって、誘電主面及び誘電裏面を有する誘電体と、
前記誘電主面に形成され、前記テラヘルツ素子と電気的に接続された第１面電極と、
前記誘電裏面に形成され、前記テラヘルツ素子と電気的に接続された第２面電極と、
を備えるテラヘルツ装置。
（付記２）
テラヘルツ装置はコネクタを備えてもよい。
（付記３）
テラヘルツ装置は、導電部として第１導電部及び第２導電部を備え、
第１導電部は、テラヘルツ素子の厚さ方向から見て反射膜の周囲に形成された第１ベース導電部を有し、
第２導電部は、テラヘルツ素子の厚さ方向から見て反射膜の周囲に形成された第２ベース導電部を有し、
第１ベース導電部と第２ベース導電部とは離間して対向してもよい。
（付記４）
反射膜は一方向に開口しており、
第１ベース導電部は、反射膜の開口縁に沿って湾曲した第１湾曲面を有し、
第１導電部は、第１湾曲面からテラヘルツ素子に向けて突出した第１突出導電部を有し、
第２ベース導電部は、反射膜の開口縁に沿って湾曲した第２湾曲面を有し、
第２導電部は、第２湾曲面からテラヘルツ素子に向けて突出した第２突出導電部を有してもよい。
（付記５）
テラヘルツ装置は、両ベース導電部に電気的に接続される保護ダイオードを備えてもよい。
（付記６）
第１ベース導電部は、第１電極と対向する第１電極対向部を有し、
第１突出導電部は、テラヘルツ素子と対向する第１素子対向部を有し、
第１導電部は、第１電極対向部と保護ダイオードとの電流経路の配線インピーダンスが、第１電極対向部と第１素子対向部との電流経路の配線インピーダンスよりも低くなるように形成されていてもよい。
（付記７）
第１電極対向部と保護ダイオードとの電流経路における最小幅は、第１電極対向部と第１素子対向部との電流経路における最小幅よりも大きくてもよい。
（付記８）
第２ベース導電部は、第２電極と対向する第２電極対向部を有し、
第２突出導電部は、テラヘルツ素子と対向する第２素子対向部を有し、
第２導電部は、第２電極対向部と保護ダイオードとの電流経路の配線インピーダンスが、第２電極対向部と第２素子対向部との電流経路の配線インピーダンスよりも低くなるように形成されていてもよい。
（付記９）
第２電極対向部と保護ダイオードとの電流経路における最小幅は、第２電極対向部と第２素子対向部との電流経路における最小幅よりも大きくてもよい。
１０…テラヘルツ装置
２０…テラヘルツ素子
２１…素子主面
２２…素子裏面
３１…素子基板
３２…能動素子
３３ａ，３４ａ…パッド
３５…素子反射層
５０…誘電体
５１…誘電主面
５１ａ，５１ｂ…はみ出し面
５２…誘電裏面
６１，６２…突出部
７０…アンテナベース
７１…ベース主面
７２…ベース裏面
８０…アンテナ凹部
８１…アンテナ面
８２…反射膜
９１…接着層
９２…気体空間
１０１，３３１…第１電極（電極）
１０２，３３２…第２電極（電極）
１１０，２１０，３１０…第１導電部（導電部）
１１１，１２１，３１８，３２８…素子対向部
１１２，１２２，３１２，３２２，３３３，３３４…電極対向部
１１３，１２３…接続部
１１３ａ，１２３ａ…接続本体部
１１３ｂ，１２３ｂ，２５１，２６１，２７１，２７２…素子側テーパ部
１１３ｃ，１２３ｃ，２５４，２６４，３３５…電極側テーパ部
１１５，１２５，２０１，２０２…柱部
１１４，１２４…バンプ
１２０，２２０，３２０…第２導電部（導電部）
１４０…回路基板
１４１…孔
１６０，１７０…保護ダイオード
１８１，１８２…第１面電極
１９１，１９２…第２面電極
２８１…拡径面
２８２…段差面
Ｐ１…発振点
Ｐ２…反射膜の中心点
θ…開口角度
ｎ１…素子屈折率
ｎ２…誘電屈折率
ｎ３…気体屈折率

Claims (82)

  1. 電磁波を発生させるテラヘルツ素子と、
    誘電体材料で構成され、前記テラヘルツ素子を囲む誘電体と、
    気体が存在する気体空間と、
    前記誘電体及び前記気体空間を介して前記テラヘルツ素子と対向する部分を有し、前記テラヘルツ素子から発生しかつ前記誘電体及び前記気体空間を介して伝搬された電磁波を一方向に向けて反射させる反射部と、
    を備え、
    前記テラヘルツ素子の屈折率である素子屈折率は、前記気体の屈折率である気体屈折率よりも高く、
    前記誘電体の屈折率である誘電屈折率は、前記素子屈折率よりも低くかつ前記気体屈折率よりも高い
    テラヘルツ装置。
  2. 前記テラヘルツ素子は、素子基板を有し、
    前記素子屈折率は、前記素子基板の屈折率である
    請求項１に記載のテラヘルツ装置。
  3. 前記素子基板は、ＩｎＰによって構成されている
    請求項２に記載のテラヘルツ装置。
  4. 前記気体は空気である
    請求項１～３のいずれか一項に記載のテラヘルツ装置。
  5. 前記誘電体は、エポキシ樹脂によって構成されている
    請求項１～４のいずれか一項に記載のテラヘルツ装置。
  6. 前記誘電体及び前記気体空間を介して前記テラヘルツ素子と対向するアンテナ面を有するアンテナベースを備え、
    前記反射部は、前記アンテナ面に形成された反射膜である
    請求項１～５のいずれか一項に記載のテラヘルツ装置。
  7. 前記アンテナベースは絶縁性材料によって形成されている
    請求項６に記載のテラヘルツ装置。
  8. 前記テラヘルツ素子は、当該テラヘルツ素子の厚さ方向に対して交差する面として、
    発振点を有する素子主面と、
    前記素子主面とは反対側の面である素子裏面と、
    を有し、
    前記誘電体は、
    前記テラヘルツ素子の厚さ方向に前記反射膜と対向する誘電主面と、
    前記誘電主面とは反対側の面である誘電裏面と、
    を有する
    請求項６又は７に記載のテラヘルツ装置。
  9. 前記テラヘルツ素子の厚さ方向から見て、前記反射膜は、前記テラヘルツ素子よりも大きく形成されている
    請求項８に記載のテラヘルツ装置。
  10. 前記気体空間は、前記誘電主面と前記アンテナ面とによって区画されている
    請求項８又は９に記載のテラヘルツ装置。
  11. 前記アンテナベースは、
    前記誘電主面と対向するベース主面と、
    前記ベース主面から凹んだアンテナ凹部と、
    を備え、
    前記アンテナ面は、前記アンテナ凹部の内面であって、前記テラヘルツ素子から離れる方向に凹むように湾曲している
    請求項１０に記載のテラヘルツ装置。
  12. 前記反射膜は、前記アンテナ面に形成されている一方、前記ベース主面には形成されていない
    請求項１１に記載のテラヘルツ装置。
  13. 前記アンテナ凹部は、前記アンテナ面よりも拡径した拡径面と、前記アンテナ面と前記拡径面との間に形成された段差面と、を有し、
    前記反射膜は、前記アンテナ面と前記段差面とに亘って形成されている
    請求項１１又は１２に記載のテラヘルツ装置。
  14. 前記誘電体と前記アンテナベースとを固定する固定部を備える
    請求項１１～１３のいずれか一項に記載のテラヘルツ装置。
  15. 前記固定部は、前記ベース主面と前記誘電主面との間に設けられ、前記誘電体と前記アンテナベースとを接着させる接着層を含み、
    前記気体空間は、前記接着層によって密閉されている
    請求項１４に記載のテラヘルツ装置。
  16. 前記テラヘルツ素子は、前記素子主面が前記反射膜を向いた状態で前記誘電体に囲まれている
    請求項８～１５のいずれか一項に記載のテラヘルツ装置。
  17. 前記テラヘルツ素子は、前記発振点から開口角度の範囲に亘って放射状に電磁波を照射するものであり、
    前記反射膜は、前記発振点に対して前記開口角度以上の角度に亘って形成されている
    請求項１６に記載のテラヘルツ装置。
  18. 前記反射膜はパラボラアンテナ形状である
    請求項１６又は１７に記載のテラヘルツ装置。
  19. 前記反射膜は、当該反射膜の焦点が前記発振点に位置するように配置されている
    請求項１８に記載のテラヘルツ装置。
  20. 前記テラヘルツ素子の厚さ方向から見て、前記反射膜の中心点と前記発振点とが一致している
    請求項１８に記載のテラヘルツ装置。
  21. 前記テラヘルツ素子は、前記テラヘルツ素子の厚さ方向から見て、前記反射膜の中心点と前記発振点とがずれた位置に配置されている
    請求項１８に記載のテラヘルツ装置。
  22. 前記素子裏面には、前記テラヘルツ素子から発生する電磁波を反射させる素子反射層が形成されている
    請求項８～２１のいずれか一項に記載のテラヘルツ装置。
  23. 前記誘電体内には、前記テラヘルツ素子と電気的に接続された導電部が設けられている請求項８～２２のいずれか一項に記載のテラヘルツ装置。
  24. 前記誘電体は、前記テラヘルツ素子の厚さ方向から見て前記アンテナベースよりも側方に突出した突出部を有し、
    前記誘電主面又は前記誘電裏面における前記突出部に対応する部分には、前記導電部と電気的に接続された電極が形成されており、
    前記導電部は、前記テラヘルツ素子と前記電極とを電気的に接続するものである
    請求項２３に記載のテラヘルツ装置。
  25. 前記突出部の突出方向を第１方向とし、前記第１方向及び前記テラヘルツ素子の厚さ方向の双方と直交する方向を第２方向とすると、
    前記導電部は、前記テラヘルツ素子の厚さ方向から見て、前記テラヘルツ素子と前記電極との双方に重なるように前記第１方向に延びている
    請求項２４に記載のテラヘルツ装置。
  26. 前記テラヘルツ素子は、パッドを有し、
    前記導電部は、
    前記パッドに対して前記テラヘルツ素子の厚さ方向に対向する素子対向部と、
    前記パッドと前記素子対向部との間に設けられたバンプと、
    を備え、
    前記テラヘルツ素子は、前記バンプを介して前記素子対向部にフリップチップ実装されている
    請求項２５に記載のテラヘルツ装置。
  27. 前記導電部は、
    前記電極に対して前記テラヘルツ素子の厚さ方向に対向する電極対向部と、
    前記素子対向部と前記電極対向部とを接続するものであって、前記第１方向に延びた接続部と、
    を備え、
    前記導電部において前記第２方向を幅方向とすると、前記接続部の少なくとも一部は、前記素子対向部よりも幅狭に形成されている
    請求項２６に記載のテラヘルツ装置。
  28. 前記電極対向部は、前記接続部よりも幅広に形成されている
    請求項２７に記載のテラヘルツ装置。
  29. 前記接続部は、
    前記素子対向部よりも幅狭に形成された接続本体部と、
    前記接続本体部と前記素子対向部とを繋ぐものであって、前記接続本体部から前記素子対向部に向かうにつれて徐々に幅広に形成された素子側テーパ部と、
    を有する
    請求項２７又は２８に記載のテラヘルツ装置。
  30. 前記接続本体部は、前記電極対向部よりも幅狭に形成されており、
    前記接続部は、前記接続本体部と前記電極対向部とを繋ぐものであって、前記接続本体部から前記電極対向部に向かうにつれて徐々に幅広に形成された電極側テーパ部を有する
    請求項２９に記載のテラヘルツ装置。
  31. 前記導電部として第１導電部及び第２導電部を備え、
    前記第１導電部と前記第２導電部とは、前記テラヘルツ素子の厚さ方向から見て、前記テラヘルツ素子から互いに離れる方向に延びている
    請求項２６～３０のいずれか一項に記載のテラヘルツ装置。
  32. 前記誘電体は、前記突出部として、前記第１方向に離間して設けられた第１突出部及び第２突出部を有し、
    前記テラヘルツ素子は、前記パッドとして、前記第１方向に離間して対向配置された第１パッド及び第２パッドを有し、
    前記テラヘルツ装置は、前記電極として、前記誘電主面又は前記誘電裏面における前記第１突出部に対応する部分に形成された第１電極、及び、前記誘電主面又は前記誘電裏面における前記第２突出部に対応する部分に形成された第２電極を備え、
    前記第１導電部は、前記第１パッド及び前記第１電極の双方と対向するように前記第１方向に延びており、
    前記第２導電部は、前記第２パッド及び前記第２電極の双方と対向するように前記第１方向に延びている
    請求項３１に記載のテラヘルツ装置。
  33. 前記第１導電部は、
    前記第１パッドに対して前記テラヘルツ素子の厚さ方向に対向する前記素子対向部としての第１素子対向部と、
    前記第１パッドと前記第１素子対向部との間に設けられた前記バンプとしての第１バンプと、
    を有し、
    前記第２導電部は、
    前記第２パッドに対して前記テラヘルツ素子の厚さ方向に対向する前記素子対向部としての第２素子対向部と、
    前記第２パッドと前記第２素子対向部との間に設けられた前記バンプとしての第２バンプと、
    を有し、
    前記第１パッド及び前記第２パッドは、前記第２方向に延びており、
    前記第１素子対向部及び前記第２素子対向部は、前記第２方向に延びており、
    前記第１バンプは、前記第２方向に複数配列されており、
    前記第２バンプは、前記第２方向に複数配列されている
    請求項３２に記載のテラヘルツ装置。
  34. 前記導電部として第１導電部及び第２導電部を備え、
    前記第１導電部と前記第２導電部とは、前記第２方向に並んだ状態で前記第１方向に延びている
    請求項２６～３０のいずれか一項に記載のテラヘルツ装置。
  35. 前記誘電体は、前記突出部として、前記第１方向に離間して設けられた第１突出部及び第２突出部を有し、
    前記テラヘルツ素子は、前記パッドとして、前記第２方向に離間して設けられた第１パッド及び第２パッドを有し、
    前記テラヘルツ装置は、前記電極として、前記誘電主面又は前記誘電裏面に形成された第１電極及び第２電極を備え、
    前記第１電極及び前記第２電極は、前記第１突出部に対応する部分又は前記第２突出部に対応する部分のいずれか一方に前記第２方向に並んで設けられており、
    前記第１導電部は、前記第１パッド及び前記第１電極の双方と対向するように前記第１方向に延びており、
    前記第２導電部は、前記第２パッド及び前記第２電極の双方と対向するように前記第１方向に延びており、
    前記第１導電部と前記第２導電部とは、前記第２方向に並んでいる
    請求項３４に記載のテラヘルツ装置。
  36. 前記第１導電部は、
    前記第１パッドに対して前記テラヘルツ素子の厚さ方向に対向する前記素子対向部としての第１素子対向部と、
    前記第１パッドと前記第１素子対向部との間に設けられた前記バンプとしての第１バンプと、
    を有し、
    前記第２導電部は、
    前記第２パッドに対して前記テラヘルツ素子の厚さ方向に対向する前記素子対向部としての第２素子対向部と、
    前記第２パッドと前記第２素子対向部との間に設けられた前記バンプとしての第２バンプと、
    を有し、
    前記第１パッド及び前記第２パッドは、前記第１方向に延びており、
    前記第１素子対向部及び前記第２素子対向部は、前記第１方向に延びており、
    前記第１バンプは、前記第１方向に複数配列されており、
    前記第２バンプは、前記第１方向に複数配列されている
    請求項３５に記載のテラヘルツ装置。
  37. 外部との電気的接続に用いられる電極を備え、
    前記電極は、前記テラヘルツ素子の厚さ方向から見て前記反射部と重ならない位置に設けられている
    請求項１～３６のいずれか一項に記載のテラヘルツ装置。
  38. 前記誘電体は、
    前記反射部と対向する誘電主面と、
    前記誘電主面とは反対側の面である誘電裏面と、
    を有し、
    前記テラヘルツ装置は、前記電極として、前記誘電主面に形成された第１面電極と、前記誘電裏面に形成された第２面電極と、を有する
    請求項３７に記載のテラヘルツ装置。
  39. 前記誘電体を貫通することによって前記第１面電極と前記第２面電極とを電気的に接続する柱部を備え、
    前記柱部は、前記テラヘルツ素子を囲む枠状に形成されている
    請求項３８に記載のテラヘルツ装置。
  40. 前記反射部は、電気的にフローティング状態である
    請求項１～３９のいずれか一項に記載のテラヘルツ装置。
  41. 前記誘電体内に設けられ、前記テラヘルツ素子に対して並列接続された保護ダイオードを備える
    請求項１～４０のいずれか一項に記載のテラヘルツ装置。
  42. 電磁波を受信するテラヘルツ素子と、
    誘電体材料で構成され、前記テラヘルツ素子を囲む誘電体と、
    気体が存在する気体空間と、
    前記誘電体及び前記気体空間を介して前記テラヘルツ素子と対向する部分を有し、入射された電磁波を前記テラヘルツ素子に向けて反射させる反射部と、
    を備え、
    前記テラヘルツ素子の屈折率である素子屈折率は、前記気体の屈折率である気体屈折率よりも高く、
    前記誘電体の屈折率である誘電屈折率は、前記素子屈折率よりも低くかつ前記気体屈折率よりも高い
    テラヘルツ装置。
  43. 前記テラヘルツ素子は、素子基板を有し、
    前記素子屈折率は、前記素子基板の屈折率である
    請求項４２に記載のテラヘルツ装置。
  44. 前記素子基板は、ＩｎＰによって構成されている
    請求項４３に記載のテラヘルツ装置。
  45. 前記気体は空気である
    請求項４２～４４のいずれか一項に記載のテラヘルツ装置。
  46. 前記誘電体は、エポキシ樹脂によって構成されている
    請求項４２～４５のいずれか一項に記載のテラヘルツ装置。
  47. 前記誘電体及び前記気体空間を介して前記テラヘルツ素子と対向するアンテナ面を有するアンテナベースを備え、
    前記反射部は、前記アンテナ面に形成された反射膜である
    請求項４２～４６のいずれか一項に記載のテラヘルツ装置。
  48. 前記アンテナベースは絶縁性材料によって形成されている
    請求項４７に記載のテラヘルツ装置。
  49. 前記テラヘルツ素子は、当該テラヘルツ素子の厚さ方向に対して交差する面として、
    共振点を有する素子主面と、
    前記素子主面とは反対側の面である素子裏面と、
    を有し、
    前記誘電体は、
    前記テラヘルツ素子の厚さ方向に前記反射膜と対向する誘電主面と、
    前記誘電主面とは反対側の面である誘電裏面と、
    を有する
    請求項４７又は４８に記載のテラヘルツ装置。
  50. 前記テラヘルツ素子の厚さ方向から見て、前記反射膜は、前記テラヘルツ素子よりも大きく形成されている
    請求項４９に記載のテラヘルツ装置。
  51. 前記気体空間は、前記誘電主面と前記アンテナ面とによって区画されている
    請求項４９又は５０に記載のテラヘルツ装置。
  52. 前記アンテナベースは、
    前記誘電主面と対向するベース主面と、
    前記ベース主面から凹んだアンテナ凹部と、
    を備え、
    前記アンテナ面は、前記アンテナ凹部の内面であって、前記テラヘルツ素子から離れる方向に凹むように湾曲している
    請求項５１に記載のテラヘルツ装置。
  53. 前記反射膜は、前記アンテナ面に形成されている一方、前記ベース主面には形成されていない
    請求項５２に記載のテラヘルツ装置。
  54. 前記アンテナ凹部は、前記アンテナ面よりも拡径した拡径面と、前記アンテナ面と前記拡径面との間に形成された段差面と、を有し、
    前記反射膜は、前記アンテナ面と前記段差面とに亘って形成されている
    請求項５２又は５３に記載のテラヘルツ装置。
  55. 前記誘電体と前記アンテナベースとを固定する固定部を備える
    請求項５２～５４のいずれか一項に記載のテラヘルツ装置。
  56. 前記固定部は、前記ベース主面と前記誘電主面との間に設けられ、前記誘電体と前記アンテナベースとを接着させる接着層を含み、
    前記気体空間は、前記接着層によって密閉されている
    請求項５５に記載のテラヘルツ装置。
  57. 前記テラヘルツ素子は、前記素子主面が前記反射膜を向いた状態で前記誘電体に囲まれている
    請求項４９～５６のいずれか一項に記載のテラヘルツ装置。
  58. 前記テラヘルツ素子は、前記共振点から開口角度の範囲に亘って放射状に電磁波を照射するものであり、
    前記反射膜は、前記共振点に対して前記開口角度以上の角度に亘って形成されている
    請求項５７に記載のテラヘルツ装置。
  59. 前記反射膜はパラボラアンテナ形状である
    請求項５７又は５８に記載のテラヘルツ装置。
  60. 前記反射膜は、当該反射膜の焦点が前記共振点に位置するように配置されている
    請求項５９に記載のテラヘルツ装置。
  61. 前記テラヘルツ素子の厚さ方向から見て、前記反射膜の中心点と前記共振点とが一致している
    請求項５９に記載のテラヘルツ装置。
  62. 前記テラヘルツ素子は、前記テラヘルツ素子の厚さ方向から見て、前記反射膜の中心点と前記共振点とがずれた位置に配置されている
    請求項５９に記載のテラヘルツ装置。
  63. 前記素子裏面には、電磁波を反射させる素子反射層が形成されている
    請求項４９～６２のいずれか一項に記載のテラヘルツ装置。
  64. 前記誘電体内には、前記テラヘルツ素子と電気的に接続された導電部が設けられている
    請求項４９～６３のいずれか一項に記載のテラヘルツ装置。
  65. 前記誘電体は、前記テラヘルツ素子の厚さ方向から見て前記アンテナベースよりも側方に突出した突出部を有し、
    前記誘電主面又は前記誘電裏面における前記突出部に対応する部分には、前記導電部と電気的に接続された電極が形成されており、
    前記導電部は、前記テラヘルツ素子と前記電極とを電気的に接続するものである
    請求項６４に記載のテラヘルツ装置。
  66. 前記突出部の突出方向を第１方向とし、前記第１方向及び前記テラヘルツ素子の厚さ方向の双方と直交する方向を第２方向とすると、
    前記導電部は、前記テラヘルツ素子の厚さ方向から見て、前記テラヘルツ素子と前記電極との双方に重なるように前記第１方向に延びている
    請求項６５に記載のテラヘルツ装置。
  67. 前記テラヘルツ素子は、パッドを有し、
    前記導電部は、
    前記パッドに対して前記テラヘルツ素子の厚さ方向に対向する素子対向部と、
    前記パッドと前記素子対向部との間に設けられたバンプと、
    を備え、
    前記テラヘルツ素子は、前記バンプを介して前記素子対向部にフリップチップ実装されている
    請求項６６に記載のテラヘルツ装置。
  68. 前記導電部は、
    前記電極に対して前記テラヘルツ素子の厚さ方向に対向する電極対向部と、
    前記素子対向部と前記電極対向部とを接続するものであって、前記第１方向に延びた接続部と、
    を備え、
    前記導電部において前記第２方向を幅方向とすると、前記接続部の少なくとも一部は、前記素子対向部よりも幅狭に形成されている
    請求項６７に記載のテラヘルツ装置。
  69. 前記電極対向部は、前記接続部よりも幅広に形成されている
    請求項６８に記載のテラヘルツ装置。
  70. 前記接続部は、
    前記素子対向部よりも幅狭に形成された接続本体部と、
    前記接続本体部と前記素子対向部とを繋ぐものであって、前記接続本体部から前記素子対向部に向かうにつれて徐々に幅広に形成された素子側テーパ部と、
    を有する
    請求項６８又は６９に記載のテラヘルツ装置。
  71. 前記接続本体部は、前記電極対向部よりも幅狭に形成されており、
    前記接続部は、前記接続本体部と前記電極対向部とを繋ぐものであって、前記接続本体部から前記電極対向部に向かうにつれて徐々に幅広に形成された電極側テーパ部を有する
    請求項７０に記載のテラヘルツ装置。
  72. 前記導電部として第１導電部及び第２導電部を備え、
    前記第１導電部と前記第２導電部とは、前記テラヘルツ素子の厚さ方向から見て、前記テラヘルツ素子から互いに離れる方向に延びている
    請求項６７～７１のいずれか一項に記載のテラヘルツ装置。
  73. 前記誘電体は、前記突出部として、前記第１方向に離間して設けられた第１突出部及び第２突出部を有し、
    前記テラヘルツ素子は、前記パッドとして、前記第１方向に離間して対向配置された第１パッド及び第２パッドを有し、
    前記テラヘルツ装置は、前記電極として、前記誘電主面又は前記誘電裏面における前記第１突出部に対応する部分に形成された第１電極、及び、前記誘電主面又は前記誘電裏面における前記第２突出部に対応する部分に形成された第２電極を備え、
    前記第１導電部は、前記第１パッド及び前記第１電極の双方と対向するように前記第１方向に延びており、
    前記第２導電部は、前記第２パッド及び前記第２電極の双方と対向するように前記第１方向に延びている
    請求項７２に記載のテラヘルツ装置。
  74. 前記第１導電部は、
    前記第１パッドに対して前記テラヘルツ素子の厚さ方向に対向する前記素子対向部としての第１素子対向部と、
    前記第１パッドと前記第１素子対向部との間に設けられた前記バンプとしての第１バンプと、
    を有し、
    前記第２導電部は、
    前記第２パッドに対して前記テラヘルツ素子の厚さ方向に対向する前記素子対向部としての第２素子対向部と、
    前記第２パッドと前記第２素子対向部との間に設けられた前記バンプとしての第２バンプと、
    を有し、
    前記第１パッド及び前記第２パッドは、前記第２方向に延びており、
    前記第１素子対向部及び前記第２素子対向部は、前記第２方向に延びており、
    前記第１バンプは、前記第２方向に複数配列されており、
    前記第２バンプは、前記第２方向に複数配列されている
    請求項７３に記載のテラヘルツ装置。
  75. 前記導電部として第１導電部及び第２導電部を備え、
    前記第１導電部と前記第２導電部とは、前記第２方向に並んだ状態で前記第１方向に延びている
    請求項６７～７１のいずれか一項に記載のテラヘルツ装置。
  76. 前記誘電体は、前記突出部として、前記第１方向に離間して設けられた第１突出部及び第２突出部を有し、
    前記テラヘルツ素子は、前記パッドとして、前記第２方向に離間して設けられた第１パッド及び第２パッドを有し、
    前記テラヘルツ装置は、前記電極として、前記誘電主面又は前記誘電裏面に形成された第１電極及び第２電極を備え、
    前記第１電極及び前記第２電極は、前記第１突出部に対応する部分又は前記第２突出部に対応する部分のいずれか一方に前記第２方向に並んで設けられており、
    前記第１導電部は、前記第１パッド及び前記第１電極の双方と対向するように前記第１方向に延びており、
    前記第２導電部は、前記第２パッド及び前記第２電極の双方と対向するように前記第１方向に延びており、
    前記第１導電部と前記第２導電部とは、前記第２方向に並んでいる
    請求項７５に記載のテラヘルツ装置。
  77. 前記第１導電部は、
    前記第１パッドに対して前記テラヘルツ素子の厚さ方向に対向する前記素子対向部としての第１素子対向部と、
    前記第１パッドと前記第１素子対向部との間に設けられた前記バンプとしての第１バンプと、
    を有し、
    前記第２導電部は、
    前記第２パッドに対して前記テラヘルツ素子の厚さ方向に対向する前記素子対向部としての第２素子対向部と、
    前記第２パッドと前記第２素子対向部との間に設けられた前記バンプとしての第２バンプと、
    を有し、
    前記第１パッド及び前記第２パッドは、前記第１方向に延びており、
    前記第１素子対向部及び前記第２素子対向部は、前記第１方向に延びており、
    前記第１バンプは、前記第１方向に複数配列されており、
    前記第２バンプは、前記第１方向に複数配列されている
    請求項７６に記載のテラヘルツ装置。
  78. 外部との電気的接続に用いられる電極を備え、
    前記電極は、前記テラヘルツ素子の厚さ方向から見て前記反射部と重ならない位置に設けられている
    請求項４２～７７のいずれか一項に記載のテラヘルツ装置。
  79. 前記誘電体は、
    前記反射部と対向する誘電主面と、
    前記誘電主面とは反対側の面である誘電裏面と、
    を有し、
    前記テラヘルツ装置は、前記電極として、前記誘電主面に形成された第１面電極と、前記誘電裏面に形成された第２面電極と、を有する
    請求項７８に記載のテラヘルツ装置。
  80. 前記誘電体を貫通することによって前記第１面電極と前記第２面電極とを電気的に接続する柱部を備え、
    前記柱部は、前記テラヘルツ素子を囲む枠状に形成されている
    請求項７９に記載のテラヘルツ装置。
  81. 前記反射部は、電気的にフローティング状態である
    請求項４２～８０のいずれか一項に記載のテラヘルツ装置。
  82. 前記誘電体内に設けられ、前記テラヘルツ素子に対して並列接続された保護ダイオードを備える
    請求項４２～８１のいずれか一項に記載のテラヘルツ装置。
JP2019159604A 2019-09-02 2019-09-02 テラヘルツ装置 Active JP7340391B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019159604A JP7340391B2 (ja) 2019-09-02 2019-09-02 テラヘルツ装置
CN202010656675.7A CN112448171A (zh) 2019-09-02 2020-07-09 太赫兹装置
US16/999,029 US11335653B2 (en) 2019-09-02 2020-08-20 Terahertz device
US17/719,056 US11569184B2 (en) 2019-09-02 2022-04-12 Terahertz device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019159604A JP7340391B2 (ja) 2019-09-02 2019-09-02 テラヘルツ装置

Publications (2)

Publication Number Publication Date
JP2021040216A JP2021040216A (ja) 2021-03-11
JP7340391B2 true JP7340391B2 (ja) 2023-09-07

Family

ID=74679606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019159604A Active JP7340391B2 (ja) 2019-09-02 2019-09-02 テラヘルツ装置

Country Status (3)

Country Link
US (2) US11335653B2 (ja)
JP (1) JP7340391B2 (ja)
CN (1) CN112448171A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169137B (zh) 2018-12-12 2024-02-13 罗姆股份有限公司 太赫兹装置以及太赫兹装置的制造方法
JPWO2021006105A1 (ja) * 2019-07-05 2021-01-14
JP7317653B2 (ja) * 2019-09-24 2023-07-31 キヤノン株式会社 素子
US11387565B2 (en) * 2020-03-25 2022-07-12 City University Of Hong Kong Antenna and methods of fabricating the antenna and a resonator of the antenna
JP2022086334A (ja) * 2020-11-30 2022-06-09 キヤノン株式会社 電磁波モジュール、およびそれを用いた電磁波カメラシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526887A (ja) 2003-03-27 2006-11-24 ケンブリッジ・ユニヴァーシティ・テクニカル・サーヴィシズ・リミテッド テラヘルツ放射源およびその提供方法
JP2016158023A (ja) 2015-02-23 2016-09-01 国立大学法人大阪大学 テラヘルツ素子
JP6992187B2 (ja) 2018-08-23 2022-01-13 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6282029B2 (ja) * 2012-03-08 2018-02-21 キヤノン株式会社 電磁波を放射または受信する装置
JP6047795B2 (ja) * 2012-11-12 2016-12-21 日東電工株式会社 アンテナモジュール
JP2016032230A (ja) * 2014-07-29 2016-03-07 キヤノン株式会社 電磁波検出・発生装置、及びその製造方法
JP6510802B2 (ja) * 2014-12-08 2019-05-08 ローム株式会社 テラヘルツ素子およびその製造方法
JP6618273B2 (ja) * 2015-05-12 2019-12-11 ローム株式会社 テラヘルツ素子モジュール
CN106024821B (zh) * 2016-07-07 2019-03-15 南京大学 一种太赫兹波探测器件封装
CN207883688U (zh) * 2018-02-08 2018-09-18 中国科学院福建物质结构研究所 一种具有辐射限制框结构的太赫兹天线芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526887A (ja) 2003-03-27 2006-11-24 ケンブリッジ・ユニヴァーシティ・テクニカル・サーヴィシズ・リミテッド テラヘルツ放射源およびその提供方法
JP2016158023A (ja) 2015-02-23 2016-09-01 国立大学法人大阪大学 テラヘルツ素子
JP6992187B2 (ja) 2018-08-23 2022-01-13 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法

Also Published As

Publication number Publication date
US11569184B2 (en) 2023-01-31
CN112448171A (zh) 2021-03-05
US11335653B2 (en) 2022-05-17
US20210066811A1 (en) 2021-03-04
JP2021040216A (ja) 2021-03-11
US20220238464A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP7340391B2 (ja) テラヘルツ装置
US9632247B2 (en) Terahertz-wave device and terahetz-wave integrated circuits
JP3378435B2 (ja) 超高周波帯無線通信装置
JP5770876B1 (ja) Ｍｍｉｃ集積モジュール
US7439822B2 (en) Waveguide substrate having two slit-like couplings and high-frequency circuit module
JP6992187B2 (ja) テラヘルツ装置およびテラヘルツ装置の製造方法
WO2021006105A1 (ja) テラヘルツ装置
WO2022024749A1 (ja) テラヘルツ装置
US20220109233A1 (en) Terahertz element and semiconductor device
US20230387563A1 (en) Terahertz device
JP7393897B2 (ja) テラヘルツ装置
JP2014179873A (ja) アンテナモジュールおよびその製造方法
US11811365B2 (en) Terahertz device and method for manufacturing terahertz device
JP2003204211A (ja) マイクロ波・ミリ波回路装置
WO2024009769A1 (ja) テラヘルツ装置
WO2023228965A1 (ja) テラヘルツ装置
WO2021251333A1 (ja) テラヘルツ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230828

R150 Certificate of patent or registration of utility model

Ref document number: 7340391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150