JPWO2020121827A1 - テラヘルツ装置およびテラヘルツ装置の製造方法 - Google Patents

テラヘルツ装置およびテラヘルツ装置の製造方法 Download PDF

Info

Publication number
JPWO2020121827A1
JPWO2020121827A1 JP2020559116A JP2020559116A JPWO2020121827A1 JP WO2020121827 A1 JPWO2020121827 A1 JP WO2020121827A1 JP 2020559116 A JP2020559116 A JP 2020559116A JP 2020559116 A JP2020559116 A JP 2020559116A JP WO2020121827 A1 JPWO2020121827 A1 JP WO2020121827A1
Authority
JP
Japan
Prior art keywords
terahertz
layer
resin layer
main surface
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020559116A
Other languages
English (en)
Other versions
JP7273062B2 (ja
Inventor
一魁 鶴田
秀彰 ▲柳▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020121827A1 publication Critical patent/JPWO2020121827A1/ja
Application granted granted Critical
Publication of JP7273062B2 publication Critical patent/JP7273062B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
    • H03B7/02—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
    • H03B7/06—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device
    • H03B7/08—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device being a tunnel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0084—Functional aspects of oscillators dedicated to Terahertz frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

テラヘルツ装置Ａ１は、第１樹脂層２１と、柱状導電体３１と、配線層３２と、テラヘルツ素子１１と、第２樹脂層２２と、外部電極４０とを備える。第１樹脂層２１は、第１樹脂層主面２１１および第１樹脂層裏面２１２を有する。柱状導電体３１は、第１導電体主面３１１および第１導電体裏面３１２を有し、第１樹脂層２１をｚ方向に貫通する。配線層３２は、第１樹脂層主面２２１と第１導電体主面３１１とに跨る。テラヘルツ素子１１は、素子主面１１１および素子裏面１１２を有し、テラヘルツ波と電気エネルギーとの変換を行う。第２樹脂層２２は、第２樹脂層主面２２１および第２樹脂層裏面２２２を有し、配線層３２およびテラヘルツ素子１１を覆う。外部電極４０は、第１樹脂層３２よりも第１樹脂層裏面２２２が向く方向側に配置され、柱状導電体３１に導通する。テラヘルツ素子１１は、配線層３２に導通接合されている。

Description

本開示は、テラヘルツ装置および当該テラヘルツ装置の製造方法に関する。
近年、トランジスタなどの電子デバイスの微細化が進み、電子デバイスの大きさがナノサイズになってきたため、量子効果と呼ばれる現象が観測されるようになっている。そして、この量子効果を利用した超高速デバイスや新機能デバイスの実現を目指した開発が進められている。そのような環境の中で、特に、周波数が０．１〜１０ＴＨｚであるテラヘルツ帯と呼ばれる周波数領域を利用して大容量通信や情報処理、あるいはイメージングや計測などを行う試みが行われている。この周波数領域は、光と電波との両方の特性を兼ね備えており、この周波数帯で動作するデバイスが実現されれば、先述のイメージング、大容量通信・情報処理のほか、物性、天文、生物などのさまざま分野における計測など、多くの用途に利用されうる。
テラヘルツ帯の周波数の高周波電磁波を発振する素子としては、共鳴トンネルダイオード（ＲＴＤ：Resonant Tunneling Diode）と微細スロットアンテナを集積する構造のものが知られている。
特開２００９−８０４４８号公報
本開示は、テラヘルツ素子をモジュール化する上で、好ましいパッケージ構造のテラヘルツ装置を提供すること、および、当該テラヘルツ装置の製造方法を提供することをその主たる課題とする。
本開示の第１の側面によって提供されるテラヘルツ装置は、第１方向において離間する第１樹脂層主面および第１樹脂層裏面を有する第１樹脂層と、前記第１樹脂層主面と同じ方向を向く第１導電体主面および前記第１樹脂層裏面と同じ方向を向く第１導電体裏面を有し、前記第１樹脂層を前記第１方向に貫通する第１導電体と、前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層と、前記第１樹脂層主面と同じ方向を向く素子主面および前記第１樹脂層裏面と同じ方向を向く素子裏面を有し、テラヘルツ波と電気エネルギーとの変換を行うテラヘルツ素子と、前記第１樹脂層主面と同じ方向を向く第２樹脂層主面および前記第１樹脂層主面に接する第２樹脂層裏面を有し、前記第１配線層および前記テラヘルツ素子を覆う第２樹脂層と、前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極と、を備えており、前記テラヘルツ素子は、前記第１配線層に導通接合されていることを特徴とする。
本開示の第２の側面によって提供されるテラヘルツ装置の製造方法は、第１方向において離間する基板主面および基板裏面を有する支持基板を用意する支持基板用意工程と、前記基板主面の上に、第１導電体を形成する第１導電体形成工程と、前記第１導電体を覆う第１樹脂層を形成する第１樹脂層形成工程と、前記基板主面が向く側から前記基板裏面が向く側に前記第１樹脂層を研削し、前記第１導電体の一部を前記第１樹脂層から露出させることで、各々が前記第１方向において前記基板主面と同じ側を向く第１導電体主面および第１樹脂層主面を形成する第１樹脂層研削工程と、前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層を形成する第１配線層形成工程と、前記第１配線層の上に、テラヘルツ波と電気エネルギーとの変換を行うテラヘルツ素子を導通接合するテラヘルツ素子搭載工程と、前記第１配線層および前記テラヘルツ素子を覆う第２樹脂層を形成する第２樹脂層形成工程と、前記支持基板を除去することで、前記第１方向において前記第１樹脂層主面と反対側を向く第１樹脂層裏面を露出させる支持基板除去工程と、前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極を形成する外部電極形成工程とを有することを特徴とする。
本開示のテラヘルツ装置によれば、テラヘルツ素子をモジュール化する上で、好ましいパッケージ構造をとることができる。また、本開示のテラヘルツ装置の製造方法によれば、テラヘルツ素子をモジュール化する上で、好ましいパッケージ構造のテラヘルツ装置を製造することができる。
第１実施形態にかかるテラヘルツ装置を示す斜視図である。 第１実施形態にかかるテラヘルツ装置を示す平面図である。 第１実施形態にかかるテラヘルツ装置を示す底面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図４の一部を拡大した部分拡大断面図である。 テラヘルツ素子の平面パターン模式図の一例である。 テラヘルツ素子の断面模式図の一例である。 図７の一部を拡大した部分拡大図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第１実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置を示す平面図である。 第２実施形態にかかるテラヘルツ装置を示す平面図である。 図２２のＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。 図２４の一部を拡大した部分拡大断面図である。 第２実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置の製造方法の一工程を示す断面図である。 第２実施形態にかかるテラヘルツ装置の回路構成の一例を示す回路図である。 第２実施形態の変形例にかかるテラヘルツ装置を示す断面図である。 第２実施形態の変形例にかかるテラヘルツ装置を示す平面図である。 図３６のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図である。 第２実施形態の変形例にかかるテラヘルツ装置を示す断面図である。 図３８のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図である。 第３実施形態にかかるテラヘルツ装置を示す斜視図である。 第３実施形態にかかるテラヘルツ装置を示す平面図である。 図４１のＸＬＩＩ−ＸＬＩＩ線に沿う断面図である。 第３実施形態の第１変形例にかかるテラヘルツ装置を示す斜視図である。 第３実施形態の第１変形例にかかるテラヘルツ装置を示す平面図である。 第３実施形態の第２変形例にかかるテラヘルツ装置を示す斜視図である。 第３実施形態の第２変形例にかかるテラヘルツ装置を示す平面図である。 第３実施形態の第３変形例にかかるテラヘルツ装置を示す平面図である。 第３実施形態の第４変形例にかかるテラヘルツ装置を示す断面図である。 第３実施形態の第５変形例にかかるテラヘルツ装置を示す断面図である。 第４実施形態にかかるテラヘルツ装置を示す平面図である。 図５０のＬＩ−ＬＩ線に沿う断面図である。 第４実施形態の第１変形例にかかるテラヘルツ装置を示す平面図である。 図５２のＬＩＩＩ−ＬＩＩＩ線に沿う断面図である。 第４実施形態の第２変形例にかかるテラヘルツ装置を示す断面図である。 第４実施形態の第３変形例にかかるテラヘルツ装置を示す断面図である。 第４実施形態の第４変形例にかかるテラヘルツ装置を示す断面図である。 変形例にかかる外部電極を示す断面図である。 変形例にかかる接合部を示す断面図である。 変形例にかかる外部電極を示す断面図である。 変形例にかかる外部電極を示す断面図である。 変形例にかかる枠状導電体を示す平面図である。 変形例にかかる枠状導電体を示す平面図である。 変形例にかかる枠状導電体を示す平面図である。 変形例にかかる枠状導電体を示す平面図である。 変形例にかかる枠状導電体を示す平面図である。 変形例にかかる枠状導電体を示す平面図である。
本開示のテラヘルツ装置およびテラヘルツ装置の製造方法の好ましい実施の形態について、図面を参照して、以下に説明する。
本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。同様に、「ある物Ａがある物Ｂに積層されている」および「ある物Ａがある物Ｂ上に積層されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接積層されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに積層されていること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
＜第１実施形態＞
図１〜図５は、第１実施形態にかかるテラヘルツ装置を示している。第１実施形態のテラヘルツ装置Ａ１は、テラヘルツ素子１１、封止樹脂２０、内部電極３０、複数の外部電極４０、複数の接合部５１および枠状導電体６１を備えている。封止樹脂２０は、第１樹脂層２１および第２樹脂層２２を含み、内部電極３０は、複数の柱状導電体３１および複数の配線層３２を含む。
図１は、テラヘルツ装置Ａ１を示す斜視図であって、底面側から見たときの状態を示している。図２は、テラヘルツ装置Ａ１を示す平面図であって、封止樹脂２０の第２樹脂層２２を想像線（二点鎖線）で示している。図３は、テラヘルツ装置Ａ１を示す底面図である。図４は、図２のＩＶ−ＩＶ線に沿う断面図である。図５は、図４の一部を拡大した部分拡大断面図である。
説明の便宜上、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。ｚ方向は、テラヘルツ装置Ａ１の厚さ方向である。ｘ方向は、テラヘルツ装置Ａ１の平面図（図２参照）における左右方向である。ｙ方向は、テラヘルツ装置Ａ１の平面図（図２参照）における上下方向である。なお、必要に応じて、ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。また、ｚ１方向を下、ｚ２方向を上という場合もある。ｚ方向が、特許請求の範囲に記載の「第１方向」に相当する。
テラヘルツ素子１１は、テラヘルツ帯の電磁波と電気エネルギーとの変換を行う素子である。本開示において、電磁波とは、光および電波のいずれか一方あるいは両方を含む。テラヘルツ素子１１は、入力される電気エネルギーをテラヘルツ帯の電磁波に変換する。つまり、テラヘルツ素子１１は、テラヘルツ波を発振する。テラヘルツ素子１１は、テラヘルツ波を受信し、電気エネルギーに変換するものであってもよい。あるいは、テラヘルツ素子１１は、テラヘルツ波の発振および受信の両方を行うものであってもよい。テラヘルツ装置Ａ１の機能中枢となる素子である。
テラヘルツ素子１１は、ｚ方向に見て（以下、「平面視」ともいう）、たとえば矩形状である。テラヘルツ素子１１の平面視形状は、矩形状に限定されず、円形状、楕円形状あるいは多角形状であってもよい。テラヘルツ素子１１は、フリップチップ実装されうる形式のものである。テラヘルツ素子１１のｚ方向の寸法は、発振するテラヘルツ波の周波数によって適宜設定される。具体的には、テラヘルツ素子１１のｚ方向寸法は、たとえばテラヘルツ波の波長λの１／２倍（すなわち、λ／２）の整数倍である。テラヘルツ素子１１から発さられるテラヘルツ波は、素子基板１２（後述）と他の構成部材との界面において自由端反射する。よって、テラヘルツ素子１１のｚ方向寸法を上記のように設計することで、位相を揃えた定在波をテラヘルツ素子１１の内部で励起させることができる。テラヘルツ素子１１のｚ方向の寸法は、先述のものに限定されないが、テラヘルツ波の周波数が高いほど、ｚ方向寸法は小さく、テラヘルツ波の周波数が低いほど、ｚ方向寸法は大きい。
テラヘルツ素子１１は、素子主面１１１、素子裏面１１２および複数の素子側面１１３を有している。素子主面１１１および素子裏面１１２は、ｚ方向において、離間し、かつ、互いに反対側を向く。素子主面１１１は、ｚ２方向を向き、素子裏面１１２は、ｚ１方向を向く。素子裏面１１２から、テラヘルツ素子１１の電極（後述する第１導電層１４および第２導電層１５の一部ずつ）が露出している。複数の素子側面１１３はそれぞれ、ｚ方向において、素子主面１１１および素子裏面１１２に挟まれ、かつ、これらに繋がる。各素子側面１１３は、ｚ２方向の端縁が素子主面１１１に繋がり、ｚ１方向の端縁が素子裏面１１２に繋がる。テラヘルツ素子１１は、ｘ方向において離間しかつ互いに反対側を向く一対の素子側面１１３と、ｙ方向において離間しかつ互いに反対側を向く一対の素子側面１１３との、４つの素子側面１１３を有している。テラヘルツ素子１１は、素子裏面１１２が能動面であって、当該能動面側において、テラヘルツ波の発振（あるいは受信、またはその両方）を行う。
テラヘルツ素子１１のテラヘルツ波の発振点は、たとえば、平面視におけるテラヘルツ素子１１の中心位置Ｐ１（図１参照）である。このとき、各素子側面１１３と発振点（中心位置Ｐ１）との垂直距離Ｘａは、Ｘａ＝（λ’InP／２）＋（（λ’InP／２）×Ｎ）である（Ｎは０以上の整数：Ｎ＝０，１，２，３，・・・）。この演算式において、λ’InPは、テラヘルツ素子１１の内部を伝達するテラヘルツ波の実効的な波長である。λ’InPは、テラヘルツ素子１１（後述する素子基板１２）の屈折率をｎ１、ｃを光速、ｆcをテラヘルツ波の中心周波数としたとき、λ’InP＝（１／ｎ１）×（ｃ／ｆc）で与えられる。垂直距離Ｘａを上記のように設定することで、テラヘルツ素子１１から発振されたテラヘルツ波は、各素子側面１１３で自由端反射する。よって、テラヘルツ素子１１自体が、テラヘルツ装置Ａ１における共振器（１次共振器）として設計されている。各素子側面１１３において、テラヘルツ波の発振点までの垂直距離Ｘａは、各々が上記計算式によって算出される値であれば、素子側面１１３毎に異なる値であってもよい。よって、テラヘルツ波の発振点は、平面視における中心位置Ｐ１に限定されない。
図６〜図８は、テラヘルツ素子１１の詳細な構成の一例を示している。図６は、テラヘルツ素子１１の平面パターンの模式図の一例である。図７は、テラヘルツ素子１１の断面の模式図の一例である。図８は、図７の一部を拡大した部分拡大図である。なお、テラヘルツ素子１１の構成は、一例であって、図６〜図８に示すものに限定されない。テラヘルツ素子１１は、素子基板１２、能動素子１３、第１導電層１４および第２導電層１５を備えている。
素子基板１２は、半導体からなる。素子基板１２を構成する半導体は、たとえば、ＩｎＰ（リン化インジウム）であるが、ＩｎＰ以外の半導体であってもよい。素子基板１２がＩｎＰである場合、その屈折率（絶対屈折率）は、約３．４である。
能動素子１３は、テラヘルツ帯の電磁波と電気エネルギーとの変換を行う。能動素子１３は、典型的にはＲＴＤである。能動素子１３は、ＲＴＤ以外のダイオードや、トランジスタによって構成されていてもよい。能動素子１３としては、たとえば、タンネット（ＴＵＮＮＥＴＴ：Tunnel Transit Time）ダイオード、インパット（ＩＭＰＡＴＴ：Impact Ionization Avalanche Transit Time）ダイオード、ＧａＡｓ系電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）、ＧａＮ系ＦＥＴ、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）、あるいは、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）により構成されうる。能動素子１３は、素子基板１２に形成されている。能動素子１３は、第１導電層１４および第２導電層１５に導通している。
能動素子１３を実現するための一例を、図８を用いて説明する。同図に示すように、半導体層１３１ａは、素子基板１２上に配置され、たとえばＧａＩｎＡｓからなる。ＧａＩｎＡｓ層１３２ａは、半導体層１３１ａ上に配置され、ｎ型不純物がドープされている。ＧａＩｎＡｓ層１３３ａは、ＧａＩｎＡｓ層１３２ａ上に配置され、不純物がドープされていない。ＡｌＡｓ層１３４ａがＧａＩｎＡｓ層１３３ａ上に配置され、ＩｎＧａＡｓ層１３５がＡｌＡｓ層１３４ａ上に配置され、ＡｌＡｓ層１３４ｂがＩｎＧａＡｓ層１３５上に配置されている。ＡｌＡｓ層１３４ａとＩｎＧａＡｓ層１３５とＡｌＡｓ層１３４ｂとはＲＴＤ部を構成する。ＧａＩｎＡｓ層１３３ｂは、ＡｌＡｓ層１３４ｂ上に配置され、不純物がドープされていない。ＧａＩｎＡｓ層１３２ｂは、ＧａＩｎＡｓ層１３３ｂ上に配置され、ｎ型不純物がドープされている。ＧａＩｎＡｓ層１３１ｂがＧａＩｎＡｓ層１３２ｂ上に配置され、ｎ型不純物が高濃度にドープされている。そして、第１導電層１４がＧａＩｎＡｓ層１３１ｂ上に配置されている。
図示は省略するが、図８とは異なり、ｎ型不純物を高濃度にドープされたＧａＩｎＡｓ層が、ＧａＩｎＡｓ層１３１ｂと第１導電層１４との間に介在していてもよい。これにより、第１導電層１４とＧａＩｎＡｓ層１３１ｂとのコンタクトが良好になりうる。なお、能動素子１３の構成は、テラヘルツ波を発振（あるいは受信およびその両方）可能なものであればよい。
第１導電層１４および第２導電層１５はそれぞれ、素子基板１２上に形成されている。第１導電層１４および第２導電層１５は互いに絶縁されている。第１導電層１４および第２導電層１５はそれぞれ、たとえばＡｕ（金）、Ｐｄ（パラジウム）およびＴｉ（チタン）が積層された構造である。あるいは、第１導電層１４および第２導電層１５はそれぞれ、ＡｕおよびＴｉが積層された構造である。第１導電層１４および第２導電層１５はいずれも、真空蒸着法あるいはスパッタリング法などによって形成されうる。第１導電層１４および第２導電層１５はそれぞれ、素子裏面１１２から露出している。テラヘルツ素子１１は、第１導電層１４および第２導電層１５の各一部によって、素子裏面１１２側においてアンテナが集積化されている。本実施形態においては、図６に示すように、第１導電層１４および第２導電層１５の各一部が、ダイポールアンテナを構成する。なお、ダイポールアンテナに限定されず、スロットアンテナ、ボータイアンテナあるいはリングアンテナなどの他のアンテナであってもよい。
なお、テラヘルツ素子１１の構成は、上記したものに限定されない。たとえば、素子基板１２の能動素子１３が配置された側の面と反対側の面に、裏面反射体金属層を配置してもよい。この場合、能動素子１３から放射された電磁波（テラヘルツ波）は、当該裏面反射体金属層に反射されて、素子基板１２に対して垂直方向（ｚ方向）の面発光放射パターンとなる。なお、裏面反射体金属層を配置する場合は、素子基板１２と裏面反射体金属層との界面において、テラヘルツ波が固定端反射するので、位相がπずれる。この場合、テラヘルツ素子１１のｚ方向寸法を、（λ／４）＋（λ／２の整数倍）に設計するとよい。λは、テラヘルツ波の波長である。
封止樹脂２０は、電気絶縁性を有する樹脂材料からなる。この樹脂材料は、たとえば黒色のエポキシ樹脂である。封止樹脂２０の構成材料は、これに限定されない。封止樹脂２０の屈折率（絶対屈折率）は、たとえば１．５５程度である。当該屈折率は、封止樹脂２０の構成材料に応じた値である。封止樹脂２０は、図３に示すように、テラヘルツ素子１１、内部電極３０および複数の接合部５１を覆っている。封止樹脂２０は、図２に示すように、たとえば平面視矩形状であるが、これに限定されない。封止樹脂２０は、第１樹脂層２１および第２樹脂層２２を含んでいる。
第１樹脂層２１は、各柱状導電体３１の一部（後述の柱状導電体側面３１３）を覆っている。第１樹脂層２１は、テラヘルツ素子１１を支持する支持部材である。第１樹脂層２１は、複数の配線層３２を介して、テラヘルツ素子１１を支持している。第１樹脂層２１は、第１樹脂層主面２１１、第１樹脂層裏面２１２および複数の第１樹脂層側面２１３を有している。
第１樹脂層主面２１１と第１樹脂層裏面２１２は、ｚ方向において、離間し、かつ、互いに反対側を向く。第１樹脂層主面２１１は、ｚ２方向を向き、第１樹脂層裏面２１２は、ｚ１方向を向く。第１樹脂層主面２１１には、後述する第１樹脂層研削工程によって形成された研削痕が形成されている。第１樹脂層裏面２１２から各柱状導電体３１の一部が露出している。複数の第１樹脂層側面２１３の各々は、第１樹脂層主面２１１および第１樹脂層裏面２１２の両方に繋がっている。各第１樹脂層側面２１３は、第１樹脂層主面２１１および第１樹脂層裏面２１２にそれぞれ直交する。第１樹脂層２１は、ｘ方向において離間しかつ互いに反対側を向く一対の第１樹脂層側面２１３、および、ｙ方向において離間しかつ互いに反対側を向く一対の第１樹脂層側面２１３を有している。
第２樹脂層２２は、テラヘルツ素子１１、複数の配線層３２、および、枠状導電体６１の一部を覆っている。第２樹脂層２２は、テラヘルツ素子１１を保護する保護部材である。第２樹脂層２２は、第２樹脂層主面２２１、第２樹脂層裏面２２２および複数の第２樹脂層側面２２３を有している。
第２樹脂層主面２２１と第２樹脂層裏面２２２は、ｚ方向において、離間し、かつ、互いに反対側を向く。第２樹脂層主面２２１は、ｚ２方向を向き、第２樹脂層裏面２２２は、ｚ１方向を向く。第２樹脂層主面２２１には、研削痕が形成されている。この研削痕は、後述する第２樹脂層研削工程によって形成される。第２樹脂層主面２２１からは、枠状導電体６１の一部が露出している。複数の第２樹脂層側面２２３の各々は、第２樹脂層主面２２１および第２樹脂層裏面２２２の両方に繋がっている。各第２樹脂層側面２２３は、第２樹脂層主面２２１および第２樹脂層裏面２２２にそれぞれ直交する。第２樹脂層２２は、ｘ方向において離間しかつ互いに反対側を向く一対の第２樹脂層側面２２３、および、ｙ方向において離間しかつ互いに反対側を向く一対の第２樹脂層側面２２３を有している。
第１樹脂層２１と第２樹脂層２２とはｚ方向に積層されており、第１樹脂層主面２１１と第２樹脂層裏面２２２とが接している。また、各第１樹脂層側面２１３と各第２樹脂層側面２２３とは面一である。
内部電極３０は、封止樹脂２０の内部において、テラヘルツ素子１１と複数の外部電極４０との導通経路をなす。内部電極３０は、複数の柱状導電体３１および複数の配線層３２を含んでいる。
複数の柱状導電体３１の各々は、ｚ方向において、各配線層３２と各外部電極４０との間に介在し、これらを導通させる。各柱状導電体３１は、第１樹脂層２１をｚ方向に貫通している。各柱状導電体３１は、ｚ方向に直交する断面がたとえば略矩形である。当該断面は、矩形に限定されず、円形、楕円形、あるいは、多角形などであってもよい。各柱状導電体３１の構成材料は、たとえばＣｕ（銅）である。各柱状導電体３１は、たとえば、互いに積層された下地層およびめっき層を含んで構成されていてもよい。下地層は、互いに積層されたＴｉ（チタン）層およびＣｕ層から構成され、その厚みは２００〜８００ｎｍ程度である。めっき層は、たとえばＣｕを含んでおり、下地層よりも厚い。複数の柱状導電体３１は、たとえば電解めっきにより形成されうる。各柱状導電体３１の構成材料および形成方法は、これに限定されない。複数の柱状導電体３１は、互いに離間して配置されている。各柱状導電体３１は、柱状導電体主面３１１、柱状導電体裏面３１２および柱状導電体側面３１３を有している。
柱状導電体主面３１１および柱状導電体裏面３１２は、ｚ方向において、離間し、かつ、互いに反対側を向く。柱状導電体主面３１１は、第１樹脂層主面２１１から露出している。柱状導電体主面３１１は、第１樹脂層主面２１１から窪んでいる。この窪みの深さ（ｚ方向寸法）は、たとえば１μｍ程度である。なお、柱状導電体主面３１１と第１樹脂層主面２１１とが面一であってもよい。柱状導電体裏面３１２は、第１樹脂層裏面２１２から露出している。柱状導電体裏面３１２は、第１樹脂層裏面２１２と面一である。柱状導電体主面３１１は、配線層３２に接している。これにより、柱状導電体３１と配線層３２とが導通する。柱状導電体裏面３１２は、外部電極４０に接している。これにより、柱状導電体３１と外部電極４０とが導通する。柱状導電体側面３１３は、柱状導電体主面３１１および柱状導電体裏面３１２の両方に繋がっている。柱状導電体側面３１３は、柱状導電体主面３１１および柱状導電体裏面３１２にそれぞれ直交する。柱状導電体側面３１３は、第１樹脂層２１に接している。柱状導電体側面３１３は、ｘ方向において離間しかつ互いに反対側を向く一対の面、および、ｙ方向において離間しかつ互いに反対側を向く一対の面を有している。
複数の配線層３２の各々は、各柱状導電体主面３１１と第１樹脂層主面２１１とに跨って形成されている。各配線層３２は、各柱状導電体３１の柱状導電体主面３１１の全面と第１樹脂層主面２１１の一部とを覆っている。複数の配線層３２は、互いに離間して配置されている。各配線層３２は、互いに積層された下地層およびめっき層を含んで構成される。下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚みは２００〜８００ｎｍ程度である。めっき層は、たとえばＣｕを含んでおり、下地層よりも厚い。複数の配線層３２は、たとえば電解めっきにより形成される。各配線層３２の構成材料および形成方法は、先述のものに限定されない。また、各配線層３２の形成範囲は、図２に示す例に限定されない。
各配線層３２は、配線層主面３２１および配線層裏面３２２を有している。配線層主面３２１および配線層裏面３２２は、ｚ方向において、離間し、かつ、互いに反対側を向く。配線層主面３２１は、ｚ２方向を向き、配線層裏面３２２は、ｚ１方向を向く。配線層主面３２１は、第２樹脂層２２に接している。配線層裏面３２２は、第１樹脂層２１に接している。各配線層３２において、ｘ方向を向く端面およびｙ方向を向く端面はそれぞれ、第２樹脂層２２に覆われている。
各配線層３２は、各配線層主面３２１からｚ方向に窪んだ凹部３２１ａを含んでいる。凹部３２１ａは、平面視において、柱状導電体３１に重なる。なお、柱状導電体主面３１１と第１樹脂層主面２１１とが面一である場合には、凹部３２１ａは形成されていない。
複数の外部電極４０は、テラヘルツ装置Ａ１において、外部に露出した導電体である。複数の外部電極４０の各々は、複数の内部電極３０の各々にそれぞれ１つずつ導通している。各外部電極４０は、テラヘルツ装置Ａ１を電子機器などの回路基板に実装する際の端子となる。複数の外部電極４０は、無電解めっきにより形成されている。各外部電極４０は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層を含んで構成される。各外部電極４０のｚ方向寸法は、特に限定されないが、たとえば３〜１０μｍ程度である。外部電極４０のｚ方向寸法、構成材料および形成方法は、先述のものに限定されない。たとえば、各外部電極４０は、Ｎｉ層およびＡｕ層が積層されて構成されていてもよいし、Ｓｎ（スズ）であってもよい。
各外部電極４０は、封止樹脂２０から露出している。各外部電極４０は、第１樹脂層２１よりもｚ１方向側に配置されている。各外部電極４０は、テラヘルツ装置Ａ１の底面側に配置されている。各外部電極４０は、各柱状導電体３１に導通している。複数の外部電極４０は、複数の柱状導電体被覆部４１を含んでいる。
各柱状導電体被覆部４１は、各柱状導電体裏面３１２を覆っている。各柱状導電体被覆部４１は、各柱状導電体裏面３１２に接する。テラヘルツ素子１１は、各接合部５１、各配線層３２および各柱状導電体３１を介して、各柱状導電体被覆部４１に導通している。複数の柱状導電体被覆部４１の各々は、テラヘルツ装置Ａ１の端子である。
複数の接合部５１の各々は、導電性を有する接合材から構成される。各接合部５１は、テラヘルツ素子１１（詳細には、先述の電極であって、第１導電層１４および第２導電層１５の一部ずつ）と各配線層３２との間に介在する。テラヘルツ素子１１は、複数の接合部５１により複数の配線層３２に固着され、各配線層３２に搭載された構成となっている。複数の接合部５１により、テラヘルツ素子１１と複数の配線層３２との導通が確保される。各接合部５１は、図４に示すように、絶縁層５１１および接合層５１２を含んでいる。
各絶縁層５１１は、図４に示すように、各配線層３２の上にそれぞれに形成されている。各絶縁層５１１は、平面視において、中央に開口した枠状である。各絶縁層５１１は、平面視において、各接合層５１２を囲んでいる。各絶縁層５１１は、平面視においてたとえば矩形環状を呈する。各絶縁層５１１の平面視形状は、矩形環状に限定されず、円環状、楕円環状あるいは多角環状であってもよい。各絶縁層５１１の構成材料は、たとえばポリイミド樹脂である。
各接合層５１２は、テラヘルツ素子１１と各配線層３２とを導通接合する。各接合層５１２は、各配線層３２（配線層主面３２１）の上に形成されている。各接合層５１２は、各絶縁層５１１の開口した部分の表面を覆っている。各接合層５１２は、一部が各絶縁層５１１の開口部分に充填されている。各接合層５１２は、図４に示すように、互いに積層された第１層５１２ａ、第２層５１２ｂおよび第３層５１２ｃから構成される。
第１層５１２ａは、各配線層３２（配線層主面３２１）の上に形成され、各配線層主面３２１に接する。第１層５１２ａの構成材料は、たとえばＣｕを含む金属である。第２層５１２ｂは、第１層５１２ａの上に形成され、第１層５１２ａに接する。第２層５１２ｂの構成材料は、たとえばＴｉを含む金属である。第３層５１２ｃは、第２層５１２ｂの上に形成され、第２層５１２ｂに接する。また、第３層５１２ｃは、テラヘルツ素子１１（先述の電極パッド）に接する。第３層５１２ｃの構成材料は、たとえばＳｎを含む合金である。この合金を例示すると、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。
枠状導電体６１は、平面視において、テラヘルツ素子１１の周囲に配置されている。枠状導電体６１は、平面視において、テラヘルツ素子１１の外方に配置され、かつ、テラヘルツ素子１１を包囲する。枠状導電体６１は、たとえば平面視形状が矩形環状である。枠状導電体６１の平面視形状は、矩形環状に限定されず、円環状、楕円環状、あるいは、多角環状であってもよい。枠状導電体６１とテラヘルツ素子１１との間には、第２樹脂層２２の一部が介在している。枠状導電体６１は、第１樹脂層２１の上に形成され、第１樹脂層主面２１１から起立している。枠状導電体６１は、内部電極３０から離間している。
枠状導電体６１は、たとえば、互いに積層された下地層およびめっき層を含んでいる。下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚みは２００〜８００ｎｍ程度である。めっき層は、主な成分がＣｕであり、下地層よりも厚い。枠状導電体６１は、たとえば電解めっきにより形成される。
枠状導電体６１は、内面６１１、外面６１２および頂面６１３を有している。内面６１１は、平面視における枠状導電体６１の内周によって形成される面である。内面６１１は、テラヘルツ素子１１の各素子側面１１３に対向する。内面６１１は、各素子側面１１３と略平行である。外面６１２は、平面視における枠状導電体６１の外周によって形成される面である。頂面６１３は、ｚ２方向を向く面である。頂面６１３は、第２樹脂層２２から露出している。頂面６１３は、第２樹脂層２２の第２樹脂層主面２２１から窪んでいる。この窪みの深さ（ｚ方向寸法）は、１μｍ程度である。頂面６１３は、第２樹脂層主面２２１と面一であってもよい。頂面６１３は、第２樹脂層２２に覆われていてもよい。頂面６１３は、ｚ方向において、素子主面１１１よりもｚ２方向に位置する。
各素子側面１１３とこれに対向する内面６１１との離間距離Ｘｂは、Ｘｂ＝（λ’Resin／４）＋（（λ’Resin／２）×Ｎ）である（Ｎは０以上の整数：Ｎ＝０，１，２，３，・・・）。この演算式において、λ’Resinは、封止樹脂２０（第２樹脂層２２）を伝達するテラヘルツ波の実効的な波長である。λ’Resinは、封止樹脂２０（第２樹脂層２２）の屈折率をｎ２、ｃを光速、ｆcをテラヘルツ波の中心周波数としたとき、λ’Resin＝（１／ｎ２）×（ｃ／ｆc）で算出される。離間距離Ｘｂを上記のように設定することで、テラヘルツ素子１１から発振されたテラヘルツ波は、内面６１１で固定端反射する。よって、枠状導電体６１において、内面６１１は、テラヘルツ素子１１から発振されたテラヘルツ波を反射させる反射面と機能し、特に、テラヘルツ波を共振反射させる。つまり、枠状導電体６１は、テラヘルツ波を共振させる共振器（二次共振器）として機能する。枠状導電体６１のｚ方向寸法は、特に限定されないが、内面６１１が反射面として機能するように設計されていることが望ましい。各素子側面１１３とこれに対向する内面６１１との各対における各離間距離Ｘｂは、各々が上記演算式によって算出される値であれば、その対ごとに異なっていてもよい。
次に、第１実施形態にかかるテラヘルツ装置Ａ１の製造方法の一例について、図９〜図２１を参照して、説明する。以下に示す製造方法は、複数のテラヘルツ装置Ａ１を製造する場合を示す。図９〜図２１は、テラヘルツ装置Ａ１の製造方法にかかる一工程を示す断面図である。
まず、図９に示すように、支持基板８００を用意する。支持基板８００は、単結晶の半導体材料からなり、たとえばＳｉの単結晶材料である。支持基板８００を用意する工程（支持基板用意工程）では、支持基板８００として、たとえばＳｉウエハを用意する。支持基板８００の厚さは、たとえば７２５〜７７５μｍ程度である。支持基板８００は、ｚ方向において、離間しかつ互いに反対側を向く支持基板主面８０１および支持基板裏面８０２を有する。支持基板主面８０１は、ｚ２方向を向き、支持基板裏面８０２は、ｚ１方向を向く。用意する支持基板８００は、Ｓｉウエハに限定されず、たとえば、ガラス基板であってもよい。
次いで、図９に示すように、支持基板８００の上に柱状導電体８３１を形成する。柱状導電体８３１は、テラヘルツ装置Ａ１の柱状導電体３１に対応する。柱状導電体８３１を形成する工程（柱状導電体形成工程）においては、まず、支持基板主面８０１に接する下地層を形成する。この下地層の形成は、スパッタリング法による。本工程では、支持基板主面８０１に接するＴｉ層を形成した後、Ｔｉ層に接するＣｕ層を形成する。よって、下地層は、互いに積層されたＴｉ層およびＣｕ層から形成される。Ｔｉ層の厚さはたとえば１０〜３０ｎｍ程度であり、Ｃｕ層の厚さはたとえば２００〜８００ｎｍ程度である。下地層の構成材料および厚さは先述のものに限定されない。続いて、下地層に接するめっき層を形成する。めっき層の形成は、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。具体的には、下地層の全面を覆うように、感光性レジストを塗布し、この感光性レジストに対して露光・現像を行う。これにより、パターニングされたレジスト層（以下、「レジストパターン」という）を形成する。感光性レジストは、たとえばスピンコータを用いて塗布されるが、これに限定されない。このとき、レジストパターンから下地層の一部が露出する。続いて、下地層を導電経路として電解めっきを行う。これにより、レジストパターンから露出した下地層にめっき層が析出される。めっき層の構成材料は、たとえばＣｕである。めっき層を形成した後は、レジストパターンを除去する。以上の工程により、図９に示す柱状導電体８３１が形成される。本実施形態においては、柱状導電体形成工程が、特許請求の範囲に記載の「第１導電体形成工程」に相当する。
次いで、図１０に示すように、柱状導電体８３１を覆う第１樹脂層８２１を形成する。第１樹脂層８２１を形成する工程（第１樹脂層形成工程）では、たとえばモールド成型による。第１樹脂層８２１は、電気絶縁性を有しており、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。第１樹脂層形成工程によって、柱状導電体８３１は、第１樹脂層８２１で完全に覆われる。よって、第１樹脂層８２１のｚ２方向を向く面（第１樹脂層主面８２１ａ）は、柱状導電体８３１のｚ２方向を向く面よりも、ｚ２方向に位置する。
次いで、図１１に示すように、第１樹脂層８２１を研削する。第１樹脂層８２１を研削する工程（第１樹脂層研削工程）では、たとえば機械研削盤を用いる。第１樹脂層８２１の研削は、機械研削盤を用いた研削に限定されない。本工程では、第１樹脂層８２１を、第１樹脂層主面８２１ａからｚ１方向に、砥石で削る。このとき、柱状導電体８３１が露出するまで、第１樹脂層８２１を研削する。第１樹脂層研削工程によって、第１樹脂層主面８２１ａがｚ１方向に移動し、柱状導電体８３１のｚ２方向を向く面（柱状導電体主面８３１ａ）が、第１樹脂層８２１（第１樹脂層主面８２１ａ）から露出する。第１樹脂層主面８２１ａには、砥石で削られた痕である研削痕が形成される。当該研削痕は、第１樹脂層主面８２１ａから柱状導電体主面８３１ａに跨って形成される。本工程では、第１樹脂層８２１の研削の際、柱状導電体８３１も少し研削している。なお、柱状導電体８３１と第１樹脂層８２１との材質の違いにより、研削後において、柱状導電体主面８３１ａにバリが生じることがある。そのため、バリ除去のために薬液処理を行う。これにより、柱状導電体主面８３１ａが、第１樹脂層主面８２１ａよりもｚ方向に窪んだ構成となる。
次いで、図１２〜図１６に示すように、配線層８３２、接合部８５１および枠状導電体８６１を形成する。配線層８３２、接合部８５１および枠状導電体８６１が、テラヘルツ装置Ａ１の配線層３２、接合部５１および枠状導電体６１にそれぞれ対応する。これらを形成する工程には、次に示す５つの工程がある。
１つ目の工程では、図１２に示すように、下地層８９０ａを形成する。下地層８９０ａの形成は、たとえばスパッタリング法による。下地層８９０ａを形成する工程では、第１樹脂層主面８２１ａの全面および柱状導電体主面８３１ａの全面を覆うＴｉ層を形成した後、Ｔｉ層に接するＣｕ層を形成する。下地層８９０ａは、互いに積層されたＴｉ層およびＣｕ層から形成される。
２つ目の工程では、図１３に示すように、めっき層８９０ｂを形成する。めっき層８９０ｂの形成は、たとえば、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。めっき層８９０ｂを形成する工程では、下地層８９０ａの全面を覆うように感光性レジストを塗布して、当該感光性レジストに対して露光および現像を行うことによって、レジスト層のパターニングを行う。これにより、レジストパターンが形成され、下地層８９０ａの一部（めっき層８９０ｂを形成する部分）が当該レジストパターンから露出する。続いて、下地層８９０ａを導電経路とした電解めっきにより、レジストパターンから露出する下地層８９０ａの上にめっき層８９０ｂを析出させる。本工程では、めっき層８９０ｂとして、たとえばＣｕを含む金属層を析出させる。このとき、めっき層８９０ｂは、下地層８９０ａと一体的に形成される。その後、本工程において形成したレジストパターンを除去する。これにより、図１３に示すめっき層８９０ｂが形成される。このめっき層８９０ｂとめっき層８９０ｂに覆われた下地層８９０ａが、後に、配線層８３２となる。配線層８３２は、テラヘルツ装置Ａ１の配線層３２に対応する。
３つ目の工程では、図１４に示すように、接合部８５１を形成する。本工程では、接合部８５１として、絶縁層８５１ａおよび接合層８５１ｂを形成する。まず、絶縁層８５１ａを形成する工程では、めっき層８９０ｂの全面およびめっき層８９０ｂから露出する下地層８９０ａの全面を覆うように感光性ポリイミドを塗布する。この感光性ポリイミドは、たとえばスピンコータを用いて塗布される。そして、塗布した感光性ポリイミドに対して露光・現像を行うことにより、枠状の絶縁層８５１ａを形成する。続いて、接合層８５１ｂを形成する工程では、まず、この接合層８５１ｂを形成するためのレジストパターンを形成する。このレジストパターンの形成においては、感光性レジストを塗布し、塗布した感光性レジストに対して露光・現像を行うことにより、レジスト層のパターニングを行う。これにより、レジストパターンが形成され、めっき層８９０ｂの一部（接合層８５１ｂを形成する部分）が当該レジストパターンから露出する。この露出した部分は、平面視において、枠状の絶縁層８５１ａの内方に位置する。そして、下地層８９０ａおよびめっき層８９０ｂを導電経路とした電解めっきにより、レジストパターンから露出するめっき層８９０ｂの上に、接合層８５１ｂを析出させる。本工程では、接合層８５１ｂとして、Ｃｕを含む金属層、Ｎｉを含む金属層およびＳｎを含む合金層を順次積層させる。このＳｎを含む合金層は、たとえばＳｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。その後、本工程において形成したレジストパターンを除去する。これにより、図１４に示す、絶縁層８５１ａおよび接合層８５１ｂを含む接合部８５１が形成される。接合部８５１は、テラヘルツ装置Ａ１の接合部５１に対応する。
４つ目の工程では、図１５に示すように、めっき層８９０ｃを形成する。めっき層８９０ｃの形成は、たとえば、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。めっき層８９０ｃの形成は、めっき層８９０ｂの形成と同様に行われる。具体的には、めっき層８９０ｃを形成する工程では、めっき層８９０ｃを形成するためのレジストパターンを形成する。これにより、形成されたレジストパターンから、下地層８９０ａの一部（めっき層８９０ｃを形成する部分）が露出する。続いて、下地層８９０ａを導電経路とした電解めっきにより、レジストパターンから露出する下地層８９０ａの上にめっき層８９０ｃを析出させる。本工程では、めっき層８９０ｃとして、たとえばＣｕを含む金属層を析出させる。めっき層８９０ｃは、下地層８９０ａと一体的に形成される。その後、本工程において形成したレジストパターンを除去する。これにより、図１５に示すめっき層８９０ｃが形成される。めっき層８９０ｃとめっき層８９０ｃに覆われた下地層８９０ａとが、後に、枠状導電体８６１となる。枠状導電体８６１は、テラヘルツ装置Ａ１の枠状導電体６１に対応する。
５つ目の工程では、図１６に示すように、不要な下地層８９０ａを除去する。本工程では、めっき層８９０ｂおよびめっき層８９０ｃのいずれにも覆われていない下地層８９０ａが不要な下地層８９０ａとして除去される。不要な下地層８９０ａは、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液が用いられたウェットエッチングにより除去される。この不要な下地層８９０ａを除去する工程を経ることで、図１６に示すように、１つ目の工程で形成された下地層８９０ａが、めっき層８９０ｂに覆われた下地層８９０ａと、めっき層８９０ｃに覆われた下地層８９０ａとに分割される。これにより、図１６に示すように、めっき層８９０ｂおよびこれに覆われた下地層８９０ａによって、配線層８３２が形成され、めっき層８９０ｃおよびこれに覆われた下地層８９０ａによって、枠状導電体８６１が形成される。図１７〜図２１においては、めっき層８９０ｂおよびこれに覆われた下地層８９０ａを配線層８３２として一体的に示し、めっき層８９０ｃおよびこれに覆われた下地層８９０ａを枠状導電体８６１として一体的に示す。
以上の５つの工程を経ることで、図１６に示すように、配線層８３２、接合部８５１および枠状導電体８６１が形成される。本実施形態においては、同一の下地層８９０ａを利用して、配線層８３２および枠状導電体８６１を形成する場合を示したが、配線層８３２の形成と枠状導電体８６１の形成とで、それぞれ別々に下地層を形成してもよい。下地層８９０ａを形成する工程、めっき層８９０ｂを形成する工程および不要な下地層８９０ａを除去する工程を合わせた工程が、特許請求の範囲に記載の「第１配線層形成工程」に相当する。また、下地層８９０ａを形成する工程、めっき層８９０ｃを形成する工程および不要な下地層８９０ａを除去する工程を合わせた工程が、特許請求の範囲に記載の「第２導電体形成工程」に相当する。
次いで、図１７に示すように、テラヘルツ素子８１１を搭載する。テラヘルツ素子８１１が、テラヘルツ装置Ａ１のテラヘルツ素子１１に対応する。テラヘルツ素子８１１は、ｚ２方向を向く素子主面８１１ａおよびｚ１方向を向く素子裏面８１１ｂを有している。素子裏面８１１ｂからは、テラヘルツ素子８１１の電極（先述の第１導電層１４および第２導電層１５の一部ずつ）が露出している。テラヘルツ素子８１１を搭載する工程（テラヘルツ素子搭載工程）は、フリップチップボンディングにより行う。具体的には、テラヘルツ素子８１１の素子裏面８１１ｂにフラックスを塗布した後、たとえばフリップチップボンダを用いてテラヘルツ素子８１１を接合部８５１の上に仮付けする。このとき、素子裏面８１１ｂは、配線層８３２に対向した姿勢となる。また、接合部８５１は、配線層８３２と、テラヘルツ素子８１１の素子裏面８１１ｂに形成された電極（図示略）との間に介在した状態となる。その後、接合部８５１の接合層８５１ｂをリフローにより溶融させて、電極パッドと結合させる。そして、接合部８５１の接合層８５１ｂを冷却し固化させる。これにより、テラヘルツ素子８１１が配線層８３２に搭載され、テラヘルツ素子８１１の電極と配線層８３２とが接合部８５１を介して導通する。
次いで、図１８に示すように、第２樹脂層８２２を形成する。第２樹脂層８２２を形成する工程（第２樹脂層形成工程）では、たとえばモールド成型による。第２樹脂層８２２は、第１樹脂層８２１と同様に、電気絶縁性を有しており、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。本工程では、テラヘルツ素子８１１および枠状導電体８６１を覆う第２樹脂層８２２を、第１樹脂層８２１の上に形成する。第２樹脂層形成工程によって形成された第２樹脂層８２２は、テラヘルツ素子８１１および枠状導電体８６１を完全に覆っている。よって、第２樹脂層８２２のｚ２方向を向く面（第２樹脂層主面８２２ａ）は、枠状導電体８６１のｚ２方向を向く面および素子主面８１１ａのいずれよりも、ｚ２方向に位置する。第２樹脂層形成工程において、モールド成型を行う前に、テラヘルツ素子８１１の下方（テラヘルツ素子８１１と第１樹脂層主面８２１ａとの間）に、たとえばエポキシ樹脂を主剤としたアンダーフィルを充填させておいてもよい。
次いで、図１９に示すように、支持基板８００を除去する。支持基板８００を除去する工程（支持基板除去工程）では、機械研削盤を用いた研削による。研削方法は、機械研削盤を用いた研削に限定されない。本工程では、支持基板裏面８０２からｚ２方向に向かって支持基板８００を研削し、支持基板８００を完全に削り取ってしまう。また、支持基板８００を完全に研削するとともに、柱状導電体８３１の下地層も研削する。よって、柱状導電体８３１は、Ｃｕを含む金属層であるめっき層から構成される。支持基板８００を研削するときに、柱状導電体８３１の下地層を残した場合には、柱状導電体８３１は、下地層およびめっき層を含んで構成される。当該支持基板除去工程により、第１樹脂層８２１のｚ１方向を向く面（第１樹脂層裏面８２１ｂ）および柱状導電体８３１のｚ１方向を向く面（柱状導電体裏面８３１ｂ）が外部に露出する。なお、支持基板８００としてガラス基板を用いた場合には、当該ガラス基板を薬液処理やレーザ照射によって剥離することで、支持基板８００を除去する。
次いで、図２０に示すように、外部電極８４０を形成する。外部電極８４０を形成する工程（外部電極形成工程）は、無電解めっきによる。本工程では、無電解めっきにより、Ｎｉ層、Ｐｄ層およびＡｕ層の順に各々を析出させる。このとき、柱状導電体裏面８３１ｂに接し、これを覆うＮｉ層を形成し、当該Ｎｉ層上にＰｄ層、Ｐｄ層上にＡｕ層を順に形成する。これにより、図２０に示す外部電極８４０が形成される。なお、外部電極８４０の形成方法は、これに限定されず、Ｎｉ層およびＡｕ層を順に析出させてもよいし、Ａｕ層のみを析出させてもよいし、Ｓｎのみを形成してもよいし、Ｎｉ層上にＳｎを形成してもよい。
次いで、図２１に示すように、第２樹脂層８２２を研削する。第２樹脂層８２２を研削する工程（第２樹脂層研削工程）では、たとえば、機械研削盤を用いて行われ、第２樹脂層８２２を砥石で削る。第２樹脂層８２２の研削方法は、特に限定されない。本工程では、第２樹脂層主面８２２ａからｚ１方向に、枠状導電体８６１が露出するまで、第２樹脂層８２２を、研削する。これにより、第２樹脂層主面８２２ａがｚ１方向に移動し、枠状導電体８６１のｚ方向を向く面（頂面８６１ｃ）が、第２樹脂層８２２（第２樹脂層主面８２２ａ）から露出する。本工程では、第２樹脂層８２２の研削の際、枠状導電体８６１も少し研削している。なお、枠状導電体８６１と第２樹脂層８２２との材質の違いにより、研削後において、頂面８６１ｃにバリが生じることがある。そのため、バリ除去のために薬液処理を行う。これにより、枠状導電体８６１の頂面８６１ｃが、第２樹脂層主面８２２ａよりもｚ方向に窪んだ構成となる。
次いで、テラヘルツ素子８１１ごとの個片に分割する。個片に分割する工程（個片化工程）では、たとえばブレードダイシングによって、第１樹脂層８２１および第２樹脂層８２２を切断する。このとき、図２１に示す切断線ＣＬ１に沿って切断する。図２１においては、ブレードダイシングに用いるダイシングブレードの厚みを考慮して、切断線ＣＬ１を矩形で示している。切断方法は、ブレードダイシングに限定されず、切断する素材に応じて、レーザダイシングあるいはプラズマダイシングなどの他のダイシング手法を用いてもよい。個片化工程により分割された個片が、図１〜図５に示すテラヘルツ装置Ａ１となる。
以上の各工程を経ることで、図１〜図５に示すテラヘルツ装置Ａ１が複数個製造される。なお、先述のテラヘルツ装置Ａ１の製造方法は、一例であって、これに限定されない。たとえば、第２樹脂層研削工程を、支持基板除去工程および外部電極形成工程の前に行ってもよい。この場合、外部電極形成工程における無電解めっきによって、第２樹脂層８２２から露出した枠状導電体８６１の頂面８６１ｃに外部電極８４０が形成されないように、外部電極形成工程の前に、第２樹脂層８２２の第２樹脂層主面８２２ａにダイシングテープを貼り付けておくとよい。また、テラヘルツ素子８１１の電極パッドにはんだバンプなどの接合部材が形成されている場合には、接合部８５１の接合層８５１ｂを形成しなくてもよい。
次に、第１実施形態にかかるテラヘルツ装置Ａ１およびその製造方法の作用効果について説明する。
テラヘルツ装置Ａ１は、第１樹脂層２１および第２樹脂層２２を備えている。第１樹脂層２１は、複数の配線層３２を介して、テラヘルツ素子１１を支持している。第２樹脂層２２は、第１樹脂層２１の上に形成され、テラヘルツ素子１１を覆っている。この構成によると、第１樹脂層２１が、テラヘルツ素子１１を支持する支持部材であり、第２樹脂層２２が、テラヘルツ素子１１を覆う保護部材である。したがって、支持部材と保護部材との熱膨張係数の差を低減することができる。特に、第１樹脂層２１の構成材料と第２樹脂層２２の構成材料とがともにエポキシ樹脂であるので、支持部材と保護部材との熱膨張係数の差がほとんどない。そのため、支持部材（第１樹脂層２１）と保護部材（第２樹脂層２２）との界面に生じる熱応力を低減することができる。この熱応力は、たとえばテラヘルツ装置Ａ１の通電時に生じるテラヘルツ素子１１からの発熱により加わる。よって、保護部材が支持部材から剥離することを抑制できるので、テラヘルツ装置Ａ１の信頼性を向上できる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ａ１では、テラヘルツ素子１１は、第１樹脂層２１に支持されている。第１樹脂層２１は、モールド成型によって形成されている。本開示のテラヘルツ装置Ａ１と異なるテラヘルツ装置であって、たとえばテラヘルツ素子１１が第１樹脂層２１の代わりに半導体基板（シリコン基板）に支持されたテラヘルツ装置においては、当該テラヘルツ装置の底面に端子を設ける際、ＴＳＶ（Through-Silicon Via）と呼ばれる貫通電極を形成する必要がある。このＴＳＶの形成には、たとえばボッシュポロセスとよばれるエッチング技術によって貫通孔を形成する必要があるが、半導体基板が厚いほど、貫通孔の形成が困難である。つまり、支持部材（半導体基板）を貫通する貫通電極の形成が困難である。一方、本実施形態によれば、電解めっきにより柱状導電体３１（柱状導電体８３１）を形成した後、モールド成型によって第１樹脂層２１（第１樹脂層８２１）を形成している。そのため、比較的容易に支持部材（第１樹脂層２１）を貫通する貫通電極（柱状導電体３１）を形成できる。したがって、支持部材として半導体基板を用いた場合よりも、テラヘルツ装置Ａ１の製造が容易になる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ａ１では、第１樹脂層２１の第１樹脂層主面２１１に研削痕が形成されている。この研削痕により、第１樹脂層主面２１１には微細な凹凸が形成されている。この構成によると、アンカー効果によって、第１樹脂層２１と第２樹脂層２２との接着強度を向上させることができる。よって、保護部材（第２樹脂層２２）が支持部材（第１樹脂層２１）から剥離することを抑制できるので、テラヘルツ装置Ａ１の信頼性を向上できる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ａ１では、各接合部５１は、絶縁層５１１を含んでいる。この構成によると、テラヘルツ素子搭載工程時のリフローの熱により、接合層８５１ｂ（特に第３層５１２ｃに対応する部分）を溶融させたとき、当該接合層８５１ｂが意図せぬ部分に広がることを抑制することができる。したがって、意図せぬ短絡を抑制できるので、テラヘルツ装置Ａ１の動作不良を抑制することができる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ａ１では、テラヘルツ素子１１が封止樹脂２０によって覆われている。したがって、テラヘルツ素子１１は外部に露出していない。テラヘルツ素子１１が外部に露出し、外気に曝されている場合、テラヘルツ装置Ａ１が動作不良となることがある。たとえば、空気中の水分や埃などによる影響、あるいは、振動や衝撃による影響などが、動作不良の原因である。よって、テラヘルツ素子１１を封止樹脂２０で覆うことで、これらの、外部からの影響からテラヘルツ素子１１を保護することができる。したがって、テラヘルツ装置Ａ１の信頼性を向上できる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ａ１では、枠状導電体６１は、テラヘルツ素子１１を包囲するように配置されている。これにより、枠状導電体６１は、電磁シールドとして機能するので、テラヘルツ装置Ａ１は、外乱ノイズやクロストークといった問題を低減させることができる。したがって、テラヘルツ装置Ａ１は、テラヘルツ波の出射品質あるいは受信品質の向上を図ることができる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ａ１では、テラヘルツ素子１１から発せられたテラヘルツ波は、枠状導電体６１（内面６１１）によって、共振反射され、ｚ方向に発振される。これにより、テラヘルツ装置Ａ１は、ノイズ成分が低減されたテラヘルツ波を発振することができる。また、テラヘルツ装置Ａ１は、共振反射によって利得を向上させたテラヘルツ波を発振することができる。したがって、テラヘルツ装置Ａ１は、テラヘルツ波の出射品質あるいは受信品質の向上を図ることができる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ａ１では、枠状導電体６１は平面視矩形環状である。これにより、テラヘルツ素子１１の素子側面１１３に対して内面６１１（反射面）を略平行に配置することができる。したがって、テラヘルツ素子１１に集積化されているアンテナ構造がダイポールアンテナ、スロットアンテナ、あるいは、ボータイアンテナなどの偏波方向が決まっているアンテナである場合、内面６１１によって、テラヘルツ素子１１からのテラヘルツ波を、垂直に反射させることができる。よって、テラヘルツ装置Ａ１は、テラヘルツ波の出射品質あるいは受信の効率向上を図ることができる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ａ１では、テラヘルツ素子１１は、複数の配線層３２が形成された第１樹脂層２１上に各接合部５１を介してフリップチップ実装されている。したがって、テラヘルツ素子１１は、複数の配線層３２との導通において、ボンディングワイヤを用いていない。これにより、テラヘルツ装置Ａ１における配線経路を短くできるので、この配線経路における寄生インピーダンスおよび寄生インダクタンスを抑制することができる。したがって、テラヘルツ装置Ａ１は、テラヘルツ素子１１を高周波駆動させる場合に有効である。また、フリップチップ実装の場合、ワイヤボンディングに比べて実装面積を小さくできる。したがって、テラヘルツ装置Ａ１は、小型化を図ることができる。つまり、テラヘルツ装置Ａ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
以下に、本開示のテラヘルツ装置およびその製造方法の、他の実施形態について、説明する。なお、先述のテラヘルツ装置およびその製造方法と、同一あるいは類似の構成については、同じ符号を付して、その説明を省略する。
＜第２実施形態＞
図２２〜図２５は、第２実施形態にかかるテラヘルツ装置を示している。第２実施形態のテラヘルツ装置Ｂ１は、テラヘルツ装置Ａ１と比較して、主に、テラヘルツ素子１１と異なる１つ以上の電子部品１６を備えている点で異なる。
図２２は、テラヘルツ装置Ｂ１を示す平面図であって、第２樹脂層２２を想像線（二点鎖線）で示している。図２３は、テラヘルツ装置Ｂ１を示す平面図であって、テラヘルツ素子１１、封止樹脂２０（第１樹脂層２１および第２樹脂層２２）、配線層３２、接合部５１および枠状導電体６１を想像線（二点鎖線）で示している。図２４は、図２２のＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。図２５は、図２４の一部を拡大した部分拡大断面図である。
テラヘルツ装置Ｂ１は、図２２〜図２５に示すように、テラヘルツ素子１１、１つ以上の電子部品１６、封止樹脂２０（第１樹脂層２１および第２樹脂層２２）、複数の柱状導電体３１、複数の配線層３２，３３、外部保護膜３４、複数の外部電極４０、複数の接合部５１，５２、枠状導電体６１を備えている。テラヘルツ装置Ｂ１は、図２２〜図２５に示すように、テラヘルツ装置Ａ１と比較して、１つ以上の電子部品１６、複数の配線層３３、外部保護膜３４および複数の接合部５２をさらに備えている。
１つ以上の電子部品１６はそれぞれ、テラヘルツ素子１１とともに、テラヘルツ装置Ｂ１の機能中枢となる素子である。電子部品１６は、能動素子であってもよいし、受動素子であってもよい。能動素子としては、たとえばＬＳＩなどの集積回路（ＩＣ）、ＬＤＯなどの電圧制御用素子、オペアンプなどの増幅用素子、あるいは、トランジスタやダイオードなどのディスクリート部品などがある。受動素子としては、たとえば抵抗器、インダクタ、キャパシタなどがある。電子部品１６は、半導体材料を含んだ半導体素子であってもよいし、半導体材料を含まない素子であってもよい。テラヘルツ装置Ｂ１は、図２３に示すように、２つの電子部品１６を備えているが、電子部品１６の数は、本構成に限定されない。
各電子部品１６は、たとえば平面視矩形状である。各電子部品１６は、図２４に示すように、ｚ方向において、テラヘルツ素子１１よりも、ｚ１方向に位置する。各電子部品１６は、図２２および図２３に示すように、平面視において、テラヘルツ素子１１よりも小さく、テラヘルツ素子１１に完全に重なっている。各電子部品１６は、平面視において、テラヘルツ素子１１よりも大きくてもよい。各電子部品１６は、平面視において、テラヘルツ素子１１に、完全に重なっていてもよいし、一部が重なっていてもよいし、重なっていなくてもよい。各電子部品１６は、複数の接合部５２によって、複数の配線層３３に導通接合されている。各電子部品１６は、表面実装型である。各電子部品１６はともに、第１樹脂層２１に覆われている。
各電子部品１６は、図２４に示すように、素子主面１６１および素子裏面１６２を有する。素子主面１６１および素子裏面１６２は、ｚ方向において、離間し、かつ、反対側を向く。素子主面１６１は、ｚ２方向を向く。素子裏面１６２は、ｚ１方向を向く。素子主面１６１は、第１樹脂層２１に覆われている。素子裏面１６２には、複数の電極パッド（図示略）が形成されている。当該複数の電極パッドはそれぞれ、たとえばＡｌ（アルミニウム）から構成される。複数の電極パッドは、各電子部品１６における端子である。電極パッドの数、構成材料および位置は、図１８および図１９に示す例に限定されない。
テラヘルツ装置Ｂ１において、複数の柱状導電体３１の各々は、各配線層３３の上に形成されている。各柱状導電体３１の柱状導電体裏面３１２は、各配線層３３に接している。各柱状導電体３１の構成材料は、たとえばＣｕである。なお、各柱状導電体３１は、互いに積層された下地層およびめっき層を含んで構成されていてもよい。この下地層は、Ｔｉ層およびＣｕ層を含んでいる。Ｔｉ層は、配線層３３の上に形成され、Ｃｕ層は、Ｔｉ層の上に形成されている。めっき層は、Ｃｕを含んでおり、下地層のＣｕ層の上に形成されている。
複数の配線層３３の各々は、各電子部品１６と各柱状導電体３１とを導通させる。各配線層３３の構成材料は、互いに積層された下地層およびめっき層を含んで構成されている。下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚みは２００〜８００ｎｍ程度である。めっき層は、たとえばＣｕを含んでおり、下地層よりも厚い。各配線層３３の構成材料は、これに限定されない。各配線層３３の形成範囲は、図２３および図２４に示す例に限定されない。
各配線層３３は、配線層主面３３１および配線層裏面３３２を有している。配線層主面３３１および配線層裏面３３２は、ｚ方向において、離間し、かつ、互いに反対側を向く。配線層主面３３１は、ｚ２方向を向き、配線層裏面３３２は、ｚ１方向を向く。配線層主面３３１は、第１樹脂層２１に覆われている。各配線層主面３３１には、柱状導電体３１および接合部５２がそれぞれ１つずつ形成されている。配線層主面３３１は、その一部が柱状導電体裏面３１２に接する。配線層裏面３３２は、第１樹脂層２１（第１樹脂層裏面２１２）から露出している。配線層裏面３３２は、第１樹脂層裏面２１２と面一である。配線層裏面３３２は、その一部が外部電極４０に接する。
テラヘルツ装置Ｂ１において、複数の外部電極４０は、複数の柱状導電体被覆部４１を含まず、複数の配線層被覆部４２を含んでいる。
複数の配線層被覆部４２はそれぞれ、各配線層裏面３３２の一部ずつを覆っている。各配線層被覆部４２は、各配線層裏面３３２に接する。テラヘルツ素子１１は、各接合部５１、各配線層３２、各柱状導電体３１および各配線層３３を介して、各配線層被覆部４２に導通する。また、電子部品１６は、各接合部５２および各配線層３３を介して、各配線層被覆部４２に導通する。各配線層被覆部４２は、テラヘルツ装置Ｂ１の端子であって、テラヘルツ素子１１および電子部品１６の両方に導通する。
複数の接合部５２はそれぞれ、各電子部品１６（詳細には、先述の電極パッド）と各配線層３３との間に介在する。各接合部５２は、導電性接合材である。複数の接合部５２により、電子部品１６は複数の配線層３３に固着され、複数の接合部５２を介して電子部品１６と複数の配線層３３との導通が確保される。接合部５２は、図２５に示すように、絶縁層５２１および接合層５２２を含んでいる。
絶縁層５２１は、図２５に示すように、各配線層３３の上にそれぞれに形成されている。絶縁層５２１は、絶縁層５１１と同様に構成されている。絶縁層５２１は、平面視において、中央に開口した枠状である。絶縁層５２１は、平面視においてたとえば矩形環状を呈する。絶縁層５２１の平面視形状は、矩形環状に限定されず、円環状、楕円環状あるいは多角環状であってもよい。絶縁層５２１は、平面視において、接合層５２２を囲んでいる。絶縁層５２１の構成材料は、たとえばポリイミド樹脂であるが、これに限定されない。
接合層５２２は、各電子部品１６と各配線層３３とを導通接合する。接合層５２２は、配線層３３（配線層主面３３１）の上に形成されている。接合層５２２は、接合層５２２と同様に構成されている。具体的には、接合層５２２は、絶縁層５２１の開口した部分の表面を覆っている。各接合層５２２は、一部が絶縁層５２１の開口部分に充填されている。各接合層５２２は、図２５に示すように、互いに積層された第１層５２２ａ、第２層５２２ｂおよび第３層５２２ｃから構成される。第１層５２２ａ、第２層５２２ｂおよび第３層５２２ｃはそれぞれ、各接合部５１の接合層５１２における第１層５１２ａ、第２層５１２ｂおよび第３層５１２ｃとそれぞれ同様に構成されている。
外部保護膜３４は、絶縁性を有する樹脂膜である。外部保護膜３４の構成材料は、たとえばポリマー樹脂である。ポリマー樹脂としては、ポリイミド樹脂やフェノール樹脂などがある。外部保護膜３４の構成材料は、絶縁性を有する樹脂材料であれば、これらに限定されない。外部保護膜３４は、少なくとも、外部電極４０の配線層被覆部４２から露出する配線層裏面３３２を覆っている。外部保護膜３４は、配線層被覆部４２から露出する配線層裏面３３２と、第１樹脂層裏面２１２の全面とを覆っている。
次に、第２実施形態にかかるテラヘルツ装置Ｂ１の製造方法の一例について、図２６〜図３３を参照して、説明する。図２６〜図３３は、テラヘルツ装置Ｂ１の製造方法にかかる一工程を示す断面図である。第２実施形態にかかる各工程のうち、第１実施形態と同一あるいは類似の工程においては、先述の工程を参照して、その説明を省略する。
まず、第１実施形態における支持基板用意工程と同様に、支持基板８００を用意する。
次いで、図２６〜図３０に示すように、配線層８３３、接合部８５２および柱状導電体８３１を形成する。配線層８３３、接合部８５２および柱状導電体８３１が、テラヘルツ装置Ｂ１の配線層３２、接合部５２および柱状導電体３１にそれぞれ対応する。これらを形成する工程には、次に示す５つの工程がある。
１つ目の工程では、図２６に示すように、下地層８９１ａを形成する。下地層８９１ａの形成は、たとえばスパッタリング法による。下地層８９１ａを形成する工程では、支持基板主面８０１の全面を覆うＴｉ層を形成した後、Ｔｉ層に接するＣｕ層を形成する。下地層８９１ａは、互いに積層されたＴｉ層およびＣｕ層から形成される。
２つ目の工程では、図２７に示すように、めっき層８９１ｂを形成する。めっき層８９１ｂの形成は、たとえば、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。めっき層８９１ｂを形成する工程では、下地層８９１ａの全面を覆うように感光性レジストを塗布して、当該感光性レジストに対して露光および現像を行うことによって、レジスト層のパターニングを行う。これにより、レジストパターンが形成され、下地層８９１ａの一部（めっき層８９１ｂを形成する部分）がレジストパターンから露出する。続いて、下地層８９１ａを導電経路とした電解めっきにより、レジストパターンから露出する下地層８９１ａの上にめっき層８９１ｂを析出させる。本工程では、めっき層８９１ｂとして、たとえばＣｕを含む金属層を析出させる。このとき、めっき層８９１ｂは、下地層８９１ａと一体的に形成される。その後、本工程において形成したレジスト層をすべて除去する。これにより、図２７に示すめっき層８９１ｂが形成される。このめっき層８９１ｂとめっき層８９１ｂに覆われた下地層８９１ａが、後に、配線層８３３となる。配線層８３３は、テラヘルツ装置Ｂ１の配線層３３に対応する。
３つ目の工程では、図２８に示すように、接合部８５２を形成する。本工程では、接合部８５２として、絶縁層８５２ａおよび接合層８５２ｂを形成する。まず、絶縁層８５２ａを形成する工程では、めっき層８９１ｂの全面およびめっき層８９１ｂから露出する下地層８９１ａの全面を覆うように感光性ポリイミドを塗布する。この感光性ポリイミドは、たとえばスピンコータを用いて塗布される。そして、塗布した感光性ポリイミドに対して露光・現像を行うことにより、枠状の絶縁層８５２ａを形成する。続いて、接合層８５２ｂを形成する工程では、まず、この接合層８５２ｂを形成するためのレジストパターンを形成する。このレジストパターンの形成においては、感光性レジストを塗布し、塗布した感光性レジストに対して露光・現像を行うことにより、レジスト層のパターニングを行う。これにより、レジストパターンが形成され、めっき層８９１ｂの一部（接合層８５２ｂを形成する部分）が当該レジストパターンから露出する。この露出した部分は、平面視において、枠状の絶縁層８５２ａの内方に位置する。そして、下地層８９１ａおよびめっき層８９１ｂを導電経路とした電解めっきにより、レジストパターンから露出するめっき層８９１ｂの上に、接合層８５２ｂを析出させる。本工程では、接合層８５２ｂとして、Ｃｕを含む金属層、Ｎｉを含む金属層およびＳｎを含む合金層を順次積層させる。このＳｎを含む合金層は、たとえばＳｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。その後、本工程において形成したレジストパターンを除去する。これにより、図２８に示す、絶縁層８５２ａおよび接合層８５２ｂを含む接合部８５２が形成される。接合部８５２は、テラヘルツ装置Ｂ１の接合部５２に対応する。
４つ目の工程では、図２９に示すように、めっき層８９１ｃを形成する。めっき層８９１ｃの形成は、たとえば、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。めっき層８９１ｃの形成は、めっき層８９１ｂの形成と同様に行われる。具体的には、めっき層８９１ｃを形成する工程では、めっき層８９１ｃを形成するためのレジストパターンを形成する。これにより、形成されたレジストパターンから、めっき層８９１ｂの一部（めっき層８９１ｃを形成する部分）が露出する。続いて、下地層８９１ａおよびめっき層８９１ｂを導電経路とした電解めっきにより、レジストパターンから露出するめっき層８９１ｂの上にめっき層８９１ｃを析出させる。本工程では、めっき層８９１ｃとして、たとえばＣｕを含む金属層を析出させる。その後、本工程において形成されたレジストパターンを除去する。これにより、図２９に示すめっき層８９１ｃが形成される。めっき層８９１ｃが、柱状導電体８３１となる。
５つ目の工程では、図３０に示すように、不要な下地層８９１ａを除去する。本工程では、めっき層８９１ｂに覆われていない下地層８９１ａが、不要な下地層８９１ａとして除去される。不要な下地層８９１ａの除去は、先述の不要な下地層８９０ａの除去と同様に、ウェットエッチングにより行われる。この不要な下地層８９１ａを除去する工程を経ることで、図３０に示すように、めっき層８９１ｂおよびこれに覆われた下地層８９１ａによって、配線層８３３が形成される。なお、図３１〜図３３においては、めっき層８９１ｂおよびこれに覆われた下地層８９１ａを配線層８３３として一体的に示し、めっき層８９１ｃを、柱状導電体８３１として示す。
以上で示した、５つの工程を経ることで、図３０に示すように、配線層８３３、接合部８５２、および、柱状導電体８３１が形成される。下地層８９１ａを形成する工程、めっき層８９１ｃを形成する工程および不要な下地層８９１ａを除去する工程を合わせた工程が、特許請求の範囲に記載の「第２配線層形成工程」に相当する。また、下地層８９１ａを形成する工程、めっき層８９１ｃを形成する工程および不要な下地層８９１ａを除去する工程を合わせた工程が、特許請求の範囲に記載の「第１導電体形成工程」に相当する。
次いで、図３１に示すように、複数の電子部品８１６を搭載する。各電子部品８１６が、テラヘルツ装置Ｂ１の各電子部品１６に対応する。各電子部品８１６は、ｚ２方向を向く素子主面８１６ａおよびｚ１方向を向く素子裏面８１６ｂを有している。素子裏面８１６ｂには、電極パッド（図示略）が形成されている。電子部品８１６を搭載する工程（電子部品搭載工程）は、フリップチップボンディングにより行う。具体的には、各電子部品８１６にフラックスを塗布した後、たとえばフリップチップボンダを用いて各電子部品８１６を接合部８５２の上に仮付けする。このとき、接合部８５２は、配線層８３３と、各電子部品８１６の素子裏面８１６ｂに形成された電極パッド（図示略）との間に介在した状態となる。その後、接合部８５２の接合層８５２ｂをリフローにより溶融させて、電極パッドと結合させる。そして、接合部８５２の接合層８５２ｂを冷却し固化させる。これにより、各電子部品８１６が配線層８３３に搭載され、各電子部品８１６の電極パッドと配線層８３３とが接合部８５２を介して導通する。
次いで、先述のテラヘルツ装置Ａ１の製造方法と同様に、第１樹脂層形成工程、第１樹脂層研削工程、配線層８３２を形成する工程、接合部８５１を形成する工程、枠状導電体８６１を形成する工程、テラヘルツ素子搭載工程、第２樹脂層形成工程、および、支持基板除去工程を行う（図１０〜図１９参考）。なお、テラヘルツ装置Ｂ１の製造方法においては、先述の柱状導電体形成工程は、行わない。
次いで、図３２に示すように、外部保護膜８３４を形成する。外部保護膜８３４を形成する工程（外部保護膜形成工程）においては、配線層裏面８３３ｂの一部（後に外部電極８４０を形成する領域）を除いて、配線層裏面８３３ｂおよび第１樹脂層裏面８２１ｂに跨るように、ポリマー樹脂を形成する。本工程では、ポリマー樹脂として、ポリイミド樹脂あるいはフェノール樹脂などを形成する。形成された外部保護膜８３４は、開口部８３４ａを有しており、当該開口部８３４ａから各配線層裏面８３３ｂの一部がそれぞれ露出する。
次いで、図３３に示すように、外部電極８４０を形成する。本実施形態における外部電極形成工程は、第１実施形態の外部電極形成工程と同様に、無電解めっきによる。これにより、外部保護膜８３４の開口部８３４ａから露出する各配線層裏面８３３ｂの一部に、Ｎｉ層、Ｐｄ層およびＡｕ層が順次積層される。外部電極８４０は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層を含んでいる。
次いで、第１実施形態と同様に、第２樹脂層研削工程を経て、個片化工程を行う。これにより、図２２〜図２５に示すテラヘルツ装置Ｂ１が製造される。なお、先述のテラヘルツ装置Ｂ１の製造方法は、一例であって、これに限定されない。たとえば、各電子部品８１６の電極パッドにはんだバンプなどの接合部材が形成されている場合には、接合部８５２の接合層８５２ｂを形成しなくてもよい。
次に、第２実施形態にかかるテラヘルツ装置Ｂ１およびその製造方法の作用効果について説明する。
テラヘルツ装置Ｂ１は、テラヘルツ装置Ａ１と同様に、第１樹脂層２１および第２樹脂層２２を備えている。第１樹脂層２１は、複数の配線層３２を介して、テラヘルツ素子１１を支持している。第２樹脂層２２は、第１樹脂層２１の上に形成され、テラヘルツ素子１１を覆っている。したがって、第１実施形態と同様に、支持部材（第１樹脂層２１）と保護部材（第２樹脂層２２）との熱膨張係数の差を低減することができる。よって、第１実施形態と同様に、支持部材と保護部材との界面における熱応力を低減できるので、保護部材が支持部材から剥離することを抑制できる。つまり、テラヘルツ装置Ｂ１の信頼性を向上できるので、テラヘルツ装置Ｂ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ｂ１は、その他、テラヘルツ装置Ａ１と共通する構成によって、先述したテラヘルツ装置Ａ１と同じ効果を奏することができる。
テラヘルツ装置Ｂ１は、テラヘルツ素子１１と、テラヘルツ素子１１と異なる１つ以上の電子部品１６を備えている。これらは、封止樹脂２０に覆われている。これにより、テラヘルツ装置Ｂ１は、電子部品１６の機能を追加したマルチチップパッケージ化が可能となる。たとえば、テラヘルツ装置Ｂ１において、２つの電子部品１６の各々として、ツェナーダイオードあるいはＴＶＳ（トランジェントボルテージサプレッサー）ダイオードを用いた場合、図３４に示す回路構成にできる。よって、２つの電子部品１６によって、テラヘルツ素子１１のサージ保護機能を追加することができる。また、テラヘルツ素子１１と１つ以上の電子部品１６とが１パッケージ化されるので、これらを別々にパッケージ化した場合よりも、回路基板などへの実装面積を小さくすることができる。
テラヘルツ装置Ｂ１は、テラヘルツ素子１１および電子部品１６を備えている。テラヘルツ素子１１は、第２樹脂層２２に覆われており、電子部品１６は、第１樹脂層２１に覆われている。第１樹脂層２１と第２樹脂層２２とは、ｚ方向に積層されている。よって、テラヘルツ素子１１と電子部品１６とは、ｚ方向に多段実装された構造となっている。これにより、テラヘルツ素子１１と電子部品１６とをｚ方向に重ねることが可能となるので、テラヘルツ装置Ｂ１の平面視寸法を小さくできる。また、テラヘルツ素子１１と電子部品１６とは、第１樹脂層２１および第２樹脂層２２によって、多段実装されており、半導体基板を備えていない。そのため、半導体基板を加工する必要がないので、多段実装の形成が容易となる。
次に、第２実施形態にかかるテラヘルツ装置Ｂ１の各変形例について説明する。これらの変形例においても、テラヘルツ装置Ｂ１と同様の効果を奏することができる。
第２実施形態において、各電子部品１６の構造は、先述のものに限定されない。図３５は、テラヘルツ装置Ｂ１と比較して各電子部品１６の構造が異なる場合のテラヘルツ装置Ｂ２を示している。図３５は、テラヘルツ装置Ｂ２を示す断面図であって、図２４の断面に対応する。本変形例における電子部品１６は、図３５に示すように、ｘ方向の両端に電極が形成されたものである。このような構造の電子部品１６には、たとえばチップコンデンサやチップ抵抗器などがある。図３５においては、接合部５３によって、電子部品１６が各配線層８３３に接合されている。接合部５３は、はんだペーストあるいは銀ペーストなどの導電性接合材である。接合部５３には、フィレットが形成されている。
第２実施形態において、テラヘルツ装置Ｂ１は、２つの電子部品１６を備えている場合を示したが、電子部品１６の数および種類は、これに限定されない。たとえば、テラヘルツ装置Ｂ１において、１つ以上の電子部品１６として、テラヘルツ素子１１の駆動を制御するドライバＩＣを備えることも可能である。
第２実施形態において、２つの電子部品１６が、第１樹脂層２１に覆われ、テラヘルツ素子１１のｚ１方向側に位置する場合を示したが、これに限定されない。たとえば、図３６〜図３９に示すように、テラヘルツ素子１１および各電子部品１６がそれぞれ、第２樹脂層２２に覆われていてもよい。
図３６および図３７は、第２実施形態の変形例にかかるテラヘルツ装置Ｂ３を示している。図３６は、テラヘルツ装置Ｂ３を示す平面図であって、第２樹脂層２２を省略している。図３７は、図３６のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図である。テラヘルツ装置Ｂ３は、平面視において、テラヘルツ素子１１および２つの電子部品１６が、枠状導電体６１の内側に配置されている。テラヘルツ装置Ｂ３において、テラヘルツ素子１１および２つの電子部品１６は、平面視において、ｘ方向に並んでいる。テラヘルツ素子１１は、平面視において、２つの電子部品１６の間に配置されている。テラヘルツ素子１１および２つの電子部品１６の並び順は、図３６に示す例に限定されない。さらに、テラヘルツ装置Ｂ３において、配線層３２は、図３７に示すように、複数の配線部３２Ａ，３２Ｂを含んでいる。複数の配線部３２Ａはそれぞれ、各配線層主面３２１の上に２つの接合部５１，５２が形成されている。複数の配線部３２Ｂはそれぞれ、各配線層主面３２１の上に接合部５２が形成され、かつ、各配線層裏面３２２が柱状導電体３１に接する。各配線部３２Ａによって、テラヘルツ素子１１と各電子部品１６とが導通する。各配線部３２Ｂによって、各電子部品１６と各柱状導電体３１とが導通する。
図３８および図３９は、第２実施形態の変形例にかかるテラヘルツ装置Ｂ４を示している。図３８は、テラヘルツ装置Ｂ４を示す平面図であって、第２樹脂層２２を省略している。図３９は、図３８のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図である。テラヘルツ装置Ｂ４は、平面視において、テラヘルツ素子１１が枠状導電体６１の内側に配置され、電子部品１６が枠状導電体６１の外側に配置されている。この点が、テラヘルツ装置Ｂ３と異なる。テラヘルツ装置Ｂ４においても、テラヘルツ装置Ｂ３と同様に、テラヘルツ素子１１および２つの電子部品１６は、平面視において、ｘ方向に並んでいる。そして、テラヘルツ素子１１は、平面視において、２つの電子部品１６の間に配置されている。なお、本変形例においては、平面視において、テラヘルツ素子１１と各電子部品１６との間に枠状導電体６１の一部が配置されている。なお、テラヘルツ素子１１および２つの電子部品１６の並び順は、図３８に示す例に限定されない。さらに、テラヘルツ装置Ｂ４において、配線層３２は、図３９に示すように、複数の配線部３２Ｃ，３２Ｄを含んでいる。複数の配線部３２Ｃはそれぞれ、各配線層主面３２１の上に接合部５１が形成され、かつ、各配線層裏面３２２が柱状導電体３１に接する。複数の配線部３２Ｄはそれぞれ、各配線層主面３２１の上に接合部５２が形成され、かつ、各配線層裏面３２２が柱状導電体３１に接する。また、配線層３３によって、平面視における、枠状導電体６１の内方と枠状導電体６１の外方との導通が図られている。テラヘルツ装置Ｂ４の外部電極４０は、柱状導電体被覆部４１および配線層被覆部４２の両方を含んでいる。
＜第３実施形態＞
図４０〜図４２は、第３実施形態にかかるテラヘルツ装置を示している。第３実施形態のテラヘルツ装置Ｃ１は、テラヘルツ装置Ａ１と比較して、主に、第２樹脂層２２の形状が異なる。
図４０は、テラヘルツ装置Ｃ１を示す斜視図である。図４１は、テラヘルツ装置Ｃ１を示す平面図である。図４２は、図４０のＸＬＩＩ−ＸＬＩＩ線に沿う断面図である。
テラヘルツ装置Ｃ１において、第２樹脂層２２は、第２樹脂層主面２２１からｚ１方向に窪んだ凹部２２４を含んでいる。凹部２２４の形成方法は、特に限定されないが、たとえばレーザ加工などがある。凹部２２４は、たとえば円錐台形をなす。凹部２２４は、ｚ２方向側からｚ１方向側に向かうに連れて、ｚ方向に直交する断面の面積が小さい。凹部２２４は、図４１に示すように、平面視において、テラヘルツ素子１１に重なる。凹部２２４は、底面２２４ａおよび連絡面２２４ｂを有している。
底面２２４ａは、第２樹脂層主面２２１と同じ方向を向く。底面２２４ａは、ｚ方向に対して直交する。底面２２４ａは、図４１に示すように、たとえば平面視円形状である。底面２２４ａは、たとえば平坦である。底面２２４ａの直径Ｒ１（図４２参照）は、テラヘルツ素子１１から発せられるテラヘルツ波の波長λに対して、λ／２≦Ｒ１≦λ程度が好ましい。
連絡面２２４ｂは、図４０および図４２に示すように、第２樹脂層主面２２１および底面２２４ａにつながる面である。ｚ方向において、連絡面２２４ｂのｚ２方向の端縁が第２樹脂層主面２２１に繋がり、連絡面２２４ｂのｚ１方向の端縁が底面２２４ａに繋がっている。連絡面２２４ｂは、底面２２４ａに対して傾斜している。連絡面２２４ｂの底面２２４ａに対する傾斜角をθとし、凹部２２４の深さ（ｚ方向寸法）をＴ０とすると、凹部２２４の開口部の直径Ｒ２（図４２参照）は、Ｒ２＝Ｒ１＋２×（Ｔ０×ｔａｎ（９０−θ））である。
テラヘルツ装置Ｃ１は、金属膜６２を含んでいる。金属膜６２は、凹部２２４の連絡面２２４ｂを覆う。金属膜６２の構成材料は、たとえばＣｕである。金属膜６２の構成材料は、テラヘルツ波を反射する材料であれば、Ｃｕに限定されない。
テラヘルツ装置Ｃ１においては、図４２に示すように、枠状導電体６１の頂面６１３が、第２樹脂層２２に覆われているが、テラヘルツ装置Ａ１と同様に、第２樹脂層２２から露出していてもよい。
次に、第３実施形態にかかるテラヘルツ装置Ｃ１およびその製造方法の作用効果について説明する。
テラヘルツ装置Ｃ１は、テラヘルツ装置Ａ１と同様に、第１樹脂層２１および第２樹脂層２２を備えている。第１樹脂層２１は、複数の配線層３２を介して、テラヘルツ素子１１を支持している。第２樹脂層２２は、第１樹脂層２１の上に形成され、テラヘルツ素子１１を覆っている。したがって、第１実施形態と同様に、支持部材（第１樹脂層２１）と保護部材（第２樹脂層２２）との熱膨張係数の差を低減することができる。よって、第１実施形態と同様に、支持部材と保護部材との界面における熱応力を低減できるので、保護部材が支持部材から剥離することを抑制できる。つまり、テラヘルツ装置Ｃ１の信頼性を向上できるので、テラヘルツ装置Ｃ１は、テラヘルツ素子１１をモジュール化する上で、好ましいパッケージ構造をとることができる。
テラヘルツ装置Ｃ１は、その他、テラヘルツ装置Ａ１，Ｂ１と共通する構成によって、先述したテラヘルツ装置Ａ１，Ｂ１の効果と同じ効果を奏することができる。
テラヘルツ装置Ｃ１では、第２樹脂層２２に凹部２２４が形成されている。凹部２２４は、平面視において、テラヘルツ素子１１に重なっている。平面視において、凹部２２４の中心は、テラヘルツ素子１１の中心に重なる。凹部２２４は、連絡面２２４ｂを含んでおり、連絡面２２４ｂは、金属膜６２に覆われている。この構成によると、凹部２２４がホーンアンテナとして機能するので、当該凹部２２４の形状および大きさにより、出射あるいは受信するテラヘルツ波の利得、指向性、および、偏波などを制御することができる。したがって、テラヘルツ装置Ｃ１は、ホーンアンテナを集積化することができる。よって、テラヘルツ装置Ｃ１は、テラヘルツ素子１１をモジュール化する上で、テラヘルツ装置Ａ１よりも高機能のパッケージ構造をとることができる。なお、テラヘルツ装置Ｃ１は、凹部２２４が円錐台形であるため、基本モードＴＥ11波で励振される。
次に、第３実施形態にかかるテラヘルツ装置Ｃ１の各変形例について説明する。これらの変形例においても、テラヘルツ装置Ｃ１と同様の効果を奏することができる。
第３実施形態においては、テラヘルツ装置Ａ１において、第２樹脂層２２に凹部２２４を形成した場合を示したが、これに限定されず、テラヘルツ装置Ｂ１において、第２樹脂層２２に凹部２２４を形成してもよい。
第３実施形態において、凹部２２４は、円錐台形である場合を示したが、凹部２２４の形状は、特に限定されず、たとえば角錐台形であってもよい。図４３〜図４７は、このような変形例にかかるテラヘルツ装置を示している。図４３〜図４７は、凹部２２４が角推台形である場合を示している。
図４３および図４４は、第３実施形態の第１変形例にかかるテラヘルツ装置Ｃ２を示している。図４３は、テラヘルツ装置Ｃ２を示す斜視図であり、図４４は、テラヘルツ装置Ｃ２を示す平面図である。テラヘルツ装置Ｃ２は、凹部２２４が平面視において正方形であって、特に凹部２２４の平面視における２つの対角線とテラヘルツ素子１１の平面視における２つの対角線とが略一致している。本変形例においても、平面視において、凹部２２４の中心は、テラヘルツ素子１１の中心に重なる。テラヘルツ装置Ｃ２においても、テラヘルツ装置Ｃ１と同様に、凹部２２４がホーンアンテナとして機能する。したがって、テラヘルツ装置Ｃ２は、テラヘルツ素子１１をモジュール化する上で、ホーンアンテナが集積化されたパッケージ構造をとることができる。
図４５および図４６は、第３実施形態の第２変形例にかかるテラヘルツ装置Ｃ３を示している。図４５は、テラヘルツ装置Ｃ３を示す斜視図である。図４６は、テラヘルツ装置Ｃ３を示す平面図である。テラヘルツ装置Ｃ３は、凹部２２４が平面視において正方形であって、特に凹部２２４の平面視における２つの対角線が、ｘ方向とｙ方向とにそれぞれ延びている。本変形例においても、平面視において、凹部２２４の中心は、テラヘルツ素子１１の中心に重なる。テラヘルツ装置Ｃ３においても、テラヘルツ装置Ｃ１と同様に、凹部２２４がホーンアンテナとして機能する。したがって、テラヘルツ装置Ｃ３は、テラヘルツ素子１１をモジュール化する上で、ホーンアンテナが集積化されたパッケージ構造をとることができる。また、テラヘルツ装置Ｃ３においては、凹部２２４がダイアゴナルホーンと呼ばれるホーンアンテナとして機能し、マルチモードに対応する。
図４７は、第３実施形態の第３変形例にかかるテラヘルツ装置Ｃ４を示している。図４７は、テラヘルツ装置Ｃ４を示す平面図である。テラヘルツ装置Ｃ４は、凹部２２４が平面視において長方形である。なお、図４７に示す凹部２２４は、平面視において、長辺がｙ方向に延びる長方形である場合を示しているが、長辺がｘ方向に延びる長方形であってもよい。本変形例においても、平面視において、凹部２２４の中心は、テラヘルツ素子１１の中心に重なる。テラヘルツ装置Ｃ４においても、テラヘルツ装置Ｃ１と同様に、凹部２２４がホーンアンテナとして機能する。したがって、テラヘルツ装置Ｃ４は、テラヘルツ素子１１をモジュール化する上で、ホーンアンテナが集積化されたパッケージ構造をとることができる。また、テラヘルツ装置Ｃ４においては、凹部２２４が長方形であるため、基本モードＴＥ01波で励振される。
第３実施形態において、素子主面１１１が第２樹脂層２２に覆われている場合を示したが、これに限定されない。たとえば、凹部２２４によって、素子主面１１１の一部が露出してもよい。図４８は、第３実施形態の第４変形例にかかるテラヘルツ装置Ｃ５を示している。図４８は、テラヘルツ装置Ｃ５を示す断面図であって、図４２に示す断面に対応する。
テラヘルツ装置Ｃ５においては、凹部２２４は、底面２２４ａを有しておらず、図４８に示すように、ｚ１方向の端縁部分が開口している。これにより、素子主面１１１の一部が第２樹脂層２２から露出している。つまり、テラヘルツ装置Ｃ５において、素子主面１１１は、一部が第２樹脂層２２に覆われており、他の部分が第２樹脂層２２から露出している。
テラヘルツ装置Ｃ５においても、先述のテラヘルツ装置Ｃ１と同様の効果を奏することができる。
第３実施形態において、凹部２２４の底面２２４ａが、平坦である場合を示したが、これに限定されない。たとえば、底面２２４ａからｚ２方向に隆起した部分が形成されていてもよい。図４９は、第３実施形態の第５変形例にかかるテラヘルツ装置Ｃ６を示している。図４９は、テラヘルツ装置Ｃ６を示す断面図であって、図４２に示す断面に対応する。
テラヘルツ装置Ｃ６において、凹部２２４は、隆起部２２４ｃをさらに含んでいる。隆起部２２４ｃは、図４９に示すように、凹部２２４の底面２２４ａからｚ２方向に隆起している。隆起部２２４ｃは、たとえば円錐台状に形成されている。隆起部２２４ｃの形状は、円錐台状に限定されず、角錐状であってもよいし、円錐状であってもよい。隆起部２２４ｃは、ｚ方向に直交する断面が、ｚ１方向側からｚ２方向側に向かうほど、小さい。隆起部２２４ｃは、底面２２４ａから起立する側面２２４ｄを含んでいる。側面２２４ｄは、底面２２４ａに対して、傾斜している。隆起部２２４ｃは、平面視において、その中心が、凹部２２４の中心と重なる。図４９に示す側面２２４ｄは、外部に露出しているが、金属膜６２で覆われていてもよい。平面視において、隆起部２２４ｃの中心は、テラヘルツ素子１１の中心と略一致する。
テラヘルツ装置Ｃ６においても、先述のテラヘルツ装置Ｃ１と同様の効果を奏することができる。
＜第４実施形態＞
図５０および図５１は、第４実施形態にかかるテラヘルツ装置を示している。第４実施形態のテラヘルツ装置Ｄ１は、テラヘルツ装置Ａ１と比較して、テラヘルツ波が出射（あるいは入射）される面（第２樹脂層主面２２１）に、電磁波制御部材が形成されている点で異なる。本実施形態においては、電磁波制御部材は、テラヘルツ波を制御するものであり、この制御には、偏波制御、周波数制御、指向性制御、分散制御、共振制御、あるいは、近接場制御などがある。本実施形態では、テラヘルツ装置Ａ１において、電磁波制御部材を追加した構成のテラヘルツ装置Ｄ１を示すが、先述のテラヘルツ装置Ｂ１，Ｃ１あるいはそれらの変形例に追加してもよい。
図５０は、テラヘルツ装置Ｄ１を示す平面図である。図５１は、図５０のＬＩ−ＬＩ線に沿う断面図である。
テラヘルツ装置Ｄ１は、先述のように、テラヘルツ装置Ａ１と比較して、電磁波制御部材７をさらに備えている。電磁波制御部材７は、第２樹脂層主面２２１の上に形成されている。テラヘルツ装置Ｄ１は、電磁波制御部材７として、メタマテリアル構造体を集積化している。電磁波制御部材７は、平面視において、テラヘルツ素子１１の素子主面１１１に重なる。本実施形態における電磁波制御部材７、すなわち、メタマテリアル構造体は、図５０および図５１に示すように、パターン層７１１および保護層７１２を含んでいる。
パターン層７１１は、第２樹脂層主面２２１の上に形成されている。パターン層７１１は、図５０に示すように、平面視において、テラヘルツ素子１１に重なる。また、パターン層７１１は、図５０に示すように、平面視において、枠状導電体６１に包囲された領域に重なる。パターン層７１１は、ルーバー状に配置された複数の金属体７１１ａを含む。各金属体７１１１ａは、平面視において、ｙ方向に沿って延びる帯状である。各金属体７１１ａは、ｘ方向に並んでいる。つまり、パターン層７１１は、帯状の複数の金属体７１１ａがルーバー状に配置されて構成されている。
保護層７１２は、パターン層７１１を覆うように形成されている。保護層７１２は、絶縁性を有する素材からなり、たとえばエポキシ系樹脂、ポリマー系樹脂、シリコン酸化膜（たとえばＳｉＯ2など）、あるいは、シリコン窒化膜（たとえばＳｉＮなど）である。図５１に示すように、保護層７１２の表面（図５１におけるｚ２方向を向く面）は、たとえば凹凸を有しているが、これに限定されず、平坦であってもよい。この保護層７１２の表面は、その突き出た部分（凸部）が、平面視において複数の金属体７１１ａに重なり、窪んだ部分（凹部）が、平面視において複数の金属体７１１ａに重ならない。
テラヘルツ装置Ｄ１によれば、テラヘルツ装置Ａ１と同様の効果を奏することができる。
テラヘルツ装置Ｄ１では、電磁波制御部材７が第２樹脂層２２の第２樹脂層主面２２１の上に形成されている。したがって、テラヘルツ素子１１からのテラヘルツ波は、電磁波制御部材７を通って、外部に出射される。あるいは、外部からのテラヘルツ波が、電磁波制御部材７を介して、テラヘルツ素子１１に入射される。したがって、テラヘルツ装置Ｄ１は、電磁波制御部材７によって、出射されるあるいは入射されるテラヘルツ波を制御することができる。つまり、テラヘルツ装置Ｄ１は、テラヘルツ波の制御が可能なパッケージ構造をとることができる。
テラヘルツ装置Ｄ１では、電磁波制御部材７は、パターン層７１１を含んでおり、当該パターン層７１１は、ルーバー状に配置された複数の金属体７１１ａを含んでいる（図５０および図５１参照）。この構成によると、電磁波制御部材７が、偏波フィルタとして機能する。つまり、電磁波制御部材７によって、テラヘルツ素子１１から放射されたテラヘルツ波を偏波して出射することができる。
テラヘルツ装置Ｄ１においては、パターン層７１１が、ｚ方向において単層である場合を示したが、複数のパターン層が積層されていてもよい。また、テラヘルツ装置Ｄ１においては、パターン層７１１を構成する複数の金属体７１１ａがルーバー状に配置された場合を示したが、これに限定されず、たとえば、平面視円環状の複数の金属体７１１ａが、同心円状に配置されていてもよい。この場合、複数の金属体７１１ａは、互いに内周の径が異なり、かつ、各金属体７１１ａの外周の径は、当該金属体７１１ａの外側に配置される金属体７１１ａの内周の径よりも小さい。また、平面視小円形の複数の金属体７１１ａが規則的（たとえば後述するフォトニック結晶構造と同等）に配置されていてもよい。
図５２〜図５６は、第４実施形態にかかるテラヘルツ装置Ｄ１の各種変形例を示している。
図５２および図５３は、第４実施形態の第１変形例にかかるテラヘルツ装置を示している。当該第１変形例にかかるテラヘルツ装置Ｄ２は、テラヘルツ装置Ｄ１と比較して、電磁波制御部材７の構成が異なる。図５２は、テラヘルツ装置Ｄ２を示す平面図である。図５３は、図５２のＬＩＩＩ−ＬＩＩＩ線に沿った断面図である。
本変形例においては、テラヘルツ装置Ｄ２は、電磁波制御部材７として、フォトニック結晶構造体を集積化している。なお、フォトニック結晶とは、２種類以上の光学材料(もしくは１種類の材料と空気)が周期的に配置されているものである。
テラヘルツ装置Ｄ２は、第２樹脂層２２の第２樹脂層主面２２１上に、誘電体７２１が形成されている。この誘電体７２１は、たとえばシリコン酸化膜であるが、これに限定されない。この誘電体７２１は、その表面（ｚ２方向を向く面であって、第２樹脂層主面２２１と同じ方向を向く面）に、複数の窪み７２１ａが形成されている。複数の窪み７２１ａは、各々がたとえば平面視円形状であり、たとえばドットパターン状に配置されている。複数の窪み７２１ａの配置は、ドットパターンに限定されず、電磁波制御部材７がフォトニック結晶構造体として構成するように配置されていればよい。ドットパターン状に配置された複数の窪み７２１ａの一部は、図５３に示すように、平面視において、テラヘルツ素子１１に重なる。また、ドットパターン状に配置された複数の窪み７２１ａの一部は、図５３に示すように、平面視において枠状導電体６１に包囲された領域に重なる。
テラヘルツ装置Ｄ２において、複数の窪み７２１ａは、電磁波制御部材７を周波数フィルタとして機能するように、配置されている。複数の窪み７２１ａの配置は、これに限定されない。たとえば、電磁波制御部材７を、高Ｑ値の共振器、あるいは、分散制御を行う部材として機能するように、複数の窪み７２１ａが配置されていてもよい。たとえば、図５３における配列において、周期性を乱して、中心付近の窪み７２１ａを１〜３個なくすと、高Ｑ値の共振器として機能する。また、周期を緩やかに変化させる（隣り合う窪み７２１ａの間隔を緩やかに変える）と、分散制御部材として機能する。
テラヘルツ装置Ｄ２においても、先述のテラヘルツ装置Ｄ１と同様の効果を奏することができる。本変形例においては、電磁波制御部材７は、複数の窪み７２１ａが所定のパターンで配置された誘電体７２１を含んで構成される（図５２および図５３参照）。この構成によると、電磁波制御部材７が周波数フィルタとして機能する。つまり、電磁波制御部材７によって、テラヘルツ素子１１から放射されたテラヘルツ波の周波数を制御して出射することができる。
本変形例において、電磁波制御部材７は、フォトニック結晶構造体としての複数の窪みが誘電体７２１に形成されている場合を示したが、これに限定されない。たとえば、フォトニック結晶構造体としての複数の窪みを第２樹脂層２２に直接設けてもよい。この場合であっても、上記テラヘルツ装置Ｄ２と同様の効果を奏することができる。
図５４は、第４実施形態の第２変形例にかかるテラヘルツ装置を示している。当該第２変形例にかかるテラヘルツ装置Ｄ３は、テラヘルツ装置Ｄ１，Ｄ２と比較して、電磁波制御部材７の構成が異なる。図５４は、テラヘルツ装置Ｄ３を示す断面図であって、テラヘルツ装置Ｄ１の図５１に示す断面に対応した図である。
本変形例においては、テラヘルツ装置Ｄ３は、電磁波制御部材７として、互いに屈折率の異なる複数の薄膜を積層した積層構造を集積化している。本変形例における電磁波制御部材７は、図５４に示すように、第２樹脂層主面２２１上に第１薄膜７３１、第１薄膜７３１上に第２薄膜７３２、第２薄膜７３２上に第３薄膜７３３が積層されている。第１薄膜７３１、第２薄膜７３２および第３薄膜７３３は、平面視においてテラヘルツ素子１１に重なる。第１薄膜７３１、第２薄膜７３２および第３薄膜７３３は、平面視において枠状導電体６１に包囲された領域に重なる。図５４においては、３つの薄膜が形成された場合を示しているが、この薄膜の数は、特に限定されない。第１薄膜７３１、第２薄膜７３２および第３薄膜７３３の屈折率は、封止樹脂２０の屈折率をｎ20とすると、それぞれ、ｎ731，ｎ732，ｎ733である。本実施形態においては、このように、複数の薄膜の屈折率を変えることで、電磁波制御部材７によって、テラヘルツ素子１１から放射され、テラヘルツ装置Ｄ３から出射させるテラヘルツ波を制御している。上記複数の薄膜の各屈折率ｎ731，ｎ732，ｎ733は、適当なテラヘルツ波が出射されるように、その組み合わせを変更すればよい。
テラヘルツ装置Ｄ３においても、先述のテラヘルツ装置Ｄ１と同様の効果を奏することができる。
図５５は、第４実施形態の第３変形例にかかるテラヘルツ装置を示している。当該第３変形例にかかるテラヘルツ装置Ｄ４は、テラヘルツ装置Ｄ３と比較して、凹部２２４が形成された第２樹脂層２２の上に、電磁波制御部材７が形成されている点で異なる。図５５は、テラヘルツ装置Ｄ４を示す断面図であって、テラヘルツ装置Ｄ１の図５１に示す断面に対応する。
本変形例において、電磁波制御部材７は、パターン層７４１および誘電体７４２を含んでいる。パターン層７４１は、テラヘルツ装置Ｄ１のパターン層７１１と同様に構成される。よって、パターン層７４１は、複数の金属体７１１ａを含んで構成される。誘電体７４２は、パターン層７４１を覆っている。誘電体７４２は、誘電体シートであってもよいし、誘電体基板であってもよい。誘電体７４２の構成材料は、テラヘルツ装置Ｄ２の誘電体７２１の構成材料と同じである。誘電体７４２は、第２樹脂層主面２２１の上に形成されるとともに、第２樹脂層２２の凹部２２４に蓋をするように形成されている。よって、本変形例において、第２樹脂層２２の凹部２２４は、空隙である。なお、本変形例の電磁波制御部材７において、複数のパターン層７４１が積層された構成であってもよい。この場合、複数のパターン層７４１は、ｚ方向に積層され、かつ、各パターン層７４１の間には誘電体７４２が介在した構成となる。
テラヘルツ装置Ｄ４においても、先述のテラヘルツ装置Ｄ１と同様の効果を奏することができる。
図５６は、第４実施形態の第４変形例にかかるテラヘルツ装置を示す。当該第４変形例にかかるテラヘルツ装置Ｄ５は、テラヘルツ装置Ｄ４と比較して、第３樹脂層２３をさらに備えている点で異なる。図５６は、本変形例にかかるテラヘルツ装置Ｄ５を示す断面図であって、テラヘルツ装置Ｄ１の図５１に示す断面に対応する。
第３樹脂層２３は、第２樹脂層２２の上に、形成されている。第３樹脂層２３は、一部が、第２樹脂層２２の凹部２２４に充填されている。第３樹脂層２３の上には、電磁波制御部材７が形成されている。第３樹脂層２３は、第２樹脂層２２と電磁波制御部材７との間に介在している。
本変形例においては、電磁波制御部材７は、テラヘルツ装置Ｄ１（図５０および図５１参照）と同様に、複数の金属体７１１ａを含むパターン層７１１によって形成されている。図５６に示す電磁波制御部材７は、テラヘルツ装置Ｄ１と異なり、保護層７１２を含んでいない場合を示しているが、テラヘルツ装置Ｄ１と同様に、電磁波制御部材７が保護層７１２を含んでいてもよい。
テラヘルツ装置Ｄ５においても、先述のテラヘルツ装置Ｄ１と同様の効果を奏することができる。
テラヘルツ装置Ｄ５においては、パターン層７１１が、第３樹脂層２３の上に形成されている場合を示したが、これに限定されない。パターン層７１１は、第３樹脂層２３に埋め込まれていてもよい。このようにパターン層７１１が第３樹脂層２３に埋め込まれた構成において、複数のパターン層７１１を備えていてもよい。この場合、各パターン層７１１が、第３樹脂層２３に埋め込まれていてもよい。これとは異なり、最上層の（最もｚ２方向に位置する）パターン層７１１が、第３樹脂層２３から露出するように第３樹脂層２３の上に形成されつつ、下層の（ｚ１方向に位置する）パターン層７１１が第３樹脂層２３に埋め込まれていてもよい。
以下に、本開示のテラヘルツ装置におけるその他の変形例について説明する。以下に示す各変形例は、適宜組み合わせることが可能である。
本開示のテラヘルツ装置において、各外部電極４０の構成は、第１実施形態ないし第４実施形態で示した構成に限定されない。たとえば、各外部電極４０は、球体状のはんだバンプ（はんだボール）であってもよい。図５７は、第１実施形態のテラヘルツ装置Ａ１において、各外部電極４０（柱状導電体被覆部４１）をはんだボールで構成した場合を示している。図５７は、このような変形例にかかるテラヘルツ装置を示す断面図であって、図４の断面に対応する。なお、図５７に示す構成は一例であって、第１実施形態ないし第４実施形態およびこれらの変形例にかかるテラヘルツ装置においても、各外部電極４０がはんだボールで構成されていてもよい。また、外部電極４０の配線層被覆部４２がはんだボールで構成されていてもよい。
本開示のテラヘルツ装置において、各接合部５１の構成は、第１実施形態ないし第４実施形態で示した構成に限定されない。図５８は、第１実施形態のテラヘルツ装置Ａ１において、接合部５１の構造が異なる場合を示している。図５８は、このような変形例にかかるテラヘルツ装置を示す部分拡大断面図であって、図５の部分拡大断面図に対応する。本変形例の接合部５１において、絶縁層５１１は、たとえば各配線層３２を覆うソルダーレジストである。絶縁層５１１は、各配線層３２の上の一部が開口している。接合層５１２は、一部が絶縁層５１１において開口した部分に充填されている。接合層５１２において、第１層５１２ａの構成材料は、たとえば互いに積層された下地層およびめっき層である。下地層は、たとえばＴｉ層およびＣｕ層を含み、めっき層はたとえばＣｕを含む金属である。第２層５１２ｂの構成材料は、たとえばＮｉを含む金属である。第３層５１２ｃの構成材料は、たとえばＳｎを含む合金である。この合金を例示すると、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。図５８に示す構成は一例であって、第１実施形態ないし第４実施形態およびこれらの変形例にかかるテラヘルツ装置においても、接合部５１が、図５８に示すように構成されていてもよい。同様に、本開示のテラヘルツ装置において、接合部５２の構成は、第２実施形態で示した構成に限定されず、たとえば、接合部５２においても、図５８に示す接合部５１と同様に構成してもよい。
本開示のテラヘルツ装置において、枠状導電体６１を備えていなくてもよい。ただし、テラヘルツ波の出射品質あるいは受信品質を向上させる上で、枠状導電体６１を備えておくことが好ましい。
本開示のテラヘルツ装置において、テラヘルツ素子１１の素子主面１１１が第２樹脂層２２の第２樹脂層主面２２１から露出していてもよい。たとえば、第２樹脂層研削工程において、テラヘルツ素子８１１の素子主面８１１ａが露出するまで、第２樹脂層８２２を研削することで製造される。なお、本変形例においては、テラヘルツ素子１１の素子主面１１１が、テラヘルツ装置の外部に露出するため、当該素子主面１１１を覆う保護膜を形成しておくとよい。本変形例においては、テラヘルツ素子１１の素子主面１１１が露出するまで、第２樹脂層２２を研削するため、第２樹脂層２２の厚さ（ｚ方向寸法）を小さくできる。したがって、テラヘルツ装置の厚さ（ｚ方向寸法）を小さくできるので、テラヘルツ装置の小型化を図ることができる。さらに、テラヘルツ素子１１の素子主面１１１が第２樹脂層２２から露出しているので、テラヘルツ素子１１からの熱の放熱効率が向上される。
本開示のテラヘルツ装置において、配線層３２の形成範囲および配線層３３の形成範囲は、第１実施形態ないし第４実施形態で示した例に限定されない。たとえば、テラヘルツ素子１１の電極パッドの数や位置、１つ以上の電子部品１６の電極パッドの数や位置、テラヘルツ素子１１と１つ以上の電子部品１６との導通経路、および、テラヘルツ装置の端子（外部電極４０）の数や位置などに応じて、適宜変更可能である。
本開示のテラヘルツ装置において、外部電極４０の構成は、第１実施形態ないし第４実施形態で示した例に限定されない。図５９は、外部電極４０が柱状導電体被覆部４１および配線層被覆部４２の両方を含んでいる場合を示している。図６０は、第２実施形態のテラヘルツ装置Ｂ１において、外部電極４０が配線層被覆部４２を含まず、柱状導電体被覆部４１を含んでいる場合を示している。図５９および図６０はともに、本変形例にかかるテラヘルツ装置を示す断面図であって、図２４に示す断面に対応する。図５９に示す例においては、柱状導電体３１が配線層３３の上に形成されておらず、テラヘルツ素子１１と各電子部品１６とがテラヘルツ装置の内部で導通していない。テラヘルツ素子１１は、接合部５１、配線層３２および柱状導電体３１を介して、柱状導電体被覆部４１（外部電極４０）に導通する。電子部品１６は、接合部５２および配線層３３を介して、配線層被覆部４２（外部電極４０）に導通する。よって、図５９に示すテラヘルツ装置においては、柱状導電体被覆部４１は、テラヘルツ素子１１に導通する端子であり、配線層被覆部４２は、電子部品１６に導通する端子である。一方、図６０に示す例においては、柱状導電体３１は、複数の柱状部３１Ａ，３１Ｂを含んでいる。各柱状部３１Ａは、第１樹脂層２１の第１樹脂層主面２１１から第１樹脂層裏面２１２までｚ方向に貫通する。各柱状部３１Ｂは、配線層３３の上に形成され、配線層３２に接続されている。テラヘルツ素子１１は、接合部５１、配線層３２および柱状部３１Ａを介して、柱状導電体被覆部４１（外部電極４０）に導通する。各電子部品１６は、接合部５２、配線層３３、柱状部３１Ｂ、配線層３２および柱状部３１Ａを介して、柱状導電体被覆部４１（外部電極４０）に導通する。よって、図６０に示すテラヘルツ装置においては、配線層被覆部４２（外部電極４０）は、テラヘルツ素子１１および各電子部品１６の両方に導通する端子である。図６０に示す例においては、枠状導電体６１を備えていない場合を示しているが、枠状導電体６１を追加してもよい。
本開示のテラヘルツ装置において、枠状導電体６１は、平面視形状が矩形環状である場合を示したが、枠状導電体６１の内面６１１が共振面となっていれば、枠状導電体６１の平面視形状は、特に限定されない。図６１〜図６６は、本開示のテラヘルツ装置がとりうる、枠状導電体６１の他の形状をそれぞれ示している。図６１〜図６６は、当該変形例にかかるテラヘルツ装置を示す平面図であって、第２樹脂層２２を省略している。これらの図で示す枠状導電体６１の他の形状は、一例であって、これらに限定されない。
図６１は、枠状導電体６１の平面視形状が円環状である場合を示している。本変形例において、枠状導電体６１の内面６１１は、平面視において、その半径ｒがテラヘルツ波の波長λの１／４の整数倍、すなわち、λ／４の整数倍である。枠状導電体６１の平面視形状が円環状であっても、当該枠状導電体６１が電磁シールドとして機能するので、外乱ノイズ耐性やクロストークの抑制を図ることできる。枠状導電体６１は、図６１に示すように略真円の環状でなくてもよく、たとえば楕円の環状であってもよい。また、たとえば、テラヘルツ素子１１に集積化されるアンテナ構造が特定方向の偏波に依存しないアンテナの場合、枠状導電体６１を平面視円環状で構成することで、あらゆる方向からの電磁波を効率よく受信できる。
図６２および図６３は、枠状導電体６１が平面視において連続せず、１つ以上のスリット６１９が形成されている場合を示している。図６２および図６３に示す例においては、１つ以上のスリット６１９が、平面視において、テラヘルツ波の発振点すなわちテラヘルツ素子１１の中心位置Ｐ１に対して対称的に配置されている。図６２は、平面視矩形環状である枠状導電体６１に１つ以上のスリット６１９を設けた場合を示している。図６３は、平面視円環状である枠状導電体６１に１つ以上のスリット６１９を設けた場合を示している。図６２および図６３のそれぞれにおいては、４つのスリット６１９が形成されている場合を示しているが、設けるスリット６１９の数は限定されない。これらの場合であっても、テラヘルツ素子１１から発射されたテラヘルツ波が枠状導電体６１の内面６１１によって共振反射されるので、本変形例にかかるテラヘルツ装置から出射されるテラヘルツ波のノイズ低減および利得向上を図ることができる。
図６４は、図６２および図６３と同様に、枠状導電体６１に１つ以上のスリット６１９が形成されているが、図６２および図６３と異なり、１つ以上のスリット６１９がテラヘルツ波の発振点に対して対称的に配置されていない場合を示している。図６４に示す変形例において、枠状導電体６１は、複数のスリット６１９によって分離された複数の金属個物６１０を含んでいる。複数の金属個物６１０の構成は、特に限定されないが、枠状導電体６１の内面６１１によって、定性的に、テラヘルツ素子１１からのテラヘルツ波が反射するように構成させておくとよい。すなわち、枠状導電体６１が、テラヘルツ素子１１からのテラヘルツ波を共振させる共振器として機能するように、複数の金属個物６１０が配列されていればよい。このような枠状導電体６１が共振器として機能させるために、複数の金属個物６１０は、たとえば次のように構成されている。
それは、まず、図６４に示すように、各金属個物６１０において、ｚ方向に見て、当該金属個物６１０を囲む最小面積の四角形（図面の細い点線を参照）を想定する。そして、この想定した四角形の長辺方向の長さを、各金属個物６１０の長さＬiと定義する。ｉは正の整数（ｉ＝１、２、・・・、ｎ）であり、ｎは金属個物６１０の個数である。図６４においては、４つの金属個物６１０があるので、ｉ＝１、２、３、４である。また、１つのスリット６１９を挟んだ２つ金属個物６１０間の最小離間距離を離間距離Ｓiと定義する。離間距離Ｓiを定義する際、テラヘルツ素子１１を囲む閉ループであって、複数の金属個物６１０を通り、かつ、これらを繋いだ閉ループを考える。このとき考える閉ループは、テラヘルツ素子１１を横断せず、かつ、その長さが最小となるものである。図６４における例においては、その閉ループは、太い点線で示した経路となる。そして、考えた閉ループ上の各金属個物６１０間の距離が、上記２つの金属個物６１０間の離間距離Ｓiである。上記のように、各金属個物６１０の長さＬiと２つ金属個物６１０間の離間距離Ｓiとを定義したとき、Ｌ0＝ΣＬi＝Ｌ1＋Ｌ2＋・・・＋Ｌi＋・・・＋Ｌn、Ｓ0＝ΣＳi＝Ｓ1＋Ｓ2＋・・・＋Ｓi＋・・・＋Ｓnとすると、Ｓ0／Ｌ0＜１を満たすように、複数の金属個物６１０が構成されている。すなわち、複数の金属個物６１０の各長さＬiの和が、各離間距離Ｓiの和よりも大きくなるように、複数の金属個物６１０が構成されている。このように構成することで、テラヘルツ素子１１からのテラヘルツ波が枠状導電体６１の内面６１１によって共振反射されるので、本変形例にかかるテラヘルツ装置から出射されるテラヘルツ波のノイズ低減および利得向上を図ることができる。たとえば、以上の条件を満たすように、複数の金属個物６１０を構成することで、たとえば図６５に示すような平面視形状の枠状導電体６１であっても、同様に、本変形例にかかるテラヘルツ装置から出射されるテラヘルツ波のノイズ低減および利得向上を図ることができる。
図６６は、各々が略同形の、複数の微小な金属個物６１０が、枠状導電体６１として矩形環状になるように、配列された場合を示している。図６６に示す例示とは異なり、複数の微小な金属個物６１０が、円環状に配列されていてもよい。図６６に示す例においては、たとえば、各金属個物６１０の長さＬiが、Ｌi＜λ／８（λはテラヘルツ波の波長）を満たしつつ、かつ、各金属個物６１０間の離間距離Ｓiが、Ｓi≦２Ｌiを満たすように、複数の金属個物６１０が構成されている。図６６に示す枠状導電体６１においても、枠状導電体６１の内面６１１でテラヘルツ波が共振反射するので、すなわち、枠状導電体６１が定性的に共振器として機能するので、本変形例にかかるテラヘルツ装置から出射されるテラヘルツ波のノイズ低減および利得向上を図ることができる。図６６においては、各金属個物６１０は、平面視形状が矩形であるが、上記した条件を満たせば、その平面視形状はどのような形状であってもよい。
本開示にかかるテラヘルツ装置およびその製造方法は、上記した実施形態に限定されるものではない。本開示のテラヘルツ装置の各部の具体的な構成および本開示のテラヘルツ装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
本開示にかかるテラヘルツ装置およびその製造方法は、以下の付記に関する実施形態を含む。
［付記１］
第１方向において離間する第１樹脂層主面および第１樹脂層裏面を有する第１樹脂層と、
前記第１樹脂層主面と同じ方向を向く第１導電体主面および前記第１樹脂層裏面と同じ方向を向く第１導電体裏面を有し、前記第１樹脂層を前記第１方向に貫通する第１導電体と、
前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層と、
前記第１樹脂層主面と同じ方向を向く素子主面および前記第１樹脂層裏面と同じ方向を向く素子裏面を有し、テラヘルツ波と電気エネルギーとの変換を行うテラヘルツ素子と、
前記第１樹脂層主面と同じ方向を向く第２樹脂層主面および前記第１樹脂層主面に接する第２樹脂層裏面を有し、前記第１配線層および前記テラヘルツ素子を覆う第２樹脂層と、
前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極と、
を備えており、
前記テラヘルツ素子は、前記第１配線層に導通接合されていることを特徴とするテラヘルツ装置。
［付記２］
前記素子裏面は、前記テラヘルツ波の発振あるは受信を行う能動面である、付記１に記載のテラヘルツ装置。
［付記３］
前記第２樹脂層は、前記第２樹脂層主面から前記第１方向に窪んだ凹部を含んでおり、
前記凹部は、底面および連絡面を有し、
前記底面は、前記第２樹脂層主面と同じ方向を向き、
前記連絡面は、前記底面と前記第２樹脂層主面とに繋がる、付記１または付記２に記載のテラヘルツ装置。
［付記４］
前記連絡面を覆う金属膜をさらに備えている、付記３に記載のテラヘルツ装置。
［付記５］
前記凹部は、前記第１方向に見て、前記テラヘルツ素子に重なる、付記３または付記４に記載のテラヘルツ装置。
［付記６］
前記第２樹脂層を前記第１方向に貫通する第２導電体をさらに備えており、
前記第２導電体は、前記第１方向に見て、前記テラヘルツ素子の周囲に配置されている、付記１ないし付記５のいずれかに記載のテラヘルツ装置。
［付記７］
前記第２導電体は、前記第１方向に見て、前記テラヘルツ素子を包囲している、付記６に記載のテラヘルツ装置。
［付記８］
前記第２導電体は、前記第１方向に見て、前記第１配線層から離間している、付記６または付記７に記載のテラヘルツ装置。
［付記９］
前記第２導電体は、前記第２樹脂層主面と同じ方向を向く第２導電体主面を有する、付記６ないし付記８のいずれかに記載のテラヘルツ装置。
［付記１０］
前記第２導電体主面は、前記第２樹脂層主面に対して、窪んでいる、付記９に記載のテラヘルツ装置。
［付記１１］
前記外部電極は、前記第１導電体裏面を覆う第１導電体被覆部を含んでいる、付記１ないし付記１０のいずれかに記載のテラヘルツ装置。
［付記１２］
前記第１樹脂層裏面と同じ方向を向く第２配線層裏面を有する第２配線層をさらに備えており、
前記第２配線層裏面は、前記第１樹脂層から露出している、付記１ないし付記１０のいずれかに記載のテラヘルツ装置。
［付記１３］
前記テラヘルツ素子とは異なる電子部品をさらに備えており、
前記電子部品は、前記第２配線層に導通接合され、前記第１樹脂層に覆われている、付記１２に記載のテラヘルツ装置。
［付記１４］
前記第２配線層は、前記第１樹脂層主面と同じ方向を向く第２配線層主面をさらに有しており、
前記第１導電体裏面は、前記第２配線層主面に接している、付記１２または付記１３に記載のテラヘルツ装置。
［付記１５］
前記外部電極は、前記第２配線層裏面を覆う第２配線層被覆部を含んでいる、付記１２ないし付記１４のいずれかに記載のテラヘルツ装置。
［付記１６］
前記第２配線層裏面のうち前記外部電極から露出する部分を覆う保護膜をさらに備えている、付記１５に記載のテラヘルツ装置。
［付記１７］
前記第１樹脂層主面には、研削痕が形成されている、付記１ないし付記１６のいずれかに記載のテラヘルツ装置。
［付記１８］
前記第１導電体主面は、前記第１樹脂層主面に対して、窪んでいる、付記１７に記載のテラヘルツ装置。
［付記１９］
前記テラヘルツ素子と前記第１配線層とを接合する導電性接合層をさらに備えており、
前記第１配線層は、前記第１方向に見て、一部が前記テラヘルツ素子に重なり、
前記導電性接合層は、前記素子裏面と前記第１配線層との間に介在する、付記１ないし付記１８のいずれかに記載のテラヘルツ装置。
［付記２０］
第１方向において離間する基板主面および基板裏面を有する支持基板を用意する支持基板用意工程と、
前記基板主面の上に、第１導電体を形成する第１導電体形成工程と、
前記第１導電体を覆う第１樹脂層を形成する第１樹脂層形成工程と、
前記基板主面が向く側から前記基板裏面が向く側に前記第１樹脂層を研削し、前記第１導電体の一部を前記第１樹脂層から露出させることで、各々が前記第１方向において前記基板主面と同じ側を向く第１導電体主面および第１樹脂層主面を形成する第１樹脂層研削工程と、
前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層を形成する第１配線層形成工程と、
前記第１配線層の上に、テラヘルツ波と電気エネルギーとの変換を行うテラヘルツ素子を導通接合するテラヘルツ素子搭載工程と、
前記第１配線層および前記テラヘルツ素子を覆う第２樹脂層を形成する第２樹脂層形成工程と、
前記支持基板を除去することで、前記第１方向において前記第１樹脂層主面と反対側を向く第１樹脂層裏面を露出させる支持基板除去工程と、
前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極を形成する外部電極形成工程と、を有することを特徴とするテラヘルツ装置の製造方法。
［付記２１］
前記支持基板用意工程の後であり、前記第１導電体形成工程の前に、前記基板主面の一部を覆う第２配線層を形成する第２配線層形成工程をさらに有しており、
前記第１導電体形成工程では、前記第２配線層の上に、前記第１導電体を形成する、付記２０に記載のテラヘルツ装置の製造方法。
［付記２２］
前記第２配線層の上に、前記テラヘルツ素子と異なる電子部品を導通接合する電子部品搭載工程をさらに有する、付記２１に記載のテラヘルツ装置の製造方法。
［付記２３］
前記第１樹脂層研削工程の後であって、前記第２樹脂層形成工程の前に、前記第１樹脂層の一部の上に、第２導電体を形成する第２導電体形成工程をさらに有している、付記２０ないし付記２２のいずれかに記載のテラヘルツ装置の製造方法。

Claims (23)

  1. 第１方向において離間する第１樹脂層主面および第１樹脂層裏面を有する第１樹脂層と、
    前記第１樹脂層主面と同じ方向を向く第１導電体主面および前記第１樹脂層裏面と同じ方向を向く第１導電体裏面を有し、前記第１樹脂層を前記第１方向に貫通する第１導電体と、
    前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層と、
    前記第１樹脂層主面と同じ方向を向く素子主面および前記第１樹脂層裏面と同じ方向を向く素子裏面を有し、テラヘルツ波と電気エネルギーとの変換を行うテラヘルツ素子と、
    前記第１樹脂層主面と同じ方向を向く第２樹脂層主面および前記第１樹脂層主面に接する第２樹脂層裏面を有し、前記第１配線層および前記テラヘルツ素子を覆う第２樹脂層と、
    前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極と、
    を備えており、
    前記テラヘルツ素子は、前記第１配線層に導通接合されている、
    ことを特徴とするテラヘルツ装置。
  2. 前記素子裏面は、前記テラヘルツ波の発振あるは受信を行う能動面である、
    請求項１に記載のテラヘルツ装置。
  3. 前記第２樹脂層は、前記第２樹脂層主面から前記第１方向に窪んだ凹部を含んでおり、
    前記凹部は、底面および連絡面を有し、
    前記底面は、前記第２樹脂層主面と同じ方向を向き、
    前記連絡面は、前記底面と前記第２樹脂層主面とに繋がる、
    請求項１または請求項２に記載のテラヘルツ装置。
  4. 前記連絡面を覆う金属膜をさらに備えている、
    請求項３に記載のテラヘルツ装置。
  5. 前記凹部は、前記第１方向に見て、前記テラヘルツ素子に重なる、
    請求項３または請求項４に記載のテラヘルツ装置。
  6. 前記第２樹脂層を前記第１方向に貫通する第２導電体をさらに備えており、
    前記第２導電体は、前記第１方向に見て、前記テラヘルツ素子の周囲に配置されている、
    請求項１ないし請求項５のいずれか一項に記載のテラヘルツ装置。
  7. 前記第２導電体は、前記第１方向に見て、前記テラヘルツ素子を包囲している、
    請求項６に記載のテラヘルツ装置。
  8. 前記第２導電体は、前記第１方向に見て、前記第１配線層から離間している、
    請求項６または請求項７に記載のテラヘルツ装置。
  9. 前記第２導電体は、前記第２樹脂層主面と同じ方向を向く第２導電体主面を有する、
    請求項６ないし請求項８のいずれか一項に記載のテラヘルツ装置。
  10. 前記第２導電体主面は、前記第２樹脂層主面に対して、窪んでいる、
    請求項９に記載のテラヘルツ装置。
  11. 前記外部電極は、前記第１導電体裏面を覆う第１導電体被覆部を含んでいる、
    請求項１ないし請求項１０のいずれか一項に記載のテラヘルツ装置。
  12. 前記第１樹脂層裏面と同じ方向を向く第２配線層裏面を有する第２配線層をさらに備えており、
    前記第２配線層裏面は、前記第１樹脂層から露出している、
    請求項１ないし請求項１０のいずれか一項に記載のテラヘルツ装置。
  13. 前記テラヘルツ素子とは異なる電子部品をさらに備えており、
    前記電子部品は、前記第２配線層に導通接合され、前記第１樹脂層に覆われている、
    請求項１２に記載のテラヘルツ装置。
  14. 前記第２配線層は、前記第１樹脂層主面と同じ方向を向く第２配線層主面をさらに有しており、
    前記第１導電体裏面は、前記第２配線層主面に接している、
    請求項１２または請求項１３に記載のテラヘルツ装置。
  15. 前記外部電極は、前記第２配線層裏面を覆う第２配線層被覆部を含んでいる、
    請求項１２ないし請求項１４のいずれか一項に記載のテラヘルツ装置。
  16. 前記第２配線層裏面のうち前記外部電極から露出する部分を覆う保護膜をさらに備えている、
    請求項１５に記載のテラヘルツ装置。
  17. 前記第１樹脂層主面には、研削痕が形成されている、
    請求項１ないし請求項１６のいずれか一項に記載のテラヘルツ装置。
  18. 前記第１導電体主面は、前記第１樹脂層主面に対して、窪んでいる、
    請求項１７に記載のテラヘルツ装置。
  19. 前記テラヘルツ素子と前記第１配線層とを接合する導電性接合層をさらに備えており、
    前記第１配線層は、前記第１方向に見て、一部が前記テラヘルツ素子に重なり、
    前記導電性接合層は、前記素子裏面と前記第１配線層との間に介在する、
    請求項１ないし請求項１８のいずれか一項に記載のテラヘルツ装置。
  20. 第１方向において離間する基板主面および基板裏面を有する支持基板を用意する支持基板用意工程と、
    前記基板主面の上に、第１導電体を形成する第１導電体形成工程と、
    前記第１導電体を覆う第１樹脂層を形成する第１樹脂層形成工程と、
    前記基板主面が向く側から前記基板裏面が向く側に前記第１樹脂層を研削し、前記第１導電体の一部を前記第１樹脂層から露出させることで、各々が前記第１方向において前記基板主面と同じ側を向く第１導電体主面および第１樹脂層主面を形成する第１樹脂層研削工程と、
    前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層を形成する第１配線層形成工程と、
    前記第１配線層の上に、テラヘルツ波と電気エネルギーとの変換を行うテラヘルツ素子を導通接合するテラヘルツ素子搭載工程と、
    前記第１配線層および前記テラヘルツ素子を覆う第２樹脂層を形成する第２樹脂層形成工程と、
    前記支持基板を除去することで、前記第１方向において前記第１樹脂層主面と反対側を向く第１樹脂層裏面を露出させる支持基板除去工程と、
    前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極を形成する外部電極形成工程と、
    を有することを特徴とするテラヘルツ装置の製造方法。
  21. 前記支持基板用意工程の後であり、前記第１導電体形成工程の前に、前記基板主面の一部を覆う第２配線層を形成する第２配線層形成工程をさらに有しており、
    前記第１導電体形成工程では、前記第２配線層の上に、前記第１導電体を形成する、
    請求項２０に記載のテラヘルツ装置の製造方法。
  22. 前記第２配線層の上に、前記テラヘルツ素子と異なる電子部品を導通接合する電子部品搭載工程をさらに有する、
    請求項２１に記載のテラヘルツ装置の製造方法。
  23. 前記第１樹脂層研削工程の後であって、前記第２樹脂層形成工程の前に、前記第１樹脂層の一部の上に、第２導電体を形成する第２導電体形成工程をさらに有している、
    請求項２０ないし請求項２２のいずれか一項に記載のテラヘルツ装置の製造方法。
JP2020559116A 2018-12-12 2019-11-28 テラヘルツ装置およびテラヘルツ装置の製造方法 Active JP7273062B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018232463 2018-12-12
JP2018232463 2018-12-12
PCT/JP2019/046571 WO2020121827A1 (ja) 2018-12-12 2019-11-28 テラヘルツ装置およびテラヘルツ装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020121827A1 true JPWO2020121827A1 (ja) 2021-11-04
JP7273062B2 JP7273062B2 (ja) 2023-05-12

Family

ID=71077273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020559116A Active JP7273062B2 (ja) 2018-12-12 2019-11-28 テラヘルツ装置およびテラヘルツ装置の製造方法

Country Status (4)

Country Link
US (2) US11387783B2 (ja)
JP (1) JP7273062B2 (ja)
CN (1) CN113169137B (ja)
WO (1) WO2020121827A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121827A1 (ja) 2018-12-12 2020-06-18 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
CN118525370A (zh) * 2022-11-28 2024-08-20 英诺赛科(苏州)半导体有限公司 一种基于氮化物的半导体器件及其制造方法
WO2024209902A1 (ja) * 2023-04-06 2024-10-10 ローム株式会社 電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522175A (ja) * 2011-07-26 2014-08-28 日本テキサス・インスツルメンツ株式会社 クロスループアンテナ
JP2015141926A (ja) * 2014-01-27 2015-08-03 富士通株式会社 半導体モジュール
JP2016111542A (ja) * 2014-12-08 2016-06-20 ローム株式会社 テラヘルツ素子およびその製造方法
JP2017055049A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2018088505A (ja) * 2016-11-30 2018-06-07 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628991B2 (ja) * 2001-09-07 2005-03-16 松下電器産業株式会社 半導体装置及びその製造方法
JP5215587B2 (ja) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
JP5527570B2 (ja) 2007-09-07 2014-06-18 国立大学法人 香川大学 テラヘルツ光源
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
WO2020039848A1 (ja) * 2018-08-23 2020-02-27 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
WO2020121827A1 (ja) * 2018-12-12 2020-06-18 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
JP7393897B2 (ja) * 2019-09-02 2023-12-07 ローム株式会社 テラヘルツ装置
JP7340391B2 (ja) * 2019-09-02 2023-09-07 ローム株式会社 テラヘルツ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522175A (ja) * 2011-07-26 2014-08-28 日本テキサス・インスツルメンツ株式会社 クロスループアンテナ
JP2015141926A (ja) * 2014-01-27 2015-08-03 富士通株式会社 半導体モジュール
JP2016111542A (ja) * 2014-12-08 2016-06-20 ローム株式会社 テラヘルツ素子およびその製造方法
JP2017055049A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2018088505A (ja) * 2016-11-30 2018-06-07 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20220302878A1 (en) 2022-09-22
US11387783B2 (en) 2022-07-12
US20220014147A1 (en) 2022-01-13
WO2020121827A1 (ja) 2020-06-18
CN113169137A (zh) 2021-07-23
CN113169137B (zh) 2024-02-13
JP7273062B2 (ja) 2023-05-12
US11811365B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
US8592959B2 (en) Semiconductor device mounted on a wiring board having a cap
JP7273062B2 (ja) テラヘルツ装置およびテラヘルツ装置の製造方法
JP7340391B2 (ja) テラヘルツ装置
JP6314705B2 (ja) 高周波モジュール及びその製造方法
JP6992187B2 (ja) テラヘルツ装置およびテラヘルツ装置の製造方法
US20070210458A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2007280084A (ja) 半導体装置及びその製造方法
US10410944B2 (en) Semiconductor device
JP4304760B2 (ja) 半導体発光装置
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6054188B2 (ja) 半導体パッケージおよびその製造方法
CN111613586B (zh) 电子装置及电子装置的制造方法
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
WO2021006105A1 (ja) テラヘルツ装置
US20220415802A1 (en) Semiconductor package
US11243164B2 (en) Terahertz device
JP2004363319A (ja) 実装基板及び半導体装置
US20240128184A1 (en) Electronic device and manufacturing method thereof
JPH1187416A (ja) 半導体装置
JP2004296922A (ja) 積層チップ
JP2003258177A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230427

R150 Certificate of patent or registration of utility model

Ref document number: 7273062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150