JPH1187416A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1187416A JPH1187416A JP23714797A JP23714797A JPH1187416A JP H1187416 A JPH1187416 A JP H1187416A JP 23714797 A JP23714797 A JP 23714797A JP 23714797 A JP23714797 A JP 23714797A JP H1187416 A JPH1187416 A JP H1187416A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- semiconductor device
- bump
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 チップと基板とをフリップチップ方式により
ボンディングする半導体装置において、バンプの形成を
容易とし、かつデバイスの高周波特性や伝送線路の特性
インピーダンスが設計値通りとなるようにする。 【解決手段】 基板１１上に開口部１５を有する絶縁層
としてのセラミックス層１４（又は同じ厚さの樹脂層）
を形成し、チップ１６を開口部１５の周縁部で支持する
とともに、この周縁部を熱硬化樹脂１７で覆い、チップ
１６をセラミックス層１４に固定するようにした。
ボンディングする半導体装置において、バンプの形成を
容易とし、かつデバイスの高周波特性や伝送線路の特性
インピーダンスが設計値通りとなるようにする。 【解決手段】 基板１１上に開口部１５を有する絶縁層
としてのセラミックス層１４（又は同じ厚さの樹脂層）
を形成し、チップ１６を開口部１５の周縁部で支持する
とともに、この周縁部を熱硬化樹脂１７で覆い、チップ
１６をセラミックス層１４に固定するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
し、とくに半導体チップと基板とをフリップチップ方式
によりボンディングする半導体装置の実装構造に関す
る。
し、とくに半導体チップと基板とをフリップチップ方式
によりボンディングする半導体装置の実装構造に関す
る。
【０００２】
【従来の技術】半導体チップ（以下、チップ）と基板と
の実装において、通常用いられているワイヤーボンディ
ング方式では、マイクロ波帯やミリ波帯といった周波数
の高い領域でワイヤが寄生インダクタンスとなり、入出
力のインピーダンスが設計値からずれるなどの不具合が
生じる。このような設計値とのずれを少なくするため、
図１６に示すように、チップ１の表面に半田などでバン
プ２を形成し、このバンプ２を介して基板３上に形成さ
れた配線４との接続を行うフリップチップ方式が提案さ
れている。この場合、チップ１と基板３との機械的な接
続をバンプ２だけにすると強度的に弱くなるので、チッ
プ１と基板３との間を熱硬化樹脂５で埋めることによ
り、強度を確保している。
の実装において、通常用いられているワイヤーボンディ
ング方式では、マイクロ波帯やミリ波帯といった周波数
の高い領域でワイヤが寄生インダクタンスとなり、入出
力のインピーダンスが設計値からずれるなどの不具合が
生じる。このような設計値とのずれを少なくするため、
図１６に示すように、チップ１の表面に半田などでバン
プ２を形成し、このバンプ２を介して基板３上に形成さ
れた配線４との接続を行うフリップチップ方式が提案さ
れている。この場合、チップ１と基板３との機械的な接
続をバンプ２だけにすると強度的に弱くなるので、チッ
プ１と基板３との間を熱硬化樹脂５で埋めることによ
り、強度を確保している。
【０００３】
【発明が解決しようとする課題】ところで、熱硬化樹脂
５をチップ１と基板３との間に挿入するためには、バン
プ２の高さを５０μｍ程度にする必要があるが、チップ
表面に高いバンプを精度良く形成するのは困難であり、
歩留まりを低下させる原因となっていた。また、ミリ波
帯のような高周波領域においては、チップ面に樹脂があ
ると、ＦＥＴなどでは高周波特性が低下したり、ＭＭＩ
Ｃを構成する伝送線路の特性インピーダンスが設計値か
らずれるなどの問題がある。さらには、樹脂に含まれる
不純物がデバイス特性の劣化を引き起こすおそれがあ
る。
５をチップ１と基板３との間に挿入するためには、バン
プ２の高さを５０μｍ程度にする必要があるが、チップ
表面に高いバンプを精度良く形成するのは困難であり、
歩留まりを低下させる原因となっていた。また、ミリ波
帯のような高周波領域においては、チップ面に樹脂があ
ると、ＦＥＴなどでは高周波特性が低下したり、ＭＭＩ
Ｃを構成する伝送線路の特性インピーダンスが設計値か
らずれるなどの問題がある。さらには、樹脂に含まれる
不純物がデバイス特性の劣化を引き起こすおそれがあ
る。
【０００４】この発明は、バンプの形成が容易であり、
かつデバイスの特性を設計値通りとすることができる半
導体装置を提供することを目的とする。
かつデバイスの特性を設計値通りとすることができる半
導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明は、基板上に形成された配線部とチ
ップの電極部とを電気的に接続するバンプを有する半導
体装置において、前記基板上に開口部を有する絶縁層を
設け、前記チップを前記開口部の周縁部で支持したこと
を特徴とする。
め、請求項１の発明は、基板上に形成された配線部とチ
ップの電極部とを電気的に接続するバンプを有する半導
体装置において、前記基板上に開口部を有する絶縁層を
設け、前記チップを前記開口部の周縁部で支持したこと
を特徴とする。
【０００６】また、請求項２の発明は 基板上に形成さ
れた配線部とチップの電極部とを電気的に接続するバン
プを有する半導体装置において、前記基板に開口部を設
け、前記チップを前記開口部の周縁部で支持するととも
に、前記チップの周辺部に電極部を形成し、該電極部と
前記基板上の配線部とをバンプにより電気的に接続した
ことを特徴とする。
れた配線部とチップの電極部とを電気的に接続するバン
プを有する半導体装置において、前記基板に開口部を設
け、前記チップを前記開口部の周縁部で支持するととも
に、前記チップの周辺部に電極部を形成し、該電極部と
前記基板上の配線部とをバンプにより電気的に接続した
ことを特徴とする。
【０００７】
【発明の実施の形態】以下、この発明に係わる半導体装
置の一実施形態を図面を参照しながら説明する。
置の一実施形態を図面を参照しながら説明する。
【０００８】［実施形態１］実施形態１に係わる半導体
装置の構成を図１〜図５を用いて説明する。まず、図２
に示すように、配線１２が形成された基板１１上に高さ
３０μｍのバンプ１３を形成する。このバンプ１３は、
例えばメッキ法により形成することができる。次に、図
３に示すように、基板１１上に薄いセラミックスを２５
μｍに積層し、絶縁層としてのセラミックス層１４を形
成する。このセラミックス層１４には、バンプ１３の周
囲を囲むように開口部１５が形成されている。この開口
部１５は平面的に見たときに矩形に形成されており、そ
の一辺の長さは設置されるチップの一辺の長さよりも小
さく作られている。この実施形態１では、開口部１５の
一辺の長さをチップの一辺よりも２００μｍ短いものと
した。また、セラミックス層１４の高さは、バンプ１３
の高さよりも５μｍ低くした。セラミックス層１４が形
成されたときの様子を図４に示す。
装置の構成を図１〜図５を用いて説明する。まず、図２
に示すように、配線１２が形成された基板１１上に高さ
３０μｍのバンプ１３を形成する。このバンプ１３は、
例えばメッキ法により形成することができる。次に、図
３に示すように、基板１１上に薄いセラミックスを２５
μｍに積層し、絶縁層としてのセラミックス層１４を形
成する。このセラミックス層１４には、バンプ１３の周
囲を囲むように開口部１５が形成されている。この開口
部１５は平面的に見たときに矩形に形成されており、そ
の一辺の長さは設置されるチップの一辺の長さよりも小
さく作られている。この実施形態１では、開口部１５の
一辺の長さをチップの一辺よりも２００μｍ短いものと
した。また、セラミックス層１４の高さは、バンプ１３
の高さよりも５μｍ低くした。セラミックス層１４が形
成されたときの様子を図４に示す。
【０００９】次に、図１に示すように、チップ１６表面
に形成された図示しない電極部とバンプ１３との位置合
わせを行い、チップ１６を開口部１５上に設置する。こ
こで、開口部１５の一辺の長さはチップ１６の一辺の長
さよりも小さいので、チップ１６は開口部１５の周縁部
で支持される。
に形成された図示しない電極部とバンプ１３との位置合
わせを行い、チップ１６を開口部１５上に設置する。こ
こで、開口部１５の一辺の長さはチップ１６の一辺の長
さよりも小さいので、チップ１６は開口部１５の周縁部
で支持される。
【００１０】この後、はんだの共晶点以上の２２０℃で
熱処理し、バンプ１３をチップ１６に接続する。さら
に、チップ１６の周囲にエポキシ系の熱硬化樹脂１７を
塗布し、１６０℃で熱硬化させてチップ１６をセラミッ
クス層１４に固定する。熱硬化樹脂１７によりチップ１
６の周囲が固定された様子を図５に示す。
熱処理し、バンプ１３をチップ１６に接続する。さら
に、チップ１６の周囲にエポキシ系の熱硬化樹脂１７を
塗布し、１６０℃で熱硬化させてチップ１６をセラミッ
クス層１４に固定する。熱硬化樹脂１７によりチップ１
６の周囲が固定された様子を図５に示す。
【００１１】なお、この実施形態１では、絶縁層として
セラミックス層１４を用いた例について示したが、セラ
ミックス層１４の代わりに基板１１上に樹脂を２５μｍ
の高さにコーティングし、その後に開口部を形成するよ
うにしてもよい。この場合は、開口部を形成した後にバ
ンプを形成することになる。
セラミックス層１４を用いた例について示したが、セラ
ミックス層１４の代わりに基板１１上に樹脂を２５μｍ
の高さにコーティングし、その後に開口部を形成するよ
うにしてもよい。この場合は、開口部を形成した後にバ
ンプを形成することになる。
【００１２】上記実施形態１の半導体装置によれば、チ
ップ１６と基板１１との間に樹脂が介在しないため、デ
バイスの高周波特性を保持し、かつ伝送線路の特性イン
ピーダンスを設計値通りとすることができる。また、不
純物によるデバイス特性の劣化を防止することができ
る。さらに、チップ上にバンプを形成するよりも、基板
上にバンプを形成する方が容易にできるため、歩留まり
を向上させることができる。とくに、ガリウムヒ素を用
いたチップにおいては、基板上にバンプを形成すること
により歩留まりの向上が期待できる。また、チップ１６
と基板１１との間に樹脂を埋め込む必要がなく、バンプ
１３の高さを３０μｍ程度とすることができる。したが
って、バンプを精度良く、かつ容易に形成することがで
きるようになり、歩留まりを向上させることができる。
ップ１６と基板１１との間に樹脂が介在しないため、デ
バイスの高周波特性を保持し、かつ伝送線路の特性イン
ピーダンスを設計値通りとすることができる。また、不
純物によるデバイス特性の劣化を防止することができ
る。さらに、チップ上にバンプを形成するよりも、基板
上にバンプを形成する方が容易にできるため、歩留まり
を向上させることができる。とくに、ガリウムヒ素を用
いたチップにおいては、基板上にバンプを形成すること
により歩留まりの向上が期待できる。また、チップ１６
と基板１１との間に樹脂を埋め込む必要がなく、バンプ
１３の高さを３０μｍ程度とすることができる。したが
って、バンプを精度良く、かつ容易に形成することがで
きるようになり、歩留まりを向上させることができる。
【００１３】［実施形態２］実施形態２に係わる半導体
装置の構成を図６〜図８を用いて説明する。なお、バン
プの高さや開口部の大きさ、熱処理の温度などは実施形
態１と同じ条件とする。
装置の構成を図６〜図８を用いて説明する。なお、バン
プの高さや開口部の大きさ、熱処理の温度などは実施形
態１と同じ条件とする。
【００１４】まず、図６に示すように、チップ２６表面
の図示しない電極部上にバンプ２３を形成する。次に、
図７に示すように、配線２２が形成された基板２１上に
絶縁層としての樹脂層２４を形成し、さらにチップの一
辺よりも短い辺をもつ開口部２５を形成する。次に、図
８に示すように、チップ２６のバンプ２３と基板２１上
の配線２２との位置合わせを行い、チップ２６を開口部
２５上に設置する。そして、はんだの共晶点以上の温度
で熱処理し、バンプ２３を配線２２に接続する。この
後、チップ２６の周囲にエポキシ系の熱硬化樹脂２７を
塗布し、熱硬化させてチップ２６を樹脂層２４に固定す
る。
の図示しない電極部上にバンプ２３を形成する。次に、
図７に示すように、配線２２が形成された基板２１上に
絶縁層としての樹脂層２４を形成し、さらにチップの一
辺よりも短い辺をもつ開口部２５を形成する。次に、図
８に示すように、チップ２６のバンプ２３と基板２１上
の配線２２との位置合わせを行い、チップ２６を開口部
２５上に設置する。そして、はんだの共晶点以上の温度
で熱処理し、バンプ２３を配線２２に接続する。この
後、チップ２６の周囲にエポキシ系の熱硬化樹脂２７を
塗布し、熱硬化させてチップ２６を樹脂層２４に固定す
る。
【００１５】上記実施形態２の半導体装置によれば、チ
ップ２６と基板２１との間に樹脂が介在しないため、デ
バイスの高周波特性を保持し、かつ伝送線路の特性イン
ピーダンスを設計値通りとすることができる。また、不
純物によるデバイス特性の劣化を防止することができ
る。また、チップ２６と基板２１との間に樹脂を埋め込
む必要がなく、バンプ２３の高さを３０μｍ程度とする
ことができる。したがって、バンプを精度良く、かつ容
易に形成することができるようになり、歩留まりを向上
させることができる。
ップ２６と基板２１との間に樹脂が介在しないため、デ
バイスの高周波特性を保持し、かつ伝送線路の特性イン
ピーダンスを設計値通りとすることができる。また、不
純物によるデバイス特性の劣化を防止することができ
る。また、チップ２６と基板２１との間に樹脂を埋め込
む必要がなく、バンプ２３の高さを３０μｍ程度とする
ことができる。したがって、バンプを精度良く、かつ容
易に形成することができるようになり、歩留まりを向上
させることができる。
【００１６】［実施形態３］上述した実施形態２では、
絶縁層として樹脂層２４を形成した例について示した
が、図９に示すように、樹脂層２４の代わりに薄いセラ
ミックスを積層し、セラミックス層２８を形成してもよ
い。この実施形態３の半導体装置においても、実施形態
２と同様の作用効果を得ることができる。
絶縁層として樹脂層２４を形成した例について示した
が、図９に示すように、樹脂層２４の代わりに薄いセラ
ミックスを積層し、セラミックス層２８を形成してもよ
い。この実施形態３の半導体装置においても、実施形態
２と同様の作用効果を得ることができる。
【００１７】［実施形態４］実施形態４に係わる半導体
装置の構成を図１０及び図１１を用いて説明する。な
お、バンプの高さや開口部の大きさ、熱処理の温度など
は実施形態１に準じるものとする。
装置の構成を図１０及び図１１を用いて説明する。な
お、バンプの高さや開口部の大きさ、熱処理の温度など
は実施形態１に準じるものとする。
【００１８】この実施形態４に係わる半導体装置の構成
は上述した実施形態２とほぼ同じであり、同等部分を同
一符号で示している。上述した実施形態２では、熱硬化
樹脂２７によりチップ２６を樹脂層２４に固定している
が、この実施形態４では、図１０に示すように、チップ
２６の周縁部にはんだ２９を形成し、これによりチップ
２６を樹脂層２４に固定している。この場合、はんだ２
９はチップ２６を樹脂層２４に固定するためのものであ
り、チップ２６と配線２２との電気的な接続はバンプ２
３により行われている。
は上述した実施形態２とほぼ同じであり、同等部分を同
一符号で示している。上述した実施形態２では、熱硬化
樹脂２７によりチップ２６を樹脂層２４に固定している
が、この実施形態４では、図１０に示すように、チップ
２６の周縁部にはんだ２９を形成し、これによりチップ
２６を樹脂層２４に固定している。この場合、はんだ２
９はチップ２６を樹脂層２４に固定するためのものであ
り、チップ２６と配線２２との電気的な接続はバンプ２
３により行われている。
【００１９】なお、この実施形態４の半導体装置におい
ては、図１１に示すように、基板２１に形成された開口
部２５の一部分だけを塞ぐような構成とすることもでき
る。また、チップ２６の固定には、はんだ２９の代わり
に樹脂を用いてもよいし、樹脂層２４の代わりに薄いセ
ラミックスを積層し、実施形態３のようにセラミックス
層２８を形成するようにしてもよい。
ては、図１１に示すように、基板２１に形成された開口
部２５の一部分だけを塞ぐような構成とすることもでき
る。また、チップ２６の固定には、はんだ２９の代わり
に樹脂を用いてもよいし、樹脂層２４の代わりに薄いセ
ラミックスを積層し、実施形態３のようにセラミックス
層２８を形成するようにしてもよい。
【００２０】上記実施形態４の半導体装置によれば、チ
ップ２６と基板２１との間に樹脂が介在しないため、デ
バイスの高周波特性を保持し、かつ伝送線路の特性イン
ピーダンスを設計値通りとすることができる。また、不
純物によるデバイス特性の劣化を防止することができ
る。また、チップ２６と基板２１との間に樹脂を埋め込
む必要がなく、バンプ２３の高さを３０μｍ程度とする
ことができる。したがって、バンプを精度良く、かつ容
易に形成することができるようになり、歩留まりを向上
させることができる。
ップ２６と基板２１との間に樹脂が介在しないため、デ
バイスの高周波特性を保持し、かつ伝送線路の特性イン
ピーダンスを設計値通りとすることができる。また、不
純物によるデバイス特性の劣化を防止することができ
る。また、チップ２６と基板２１との間に樹脂を埋め込
む必要がなく、バンプ２３の高さを３０μｍ程度とする
ことができる。したがって、バンプを精度良く、かつ容
易に形成することができるようになり、歩留まりを向上
させることができる。
【００２１】［実施形態５］実施形態５に係わる半導体
装置の構成を図１２〜図１５を用いて説明する。まず、
図１２に示すように、基板３１上に配線３２を形成し、
さらに基板３１上のチップを実装する位置に、高さ３０
μｍの開口部３５を形成する。この開口部３５は平面的
に見たときに矩形に形成されており、その一辺の長さは
チップの一辺よりも小さく作られている。配線３２と開
口部３５が形成された基板３１の様子を図１３に示す。
図１３において、配線３２の先端部分には、バンプと接
続する電極パッド３２ａが形成されている。一方、図示
しないチップの電極部上に高さ５μｍのバンプを形成
し、基板３１上の電極パッド３２ａとの位置合わせを行
い、チップを開口部３５上に設置する。そして、図１４
に示すように、はんだの共晶点以上の温度で熱処理し
て、バンプ３３と電極パッド３２ａとを電気的に接続す
る。この後、チップ３６の周囲に熱硬化樹脂３７を塗布
し、所定温度で熱硬化させてチップ３６を基板３１上に
固定する。熱硬化樹脂３７によりチップ３６の周囲が固
定された様子を図１５に示す。この場合、バンプ３３の
高さが低いので、チップ３６の周囲に形成された熱硬化
樹脂３７がチップ３６の中央部分に入り込むことはな
い。
装置の構成を図１２〜図１５を用いて説明する。まず、
図１２に示すように、基板３１上に配線３２を形成し、
さらに基板３１上のチップを実装する位置に、高さ３０
μｍの開口部３５を形成する。この開口部３５は平面的
に見たときに矩形に形成されており、その一辺の長さは
チップの一辺よりも小さく作られている。配線３２と開
口部３５が形成された基板３１の様子を図１３に示す。
図１３において、配線３２の先端部分には、バンプと接
続する電極パッド３２ａが形成されている。一方、図示
しないチップの電極部上に高さ５μｍのバンプを形成
し、基板３１上の電極パッド３２ａとの位置合わせを行
い、チップを開口部３５上に設置する。そして、図１４
に示すように、はんだの共晶点以上の温度で熱処理し
て、バンプ３３と電極パッド３２ａとを電気的に接続す
る。この後、チップ３６の周囲に熱硬化樹脂３７を塗布
し、所定温度で熱硬化させてチップ３６を基板３１上に
固定する。熱硬化樹脂３７によりチップ３６の周囲が固
定された様子を図１５に示す。この場合、バンプ３３の
高さが低いので、チップ３６の周囲に形成された熱硬化
樹脂３７がチップ３６の中央部分に入り込むことはな
い。
【００２２】上記実施形態５の半導体装置においても、
チップ３６の中央部分と基板３１との間に樹脂が介在し
ないため、デバイスの高周波特性を保持し、かつ伝送線
路の特性インピーダンスを設計値通りとすることができ
る。また、不純物によるデバイス特性の劣化を防止する
ことができる。さらに、チップ上に形成するバンプの高
さを低くすることができるので、歩留まりを向上させる
ことができる。
チップ３６の中央部分と基板３１との間に樹脂が介在し
ないため、デバイスの高周波特性を保持し、かつ伝送線
路の特性インピーダンスを設計値通りとすることができ
る。また、不純物によるデバイス特性の劣化を防止する
ことができる。さらに、チップ上に形成するバンプの高
さを低くすることができるので、歩留まりを向上させる
ことができる。
【００２３】
【発明の効果】以上説明したように、この発明に係わる
半導体装置においては、チップと基板との間に樹脂を介
在させない構成としたため、デバイスの高周波特性を保
持し、かつ伝送線路の特性インピーダンスを設計値通り
とすることができるうえ、不純物によるデバイス特性の
劣化を防止することができる。
半導体装置においては、チップと基板との間に樹脂を介
在させない構成としたため、デバイスの高周波特性を保
持し、かつ伝送線路の特性インピーダンスを設計値通り
とすることができるうえ、不純物によるデバイス特性の
劣化を防止することができる。
【００２４】また、チップと基板との間に樹脂を埋め込
む必要がなく、バンプの高さを低く抑えることができる
ので、バンプを精度良く、かつ容易に形成することがで
きるようになり、歩留まりを向上させることができる。
む必要がなく、バンプの高さを低く抑えることができる
ので、バンプを精度良く、かつ容易に形成することがで
きるようになり、歩留まりを向上させることができる。
【図１】実施形態１に係わる半導体装置の概略断面図。
【図２】実施形態１に係わる半導体装置の作成過程にお
ける概略断面図。
ける概略断面図。
【図３】実施形態１に係わる半導体装置の作成過程にお
ける概略断面図。
ける概略断面図。
【図４】実施形態１に係わる半導体装置の作成過程にお
ける概略斜視図。
ける概略斜視図。
【図５】実施形態１に係わる半導体装置の概略斜視図。
【図６】実施形態２に係わる半導体装置の作成過程にお
ける概略斜視図。
ける概略斜視図。
【図７】実施形態２に係わる半導体装置の作成過程にお
ける概略断面図。
ける概略断面図。
【図８】実施形態２に係わる半導体装置の作成過程にお
ける概略断面図。
ける概略断面図。
【図９】実施形態３に係わる半導体装置の概略断面図。
【図１０】実施形態４に係わる半導体装置の概略断面
図。
図。
【図１１】実施形態４に係わる半導体装置の概略斜視
図。
図。
【図１２】実施形態５に係わる半導体装置の作成過程に
おける概略断面図。
おける概略断面図。
【図１３】実施形態５に係わる半導体装置の作成過程に
おける概略斜視図。
おける概略斜視図。
【図１４】実施形態５に係わる半導体装置の作成過程に
おける概略断面図。
おける概略断面図。
【図１５】実施形態５に係わる半導体装置の概略断面
図。
図。
【図１６】フリップチップ方式で作成された従来装置の
概略断面図。
概略断面図。
１１ 基板 １２ 配線 １３ バンプ １４ セラミックス層 １５ 開口部 １６ チップ １７ 熱硬化樹脂
Claims (2)
- 【請求項１】 基板上に形成された配線部と半導体チッ
プの電極部とを電気的に接続するバンプを有する半導体
装置において、 前記基板上に開口部を有する絶縁層を設け、前記半導体
チップを前記開口部の周縁部で支持したことを特徴とす
る半導体装置。 - 【請求項２】 基板上に形成された配線部と半導体チッ
プの電極部とを電気的に接続するバンプを有する半導体
装置において、 前記基板に開口部を設け、前記半導体チップを前記開口
部の周縁部で支持するとともに、前記半導体チップの周
辺部に電極部を形成し、該電極部と前記基板上の配線部
とをバンプにより電気的に接続したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23714797A JPH1187416A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23714797A JPH1187416A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187416A true JPH1187416A (ja) | 1999-03-30 |
Family
ID=17011110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23714797A Pending JPH1187416A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235482A (ja) * | 2006-02-28 | 2007-09-13 | Kyocera Kinseki Corp | 圧電発振器 |
-
1997
- 1997-09-02 JP JP23714797A patent/JPH1187416A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235482A (ja) * | 2006-02-28 | 2007-09-13 | Kyocera Kinseki Corp | 圧電発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508054B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP3013831B2 (ja) | Ｍｍｉｃパッケージ | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US20040238934A1 (en) | High-frequency chip packages | |
| JP3632960B2 (ja) | 半導体装置 | |
| US6483186B1 (en) | High power monolithic microwave integrated circuit package | |
| JP2861956B2 (ja) | 高周波デバイスパッケージ及びその製造方法 | |
| JP2003007910A (ja) | 半導体装置 | |
| JP2006344672A (ja) | 半導体チップとそれを用いた半導体装置 | |
| US6537855B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPWO2020121827A1 (ja) | テラヘルツ装置およびテラヘルツ装置の製造方法 | |
| JPH1187416A (ja) | 半導体装置 | |
| JP2003179181A (ja) | 樹脂製配線基板 | |
| JP2538072B2 (ja) | 半導体装置 | |
| JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
| JPH09148373A (ja) | 無線通信モジュール | |
| JP2002134648A (ja) | 実装用配線基板および半導体装置の実装構造 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JP3395317B2 (ja) | パッケージ型電子部品及びその製造方法 | |
| JP3051114B1 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3594771B2 (ja) | 半導体装置の実装構造 | |
| JPH05251513A (ja) | 半導体装置 | |
| JP3568534B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002305263A (ja) | 半導体素子実装用パッケージおよび半導体素子実装方法 | |
| JP3568534B6 (ja) | 半導体装置及びその製造方法 |