JP2015141926A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2015141926A JP2015141926A JP2014012331A JP2014012331A JP2015141926A JP 2015141926 A JP2015141926 A JP 2015141926A JP 2014012331 A JP2014012331 A JP 2014012331A JP 2014012331 A JP2014012331 A JP 2014012331A JP 2015141926 A JP2015141926 A JP 2015141926A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- signal line
- connection bump
- insulating film
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
- H01L2224/05582—Two-layer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体モジュールを、第1信号線1と、第1グランド2とを備える第1半導体チップ3と、第2信号線11と、第2グランド12とを備える実装基板13又は第2半導体チップと、第1信号線と第2信号線とを接続する信号線接続バンプ20Aと、第1グランドと第2グランドとを接続する第1グランド接続バンプ20Bと、ターゲット周波数で信号線接続バンプによるインダクタンスと直列共振を起こすキャパシタンスを有する信号線側絶縁膜30Aと、ターゲット周波数で第1グランド接続バンプによるインダクタンスと直列共振を起こすキャパシタンスを有するグランド側絶縁膜30Bとを備えるものとする。
【選択図】図1
Description
従来、約300MHz〜約3GHzのマイクロ波帯を使用した無線通信機器に備えられる半導体モジュールでは、例えば図6に示すように、例えばPCB(Printed Circuit Board)基板などの実装基板上に半導体チップをフェースアップで実装し、信号線やグランド(GND)などをワイヤで接続するワイヤボンディング実装が用いられてきた。
このため、例えば約30GHz以上のミリ波帯を使用した無線通信機器に備えられる半導体モジュールでは、例えば図7に示すように、例えばPCB基板などの実装基板上に半導体チップを反転させてフェイスダウンで実装し、信号線やグランドなどをワイヤに比べて電気長の短いバンプ(ボールバンプ)で接続するフリップチップ実装が用いられてきた。例えば、約60GHz帯を利用した高速無線通信用半導体モジュール(高速無線通信チップ)や約77GHz帯を利用した自動車レーダ用半導体モジュール(自動車レーダチップ)などでは、バンプで接続するだけで高周波信号を問題なく伝送することができた。
つまり、約300GHz〜約3THzのサブミリ波帯は、これよりも低周波数帯域(例えば約10GHz以下の帯域)と比べて非常に広い周波数帯域が使用でき、その分、伝送速度を向上させることが可能である。このため、サブミリ波帯を使用した無線通信機器を実現することで、無線通信機器の伝送速度を向上させることが期待される。
つまり、約300GHz以上のサブミリ波帯を使用した無線通信機器に備えられる半導体モジュールでは、バンプの直径に起因したインダクタンス(例えば数10pH)が無視できなくなり、高周波信号を伝送することが困難になることがわかった。
本実施形態にかかる半導体モジュールは、約300GHz以上のサブミリ波帯(テラヘルツ波帯;超高周波数帯)、例えば約300GHz〜約3THzのサブミリ波帯(約100μm〜約10μmのテラヘルツ波帯)を使用した無線通信機器に備えられる半導体モジュールである。例えば、超高速近距離無線通信機器や数10Gb/s無線通信機器に用いることができる。なお、半導体モジュールを超高周波モジュールともいう。
本実施形態では、半導体モジュールは、図1に示すように、第1信号線1と、第1グランド2とを備える第1半導体チップ3と、第2信号線11と、第2グランド12とを備える実装基板13とを備え、これらがバンプ20を介して接続されている。つまり、本半導体モジュールは、第1信号線1と第2信号線11とを接続する信号線接続バンプ20Aと、第1グランド2と第2グランド12とを接続する第1グランド接続バンプ20Bとを備える。なお、信号線1、11を信号線パターンともいう。また、グランド2、12をグランドパターンともいう。
ここで、信号線接続バンプ20A及び第1グランド接続バンプ20Bは、等価回路ではインダクタであり、インダクタンスを有する。また、信号線側絶縁膜30A及びグランド側絶縁膜30Bは、等価回路ではキャパシタ(容量)であり、キャパシタンスを有する。
つまり、ターゲット周波数(伝送される高周波信号の周波数)が、共振周波数(fLC=1/2π√LC)に一致するように、信号線側絶縁膜30Aに寄生するキャパシタのキャパシタンスの値を設定する。これにより、直列共振(LC直列共振)によって第1信号線1と第2信号線11とのインターフェース部分がRF的にショートとなる。つまり、信号線接続バンプ20Aに寄生するインダクタのインピーダンス(誘導性インピーダンス;誘導性リアクタンス)Z=ωL(ここでω=2πfである)が、信号線側絶縁膜30Aに寄生するキャパシタのインピーダンス(容量性インピーダンス;容量性リアクタンス)Z=1/ωC(ここでω=2πfである)によってキャンセルされ、第1信号線1と第2信号線11とのインターフェース部分がRF的にショートとなる。
つまり、ターゲット周波数(伝送される高周波信号の周波数)が、共振周波数(fLC=1/2π√LC)に一致するように、グランド側絶縁膜30Bに寄生するキャパシタのキャパシタンスの値を設定する。これにより、直列共振(LC直列共振)によって第1グランド2と第2グランド12とのインターフェース部分がRF的にショートとなる。つまり、第1グランド接続バンプ20Bに寄生するインダクタのインピーダンス(誘導性インピーダンス;誘導性リアクタンス)Z=ωL(ここでω=2πfである)が、グランド側絶縁膜30Bに寄生するキャパシタのインピーダンス(容量性インピーダンス;容量性リアクタンス)Z=1/ωC(ここでω=2πfである)によってキャンセルされ、第1グランド2と第2グランド12とのインターフェース部分がRF的にショートとなる。
このため、本半導体モジュールでは、第1半導体チップ3の第1信号線1と実装基板13の第2信号線11とが、信号線接続バンプ20A及び信号線側絶縁膜30Aを介して、電気的に接続されていることになる。そして、信号線接続バンプ20A及び信号線側絶縁膜30Aは、第1半導体チップ3の第1信号線1と実装基板13の第2信号線11との間で直列に接続されていることになる。
この場合、例えば静電気などによってグランド側絶縁膜30Bの両側に高電圧がかかってしまうおそれがあり、これにより、グランド側絶縁膜30Bが破壊されてしまうおそれがある。また、例えば、第1半導体チップ上に第2半導体チップを、バンプを用いて、フリップチップ実装するような場合であって、第1及び第2半導体チップが例えば増幅器のような電圧を印加する回路を備える場合は、チップ間でグランドが分離されてしまうと、各チップのための電圧レファレンスがなくなるため、正しい電圧を印加できないことになる。つまり、例えば、特定の周波数のみを通すフィルタ回路のようなものであればグランド同士の接続がDC的にオープンであっても信号伝送は可能であるが、第1及び第2半導体チップが例えば増幅器のような電圧を印加する回路を備える場合は、グランド同士の接続がDC的にオープンとなってしまうと信号伝送ができなくなるおそれがある。
つまり、第1半導体チップ3の第1グランド2と実装基板13の第2グランド12を、第1グランド接続バンプ20Bで接続し、さらに、これに並列に第2グランド接続バンプ20Cで接続している。
このため、第1グランド接続バンプ20B及びグランド側絶縁膜30Bによって構成されるグランド側直列共振回路に、先端が第2グランド接続バンプ20Cに接続されてショートになっているλ/4線路70によって構成されるショートスタブが接続されていることになる。この場合、等価回路は、図3に示すようになり、第1半導体チップ3の第1グランド2と実装基板13の第2グランド12の間に接続されたグランド側直列共振回路に並列にλ/4線路70が接続されていることになる。
ここで、図5は、上述の実施形態のように構成された半導体モジュールの通過損失(インターフェース部における伝搬損失)を、周波数に対してプロットしたものである。なお、図5では、縦軸が通過損失であり、横軸が周波数である。また、上述の実施形態のように構成された半導体モジュールの通過損失を周波数に対してプロットしたものを、実線Aで示している。また、図5では、比較のために、絶縁膜を設けずにバンプのみでフリップチップ接続した半導体モジュールの通過損失も、周波数に対してプロットしている。また、絶縁膜を設けずにバンプのみでフリップチップ接続した半導体モジュールの通過損失を周波数に対してプロットしたものを、実線Bで示している。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
(付記1)
第1信号線と、第1グランドとを備える第1半導体チップと、
第2信号線と、第2グランドとを備える実装基板又は第2半導体チップと、
前記第1信号線と前記第2信号線とを接続する信号線接続バンプと、
前記第1グランドと前記第2グランドとを接続する第1グランド接続バンプと、
ターゲット周波数で前記信号線接続バンプによるインダクタンスと直列共振を起こすキャパシタンスを有する信号線側絶縁膜と、
ターゲット周波数で前記第1グランド接続バンプによるインダクタンスと直列共振を起こすキャパシタンスを有するグランド側絶縁膜とを備えることを特徴とする半導体モジュール。
前記信号線側絶縁膜は、前記信号線接続バンプが設けられる前記第1半導体チップのパッドの内部に設けられており、
前記グランド側絶縁膜は、前記第1グランド接続バンプが設けられる前記第1半導体チップのパッドの内部に設けられていることを特徴とする、付記1に記載の半導体モジュール。
前記信号線側絶縁膜は、前記信号線接続バンプが設けられる前記実装基板のパッドの内部に設けられており、
前記グランド側絶縁膜は、前記第1グランド接続バンプが設けられる前記実装基板のパッドの内部に設けられていることを特徴とする、付記1又は2に記載の半導体モジュール。
前記信号線側絶縁膜は、前記信号線接続バンプが設けられる前記第2半導体チップのパッドの内部に設けられており、
前記グランド側絶縁膜は、前記第1グランド接続バンプが設けられる前記第2半導体チップのパッドの内部に設けられていることを特徴とする、付記1又は2に記載の半導体モジュール。
前記第1グランドと前記第2グランドとを接続し、かつ、信号波長λの1/4の長さを有するλ/4線路を介して前記第1グランド接続バンプに接続された第2グランド接続バンプをさらに備えることを特徴とする、付記1〜4のいずれか1項に記載の半導体モジュール。
前記λ/4線路は、前記第1グランド又は前記第2グランドの円形状又は多角形状に除去された部分の周方向の長さをλ/4とすることによって形成されていることを特徴とする、付記5に記載の半導体モジュール。
(付記7)
前記第2グランド接続バンプは、前記第1グランド接続バンプよりも前記信号線接続バンプから離れた位置に設けられていることを特徴とする、付記5又は6に記載の半導体モジュール。
2 第1グランド
3 第1半導体チップ
11 第2信号線
12 第2グランド
13 実装基板
20 バンプ
20A 信号線接続バンプ
20B 第1グランド接続バンプ
20C 第2グランド接続バンプ
30A 信号線側絶縁膜
30B グランド側絶縁膜
40 メタル
50 パッド
60 メタル
70 λ/4線路
Claims (4)
- 第1信号線と、第1グランドとを備える第1半導体チップと、
第2信号線と、第2グランドとを備える実装基板又は第2半導体チップと、
前記第1信号線と前記第2信号線とを接続する信号線接続バンプと、
前記第1グランドと前記第2グランドとを接続する第1グランド接続バンプと、
ターゲット周波数で前記信号線接続バンプによるインダクタンスと直列共振を起こすキャパシタンスを有する信号線側絶縁膜と、
ターゲット周波数で前記第1グランド接続バンプによるインダクタンスと直列共振を起こすキャパシタンスを有するグランド側絶縁膜とを備えることを特徴とする半導体モジュール。 - 前記信号線側絶縁膜は、前記信号線接続バンプが設けられる前記第1半導体チップのパッドの内部に設けられており、
前記グランド側絶縁膜は、前記第1グランド接続バンプが設けられる前記第1半導体チップのパッドの内部に設けられていることを特徴とする、請求項1に記載の半導体モジュール。 - 前記第1グランドと前記第2グランドとを接続し、かつ、信号波長λの1/4の長さを有するλ/4線路を介して前記第1グランド接続バンプに接続された第2グランド接続バンプをさらに備えることを特徴とする、請求項1又は2に記載の半導体モジュール。
- 前記λ/4線路は、前記第1グランド又は前記第2グランドの円形状又は多角形状に除去された部分の周方向の長さをλ/4とすることによって形成されていることを特徴とする、請求項3に記載の半導体モジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014012331A JP6164103B2 (ja) | 2014-01-27 | 2014-01-27 | 半導体モジュール |
US14/566,784 US9431362B2 (en) | 2014-01-27 | 2014-12-11 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014012331A JP6164103B2 (ja) | 2014-01-27 | 2014-01-27 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015141926A true JP2015141926A (ja) | 2015-08-03 |
JP6164103B2 JP6164103B2 (ja) | 2017-07-19 |
Family
ID=53679749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014012331A Active JP6164103B2 (ja) | 2014-01-27 | 2014-01-27 | 半導体モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US9431362B2 (ja) |
JP (1) | JP6164103B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020121827A1 (ja) * | 2018-12-12 | 2020-06-18 | ローム株式会社 | テラヘルツ装置およびテラヘルツ装置の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9847306B2 (en) * | 2016-03-16 | 2017-12-19 | Kabushiki Kaisha Toshiba | Circuit board having a ground layer including a plurality of polygonal openings |
JP7060450B2 (ja) | 2018-05-31 | 2022-04-26 | 日東電工株式会社 | 配線回路基板集合体シート、その製造方法および配線回路基板の製造方法 |
CN113113375B (zh) * | 2021-04-09 | 2024-05-28 | 中国科学技术大学 | 一种用于毫米波频段芯片封装的垂直互连结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936617A (ja) * | 1995-07-20 | 1997-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 高周波モジュール |
JP2001135773A (ja) * | 1999-11-09 | 2001-05-18 | Sony Corp | 電子回路装置および実装基板 |
JP2001284992A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 高周波増幅器及び高周波半導体装置 |
JP2002134648A (ja) * | 2000-10-30 | 2002-05-10 | Kyocera Corp | 実装用配線基板および半導体装置の実装構造 |
JP2004200452A (ja) * | 2002-12-19 | 2004-07-15 | Toppan Printing Co Ltd | Bga基板 |
JP2012175438A (ja) * | 2011-02-22 | 2012-09-10 | Nippon Dempa Kogyo Co Ltd | ノッチフィルタ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248903A (en) * | 1992-09-18 | 1993-09-28 | Lsi Logic Corporation | Composite bond pads for semiconductor devices |
JP2003078310A (ja) * | 2001-09-04 | 2003-03-14 | Murata Mfg Co Ltd | 高周波用線路変換器、部品、モジュールおよび通信装置 |
JP5447603B2 (ja) * | 2011-08-27 | 2014-03-19 | 株式会社デンソー | 電力変換装置 |
KR101729179B1 (ko) * | 2012-11-26 | 2017-05-11 | 한국전자통신연구원 | 광송수신용 인쇄회로기판들의 배선 연결 구조 및 그를 구비한 광송수신 모듈 |
-
2014
- 2014-01-27 JP JP2014012331A patent/JP6164103B2/ja active Active
- 2014-12-11 US US14/566,784 patent/US9431362B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936617A (ja) * | 1995-07-20 | 1997-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 高周波モジュール |
JP2001135773A (ja) * | 1999-11-09 | 2001-05-18 | Sony Corp | 電子回路装置および実装基板 |
JP2001284992A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 高周波増幅器及び高周波半導体装置 |
JP2002134648A (ja) * | 2000-10-30 | 2002-05-10 | Kyocera Corp | 実装用配線基板および半導体装置の実装構造 |
JP2004200452A (ja) * | 2002-12-19 | 2004-07-15 | Toppan Printing Co Ltd | Bga基板 |
JP2012175438A (ja) * | 2011-02-22 | 2012-09-10 | Nippon Dempa Kogyo Co Ltd | ノッチフィルタ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020121827A1 (ja) * | 2018-12-12 | 2020-06-18 | ローム株式会社 | テラヘルツ装置およびテラヘルツ装置の製造方法 |
JPWO2020121827A1 (ja) * | 2018-12-12 | 2021-11-04 | ローム株式会社 | テラヘルツ装置およびテラヘルツ装置の製造方法 |
US11387783B2 (en) | 2018-12-12 | 2022-07-12 | Rohm Co., Ltd. | Terahertz device and method for manufacturing terahertz device |
JP7273062B2 (ja) | 2018-12-12 | 2023-05-12 | ローム株式会社 | テラヘルツ装置およびテラヘルツ装置の製造方法 |
US11811365B2 (en) | 2018-12-12 | 2023-11-07 | Rohm Co., Ltd. | Terahertz device and method for manufacturing terahertz device |
Also Published As
Publication number | Publication date |
---|---|
US9431362B2 (en) | 2016-08-30 |
JP6164103B2 (ja) | 2017-07-19 |
US20150214174A1 (en) | 2015-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9728837B2 (en) | Method and apparatus for tuning a resonant circuit using a laser | |
JP4561931B2 (ja) | アンテナ装置および無線icデバイス | |
JP6164103B2 (ja) | 半導体モジュール | |
JP5170306B2 (ja) | 信号伝達用通信体及びカプラ | |
KR20180132932A (ko) | 동조가능한 전자기 커플러 및 이를 사용하는 모듈들 및 디바이스들 | |
JP4291164B2 (ja) | 弾性表面波装置 | |
TWI663785B (zh) | 電子裝置、射頻裝置及其訊號傳輸構件 | |
JP2015175960A (ja) | 半導体光変調装置 | |
JP5637150B2 (ja) | 積層型バンドパスフィルタ | |
JP5402887B2 (ja) | 高周波増幅器 | |
JP2005198241A (ja) | フィルタ回路 | |
KR101304316B1 (ko) | 본딩 와이어 임피던스 정합회로 | |
Hu et al. | Design of a compact chip filter with two transmission zeros using 0.35 μm GaAs HBT | |
JP5506719B2 (ja) | フィルタ回路 | |
JP2013192178A (ja) | 伝送線路及び電子部品 | |
JPWO2016006676A1 (ja) | 高周波モジュール | |
JP5978652B2 (ja) | 入力または出力回路および受信または送信回路 | |
TWI789073B (zh) | 射頻積體電路 | |
US10840575B2 (en) | Band pass filter including microstrip transmission line | |
US8508317B2 (en) | Broadband coupling filter | |
US20210028753A1 (en) | Diplexer | |
JP2016208345A (ja) | アンテナ内蔵モジュール実装基板及びアンテナモジュールユニット | |
JP2014229679A (ja) | 半導体装置 | |
JP2012099609A (ja) | 高周波半導体装置 | |
JP2016197770A (ja) | 信号伝送装置、電子回路基板及び検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6164103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |