CN113113375B - 一种用于毫米波频段芯片封装的垂直互连结构 - Google Patents

一种用于毫米波频段芯片封装的垂直互连结构 Download PDF

Info

Publication number
CN113113375B
CN113113375B CN202110380507.4A CN202110380507A CN113113375B CN 113113375 B CN113113375 B CN 113113375B CN 202110380507 A CN202110380507 A CN 202110380507A CN 113113375 B CN113113375 B CN 113113375B
Authority
CN
China
Prior art keywords
medium
millimeter wave
bump
transmission line
coplanar waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110380507.4A
Other languages
English (en)
Other versions
CN113113375A (zh
Inventor
孙陈红
林福江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN202110380507.4A priority Critical patent/CN113113375B/zh
Publication of CN113113375A publication Critical patent/CN113113375A/zh
Application granted granted Critical
Publication of CN113113375B publication Critical patent/CN113113375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

本发明公开了一种用于毫米波频段芯片封装的垂直互连结构，包括传输线、金属焊盘、介质、Bump，在金属焊盘、Bump互连结构处添加介质，该介质的电容效应抵消Bump的电感效应，降低阻抗失配，提高垂直互连结构的传输性能，在频段0.1GHz～100GHz，插入损耗小于0.55dB，回波损耗优于‑20dB。本发明具有信号传输损耗小、互连路径短(缩短20％)、集成度高(提高40％)、隔离度好等优点，解决了毫米波频段芯片互连结构体积大、重量大、隔离与散热差的问题；该垂直互连结构具有结构简单、易于实现等优点，在毫米波频段有源器件、无源器件的互连设计中具有很好的应用前景。

Description

一种用于毫米波频段芯片封装的垂直互连结构
技术领域
本发明涉及毫米波频段芯片封装技术领域，尤其涉及多芯片封装垂直互连结构。
背景技术
毫米波波段(30-300GHz)，具有频带宽、波束窄、信息容量大等优点，在物理、卫星通信、雷达、电子对抗、生命科学和医学等基础研究领域有着广泛应用。在微波毫米波系统的高度集成化趋势下，三维封装可有效改善设备小型化，提高集成度以及系统的可靠性。与传统结构相比，开发周期短、成本低、集成度高，工艺相对简单，因此三维垂直互连技术成为集成系统发展的关键技术。
重布线层(RDL)、球栅阵列(BGA)、硅通孔(TSV)等作为第五代主流互连结构可以实现三维集成电路垂直层面的互连。上述的垂直互连结构相对于平面互连可缩短路径，减小互连线占用面积小，可使系统的尺寸和重量降低为传统封装的1/40至1/50，同时垂直互连结构具有传输带宽更宽、功耗低等突出优点，可提高芯片传输性能，目前国内外研究工作者都在开展相关研究。但是毫米波频段的芯片封装互连技术仍存在许多挑战，由于半导体材料在高频段分布参数效应突出，电感、电抗的存在引起寄生效应，导致阻抗不匹配，恶化信号完整性，这对射频信号产生巨大的损耗，严重影响系统的性能。所以，垂直互连结构目前仅被广泛应用于数字电路或低频电路的高密度封装中，在高频段(70GHz～100GHz)鲜少应用。
例如，向伟玮等人在文章“BGA在微系统宽带射频互联中的应用”仿真并测试在0.5～30GHz频带的BGA垂直互连结构电性能参数，分析了其信号的传输性能；郑钰等人在文章“基于BGA的子阵板间垂直互连研究”中设计准同轴BGA垂直结构，该设计结构仅在0.1～30GHz范围内实现微波信号的良好传输；刘巍巍等人在文章“基于BGA技术的毫米波垂直互连设计”中设计了基于低温共烧陶瓷技术制作的多层系统封装的BGA垂直互连结构，频率范围也仅为DC～40GHz。垂直互连在微波高频段(75GHz～300GHz)性能恶化剧烈，到目前为止，仍未大批量使用，该技术仍是各国的研究重点领域之一。目前仅有少数工作者在高频率(w波段)选择垂直互连，中国专利(申请公布号CN 107731796A)公开了一种w波段三维系统封装垂直互连结构，该结构在硅基板上传输线设计电容补偿片，使得传输线结构具有阻抗匹配作用，该结构增大了互连结构路径，不利于芯片封装小型化。
垂直互连结构不连续造成阻抗不匹配是3D封装中的难点，尤其当Bump尺寸很大的时候，Bump相当于一根辐射天线，像四周发射电磁波，Bump的电感效应降低过渡结构的截止频率，引起阻抗失配，增大信号传输损耗，从而恶化微波性能，因此需要补偿电容来匹配Bump的电感效应，降低Bump产生的电磁辐射。
因此，目前毫米波频段芯片互连结构体积大、重量大、隔离与散热差的技术问题。
发明内容
本发明技术解决问题：克服现有技术的不足，提供一种用于毫米波频段芯片封装的垂直互连结构，解决毫米波频段芯片封装互连结构由于Bump的电感效应及不连续造成的阻抗失配带来的传输性能差的缺点，使得芯片封装结构向高传输性能、高集成度、轻型化方向发展，该互连结构具有结构简单、易于实现等优点。
为实现上述目的，本发明技术解决方案之一：
一种用于毫米波频段芯片封装的垂直互连结构，该结构自上而下分别包括第一传输线、第一金属焊盘、第一介质、Bump、第二介质、第二金属焊盘、第二传输线，在第一、二金属焊盘与Bump的互连结构处之间分别添加第一、第二介质，第一、第二介质与金属焊盘、Bump之间产生电容效应，第二介质与金属焊盘、Bump之间产生电容效应，抵消Bump的电感效应，降低阻抗失配，提高信号的传输性能。
本发明技术解决方案之二：一种用于毫米波频段芯片封装的垂直互连结构，自上至下分别包括第一传输线、第一金属焊盘、Bump、第二金属焊盘、第二传输线，所述Bump周围包介质，介质位于第一金属焊盘和第二金属焊盘之间；介质、金属焊盘、Bump之间产生电容效应，抵消Bump的电感效应，降低阻抗失配，提高信号传输性能。
所述的解决方案之一的垂直互连结构的介质形状包括但不限制于圆柱体、多面体等，介质介电常数包括但不限制于1～40，第一介质和第二介质的介电常数包括相同或不相同，介质可以为陶瓷、云母等。
第一介质和第二介质为单层或多层。单层的介质，介质厚度为d，d＝ε0εrSw2L，其中ε0为真空介电常数，εr介质的相对介电常数，S为金属焊盘面积，w为垂直互连结构的工作角速度，L为Bump的电感常量。多层的介质，每层介质的介电常数相同或不相同，多层介质为不同介电常数的绝缘材料的组合，或者金属、绝缘材料的组合。介质直径与金属焊盘相同或不相同。介质的电容特性匹配Bump的电感效应，可以提高垂直互连结构的截止频率，降低信号传输损耗，减小Bump产生的电磁辐射，提高垂直结构的传输性能。
所述的解决方案之二的垂直互连结构的在Bump周围包介质，介质形状包括但不限制于扁球体、圆柱体、孔等，介质介电常数包括但不限制于1～40，介质层数为单层或多层，多层介质的介电常数每层相同或不相同，多层介质为介电常数相同或不同的绝缘材料的组合，或者金属、绝缘材料的组合，介质的电容特性匹配Bump的电感效应，降低信号传输损耗，提高垂直结构的传输性能。
进一步地，所述的Bump，位于传输线地平面上与信号线上的形状、尺寸包括但不限制相同，信号线上Bump的个数包括但不限制于1个，地线上Bump个数为n(n≥1)，地线上多个Bump可以增大到地电容，保证接地性能良好，同时阻止信号Bump产生的电磁辐射，抑制射频信号谐振。
进一步地，所述的传输线结构，包括但不限于共面波导-背面导体-孔结构，传输线结构自下而上包括但不限制于钝化层、背面导体、衬底、孔、共面波导、钝化层，衬底材料包括但不限制于硅、玻璃、环氧树脂等，钝化层材料包括但不限制于聚酰亚胺，金属材料包括但不限制于铜。另外，传输线横截面积比较小，包括但不限于100um*5um，可使传输信号由介质表面引导而不会向外辐射；
进一步地，所述传输线结构的孔，该形状包括但不限制于金属化圆柱体，孔沿信号传播方向排列，孔中心到信号线中心的距离包括但不限制于0.05mm+孔的半径+信号线宽度/2。另外，孔连接背面导体与共面波导地平面，可起到屏蔽作用，能够更有效地将射频信号聚集在内部介质层进行传输，防止信号传输过程中激励高次模、谐波、信号耦合，降低信号外部空间的辐射损耗，提高信号传输性能。
进一步地，所述的金属焊盘，金属焊盘形状包括但不限制于圆柱体，金属焊盘包括但不限制于两层，两层金属焊盘直径包括但不限制于不同，Bump形状包括但不限制于球、圆柱体、孔等结构，Bump材料包括但不限制于有铅(Sn63Pb37)或无铅(SAC305)。
本发明与现有技术相比的优点在于：
(1)本发明通过在垂直互连结构的金属焊盘与Bump互连处添加介质，介质的电容效应抵消Bump的电感效应，降低阻抗失配，提高信号的传输性能(频段0.1GHz～100GHz，插入损耗最小0.55dB，回波损耗优于-20dB)。使得垂直互连结构在毫米波频段电性能良好，垂直互连结构可连接有源、无源器件，解决了毫米波频段芯片封装互连结构带来的传输损耗大、体积大、重量大等缺点，使得芯片封装结构向高集成度、轻型化方向发展，具有重要的应用前景。
(2)本发明具有信号传输损耗小、互连路径短(缩短20％)、集成度高(提高40％)、隔离度好等优点，并且该垂直互连结构简单、易于实现，可以广泛应用在微波电路三维集成封装结构中。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1是本发明实施例1的用于毫米波频段芯片封装的垂直互连结构剖面图；
图2是图1的用于毫米波频段芯片封装的垂直互连结构的整体结构分层图；
图3是图1的用于毫米波频段芯片封装的垂直互连结构的整体结构俯视图；
图4是本发明实施例1的用于毫米波频段芯片封装的垂直互连结构的仿真结果图；
图5是本发明实施例2的用于毫米波频段芯片封装的垂直互连结构剖面图；
图6是本发明实施例2的用于毫米波频段芯片封装的垂直互连结构的仿真结果图；
图7是本发明实施例3的用于毫米波频段芯片封装的垂直互连结构的仿真结果图；
图8是本发明实施例4的用于毫米波频段芯片封装的垂直互连结构剖面图；
图9是本发明实施例4的用于毫米波频段芯片封装的垂直互连结构的仿真结果图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
实施例1
如图1所示，本发明实施例1的用于毫米波频段芯片封装的垂直互连结构，自上至下分别依次包括：第一传输线(钝化层102、共面波导103、钝化层104、衬底105、背面导体106、钝化层107、孔108)、第一金属焊盘101、第一介质002、Bump001、第二介质003、第二金属焊盘201和第二传输线(钝化层202、共面波导203、钝化层204、衬底205、背面导体206、钝化层207、孔208)。
如图2所示，本发明实施例1的用于毫米波频段芯片封装的垂直互连结构的整体结构分层图，结构包括：Bump001、第一金属焊盘101、第二金属焊盘201、共面波导地线203、共面波导信号线204、孔102、孔202。
如图3所示，本发明实施例1的用于毫米波频段芯片封装的垂直互连结构的整体结构俯视图，结构包括：Bump001、共面波导地线002、孔003、共面波导信号线004。
第一传输线、二传输线结构、尺寸相同，阻抗50欧姆。第一传输线、二传输线均为共面波导-背面导体-孔结构，采用倒装焊工艺实现第一传输线与焊盘连接。
第一传输线包括：钝化层102、共面波导103、钝化层104、衬底105、背面导体106、钝化层107和孔108。
第二传输线包括：钝化层202、共面波导203、钝化层204、衬底205、背面导体206、钝化层207、孔208。
共面波导在与金属焊盘垂直互连处采用宽度渐变结构，即将传输线与金属焊盘连接部分的信号线与地线的宽度减小，以此来增大地线与信号线之间缝隙的宽度，匹配由于垂直互连处不连续导致的阻抗失配，提高垂直互连结构的传输特性。
在衬底105、205顶层设计一层钝化层104、204，在钝化层104、204上设计共面波导103、203，其中衬底材料为硅、玻璃、环氧树脂，优选玻璃，衬底长度取值范围为0.1mm～2mm，优选1.5mm，衬底宽度取值范围为0.5mm～3mm，优选2mm，衬底厚度取值范围为100um～600um，优选300um，共面波导信号线宽度取值范围为60um～300um，优选100um，信号线与地线缝隙取值范围为10um～300um，优选22um，共面波导厚度取值范围为3um～10um，优选5um，共面波导材料包括铜、金、铝等，优选铜；
在衬底105、205的背面设计一层导体106、206，背面导体的长、宽与衬底尺寸相同，厚度取值范围为3um～10um，优选5um；
在背面导体106、206和共面波导103、203上设计钝化层107、207和102、202，每层钝化层材料为聚酰亚胺，长、宽与衬底相同，厚度取值范围为5um～20um，优选10um，钝化层107、207防止测试时样品与探针台接触造成短路，同时防止空气中的水分等对传输线的腐蚀；
孔108、208连接共面波导103、203的地线与背面导体106、206，孔直径取值范围为0.01mm～0.1mm，优选0.06mm，孔中心到信号线中心的距离取值范围为0.1mm～0.25mm，优选0.172mm，相邻孔中心的间距取值范围为0.1mm～0.5mm，优选0.2mm，孔抑制信号传输过程中激励的高次模，同时具备屏蔽电磁效应的作用；
在共面波导-背面导体-孔设计金属焊盘101、201，在共面波导信号线上设计一个，共面波导地线上设计n个，优选4个，两个金属焊盘形状、尺寸分别相同，形状为圆柱体，金属焊盘为n层，优选2层，底层焊盘直径取值范围为30um～200um，优选60um，顶层焊盘直径取值范围为30um～250um，优选70um，每层焊盘厚度取值范围为3um～10um，优选5um，材料包括铜、金、铝等，优选铜。金属焊盘有助于把电磁信号导入Bump和互连传输线，并且能较好地兼容焊接互连工艺过程中所产生的加工误差，有效的改善传输性能。
Bump001形状包括扁球体、圆柱体、孔等，优选扁球体，材料包括有铅Sn63Pb37、无铅(SAC305)，优选有铅Sn63Pb37，信号线上Bump001的个数为n个，优选1个，球半径取值范围为30um～150um，优选54um，扁球体高度取值范围为54um～280um，优选100um；地线上Bump个数为n个，优选4个，半径取值范围为30um～150um，优选54um，扁球体高度取值范围为54um～280um，优选100.1um，相邻Bump001间距相同取值范围为150um～500um，优选200um；
介质002、003为圆柱体，直径取值范围为20um～100um，优选40um，厚度取值范围为0.01um～0.5um，优选0.05um，分别设计在金属焊盘101、201与Bump001之间，分别形成电容，补偿Bump001的电感效应。
如图4所示，为该垂直结构的仿真结果图，正方形表示该垂直互连结构回波损耗随频率的变化，倒三角形表示插入损耗随频率的变化，图中结果显示在毫米波频段插入损耗优于0.55dB，回波损耗在-20dB以下，这表明该垂直互连结构电性能良好。
实施例2
如图5所示，本发明实施例2的用于毫米波频段芯片封装的垂直互连结构，包括：Bump001，介质002、金属焊盘101、金属焊盘201、第一传输线(钝化层102、共面波导103、钝化层104、衬底105、背面导体106、钝化层107、孔108)，第二共面波导_背面导体_孔传输线(钝化层202、共面波导203、钝化层204、衬底205、背面导体206、钝化层207、孔208)，第一、第二共面波导_背面导体_孔传输线通过Bump与两个金属焊盘连接在一起，在Bump001周围包介质002。
第一、二传输线结构、尺寸相同，阻抗50欧姆，在衬底105、205顶层设计一层钝化层104、204，在钝化层104、204上设计共面波导103、203，其中衬底105、205的材料为玻璃、硅、环氧树脂等，优选玻璃，衬底长度取值范围为0.1mm～2mm，优选1.5mm，衬底宽度取值范围为0.5mm～3mm，优选2mm，衬底厚度为取值范围为100um～600um，优选300um，共面波导信号线宽度取值范围为60um～300um，优选100um，信号线与地线缝隙取值范围为10um～300um，优选22um，共面波导厚度取值范围为3um～10um，优选5um，共面波导材料为铜、金、铝等，优选铜；
共面波导在与金属焊盘垂直互连处采用宽度渐变结构，即将传输线与金属焊盘连接部分的信号线与地线的宽度减小，以此来增大地线与信号线之间缝隙的宽度，匹配由于垂直互连处不连续导致的阻抗失配，提高垂直互连结构的传输特性。
在衬底105、205背面设计导体106、206，背面导体的长、宽与衬底尺寸相同，厚度取值范围为3um～10um，优选5um；
在背面导体106、206和共面波导103、203设计钝化层107、207和102、202，每层钝化层材料为聚酰亚胺，长、宽与衬底相同，厚度取值范围为5um～20um，优选10um，钝化层107、207防止测试时样品与探针台接触造成短路，同时防止空气中的水分等对传输线的腐蚀；
孔108、208连接共面波导103、203的地线与背面导体106、206，孔108、208的直径取值范围为0.01mm～0.1mm，优选0.06mm，孔108、208中心到共面波导信号线中心的距离取值范围为0.1mm～0.25mm，优选0.172mm，相邻孔中心的间距取值范围为0.1mm～0.5mm，优选0.2mm，孔抑制信号传输过程中激励的高次模，同时具备屏蔽电磁效应的作用；
在第一、二传输线上设计金属焊盘101、201，在共面波导的信号线上设计一个，共面波导的地线上设计n个，优选4个，两个金属焊盘形状、尺寸分别相同，形状为圆柱体，金属焊盘为n层，优选2层，底层焊盘直径取值范围为30um～200um，优选60um，顶层焊盘直径取值范围为30um～250um，优选70um，每层焊盘厚度取值范围为3um～10um，优选5um，材料包括铜、金、铝等，优选铜。金属焊盘有助于把电磁信号导入Bump和互连传输线，并且能较好地兼容焊接互连工艺过程中所产生的加工误差，有效的改善传输性能。
Bump001形状包括扁球体、圆柱体、孔等，优选扁球体，材料为有铅Sn63Pb37、无铅(SAC305)，优选有铅Sn63Pb37，信号线上Bump的个数为n个，优选1个，球半径取值范围为30um～150um，优选54um，扁球体高度取值范围为54um～280um，优选100um；地线上Bump个数取值范围为n个，优选4个，半径取值范围为30um～150um，优选54um，扁球体高度取值范围为54um～280um，优选100.1um，相邻Bump间距相同取值范围为150um～500um，优选200um；
在Bump001包围一层介质002，形状为扁球体，如图5所示，厚度取值范围为1um～100um，优选1um，介质002在两个金属焊盘101、201之间具有电容效应，补偿Bump001的电感效应。
如图6所示，为该垂直结构的仿真结果图，正方形表示该垂直互连结构回波损耗随频率的变化，倒三角形表示插入损耗随频率的变化，图中结果显示在毫米波频段插入损耗优于0.45dB，回波损耗在-20dB以下，这表明该垂直互连结构电性能良好。
实施例3
如图1所示，本发明实施例3的用于毫米波频段芯片封装的垂直互连结构，自上至下分别依次包括：第一传输线(钝化层102、共面波导103、钝化层104、衬底105、背面导体106、钝化层107、孔108)、第一金属焊盘101、第一介质002、Bump001、第二介质003、第二金属焊盘201和第二传输线(钝化层202、共面波导203、钝化层204、衬底205、背面导体206、钝化层207、孔208)。
第一传输线、二传输线结构、尺寸相同，阻抗50欧姆。第一传输线、二传输线均为共面波导-背面导体-孔结构，采用倒装焊工艺实现第一传输线与焊盘连接。
第一传输线包括：钝化层102、共面波导103、钝化层104、衬底105、背面导体106、钝化层107和孔108。
第二传输线包括：钝化层202、共面波导203、钝化层204、衬底205、背面导体206、钝化层207、孔208。
共面波导在与金属焊盘垂直互连处采用宽度渐变结构，即将传输线与金属焊盘连接部分的信号线与地线的宽度减小，以此来增大地线与信号线之间缝隙的宽度，匹配由于垂直互连处不连续导致的阻抗失配，提高垂直互连结构的传输特性。
在衬底105、205顶层设计一层钝化层104、204，在钝化层104、204上设计共面波导103、203，其中衬底材料包括玻璃、硅、环氧树脂等，优选玻璃，衬底长度取值范围为0.1mm～2mm，优选1.5mm，衬底宽度取值范围为0.5mm～3mm，优选2mm，衬底厚度取值范围为100um～600um，优选300um，共面波导信号线宽度取值范围为60um～300um，优选100um，信号线与地线缝隙取值范围为10um～300um，优选22um，共面波导厚度取值范围为3um～10um，优选5um，共面波导材料包括铜、金、铝等，优选铜；
在衬底105、205的背面设计一层导体106、206，背面导体的长、宽与衬底尺寸相同，厚度取值范围为3um～10um，优选5um；
在背面导体106、206和共面波导103、203上设计钝化层107、207和102、202，每层钝化层材料为聚酰亚胺，长、宽与衬底相同，厚度取值范围为5um～20um，优选10um，钝化层107、207防止测试时样品与探针台接触造成短路，同时防止空气中的水分等对传输线的腐蚀；
孔108、208连接共面波导103、203的地线与背面导体106、206，孔直径取值范围为0.01mm～0.1mm，优选0.06mm，孔中心到信号线中心的距离取值范围为0.1mm～0.25mm，优选0.172mm，相邻孔中心的间距取值范围为0.1mm～0.5mm，优选0.2mm，孔抑制信号传输过程中激励的高次模，同时具备屏蔽电磁效应的作用；
在共面波导-背面导体-孔设计金属焊盘101、201，在共面波导信号线上设计一个，共面波导地线上设计n个，优选4个，两个金属焊盘形状、尺寸分别相同，形状为圆柱体，金属焊盘为n层，优选2层，底层焊盘直径取值范围为30um～200um，优选60um，顶层焊盘直径取值范围为30um～250um，优选70um，每层焊盘厚度取值范围为3um～10um，优选5um，材料包括铜、金、铝等，优选铜。金属焊盘有助于把电磁信号导入Bump和互连传输线，并且能较好地兼容焊接互连工艺过程中所产生的加工误差，有效的改善传输性能。
Bump001形状包括扁球体、圆柱体、孔等，优选扁球体，材料包括有铅Sn63Pb37、无铅(SAC305)，优选有铅Sn63Pb37，信号线上Bump001的个数为n个，优选1个，球半径取值范围为30um～150um，优选54um，扁球体高度取值范围为54um～280um，优选100um；地线上Bump个数为n个，优选4个，半径取值范围为30um～150um，优选54um，扁球体高度取值范围为54um～280um，优选100.1um，相邻Bump001间距相同取值范围为150um～500um，优选200um；
介质002、003为圆柱体，直径取值范围为20um～100um，优选40um，厚度取值范围为0.01um～0.5um，优选0.05um，介电常数取值范围为2.2um～40um，介质002介电常数优选10，介质003介电常数优选2.2，分别设计在金属焊盘101、201与Bump001之间，分别形成电容，补偿Bump001的电感效应。
如图7所示，为该垂直结构的仿真结果图，正方形表示该垂直互连结构回波损耗随频率的变化，倒三角形表示插入损耗随频率的变化，图中结果显示在毫米波频段(0.1GHz～100GHz)插入损耗优于0.45dB，回波损耗在-20dB以下，这表明该垂直互连结构电性能良好。
实施例4
如图8所示，本发明实施例4的用于毫米波频段芯片封装的垂直互连结构，包括：Bump001，介质、金属焊盘101、金属焊盘201、第一传输线(钝化层102、共面波导103、钝化层104、衬底105、背面导体106、钝化层107、孔108)，第二共面波导_背面导体_孔传输线(钝化层202、共面波导203、钝化层204、衬底205、背面导体206、钝化层207、孔208)，第一、第二共面波导_背面导体_孔传输线通过Bump与两个金属焊盘连接在一起，在Bump001周围包介质。
第一、二传输线结构、尺寸相同，阻抗50欧姆，在衬底105、205顶层设计一层钝化层104、204，在钝化层104、204上设计共面波导103、203，其中衬底105、205的材料为玻璃、硅、环氧树脂等，优选玻璃，衬底长度取值范围为0.1mm～2mm，优选1.5mm，衬底宽度取值范围为0.5mm～3mm，优选2mm，衬底厚度为取值范围为100um～600um，优选300um，共面波导信号线宽度取值范围为60um～300um，优选100um，信号线与地线缝隙取值范围为10um～300um，优选22um，共面波导厚度取值范围为3um～10um，优选5um，共面波导材料为铜、金、铝等，优选铜。
共面波导在与金属焊盘垂直互连处采用宽度渐变结构，即将传输线与金属焊盘连接部分的信号线与地线的宽度减小，以此来增大地线与信号线之间缝隙的宽度，匹配由于垂直互连处不连续导致的阻抗失配，提高垂直互连结构的传输特性。
在衬底105、205背面设计导体106、206，背面导体的长、宽与衬底尺寸相同，厚度取值范围为3um～10um，优选5um；
在背面导体106、206和共面波导103、203设计钝化层107、207和102、202，每层钝化层材料为聚酰亚胺，长、宽与衬底相同，厚度取值范围为5um～20um，优选10um，钝化层107、207防止测试时样品与探针台接触造成短路，同时防止空气中的水分等对传输线的腐蚀。
孔108、208连接共面波导103、203的地线与背面导体106、206，孔108、208的直径取值范围为0.01mm～0.1mm，优选0.06mm，孔108、208中心到共面波导信号线中心的距离取值范围为0.1mm～0.25mm，优选0.172mm，相邻孔中心的间距取值范围为0.1mm～0.5mm，优选0.2mm，孔抑制信号传输过程中激励的高次模，同时具备屏蔽电磁效应的作用；
在第一、二传输线上设计金属焊盘101、201，在共面波导的信号线上设计一个，共面波导的地线上设计n个，优选4个，两个金属焊盘形状、尺寸分别相同，形状为圆柱体，金属焊盘为n层，优选2层，底层焊盘直径取值范围为30um～200um，优选60um，顶层焊盘直径取值范围为30um～250um，优选70um，每层焊盘厚度取值范围为3um～10um，优选5um，材料包括铜、金、铝等，优选铜。金属焊盘有助于把电磁信号导入Bump和互连传输线，并且能较好地兼容焊接互连工艺过程中所产生的加工误差，有效的改善传输性能。
Bump001形状包括扁球体、圆柱体、孔等，优选扁球体，材料为有铅Sn63Pb37、无铅(SAC305)，优选有铅Sn63Pb37，信号线上Bump的个数为n个，优选1个，球半径取值范围为30um～150um，优选54um，扁球体高度取值范围为54um～280um，优选100um；地线上Bump个数取值范围为n个，优选4个，半径取值范围为30um～150um，优选54um，扁球体高度取值范围为54um～280um，优选100.1um，相邻Bump间距相同取值范围为150um～500um，优选200um。
如图8所示，在Bump001包围一层介质002，介电常数范围2.2um～40um，优选2.2，厚度范围为1um～100um，优选1um，在介质002外面包一层介质003，介电常数范围2.2um～40um，优选5um，厚度范围为1um～100um，优选，在介质003外面包一层金属004，厚度范围为1um～100um，优选10um，形状为扁球体、圆柱体、孔，优选扁球体，介质002、003、004在两个金属焊盘101、201之间具有电容效应，补偿Bump001的电感效应。
如图9所示，为该垂直结构的仿真结果图，正方形表示该垂直互连结构回波损耗随频率的变化，倒三角形表示插入损耗随频率的变化，图中结果显示在毫米波频段(0.1GHz～100GHz)插入损耗优于0.4dB，回波损耗在-20dB附近，这表明该垂直互连结构电性能良好。
总之，本发明一种用于毫米波频段芯片封装的垂直互连结构，可以提高信号的传输性能(插入损耗小于0.5dB，回波损耗优于-20dB)。该垂直互连结构解决了毫米波频段芯片互连结构体积大、重量大、隔离与散热差的问题；该垂直互连结构具有结构简单、易于实现等优点，在毫米波频段有源器件、无源器件的互连设计中具有很好的应用前景。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (8)

1.一种用于毫米波频段芯片封装的垂直互连结构，其特征在于：自上至下分别包括第一传输线、第一金属焊盘、第一介质、Bump、第二介质、第二金属焊盘、第二传输线；所述垂直互连结构在第一金属焊盘、第二金属焊盘与Bump的互连结构处之间分别添加第一介质、第二介质；第一介质、第二介质与金属焊盘、Bump之间产生电容效应，抵消Bump的电感效应，降低阻抗失配，提高信号传输性能；
所述第一传输线、第二传输线是结构为共面波导-背面导体-孔；所述共面波导-背面导体-孔传输线自下至上分别包括钝化层、背面导体、衬底、共面波导和孔；共面波导在垂直互连处采用宽度渐变结构，匹配由于垂直互连处不连续导致的阻抗失配。
2.根据权利要求1所述的用于毫米波频段芯片封装的垂直互连结构，其特征在于：所述第一介质和第二介质的介电常数相同或不同。
3.根据权利要求1所述的用于毫米波频段芯片封装的垂直互连结构，其特征在于：所述第一介质和第二介质为单层或多层，多层为不同介电常数的绝缘材料的组合，或者金属与绝缘介质的组合。
4.根据权利要求1或3所述的用于毫米波频段芯片封装的垂直互连结构，其特征在于：所述第一介质和第二介质为单层时，单层介质厚度d，d＝ε0εrSw2L，其中ε0为真空介电常量，εr为介质的相对介电常数，S为金属焊盘面积，w为垂直互连结构的工作角速度，L为Bump的电感常量。
5.根据权利要求1或3所述的用于毫米波频段芯片封装的垂直互连结构，其特征在于：所述第一介质和第二介质的直径相同或不相同；所述第一介质和第二介质的直径与金属焊盘的直径相同或不相同。
6.根据权利要求5所述的用于毫米波频段芯片封装的垂直互连结构，其特征在于：所述孔沿信号线传播方向排列，孔连接背面导体与共面波导地平面，起到屏蔽作用，能够更有效地将射频信号聚集在内部介质层进行传输，防止信号传输过程中激励高次模、谐波、信号耦合，降低信号外部空间的辐射损耗，提高信号传输性能。
7.一种用于毫米波频段芯片封装的垂直互连结构，其特征在于：自上至下分别包括第一传输线、第一金属焊盘、Bump、第二金属焊盘、第二传输线，所述Bump周围包介质，介质为单层或多层，多层时每层介质的介电常数相同或不相同，多层介质为不同介电常数的绝缘材料的组合，或者金属与绝缘材料的组合；介质位于第一金属焊盘和第二金属焊盘之间，介质的直径与金属焊盘的直径相同或不相同；介质、金属焊盘、Bump之间产生电容效应，抵消Bump的电感效应，降低阻抗失配，提高信号传输性能；
所述第一传输线、第二传输线是结构为共面波导-背面导体-孔；所述共面波导-背面导体-孔传输线自下至上分别包括钝化层、背面导体、衬底、共面波导和孔；共面波导在垂直互连处采用宽度渐变结构，匹配由于垂直互连处不连续导致的阻抗失配。
8.根据权利要求7所述的用于毫米波频段芯片封装的垂直互连结构，其特征在于：所述孔沿信号线传播方向排列，孔连接背面导体与共面波导地平面，起到屏蔽作用，能够更有效地将射频信号聚集在内部介质层进行传输，防止信号传输过程中激励高次模、谐波、信号耦合，降低信号外部空间的辐射损耗，提高信号传输性能。
CN202110380507.4A 2021-04-09 2021-04-09 一种用于毫米波频段芯片封装的垂直互连结构 Active CN113113375B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110380507.4A CN113113375B (zh) 2021-04-09 2021-04-09 一种用于毫米波频段芯片封装的垂直互连结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110380507.4A CN113113375B (zh) 2021-04-09 2021-04-09 一种用于毫米波频段芯片封装的垂直互连结构

Publications (2)

Publication Number Publication Date
CN113113375A CN113113375A (zh) 2021-07-13
CN113113375B true CN113113375B (zh) 2024-05-28

Family

ID=76714957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110380507.4A Active CN113113375B (zh) 2021-04-09 2021-04-09 一种用于毫米波频段芯片封装的垂直互连结构

Country Status (1)

Country Link
CN (1) CN113113375B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936617A (ja) * 1995-07-20 1997-02-07 Nippon Telegr & Teleph Corp <Ntt> 高周波モジュール
US6875921B1 (en) * 2003-10-31 2005-04-05 Xilinx, Inc. Capacitive interposer
CN101123242A (zh) * 2006-08-11 2008-02-13 国际商业机器公司 制造通孔和电子器件的方法
CN102017113A (zh) * 2008-05-09 2011-04-13 松下电器产业株式会社 半导体装置及其制造方法
CN107210262A (zh) * 2015-11-13 2017-09-26 野田士克林股份有限公司 半导体器件
CN108063302A (zh) * 2017-12-07 2018-05-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 射频基板垂直互联结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044512B2 (en) * 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
JP6164103B2 (ja) * 2014-01-27 2017-07-19 富士通株式会社 半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936617A (ja) * 1995-07-20 1997-02-07 Nippon Telegr & Teleph Corp <Ntt> 高周波モジュール
US6875921B1 (en) * 2003-10-31 2005-04-05 Xilinx, Inc. Capacitive interposer
CN101123242A (zh) * 2006-08-11 2008-02-13 国际商业机器公司 制造通孔和电子器件的方法
CN102017113A (zh) * 2008-05-09 2011-04-13 松下电器产业株式会社 半导体装置及其制造方法
CN107210262A (zh) * 2015-11-13 2017-09-26 野田士克林股份有限公司 半导体器件
CN108063302A (zh) * 2017-12-07 2018-05-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 射频基板垂直互联结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于BGA的子阵板间垂直互连研究;郑钰;电子测量技术;第43卷(第7期);137-141 *

Also Published As

Publication number Publication date
CN113113375A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN111696959B (zh) 晶圆级封装中球栅阵列毫米波宽带匹配结构及设计方法
US7372408B2 (en) Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
CN107068659B (zh) 一种扇出型芯片集成天线封装结构及方法
US7911066B2 (en) Through-chip via interconnects for stacked integrated circuit structures
US20080290959A1 (en) Millimeter wave integrated circuit interconnection scheme
EP1307078A2 (en) High frequency circuit module
JP2014513493A (ja) 高性能ガラスベースの６０ＧＨｚ／ＭＭ波フェーズドアレイアンテナおよびその製造方法
CN107221527B (zh) 半导体封装件
WO2006065539A2 (en) Multi-layer printed circuit board comprising a through connection for high frequency applications
US20220102835A1 (en) Non-galvanic interconnect for planar rf devices
CN211404488U (zh) 一种毫米波芯片封装结构及其测试结构
CN113410181B (zh) 一种半导体封装结构
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
CN114496986A (zh) 超宽带晶圆级封装匹配结构
CN113113375B (zh) 一种用于毫米波频段芯片封装的垂直互连结构
Namaki et al. A tunable macro-modeling method for signal transition in mm-wave flip-chip technology
US6538316B2 (en) High frequency semiconductor device housing package
CN114496996A (zh) 一种tr组件的电磁屏蔽结构
CN210575925U (zh) 封装模组和雷达系统
Aslam et al. Multi Glass-Wafer Stacked Technology for 3D Heterogeneously-Integrated Scalable 6G Arrays
CN115692350B (zh) 一种抑制高次模的芯片封装结构
Schmueckle et al. A 77 GHz broadband flip-chip transition on LTCC submount
EP4095905A1 (en) Flip-chip ball grid array-type integrated circuit package for very high frequency operation
US10553511B2 (en) Integrated chip scale packages
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant