CN113410181B - 一种半导体封装结构 - Google Patents

一种半导体封装结构 Download PDF

Info

Publication number
CN113410181B
CN113410181B CN202110681179.1A CN202110681179A CN113410181B CN 113410181 B CN113410181 B CN 113410181B CN 202110681179 A CN202110681179 A CN 202110681179A CN 113410181 B CN113410181 B CN 113410181B
Authority
CN
China
Prior art keywords
glass substrate
grounding
feed
hole
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110681179.1A
Other languages
English (en)
Other versions
CN113410181A (zh
Inventor
徐莎
郭春炳
张俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN202110681179.1A priority Critical patent/CN113410181B/zh
Publication of CN113410181A publication Critical patent/CN113410181A/zh
Application granted granted Critical
Publication of CN113410181B publication Critical patent/CN113410181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本申请公开了一种半导体封装结构，包括均基于玻璃基板制备的芯片模块以及天线模块构建。其中，天线模块与芯片模块呈上下堆叠设计，并通过均基于玻璃通孔技术形成的第一垂直互连结构与第二垂直互连结构实现三维方向的电气连接。通过这一结构设计，不仅能够缩短天线模块与芯片模块的连线长度，减小因互连线太长而带来较大的寄生参数，进而减少因寄生参数导致的电磁损耗；还能够提升纵向方向的封装密度，节约封装面积，提升集成度，进而满足更高集成度要求。再者，芯片模块以及天线模块均基于玻璃基板制备，方便基于玻璃通孔技术的垂直互连结构的形成，进而降低工艺成本。

Description

一种半导体封装结构
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种半导体封装结构。
背景技术
射频前端是新一代无线通信所需硬件系统中的重要组件，作为信号接收部分，射频前端的性能决定了通信质量、信号功率、信号带宽、连接速度等指标，是检验通信终端竞争力的核心组件。尤其是伴随通信终端对高频、高速、小型化的极致追求，天线和射频前端中的元器件数量都将日益增加，射频前端的可用面积也愈发有限。尤其在毫米波频段，传输路径的性能对信号损耗的影响较大，传统的芯片+基板+天线的架构模式也就面临技术挑战。因此在上述趋势下，封装天线(Antenna in Package,AiP)技术应运而生。封装天线是基于封装材料与工艺，将天线与芯片集成在同一封装体内，提高了集成度，兼顾了天线性能、成本及体积。但是，目前的天线封装设计方案难以满足更高集成度要求，还存在电磁损耗较大及工艺成本较高问题。
发明内容
有鉴于此，本申请的目的是提供一种半导体封装结构，能够满足更高集成度要求，而且电磁损耗小、工艺成本低。
为达到上述技术目的，本申请提供了一种半导体封装结构，包括均基于玻璃基板制备的芯片模块以及天线模块；
所述天线模块叠装于所述芯片模块顶面，且设有基于玻璃通孔技术形成的第一垂直互连结构；
所述芯片模块设有基于玻璃通孔技术形成且与所述第一垂直互连结构电连接的第二垂直互连结构。
进一步地，所述芯片模块为扇出式封装模块，包括第一玻璃基板、半导体芯片以及重布线层；
所述第一玻璃基板内设有空腔；
所述半导体芯片倒装于所述空腔中，以使得所述半导体芯片的有源面朝向所述第一玻璃基板底面；
所述重布线层安装于所述第一玻璃基板底面，且与所述半导体芯片电连接。
进一步地，所述天线模块为基片集成波导缝隙天线模块，叠装于所述第一玻璃基板顶面，包括第二玻璃基板以及若干缝隙天线；
若干所述缝隙天线阵列分布于所述第二玻璃基板顶面；
所述第二玻璃基板底面设有下金属层，所述第二玻璃基板的顶面设有上金属层；
所述下金属层的底面形成接地金属面。
进一步地，所述第二玻璃基板上垂直设有第一馈电通孔；
所述第一馈电通孔设有与若干所述缝隙天线电连接的第一馈电线；
所述第一馈电通孔以及所述第一馈电线形成所述第一垂直互连结构；
所述第一玻璃基板上垂直设有与所述第一馈电通孔一一对应的第二馈电通孔；
所述第二馈电通孔上设有与所述第一馈电线以及所述重布线层电连接的第二馈电线；
所述第一玻璃基板上还垂直设有第一接地通孔；
所述第一接地通孔设有与所述接地金属面以及所述重布线层电连接的第一接地线；
所述第二馈电通孔、所述第二馈电线、所述第一接地通孔以及所述第一接地线形成所述第二垂直互连结构。
进一步地，所述第一馈电通孔周围设有若干垂直分布的第二接地通孔；
若干所述第二接地通孔全包围地或半包围地绕设于所述第一馈电通孔周围；
各个所述第二接地通孔设有与所述接地金属面电连接的第二接地线。
进一步地，所述第一馈电线数量为一条。
进一步地，所述第一接地线数量为两条。
进一步地，所述第一馈电线与所述第二馈电线之间以及所述第一接地线与所述接地金属面之间均通过第一焊球电连接；
所述重布线层底面设有连接所述重布线层的第二焊球。
进一步地，所述第一玻璃基板包括下玻璃基板以及上玻璃基板；
所述下玻璃基板顶面设有凹槽腔；
所述上玻璃基板盖装于所述上玻璃基板顶面；
所述凹槽腔与所述上玻璃基板底面之间围成所述空腔。
进一步地，所述芯片模块内还集成有无源器件。
从以上技术方案可以看出，本申请的封装结构由均基于玻璃基板制备的芯片模块以及天线模块构建。其中，天线模块与芯片模块呈上下堆叠设计，并通过均基于玻璃通孔技术形成的第一垂直互连结构与第二垂直互连结构实现三维方向的电气连接。通过这一结构设计，不仅能够缩短天线模块与芯片模块的连线长度，减小因互连线太长而带来较大的寄生参数，进而减少因寄生参数导致的电磁损耗；还能够提升纵向方向的封装密度，节约封装面积，提升集成度，进而满足更高集成度要求。再者，芯片模块以及天线模块均基于玻璃基板制备，这一面方便了后续基于玻璃通孔技术的垂直互连结构的形成，进而降低工艺成本；另一方面也利用玻璃材料的低介电常数特性，有效降低封装结构的高频损耗。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请中提供的一种半导体封装结构一个半导体芯片状态下的结构示意图；
图2为本申请中提供的一种半导体封装结构的天线模块的轴侧示意图；
图3为本申请中提供的一种半导体封装结构的天线模块的俯视图；
图4为本申请中提供的一种半导体封装结构的第二接地通孔全包围设计的结构示意图；
图5为本申请中提供的一种半导体封装结构的第二接地通孔半包围设计的结构示意图；
图6为本申请中提供的一种半导体封装结构两个堆叠半导体芯片状态下的结构示意图；
图7为本申请中提供的一种半导体封装结构两个并列半导体芯片状态下的结构示意图；
图中：100、芯片模块；200、天线模块；1、半导体芯片；2、第一玻璃基板；21、上玻璃基板；22、下玻璃基板；3、重布线层；41、第二玻璃基板；42、缝隙天线；43、上金属层；44、下金属层；45、第一馈电线；46、第二接地线；51、第二馈电线；52、第一接地线；61、第一焊球；62、第二焊球；7、无源器件。
具体实施方式
下面将结合附图对本申请实施例的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请实施例保护的范围。
在本申请实施例的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可更换连接，或一体地连接，可以是机械连接，也可以是电连接，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请实施例中的具体含义。
本申请实施例公开了一种半导体封装结构。
本申请人发现，目前绝大部分的射频前端设计方案，是将天线与芯片分开的，即芯片单独封装，天线则放置在芯片封装体之外。这种传统的封装方式占用的面积较大，而且芯片和天线之间的互连距离较长，容易产生较大的寄生参数，造成电磁损耗，也难以满足更高集成度要求，为解决上述不足，本申请提出以下封装结构。
请参阅图1，本申请实施例中提供的一种半导体封装结构的一个实施例包括：
均基于玻璃基板制备的芯片模块100以及天线模块200。其中，天线模块200三维叠装于芯片模块100顶面，且设有基于玻璃通孔技术形成的第一垂直互连结构；芯片模块100设有基于玻璃通孔技术形成且与第一垂直互连结构电连接的第二垂直互连结构。需说明地是，玻璃通孔“Through-Glass-Via，TGV”技术，是一种穿透玻璃介质基板的、垂直的、金属化“包括金属镀层或者完全金属填充”的垂直互连技术。
通过上述这一结构设计，不仅能够缩短天线模块200与芯片模块100的连线长度，减小因互连线太长而带来较大的寄生参数，进而减少因寄生参数导致的电磁损耗；还能够提升纵向方向的封装密度，节约封装面积，提升集成度，进而满足更高集成度要求。再者，芯片模块100以及天线模块200均基于玻璃基板制备，这一面方便了后续基于玻璃通孔技术的垂直互连结构的形成，进而降低工艺成本；另一方面也利用玻璃材料的低介电常数特性，有效降低封装结构的高频损耗。另外，本申请这一设计结构，芯片模块100以及天线模块200可以分开制造，分别测试后再组装，有助于提高了加工良率。
以上为本申请实施例提供的一种半导体封装结构的实施例一，以下为本申请实施例提供的一种半导体封装结构的实施例二，具体请参阅图1至图7。
基于上述实施例一的方案：
进一步地，就芯片模块100来说，为扇出式封装模块，包括第一玻璃基板2、半导体芯片1以及重布线层3。其中，第一玻璃基板2内设有空腔，半导体芯片1倒装于空腔中，以使得半导体芯片1的有源面朝向第一玻璃基板2底面，重布线层3安装于第一玻璃基板2底面，且与半导体芯片1电连接。
需说明地是，本申请人发现传统的封装天线设计思路，通常将芯片的有源面指向封装天线基板，芯片有源区与天线直接通过焊球相连。这样设计，焊球的高度和一致性将影响芯片的性能，容易发生封装误差而造成寄生参数的偏差。而且，传统的这一封装方式，芯片还占用了焊球的面积，因此这一封装方式也不适用高引脚芯片。而本申请中将半导体芯片1的有源面朝第一玻璃基板2底面设计，也即是朝背离天线模块200方向设计。其目的之一就是为了解决传统封装方式存在的焊球的高度和一致性影响芯片的性能，容易发生封装误差而造成寄生参数的偏差的技术问题，可以在很大程度上避免由于封装的误差所造成寄生参数的偏差，保证多模块性能的一致性。而且，利用扇出式封装的优势，在半导体芯片1表面沉积金属层和介质层并形成相应的金属布线图形，来对半导体芯片1的I/O端口进行重新布局，将其布置到新的、节距占位可更为宽松的区域，不用占用焊球的面积，因此可以适用于高引脚芯片。
此外，将半导体芯片1的有源面竖直朝下设计，则可以通过较薄的重布线层3与下一级载板连接，减小了热阻，有利于半导体芯片1的散热，使得封装结构整体散热效果优良。
进一步地，天线模块200为基片集成波导缝隙天线模块，具体叠装于第一玻璃基板2顶面，包括第二玻璃基板41以及若干缝隙天线42。其中，若干缝隙天线42阵列分布于第二玻璃基板41顶面。而第二玻璃基板41底面设有下金属层44，第二玻璃基板41的顶面设有上金属层43，下金属层44的底面形成接地金属面。需说明地是，基片集成波导“SIW”具有重量轻、体积小、成本低、损耗小、易集成的优点，是一种优异的毫米波传输结构。通过在短路的SIW上开窄槽，可实现毫米波缝隙天线42，其具有结构简单、辐射效率高的特点。而且基于玻璃基封装工艺可以方便地实现SIW结构，且实现毫米波天线效率的提升。本实施例中，可以通过在上金属层43蚀刻出缝隙，而缝隙天线42对应设于缝隙，进而构成单列缝隙封装天线结构。另外，上金属层43或下金属层44具体可以为金属薄膜，直接覆盖于第二玻璃基板41上。
进一步地，就第一垂直互连结构的形成来说，在第二玻璃基板41上垂直设有第一馈电通孔(图中未示)。而第一馈电通孔设有与若干缝隙天线42电连接的第一馈电线45。对应地第一馈电通孔以及第一馈电线45则形成第一垂直互连结构。具体的，先对第二玻璃基板41打孔形成第一馈电通孔，再往馈电通孔中填充金属以形成第一馈电线45。
就第二垂直互连结构来说，在第一玻璃基板2上垂直设有与第一馈电通孔一一对应的第二馈电通孔(图中未示)，第二馈电通孔上设有与第一馈电线45以及重布线层3电连接的第二馈电线51；同时，第一玻璃基板2上还垂直设有第一接地通孔(图中未示)，第一接地通孔设有与接地金属面以及重布线层3电连接的第一接地线52。对应地，第二馈电通孔、第二馈电线51、第一接地通孔以及第一接地线52形成第二垂直互连结构。同理，先对第一玻璃基板2进行打孔分别形成第二馈电通孔以及第一接地通孔，再在第二馈电通孔与第一接地通孔填充金属以分别形成第二馈电线51以及第一接地线52。需说明地是，根据重布线层3重布线层3实际结构设计，第二馈电通孔可以根据实际需要贯通至能够使得第二馈电线51与重布线层3电连接位置即可，同理第一接地通孔对应也贯通至能够使得第一接地线52与重布线层3电连接位置，具体不做赘述。
进一步地，第一馈电通孔周围设有若干也为垂直分布的第二接地通孔(图中未示)，若干第二接地通孔全包围地或半包围地绕设于第一馈电通孔周围，各个第二接地通孔设有与接地金属面电连接的第二接地线46。需说明地是，通过第二接地通孔的设计，能够起到阵列起反射作用，进而提升信号传输性能。利用电磁波遇到障碍物会反射，可以反射天线的能量。其中，全包围分布结构，可以将天线能量集中在第一垂直互连结构周围，也即是集中在第一馈电通孔周围，半包围结构，则可以将能量反射到需要的方向。
进一步地，本申请中的第一馈电线45数量可以为一条或者多条，对应的第一馈电通孔也即是一个或多个；与之一一对应的第二馈电线51数量也即是相同的一条或多条，而第二馈电通孔也为一个或多个。多条第一馈电线45的设计，可以提高天线精度、响应更多频段，但结构设计也会更加复杂。为此，本申请中，对于第一馈电线45数量来说，优选为一条，这样使得整体结构更加简便，进一步提升集成度，且容易优化。
进一步地，本申请中，第一接地线52数量也可以为一条或多条，为了更好的与高频测试“地-信号-地”三端口探针相兼容，实现更好的测试，本申请中第一接地线52数量优选为两条。两条第一接地线52可以接在接地金属面的任何位置，具体可以根据半导体芯片1的信号地位置进行调整，不做限制。
总的来说，采用“地-信号-地”方式来设计垂直互连结构，不仅能够使得整体结构简单，方便测试，也可以进一步提高集成度、减小寄生参数。
进一步地，第一馈电线45与第二馈电线51之间以及第一接地线52与接地金属面之间均通过第一焊球61电连接；而重布线层3底面设有连接重布线层3的第二焊球62，第二焊球62则方便芯片与下一级载板“例如PCB板”的连接。
进一步地，就第一玻璃基板2的结构来说，包括下玻璃基板22以及上玻璃基板21。其中，下玻璃基板22顶面设有凹槽腔，上玻璃基板21盖装于上玻璃基板21顶面，凹槽腔与上玻璃基板21底面之间围成空腔。具体的，第一玻璃基板2可以基于扇出式封装实现对半导体芯片1的封装。先制作下玻璃基板22，然后在下玻璃基板22上刻蚀出凹槽腔，再将芯片倒装在凹槽腔，而后盖好上玻璃基板21，完成半导体芯片1的埋设。
本申请中半导体芯片1可以是一个或多个，多个的情况下可以是如图7所示水平间隔埋设于空腔中，或如图6所示堆叠埋设于空腔中，不做限制。
进一步地，由于玻璃基板适合做集成无源器件7“IPD”，因此在封装结构中做无源器件7集成，可以使得IPD与芯片和天线的距离更近，更进一步地提升集成度，提供更多地设计自由度。
以上对本申请所提供的一种半导体封装结构进行了详细介绍，对于本领域的一般技术人员，依据本申请实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种半导体封装结构，其特征在于，包括均基于玻璃基板制备的芯片模块以及天线模块；
所述天线模块叠装于所述芯片模块顶面，且设有基于玻璃通孔技术形成的第一垂直互连结构；
所述芯片模块设有基于玻璃通孔技术形成且与所述第一垂直互连结构电连接的第二垂直互连结构；
所述芯片模块为扇出式封装模块，包括第一玻璃基板、半导体芯片以及重布线层；
所述第一玻璃基板内设有空腔；
所述半导体芯片倒装于所述空腔中，以使得所述半导体芯片的有源面朝向所述第一玻璃基板底面；
所述重布线层安装于所述第一玻璃基板底面，且与所述半导体芯片电连接；
所述天线模块为基片集成波导缝隙天线模块，叠装于所述第一玻璃基板顶面，包括第二玻璃基板以及若干缝隙天线；
所述第二玻璃基板底面设有下金属层，所述第二玻璃基板的顶面设有上金属层；
所述下金属层的底面形成接地金属面；
若干所述缝隙天线阵列分布于所述第二玻璃基板顶面；
所述第二玻璃基板上垂直设有第一馈电通孔；
所述第一馈电通孔设有与若干所述缝隙天线电连接的第一馈电线；
所述第一馈电通孔以及所述第一馈电线形成所述第一垂直互连结构；
所述第一馈电通孔周围设有若干垂直分布的第二接地通孔。
2.根据权利要求1所述的一种半导体封装结构，其特征在于，所述第一玻璃基板上垂直设有与所述第一馈电通孔一一对应的第二馈电通孔；
所述第二馈电通孔上设有与所述第一馈电线以及所述重布线层电连接的第二馈电线；
所述第一玻璃基板上还垂直设有第一接地通孔；
所述第一接地通孔设有与所述接地金属面以及所述重布线层电连接的第一接地线；
所述第二馈电通孔、所述第二馈电线、所述第一接地通孔以及所述第一接地线形成所述第二垂直互连结构。
3.根据权利要求1所述的一种半导体封装结构，其特征在于，所述第一馈电通孔周围设有若干垂直分布的第二接地通孔；
若干所述第二接地通孔全包围地或半包围地绕设于所述第一馈电通孔周围；
各个所述第二接地通孔设有与所述接地金属面电连接的第二接地线。
4.根据权利要求2所述的一种半导体封装结构，其特征在于，所述第一馈电线数量为一条。
5.根据权利要求2所述的一种半导体封装结构，其特征在于，所述第一接地线数量为两条。
6.根据权利要求2所述的一种半导体封装结构，其特征在于，所述第一馈电线与所述第二馈电线之间以及所述第一接地线与所述接地金属面之间均通过第一焊球电连接；
所述重布线层底面设有连接所述重布线层的第二焊球。
7.根据权利要求1所述的一种半导体封装结构，其特征在于，所述第一玻璃基板包括下玻璃基板以及上玻璃基板；
所述下玻璃基板顶面设有凹槽腔；
所述上玻璃基板盖装于所述上玻璃基板顶面；
所述凹槽腔与所述上玻璃基板底面之间围成所述空腔。
8.根据权利要求1所述的一种半导体封装结构，其特征在于，所述芯片模块内还集成有无源器件。
CN202110681179.1A 2021-06-18 2021-06-18 一种半导体封装结构 Active CN113410181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110681179.1A CN113410181B (zh) 2021-06-18 2021-06-18 一种半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110681179.1A CN113410181B (zh) 2021-06-18 2021-06-18 一种半导体封装结构

Publications (2)

Publication Number Publication Date
CN113410181A CN113410181A (zh) 2021-09-17
CN113410181B true CN113410181B (zh) 2022-09-23

Family

ID=77681695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110681179.1A Active CN113410181B (zh) 2021-06-18 2021-06-18 一种半导体封装结构

Country Status (1)

Country Link
CN (1) CN113410181B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964110A (zh) * 2021-09-24 2022-01-21 西安电子科技大学 基于嵌入式z线的嵌入式晶圆级球珊阵列封装天线结构
CN117394015B (zh) * 2023-10-27 2024-07-09 惠州市特创电子科技股份有限公司 三维相控阵天线封装及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416200A (zh) * 2020-04-16 2020-07-14 中国电子科技集团公司第五十四研究所 圆极化封装天线
CN112018101A (zh) * 2019-05-28 2020-12-01 联发科技股份有限公司 半导体封装

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910311B (zh) * 2017-12-04 2024-06-14 盛合晶微半导体(江阴)有限公司 一种扇出型天线封装结构及其制备方法
CN108649325B (zh) * 2018-03-20 2020-08-07 北京邮电大学 一种宽带高增益毫米波介质谐振天线阵列
KR102145219B1 (ko) * 2018-07-27 2020-08-18 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
CN110931941B (zh) * 2019-12-06 2021-06-29 上海先方半导体有限公司 一种AiP缝隙天线封装结构及其制备方法
CN113629042A (zh) * 2021-06-29 2021-11-09 北京七芯中创科技有限公司 一种基于倒装工艺芯片与基板天线的集成化结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018101A (zh) * 2019-05-28 2020-12-01 联发科技股份有限公司 半导体封装
CN111416200A (zh) * 2020-04-16 2020-07-14 中国电子科技集团公司第五十四研究所 圆极化封装天线

Also Published As

Publication number Publication date
CN113410181A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
CN112051551B (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
WO2018210054A1 (zh) 集成天线封装结构和终端
CN111276787B (zh) 三维集成毫米波AiP相控阵阵元
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
KR101776821B1 (ko) 기판 구조들을 이용하는 전자기 신호의 재지향
CN103329349B (zh) 用于封装应用的叠层天线结构
CN113410181B (zh) 一种半导体封装结构
KR20150144416A (ko) 적층 모듈 패키지 및 그 제조 방법
CN215600361U (zh) 集成电路封装件和电子设备
CN115313013A (zh) 天线结构及其电子封装件
CN211404488U (zh) 一种毫米波芯片封装结构及其测试结构
CN113013605A (zh) 基于扇出封装的多馈封装天线
CN115020979A (zh) 多波束相控阵天线
CN116885457A (zh) 一种相控阵天线、天线封装结构及其制作方法
CN114496996A (zh) 一种tr组件的电磁屏蔽结构
US6538316B2 (en) High frequency semiconductor device housing package
CN112838366A (zh) 一种多通道表贴式t/r组件
JP2021141370A (ja) 半導体パッケージ
CN112447652A (zh) 天线前端模组制作方法及天线前端模组
CN113113375B (zh) 一种用于毫米波频段芯片封装的垂直互连结构
TWI848584B (zh) 毫米波埋入式天線
TWI815314B (zh) 電子封裝件及其製法
US10553511B2 (en) Integrated chip scale packages
US20230395968A1 (en) A multi-layered structure having antipad formations
CN114122674B (zh) 一种基于扇出封装工艺的毫米波封装天线

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant