KR20150144416A - 적층 모듈 패키지 및 그 제조 방법 - Google Patents

적층 모듈 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20150144416A
KR20150144416A KR1020140072908A KR20140072908A KR20150144416A KR 20150144416 A KR20150144416 A KR 20150144416A KR 1020140072908 A KR1020140072908 A KR 1020140072908A KR 20140072908 A KR20140072908 A KR 20140072908A KR 20150144416 A KR20150144416 A KR 20150144416A
Authority
KR
South Korea
Prior art keywords
substrate
vias
signal
pattern
patterns
Prior art date
Application number
KR1020140072908A
Other languages
English (en)
Inventor
최광성
배현철
엄용성
이학선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140072908A priority Critical patent/KR20150144416A/ko
Priority to US14/685,400 priority patent/US20150364445A1/en
Publication of KR20150144416A publication Critical patent/KR20150144416A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48159—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

본 발명은 서로 다른 특성을 갖는 기판 간의 수직적 신호 손실을 최소화할 수 있는 적층 모듈 패키지에 관한 것으로, 보다 구체적으로 제1 소자가 실장된 제1 기판; 상기 제1 기판을 관통하는 제1 비아들; 상기 제1 소자보다 큰 두께를 가지는 제2 소자가 실장된, 상기 제1 기판보다 큰 두께를 가지는 제2 기판; 상기 제2 기판을 관통하는 제2 비아들; 상기 제1 기판 상에 형성되고, 각각 상기 제1 소자와 연결되는 제1 신호패턴 및 제1 접지패턴; 및 상기 제2 기판 상에 형성되고, 각각 상기 제2 비아들 중 어느 하나 이상과 연결되고, 각각 상기 제2 소자와 연결되는 제2 신호패턴 및 제2 접지패턴을 포함할 수 있다. 상기 제1 소자와 상기 제2 소자는 적어도 하나의 상기 제1 비아 및 적어도 하나의 제2 비아들에 의해 수직적으로 연결되며, 상기 제1 신호패턴 또는 상기 제1 접지패턴은 복수개의 상기 제1 비아들과 연결될 수 있다.

Description

적층 모듈 패키지 및 그 제조 방법{Stack module package and method for manufacturing of the same}
본 발명은 적층 모듈 패키지에 관한 것으로, 보다 구체적으로 본 발명은 적층 모듈 패키지 및 그 제조 방법에 관한 것이다.
다양한 산업에 있어서, 작고 가볍고 얇으면서 고성능 및 다기능을 갖는 모듈 패키지에 대한 요구는 계속해서 증가하고 있다. 상기 모듈 패키지는 개인용 스마트 폰 뿐만 아니라 서버, 게임용 콘솔, 네트워크용 서버, 광 통신용 모듈, 레이더용 모듈, 조명용 부품에 이르기까지 다양하게 적용되고 있다. 이와 같은 시장의 요구에 부응하기 위해 삼차원 적층 패키징 기술이 제안되었다. 삼차원 적층 패키지 기술에는 실리콘 관통 홀(Through Silicon Via, TSV)을 기반으로 반도체 칩들을 삼차원적으로 적층하는 3D IC 기술이 있다. 또는, 상기 실리콘 관통 홀을 포함하는 실리콘 인터포저 기판 상에 여러 반도체 칩들을 실장하거나 삼차원으로 적층하는 2.5D IC 기술이 있다. 이러한 기술을 이용하여, RF 칩의 경우 송신단과 수신단을 삼차원으로 적층하거나, RF 칩과 디지털 칩을 삼차원으로 적층하여, 시스템의 크기를 줄임과 동시에 신호 손실을 줄이고 전력을 절감하며 동작 주파수를 높이는 기술이 개발되고 있다. 디지털 분야의 경우, 메모리를 삼차원으로 적층하거나, 프로세서와 메모리를 적층하거나, 또는 인터포저 기판 상에 프로세서와 메모리를 2.5D IC 형태로 적층하는 기술이 개발되고 있다.
본 발명이 해결하고자 하는 과제는 서로 다른 특성을 갖는 기판 간의 수직적 신호 손실을 최소화할 수 있는 적층 모듈 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 신호 손실을 최소화할 수 있는 적층 모듈 패키지를 제조하는 방법을 제공하는데 있다.
본 발명의 개념에 따른, 적층 모듈 패키지는, 제1 소자가 실장된 제1 기판; 상기 제1 기판을 관통하는 제1 비아들; 상기 제1 소자보다 큰 두께를 가지는 제2 소자가 실장된, 상기 제1 기판보다 큰 두께를 가지는 제2 기판; 상기 제2 기판을 관통하는 제2 비아들; 상기 제1 기판 상에 형성되고, 각각 상기 제1 소자와 연결되는 제1 신호패턴 및 제1 접지패턴; 및 상기 제2 기판 상에 형성되고, 각각 상기 제2 비아들 중 어느 하나 이상과 연결되고, 각각 상기 제2 소자와 연결되는 제2 신호패턴 및 제2 접지패턴을 포함할 수 있다. 이때, 상기 제1 소자와 상기 제2 소자는 적어도 하나의 상기 제1 비아 및 적어도 하나의 제2 비아들에 의해 수직적으로 연결될 수 있고, 상기 제1 신호패턴 또는 상기 제1 접지패턴은 복수개의 상기 제1 비아들과 연결될 수 있다.
상기 제1 비아들 및 제2 비아들을 연결하는 연결부들을 더 포함할 수 있고, 상기 제2 비아들의 각각은 상기 제1 비아들의 각각보다 더 큰 직경을 가질 수 있다.
상기 제2 신호패턴과 연결되는 하나의 제2 비아와 대응하여, 상기 제1 신호패턴에는 두 개 이상의 제1 비아들이 연결될 수 있다.
나아가, 상기 적층 모듈 패키지는, 상기 제1 기판과 상기 제2 기판 사이에 개재되고, 상기 제1 기판의 바닥면과 상기 제2 기판의 상면 사이의 공간을 제공하는 제3 기판; 및 상기 제3 기판을 관통하고, 상기 제1 비아들과 상기 제2 비아들을 연결하는 제3 비아들을 더 포함할 수 있다. 이때, 상기 제2 기판은 상기 제3 기판보다 큰 두께를 가질 수 있고, 상기 제2 비아들의 각각은 상기 제3 비아들의 각각보다 더 큰 직경을 가질 수 있다.
상기 제1 신호패턴은 복수개의 제1 비아들을 포함하는 제1 묶음과 연결될 수 있고, 상기 제1 접지패턴은 상기 제1 신호패턴을 둘러싸며 폐곡선을 이루고, 복수개의 제1 비아들을 포함하는 제2 묶음과 연결될 수 있으며, 상기 제1 신호패턴과 상기 제1 접지패턴 사이에 보호층이 개재될 수 있다.
상기 제1 신호패턴, 제1 접지패턴, 제2 신호패턴 및 제2 접지패턴에는 고주파 신호 또는 고속 전기 신호가 전달될 수 있다.
상기 제2 기판은 하부를 향하여 함몰된 캐비티를 포함할 수 있고, 상기 캐비티 내에 상기 제2 소자가 배치될 수 있다.
나아가, 상기 적층 모듈 패키지는, 상기 제1 기판과 상기 제2 기판 사이에 개재되고, 상기 제1 기판보다 큰 두께를 가지며, 상기 제1 기판의 바닥면과 상기 제2 기판의 상면 사이의 공간을 제공하는 제3 기판; 및 상기 제3 기판을 관통하고, 상기 제1 비아들과 상기 제2 비아들을 연결하는 제3 비아들을 더 포함할 수 있다. 이때, 상기 제3 비아들의 각각은 상기 제1 비아들의 각각보다 더 큰 직경을 가지며, 상기 제2 소자의 상면의 레벨은 상기 제3 기판의 상면 및 하면 사이에 위치할 수 있다.
또한, 상기 적층 모듈 패키지는, 상기 제2 기판 아래에 배치되고, 제3 소자와 수평적으로 연결된 제4 기판; 및 상기 제4 기판 아래에 배치되고, 상기 제3 소자에서 발생하는 열을 방출하는 방열판을 더 포함할 수 있다.
이때, 상기 제3 소자는 상기 제1 소자보다 더 높은 전력을 소비할 수 있다.
이때, 상기 제2 기판은 상기 제1 기판보다 더 낮은 열전도도를 가질 수 있다.
나아가, 상기 적층 모듈 패키지는, 이의 상면에 상기 제2 소자가 배치되고, 상기 제2 기판 아래에 배치된 제5 기판; 및 상기 제5 기판을 관통하고, 상기 제2 비아들과 연결되는 제5 비아들을 더 포함할 수 있다. 이때, 상기 제2 기판은 상기 제2 소자와 수평적으로 연결되며, 상기 제1 기판의 바닥면과 상기 제5 기판의 상면 사이의 공간을 제공하고, 상기 제2 기판은 상기 제5 기판보다 큰 두께를 가지며, 상기 제2 비아들의 각각은 상기 제5 비아들의 각각보다 더 큰 직경을 가질 수 있다.
상기 적층 모듈 패키지는, 상기 제5 기판 상에 형성되고, 각각 상기 제5 비아들 중 어느 하나 이상과 연결되고, 각각 상기 제2 소자와 연결되는 제5 신호패턴 및 제5 접지패턴을 더 포함할 수 있다. 상기 제5 신호패턴은 복수개의 상기 제5 비아들과 연결될 수 있다.
한편, 본 발명의 또 다른 개념에 따른 적층 모듈 패키지는, 이의 내부를 관통하는 제1 비아들을 포함하는 제1 기판; 상기 제1 기판 상에 형성되고, 상기 제1 비아들 중 어느 하나 이상과 연결되는 제1 도전패턴; 이의 내부를 관통하는 제2 비아들을 포함하는 제2 기판; 및 상기 제2 기판 상에 형성되고, 상기 제2 비아들 중 어느 하나 이상과 연결되는 제2 도전패턴을 포함할 수 있다. 이때, 상기 제2 기판은 상기 제1 기판보다 큰 두께를 가지며, 상기 제1 도전패턴과 상기 제2 도전패턴은 적어도 하나의 상기 제1 비아 및 적어도 하나의 상기 제2 비아에 의해 수직적으로 연결되고, 상기 제1 도전패턴은 복수개의 상기 제1 비아들과 연결될 수 있다.
상기 제2 비아들의 각각은 상기 제1 비아들의 각각보다 더 큰 직경을 가질 수 있다.
본 발명은 3차원적으로 배열된 적층 모듈 패키지를 제공함에 있어서, 서로 다른 특성을 갖는 기판 간의 수직적 신호 손실을 최소화할 수 있다. 또한, 열적인 측면에서 유리한 구조를 제공할 수 있다. 나아가 상기 적층 모듈 패키지 내부에 배치되는 기판을 캐리어 기판으로 사용함으로써, 상기 적층 모듈 패키지를 제조함에 있어 수율을 높이고 공정을 간략화시킬 수 있다.
도 1a는 본 발명의 개념을 설명하기 위한, 2차원적으로 배열된 RF 모듈의 회로도이다.
도 1b는 도 1a의 A-A'에 따른 RF 모듈 패키지의 단면도이다.
도 1c는 도 1b의 모듈 패키지에 하우징을 부착한 단면도이다.
도 2a는 본 발명의 개념을 설명하기 위한, 제1 소자가 실장된 제1 기판의 평면도이다.
도 2b는 본 발명의 개념을 설명하기 위한, 제2 소자가 실장된 제2 기판의 평면도이다.
도 3a는 본 발명의 일 예에 따른, 제1 소자가 실장된 제1 기판의 평면도이다.
도 3b는 본 발명의 일 예에 따른, 제2 소자가 실장된 제2 기판의 평면도이다.
도 3c는 본 발명의 일 예에 따른, 적층 모듈 패키지의 평면도이다.
도 3d는 도 3c의 A-A'에 따른 단면도이다.
도 4a는 본 발명의 실시예 1에 따른 적층 모듈 패키지의 단면도이다.
도 4b는 도 4a의 Y영역을 확대한 단면도이다.
도 4c는 도 4a의 X영역을 확대한 단면도이다.
도 4d는 도 4a의 Z영역을 확대한 단면도이다.
도 4e는 도 4d의 B-B'에 대한 평면도이다.
도 5a 내지 도 5e는 본 실시예 1에 따른 적층 모듈 패키지를 제조하는 과정을 순차적으로 나타내는 단면도이다.
도 6은 본 발명의 실시예 2에 따른 적층 모듈 패키지의 단면도이다.
도 7은 본 발명의 실시예 3에 따른 적층 모듈 패키지의 단면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1a는 본 발명의 개념을 설명하기 위한, 2차원적으로 배열된 RF 모듈의 회로도이다. 도 1a를 참조하면, 본 발명의 일례에 따른 RF 모듈의 회로도는 복수개의 소자들을 포함할 수 있으며, 구체적으로 코어칩(CC), 구동 증폭기(DA), 감쇄기(AT), 전력 증폭기(PA), 서큘레이터(CI), 리미터(LI), 저 잡음 증폭기(LNA) 및 필터(FI)를 포함할 수 있다. 상기 서큘레이터(CI)는 외부의 안테나와 연결될 수 있으며, 상기 코어칩(CC)은 고주파 신호가 입출력될 수 있다.
도 1b는 도 1a의 A-A'에 따른 RF 모듈 패키지의 단면도이다. 도 1b를 참조하면, RF 모듈 패키지는 상기 RF 모듈의 회로도의 A-A' 에 따라 복수개의 소자들을 포함할 수 있으며, 구체적으로 코어칩(CC), 구동 증폭기(DA), 감쇄기(AT), 전력 증폭기(PA) 및 서큘레이터(CI)를 포함할 수 있다. 상기 복수개의 소자들은 방열판(7) 상에 배치될 수 있다. 구체적으로, 상기 복수개의 소자들은 상기 방열판(7)에 다이 본딩(die bonding)될 수 있으며, 상기 복수개의 소자들은 상기 방열판(7)과 직접 접촉할 수 있다. 나아가, 상기 RF 모듈 패키지는 상기 방열판(7) 상에 배치되며, 상기 소자들을 서로 연결하기 위한 복수개의 기판들(LT)을 포함할 수 있다. 상기 복수개의 기판들(LT)의 각각은 상기 소자 및 이와 인접한 소자의 사이에 배치될 수 있으며, 상기 복수개의 기판들(LT)의 각각은 상기 소자 및 이와 인접한 소자와 와이어(3)를 통해 수평적으로 연결될 수 있다. 도시되진 않았지만, 상기 복수개의 기판들(LT)의 각각은 이의 상에 재배선층을 포함하며, 이로써 상기 소자들을 서로 연결할 수 있다. 상기 기판은 LTCC(Low Temperature Co-fired Ceramic) 기판일 수 있다.
상기 복수개의 소자들 중 상기 전력 증폭기(PA)의 경우에는, 수십 내지 수백 W의 전력을 소비할 수 있다. 따라서, 이 경우 상기 전력 증폭기(PA)에서 발생하는 열을 효율적으로 외부로 전달시킬 필요가 있다. 이때, 상기 방열판(7)은 상기 전력 증폭기(PA)와 직접 접촉함으로써, 상기 전력 증폭기(PA)로부터 발생한 열을 외부로 효율적으로 배출시킬 수 있다. 나아가, 상기 방열판(7)은 상기 전력 증폭기(PA)뿐만 아니라 나머지 복수개의 소자들에서 발생한 열을 외부로 효율적으로 배출시킬 수 있다.
한편, 상기 복수개의 소자들 중 상기 서큘레이터(CI)는 다른 소자들에 비해 더 큰 두께 및 더 큰 폭을 가질 수 있다. 보다 구체적으로, 상기 RF 모듈 패키지 내의 일반적인 소자들은 그 두께가 100μm 내외일 수 있다. 반면, 상기 서큘레이터(CI)는 수 mm의 두께를 가질 수 있다.
도 1c는 도 1b의 모듈 패키지에 하우징(95)을 부착한 단면도이다. 도 1c를 참조하면, 상기 복수개의 소자들 상에 구동모듈(90)이 배치될 수 있다. 도시되진 않았지만, 상기 구동모듈(90)과 상기 복수개의 소자들은 서로 전기적으로 연결될 수 있다. 상기 구동모듈(90)이 배치된 상기 RF 모듈 패키지는 금속 하우징(95)을 통해 밀봉될 수 있다. 도시되진 않았지만, 상기 RF 모듈 패키지의 일 말단은 표면 실장형 RF 포트(97)와 연결될 수 있으며, 이로써 상기 코어칩(CC)에 고주파 신호가 입출력될 수 있다. 상기 RF 모듈 패키지의 반대편 일 말단은 RF 커넥터(96)와 연결될 수 있으며, 상기 RF 커넥터(96)를 통해 상기 서큘레이터(CI)가 외부의 안테나와 연결될 수 있다.
이상과 같이, 도 1a 내지 1c를 참조하여, 2차원적으로 배열된 RF 모듈 패키지의 일례를 설명하였다. 한편, 이러한 RF 모듈 패키지를 3차원화하면 모듈의 크기가 줄어들어 무게 및 부피를 크게 감소시킬 수 있고, 이로 인해 모듈의 경제성이 향상될 수 있다. 또한 모듈의 특성이 향상될 수 있다. 한편, 3차원적으로 배열된 RF 모듈 패키지를 구현하기 위해 상기 LTCC 기판을 이용하는 경우, 여러 문제점이 발생할 수 있다. 구체적으로, 상기 LTCC 기판의 경우, 선폭이 최소 100μm이며, 상기 LTCC 기판을 관통하는 비아(via)의 직경이 100μm 이상이기 때문에, RF 회로를 작게 구현하기 어렵다. 또한, 상기 LTCC 기판은 열전도도 값이 2 내지 3 W/m?K으로 작으므로, 3차원화할 경우 복수개의 소자들에서 발생하는 열을 효과적으로 방출할 수 없다는 문제가 있다.
이와 같은 문제들을 해결하기 위해, LTCC 기판 대신에 실리콘 관통 홀 (Though Silicon Via, TSV)을 포함하는 실리콘 인터포저 기판을 이용할 수 있다. 일반적으로, 상기 실리콘 관통 홀의 직경은 수μm 내지 수십μm로 작고, 상기 실리콘 인터포저 기판의 두께 또한 수십μm 내지 수백μm로 얇다. 또한, 상기 실리콘 인터포저 기판 상에 형성된 재배선층의 선폭은 수μm 내지 수십μm로 얇다. 즉, 상기 실리콘 인터포저 기판은 상기 LTCC 기판에 비해 스케일이 매우 작아 모듈 패키지의 크기를 작게 하는데 유용할 수 있다. 나아가, 상기 실리콘 인터포저 기판의 열전도도 값은 약 150W/m?K로 크므로, 그 자체로서 방열판의 역할도 수행할 수 있다.
앞서 설명한 실리콘 인터포저 기판을 이용하여 3차원적으로 배열된 RF 모듈 패키지를 구현하기 위해서는, 모든 소자들의 두께가 상기 실리콘 인터포저 기판에 비해 작아야 한다. 그러나 앞서 설명한 바와 같이, 상기 복수개의 소자들 중 상기 서큘레이터(CI)의 경우에는 그 두께가 수 mm를 가질 수 있으며, 즉 상기 실리콘 인터포저 기판의 두께에 비해 더 큰 두께를 가질 수 있다. 따라서, 상기 서큘레이터(CI)를 상기 실리콘 인터포저 기판 상에 직접 실장하여, 다른 소자들과 함께 3차원적으로 배열하기에는 어려운 문제가 있다. 상기 서큘레이터(CI)를 상기 실리콘 인터포저 기판 상에 직접 실장하기 위해서는, 상기 실리콘 인터포저 기판의 두께를 수 mm로 증가시켜야 하고, 상기 실리콘 관통 홀의 직경 역시 수 mm로 증가시켜야 하는데, 이는 현재의 기술로는 어려운 일이다.
본 발명의 목적은 3차원적으로 배열된 적층 모듈 패키지를 제공함에 있다. 특히 본 발명은, 앞서 설명한 바와 같이 패키지 내의 소자들의 두께가 서로 다른 경우, 이를 3차원적으로 연결할 수 있는 구조를 제공할 수 있다. 나아가, 상기 소자들 사이에서의 전기 및/또는 고주파 신호 손실을 최소화할 수 있는 적층 모듈 패키지를 제공할 수 있다.
도 2a는 본 발명의 개념을 설명하기 위한, 제1 소자(15)가 실장된 제1 기판(10)의 평면도이다. 도 2b는 본 발명의 개념을 설명하기 위한, 제2 소자(25)가 실장된 제2 기판(20)의 평면도이다. 도 2a 및 도 2b를 참고하면, 제1 소자(15)가 실장된 제1 기판(10) 및 상기 제1 소자(15)보다 큰 두께를 가지는 제2 소자(25)가 실장된 제2 기판(20)이 제공된다. 상기 제2 기판(20)은 상기 제2 소자(25)를 실장하기 위하여, 상기 제1 기판(10)보다 더 큰 두께를 가질 수 있다.
상기 제1 소자(15)가 실장된 제1 기판(10)에 대해 보다 자세히 설명한다. 상기 제1 기판(10) 상에는 보호층(4)이 배치될 수 있으며, 나아가 상기 제1 기판(10) 상에는 제1 도전패턴들(12, 13)이 형성될 수 있다. 상기 제1 도전패턴들(12, 13)은 하나 이상의 제1 신호패턴(12) 및 하나 이상의 제1 접지패턴(13)을 포함할 수 있다. 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13)은 외부로 노출될 수 있다. 상기 제1 소자(15) 상에는 소자 접속 단자들(2a)이 배치될 수 있고, 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 각각의 상에는 기판 접속 단자들(2b)이 배치될 수 있다. 상기 소자 접속 단자들(2a)과 상기 기판 접속 단자들(2b)은 와이어(3)로 연결될 수 있으며, 이로써 상기 제1 소자(15)와 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13)이 연결될 수 있다. 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 각각은, 상기 제1 기판(10)을 관통하는 제1 비아(11)와 연결될 수 있다. 상기 제1 기판(10)은 실리콘 인터포저 기판일 수 있다.
상기 제2 소자(25)가 실장된 제2 기판(20)은, 앞서 설명한 상기 제1 소자(15)가 실장된 제1 기판(10)과 동일하다. 다만, 상기 제2 기판(20) 상에는 절연막(5)이 배치될 수 있다. 또한 상기 제2 기판(20)에 있어서, 이의 상에 형성된 제2 도전패턴들(22, 23)의 각각의 폭은 상기 제1 도전패턴들(12, 13)의 각각의 폭에 비해 더 클 수 있다. 구체적으로, 제2 신호패턴들(22) 및 제2 접지패턴들(23)의 각각의 폭은 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13)의 각각의 폭에 비해 더 클 수 있다. 또한, 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23)과 연결된 제2 비아들(21)의 각각은 상기 제1 비아들(11)의 각각에 비해 더 큰 직경을 가질 수 있다. 상기 제2 기판(20)은 LTCC 기판과 같은 세라믹 기판 또는 PCB 기판과 같은 플라스틱 기판일 수 있다.
3차원적으로 배열된 적층 모듈 패키지를 구현하기 위하여, 상기 제1 소자(15)가 실장된 제1 기판(10)과 상기 제2 소자(25)가 실장된 제2 기판(20)은 서로 수직적으로 연결될 수 있어야 한다. 그러나, 상기 제2 기판(20)은 상기 제1 기판(10)에 비하여, 더 큰 스케일을 가지기 때문에, 이들을 수직적으로 연결하는데 문제가 있다. 구체적으로, 상기 제2 기판(20)의 신호 및 접지패턴의 폭은 상기 제1 기판(10)의 신호 및 접지패턴의 폭보다 더 크고, 상기 제2 기판(20)의 비아의 직경은 상기 제1 기판(10)의 비아의 직경보다 더 크기 때문에, 물리적 구조적으로 이들을 수직적으로 연결하기에 어려움이 있다. 또한, 3차원적으로 전기 및/또는 고주파 신호를 전송함에 있어서, 서로 특성이 상이한 상기 제1 기판(10) 및 제2 기판(20) 사이에서 신호 손실이 크게 발생할 수 있는 문제점이 있다. 나아가, 상기 제1 기판(10)이 실리콘 인터포저 기판이고, 상기 제2 기판(20)이 LTCC 기판 또는 PCB 기판인 경우, 이들 간의 유전율 값에 큰 차이가 있어 신호 손실이 더 크게 발생할 수 있다.
도 3a는 본 발명의 개념을 설명하기 위한, 제1 소자(15)가 실장된 제1 기판(10)의 평면도이다. 도 3b는 본 발명의 개념을 설명하기 위한, 제2 소자(25)가 실장된 제2 기판(20)의 평면도이다. 도 3a 및 도 3b를 참조하면, 제1 소자(15)가 실장된 제1 기판(10) 및 상기 제1 소자(15)보다 큰 두께를 가지는 제2 소자(25)가 실장된 제2 기판(20)이 제공된다. 상기 제2 기판(20)은 상기 제2 소자(25)를 실장하기 위하여, 상기 제1 기판(10)보다 더 큰 두께를 가질 수 있다.
앞서 도 2a와는 다르게, 상기 제1 기판(10)에 있어서, 제1 도전패턴들(12, 13)의 각각의 폭(W1)은 소정의 특성 임피던스를 만족하도록 형성될 수 있다. 구체적으로, 제1 신호패턴들(12) 및 제1 접지패턴들(13) 각각의 폭(W1)은 소정의 특성 임피던스를 만족하도록 형성될 수 있다. 상기 소정의 특성 임피던스는, 상기 제2 기판(20)의 제2 도전패턴들(22, 23)에 의해 정의될 수 있다. 구체적으로, 제2 신호패턴들(22) 및 제2 접지패턴들(23)의 폭(W2) 및 이들 간의 간격 등에 의해 정의될 수 있다. 본 발명의 일례에 있어서, 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 각각의 폭(W1)은 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23) 각각의 폭(W2)과 동일할 수 있다.
상기 제1 신호패턴들(12) 및/또는 상기 제1 접지패턴들(13) 각각에는 복수개의 제1 비아들(11)이 연결될 수 있다. 본 발명의 일례에 있어서, 상기 제1 신호패턴들(12) 각각에는 두 개의 제1 비아들(11)이 연결되고, 상기 제1 접지패턴들(13) 각각에는 한 개의 제1 비아들(11)이 연결될 수 있다. 앞서 설명한 바와 같이, 도 2a와 비교하여, 상기 제1 기판(10) 상의 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 각각의 폭(W1)은 더 커질 수 있다. 이 경우, 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 각각에 한 개의 제1 비아(11)가 연결된다면, 서로 인접하는 제1 비아들(11) 사이의 거리(D)가 더 멀어질 수 있다. 즉, 상기 거리(D)가 멀어짐으로써 제2 기판(20)과 대응되는 소정의 특성 임피던스값을 만족시키기 어렵기 때문에, 신호 손실이 더 커질 수 있다는 문제점이 발생한다. 반면, 본 발명은 상기 제1 신호패턴(12) 및/또는 상기 제1 접지패턴(13)에 복수개의 상기 제1 비아들(11)이 연결됨으로써, 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 각각의 폭(W1)이 커지더라도 서로 인접하는 제1 비아들(11) 사이의 거리(D)를 줄일 수 있다. 즉, 상기 제1 접지패턴(13)과 연결되는 제1 비아(11)와, 이와 직접 인접하면서 상기 제1 신호패턴(12)과 연결되는 제1 비아(11) 사이의 거리(D)를 조절함으로써, 소정의 특성 임피던스를 만족시킬 수 있다. 추가적으로, 복수개의 상기 제1 비아들(11)을 사용함으로써 패키지의 수율을 높일 수 있다. 이는, 공정상 불량 문제로 인하여 상기 제1 비아들(11) 중 일부가 상기 제1 신호패턴들(12) 및/또는 상기 제1 접지패턴들(13)에 연결되지 않았다 하더라도 나머지 제1 비아들(11)이 전기적 통로를 형성해줄 수 있기 때문이다.
한편, 본 발명의 일례에 있어서, 상기 제2 기판(20)의 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23) 각각에는 한 개의 제2 비아(21)가 연결될 수 있다. 즉, 상기 제2 신호패턴(22)과 연결되는 하나의 제2 비아(21)와 대응하여, 상기 제1 신호패턴들(12) 각각에는 두 개 이상의 제1 비아들(11)이 연결될 수 있다.
결과적으로, 본 발명은 상기 제1 기판(10)의 상기 제1 신호패턴(12) 및 제1 접지패턴(13) 각각의 폭(W1), 및 상기 제1 비아들(11) 사이의 거리(D)를 상기 제2 기판(20)이 갖는 소정의 특성 임피던스값에 대응하도록 형성함으로써, 상기 제1 기판(10)과 상기 제2 기판(20)의 수직 연결 시 신호 손실을 최소화할 수 있다. 또한, 물리적 구조적으로 이들을 용이하게 수직적으로 연결할 수 있다.
그 외, 상기 제1 소자(15)가 실장된 제1 기판(10) 및 상기 제2 소자(25)가 실장된 제2 기판(20)에 대한 자세한 사항은 앞서 도 2a 및 도 2b를 참조하여 설명한 바와 같다.
도 3c는 본 발명의 개념을 설명하기 위한, 본 발명의 일 실시예에 따른 적층 모듈 패키지의 평면도이다. 도 3d는 도 3c의 A-A'에 따른 단면도이다.
도 3c 및 도 3d를 참조하면, 본 발명의 일 실시예에 따른 적층 모듈 패키지는 제1 소자(15)가 실장된 제1 기판(10), 및 상기 제1 소자(15)보다 큰 두께를 가지는 제2 소자(25)가 실장된, 상기 제1 기판(10)보다 큰 두께를 가지는 제2 기판(20)을 포함할 수 있다. 나아가, 상기 제1 기판(10)은 이를 관통하는 제1 비아들(11)을 포함할 수 있다. 또한, 상기 제1 기판(10) 상에 형성되고, 각각 상기 제1 소자(15)와 연결되는 제1 도전패턴들(12, 13)을 포함할 수 있다. 상기 제1 도전패턴들(12, 13)은 제1 신호패턴들(12) 및 제1 접지패턴들(13)을 포함할 수 있다. 상기 제1 신호패턴들(12) 및/또는 상기 제1 접지패턴들(13)의 각각은 복수개의 상기 제1 비아들(11)과 연결될 수 있다. 한편, 상기 제2 기판(20)은 이를 관통하는 제2 비아들(21)을 포함할 수 있다. 또한, 상기 제2 기판(20) 상에 형성되고, 각각 상기 제2 소자(25)와 연결되는 제2 도전패턴들(22, 23)을 포함할 수 있다. 상기 제2 도전패턴들(22, 23)은 제2 신호패턴들(22) 및 제2 접지패턴들(23)을 포함할 수 있다. 상기 제2 신호패턴들(22) 및 제2 접지패턴들(23)의 각각은 하나 이상의 상기 제2 비아(21)와 연결될 수 있다. 상기 제2 기판(20)에는 제2 소자(25)를 실장하기 위하여, 하부를 향하여 함몰된 제2 캐비티(26)가 형성될 수 있다. 이로써 제2 소자(25)는 상기 제2 캐비티(26) 내에 안착될 수 있다. 상기 제1 기판(10)과 상기 제2 기판(20) 사이에는 언더필(6)이 개재될 수 있다.
상기 제1 기판(10)과 상기 제2 기판(20)은 상기 제1 비아들(11) 및 상기 제2 비아들(21)을 통해 서로 수직적으로 연결될 수 있다. 보다 구체적으로, 상기 제1 신호패턴(12)과 상기 제2 신호패턴(22)은 상기 제1 비아들(11) 및 상기 제2 비아들(21)을 통해 서로 수직적으로 연결되어, 고주파 신호 또는 고속 전기 신호가 전달될 수 있다. 상기 제1 접지패턴(13)과 상기 제2 접지패턴(23)은 상기 제1 비아들(11) 및 상기 제2 비아들(21)을 통해 서로 수직적으로 연결되어, 고주파 신호 또는 고속 전기 신호가 전달될 수 있다. 예를 들어, 상기 제2 신호패턴(22)은 상기 제2 소자(25) 및 상기 제2 비아(21)와 연결될 수 있다. 상기 제2 신호패턴(22) 상에는 연결부(1)가 배치될 수 있으며, 상기 연결부(1) 상에는 제1 비아(11)가 배치되어 이와 연결될 수 있다. 상기 제1 신호패턴(12)은 상기 제1 소자(15) 및 상기 제1 비아(11)와 연결될 수 있다. 이로써, 상기 제1 신호패턴(12) 및 제2 신호패턴(22)이 수직적으로 연결될 수 있다. 또한, 상기 제1 소자(15) 및 상기 제2 소자(25)가 수직적으로 연결될 수 있다. 상기 제2 비아(21)로부터 신호가 인가되는 경우, 상기 제2 비아(21), 상기 제2 신호패턴(22), 상기 제1 비아(11) 및 상기 제1 신호패턴(12)을 통해 순차적으로 상기 신호가 전달될 수 있으며, 이와 함께 상기 신호는 상기 제2 소자(25) 및 상기 제1 소자(15)로 전달될 수 있다. 앞서 설명한 바와 같이, 본 발명은 상기 제1 기판(10)과 상기 제2 기판(20)의 수직 연결 시 신호 손실을 최소화할 수 있다.
그 외, 상기 제1 소자(15)가 실장된 제1 기판(10) 및 상기 제2 소자(25)가 실장된 제2 기판(20)에 대한 자세한 사항은 앞서 도 3a 및 도 3b를 참조하여 설명한 바와 같다.
실시예 1
도 4a는 본 발명의 실시예 1에 따른 적층 모듈 패키지(100)의 단면도이다. 도 4b는 상기 도 4a의 Y영역을 확대한 단면도이다. 도 4c는 상기 도 4a의 X영역을 확대한 단면도이다.
도 4a, 도 4b 및 도 4c를 참조하면, 본 실시예 1에 따른 적층 모듈 패키지(100)는, 제1 소자들(15)이 실장된 제1 기판(10), 및 상기 제1 소자들(15)보다 큰 두께를 가지는 제2 소자(25)가 실장된, 상기 제1 기판(10)보다 큰 두께를 가지는 제2 기판(20)을 포함할 수 있다.
상기 제1 기판(10)은 이를 관통하는 제1 비아들(11)을 포함할 수 있다. 또한, 상기 제1 기판(10) 상에 형성되고, 각각 상기 제1 소자(15)와 연결되는 제1 신호패턴들(12) 및 제1 접지패턴들(13)을 포함할 수 있다. 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13)의 각각은 복수개의 상기 제1 비아들(11)과 연결될 수 있다. 상기 제1 기판(10) 상에 보호층(4)이 형성될 수 있으며, 보다 구체적으로 상기 보호층(4)은 상기 제1 기판(10)의 상면 및 바닥면 상에 형성될 수 있다. 상기 제1 비아들(11)과 연결된 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 상에는 연결부들(1)이 배치될 수 있다. 상기 제1 기판(10)의 상면에 배치된 상기 연결부들(1)을 통하여, 상기 제1 비아들(11)은 제7 비아들(71)과 수직적으로 연결될 수 있다. 또한, 상기 제1 기판(10)의 바닥면에 배치된 상기 연결부들(1)을 통하여, 상기 제1 비아들(11)은 제3 비아들(31)과 수직적으로 연결될 수 있다. 상기 연결부들(1)은 솔더볼, 솔더캡 또는 솔더범프를 포함할 수 있다. 상기 제1 기판(10) 상에 제1 재배선층들(14)이 형성될 수 있다. 상기 제1 재배선층들(14)의 각각은 상기 제1 비아(11)와 연결될 수 있으며, 이로써 상기 제1 비아(11)를 통해 전기 및/또는 고주파 신호가 상기 상기 제1 재배선층들(14)로 전달될 수 있다. 나아가, 상기 제1 신호패턴들(12), 제1 접지패턴들(13) 및 상기 제1 재배선층들(14)은 상기 제1 기판(10)의 상면 및 바닥면 상에 형성될 수 있으며, 상기 보호층(4)에 의해 둘러싸일 수 있다. 본 발명의 일례에 있어서, 상기 제1 비아(11)는 실리콘 관통 홀일 수 있고, 상기 제1 기판(10)은 실리콘 인터포저 기판일 수 있다.
상기 제1 소자들(15) 각각의 상에는 소자 접속 단자들(2a)이 배치될 수 있고, 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 각각의 상에는 기판 접속 단자들(2b)이 배치될 수 있다. 상기 소자 접속 단자들(2a)과 상기 기판 접속 단자들(2b)은 와이어(3)로 연결될 수 있다. 이로써 상기 제1 소자들(15)의 각각과 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13)이 연결될 수 있다. 앞서 설명한 바와 같이 상기 제1 소자들(15)은 와이어(3)를 통해 상기 제1 기판(10)과 수평적으로 연결될 수 있으며, 또는 솔더볼(미도시)을 이용하여 상기 제1 기판(10)과 수직적으로 연결될 수 있다. 도시되진 않았지만, 상기 제1 소자들(15) 각각의 바닥면에 연결패드(미도시) 및 솔더볼(미도시)을 배치하고, 상기 제1 소자들(15)을 상기 제1 기판(10) 상에 실장할 수 있다. 이로써, 상기 제1 소자들(15)의 각각은 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13)과 전기적으로 연결될 수 있다. 상기 제1 소자들(15)은 RF 모듈을 구성하는 소자들 중에서 선택될 수 있으며, 예를 들어 코어칩(CC), 구동 증폭기(DA), 감쇄기(AT), 전력 증폭기(PA), 리미터(LI), 저 잡음 증폭기(LNA) 및 필터(FI)로 이루어진 군에서 선택될 수 있다.
한편, 상기 제2 기판(20)은 이를 관통하는 제2 비아들(21)을 포함할 수 있다. 또한, 상기 제2 기판(20) 상에 형성되고, 각각 상기 제2 소자(25)와 연결되는 제2 신호패턴들(22) 및 제2 접지패턴들(23)을 포함할 수 있다. 상기 제2 신호패턴들(22) 및 제2 접지패턴들(23)의 각각은 하나 이상의 상기 제2 비아(21)와 연결될 수 있다. 상기 제2 기판(20) 상에는 절연막(5)이 형성될 수 있으며, 보다 구체적으로 상기 절연막(5)은 상기 제2 기판(20)의 상면 및 바닥면 상에 형성될 수 있다. 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23) 상에는 연결부들(1)이 배치될 수 있다. 상기 제2 기판(20)의 상면에 배치된 상기 연결부들(1)을 통하여, 상기 제2 비아들(21)은 제3 비아들(31)과 수직적으로 연결될 수 있다. 또한, 상기 제2 기판(20)의 바닥면에 배치된 상기 연결부들(1)을 통하여, 상기 제2 비아들(21)은 제6 비아들(61)과 수직적으로 연결될 수 있다. 상기 연결부들(1)은 솔더볼, 솔더캡 또는 솔더범프를 포함할 수 있다. 상기 제2 기판(20) 상에 제2 재배선층들(24)이 형성될 수 있다. 상기 제2 재배선층들(24)의 각각은 상기 제2 비아(21)와 연결될 수 있으며, 이로써 상기 제2 비아(21)를 통해 전기 및/또는 고주파 신호가 상기 상기 제2 재배선층들(24)로 전달될 수 있다. 나아가, 상기 제2 신호패턴들(22), 제2 접지패턴들(23) 및 상기 제2 재배선층들(24)은 상기 제2 기판(20)의 상면 및 바닥면 상에 형성될 수 있으며, 상기 절연막(5)에 의해 둘러싸일 수 있다. 상기 제2 기판(20)에는 상기 제2 소자(25)를 실장하기 위하여, 하부를 향하여 함몰된 제2 캐비티(26)가 형성될 수 있다. 상기 제2 기판(20)은 상기 제1 기판(10)에 비해 더 큰 두께를 갖기 때문에, 상기 제1 소자들(15)보다 더 큰 두께를 갖는 상기 제2 소자(25)를 효과적으로 실장할 수 있다. 상기 제2 소자(25)는 상기 제2 캐비티(26) 내에 안착될 수 있다. 본 발명의 일례에 있어서, 상기 제2 비아들(21)의 각각은 관통 홀 내에 전도성 물질이 채워진 수직 연결 채널일 수 있다. 상기 제2 비아들(21)의 각각은 상기 제1 비아들(11)의 각각에 비해 더 큰 직경을 가질 수 있다. 상기 제2 기판(20)은 LTCC 기판과 같은 세라믹 기판 또는 PCB 기판과 같은 플라스틱 기판일 수 있다.
상기 제2 소자(25) 상에는 소자 접속 단자들(2a)이 배치될 수 있고, 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23) 각각의 상에는 기판 접속 단자들(2b)이 배치될 수 있다. 상기 소자 접속 단자들(2a)과 상기 기판 접속 단자들(2b)은 와이어(3)로 연결될 수 있다. 이로써 상기 제2 소자(25)는 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23)과 연결될 수 있다. 앞서 설명한 바와 같이, 상기 제2 소자(25)는 와이어(3)를 통해 상기 제2 기판(20)과 수평적으로 연결될 수 있으며, 또는 솔더볼(미도시)을 이용하여 상기 제2 기판(20)과 수직적으로 연결될 수 있다. 도시되진 않았지만, 상기 제2 소자(25)의 바닥면에 연결패드(미도시) 및 솔더볼(미도시)을 배치하고, 상기 제2 소자(25)를 상기 제2 기판(20) 상에 실장할 수 있다. 이로써, 상기 제2 소자(25)는 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23)과 전기적으로 연결될 수 있다. 상기 제2 소자(25)는 RF 모듈을 구성하는 소자들 중에서 선택될 수 있으며, 다만 상기 제2 소자(25)는 상기 제1 소자들(15)보다 더 큰 두께를 갖는 소자일 수 있다. 예를 들어, 상기 제2 소자(25)는 서큘레이터(CI)일 수 있다.
본 실시예 1에 따른 적층 모듈 패키지(100)는, 상기 제1 기판(10)과 상기 제2 기판(20) 사이에 개재되는 제3 기판(30)을 더 포함할 수 있다. 상기 제3 기판(30)은 상기 제1 기판(10)과 상기 제2 기판(20)을 수직 전기적으로 연결할 수 있다. 구체적으로, 상기 제3 기판(30)은 상기 제1 기판(10)의 바닥면과 상기 제2 기판(20)의 상면 사이의 제1 공간(S1)을 제공할 수 있다. 이로써, 상기 제1 기판(10)과 상기 제2 기판(20) 사이에서, 소자 접속 단자들(2a), 기판 접속 단자들(2b) 및 상기 제2 소자(25)와 상기 제2 기판(20)을 연결하는 와이어들(3)이 배치될 수 있는 제1 공간(S1)을 제공할 수 있다. 앞서 설명한 바와 같이, 상기 제2 소자(25)의 상면의 높이가 상기 제2 기판(20)의 상면의 높이와 동일하거나 더 낮으며, 상기 제2 소자(25)와 상기 제2 기판(20)이 상기 연결패드 및 상기 솔더볼을 통해 연결되는 경우, 상기 제3 기판(30)은 생략될 수 있다.
상기 제3 기판(30)은 상기 제2 기판(20)보다 더 낮은 두께의 기판일 수 있다. 상기 제3 기판(30)은, 이를 관통하고, 상기 제1 비아들(11)과 상기 제2 비아들(21)을 연결하는 제3 비아들(31)을 포함할 수 있다. 또한 상기 제3 기판(30)은, 이의 상에 형성되고, 각각 상기 제3 비아(31)와 연결되는 제3 신호패턴들(32) 및 제3 접지패턴들(33)을 포함할 수 있다. 상기 제3 기판(30) 상에 제3 재배선층들(34)이 형성될 수 있다. 상기 제3 재배선층들(34)의 각각은 상기 제3 비아(31)와 연결될 수 있다. 나아가, 상기 제3 신호패턴들(32), 제3 접지패턴들(33) 및 상기 제3 재배선층들(34)은 상기 제3 기판(30)의 상면 및 바닥면 상에 형성될 수 있다. 상기 제3 기판(30)은 소자들이 실장되지 않는다는 점을 제외하고, 앞서 제1 기판(10)에서 설명한 바와 같다.
상기 제1 기판(10)과 상기 제2 기판(20)은 상기 제1 비아들(11) 및 상기 제2 비아들(21)을 통해 서로 수직적으로 연결될 수 있다. 보다 구체적으로, 상기 제1 기판(10)과 상기 제2 기판(20)은 상기 제3 기판(30)을 통해 서로 수직적으로 연결될 수 있으며, 이는 상기 제1 비아들(11), 상기 제2 비아들(21) 및 상기 제3 비아들(31)간의 연결을 통해 달성될 수 있다. 앞서 설명한 바와 같이, 상기 제3 기판(30)은 상기 제1 기판(10)과 상기 제2 기판(20) 사이에 상기 제1 공간(S1)을 제공하기 위한 것일 뿐, 실질적으로 상기 제1 기판(10)과 그 특성이 동일할 수 있다.
상기 제1 기판(10) 및 제3 기판(30)에 있어서, 상기 제1 신호패턴들(12), 상기 제1 접지패턴들(13), 상기 제3 신호패턴들(32) 및 상기 제3 접지패턴들(33) 각각의 폭(W1)은 소정의 특성 임피던스를 만족하도록 형성될 수 있다. 상기 소정의 특성 임피던스는, 상기 제2 기판(20)의 제2 신호패턴들(22) 및 제2 접지패턴들(23)에 의해 정의될 수 있다. 본 발명의 일례에 있어서, 상기 상기 제1 신호패턴들(12), 상기 제1 접지패턴들(13), 상기 제3 신호패턴들(32) 및 상기 제3 접지패턴들(33) 각각의 폭(W1)은 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23) 각각의 폭(W2)과 동일할 수 있으나, 특별히 제한되는 것은 아니다.
상기 제1 신호패턴들(12) 및/또는 상기 제1 접지패턴들(13) 각각에는 복수개의 제1 비아들(11)이 연결될 수 있다. 상기 제3 신호패턴들(32) 및/또는 상기 제3 접지패턴들(33) 각각에는 복수개의 제3 비아들(31)이 연결될 수 있다. 본 발명의 일례에 있어서, 상기 제1 신호패턴들(12) 및 상기 제1 접지패턴들(13) 각각에는 두 개의 제1 비아들(11)이 연결될 수 있고, 상기 제3 신호패턴들(32) 및 상기 제3 접지패턴들(33) 각각에는 두 개의 제3 비아들(31)이 연결될 수 있다. 도 3a를 참조하여 설명한 바와 같이, 상기 제1 접지패턴(13)과 연결되는 제1 비아(11)와, 이와 직접 인접하면서 상기 제1 신호패턴(12)과 연결되는 제1 비아(11) 사이의 거리(D)를 조절할 수 있다. 마찬가지로, 상기 제3 접지패턴(33)과 연결되는 제3 비아(31)와, 이와 직접 인접하면서 상기 제3 신호패턴(32)과 연결되는 제3 비아(31) 사이의 거리(D)를 조절할 수 있다. 상기 거리(D)를 조절함으로써, 소정의 특성 임피던스를 만족시킬 수 있다.
상기 제2 기판(20)의 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23) 각각에는 한 개 이상의 제2 비아(21)가 연결될 수 있다. 본 발명의 일례에 있어서, 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23) 각각에는 한 개의 제2 비아(21)가 연결될 수 있다.
상기 제2 기판(20)과 상기 제3 기판(30)은 상기 제2 비아들(21) 및 상기 제3 비아들(31)을 통해 서로 수직적으로 연결될 수 있다. 예를 들어, 상기 제2 신호패턴(22)은 상기 제2 소자(25) 및 상기 제2 비아(21)와 연결될 수 있다. 상기 제2 신호패턴(22) 상에는 연결부(1)가 배치될 수 있으며, 상기 연결부(1) 상에는 제3 비아(31)가 배치되어 이와 연결될 수 있다. 상기 연결부(1)와 상기 제3 비아(31) 사이에는 상기 제3 신호패턴(32)이 배치될 수 있으나, 특별히 제한되는 것은 아니다. 상기 제2 기판(20)의 절연막(5)과 상기 제3 기판(30)의 보호층(4) 사이에는 언더필(6)이 개재되어 상기 연결부(1)를 보호할 수 있다.
상기 제1 기판(10)과 상기 제3 기판(30)은 상기 제1 비아들(11) 및 상기 제3 비아들(31)을 통해 서로 수직적으로 연결될 수 있다. 상기 제1 비아들(11) 및 상기 제3 비아들(31) 사이에는 연결부(1)가 배치될 수 있으며, 이로써 상기 제1 비아들(11)과 상기 제3 비아들(31)은 서로 전기적으로 연결될 수 있다. 상기 제1 기판(10)의 보호층(4)과 상기 제3 기판(30)의 보호층(4) 사이에는 언더필(6)이 개재되어 상기 연결부(1)를 보호할 수 있다.
본 실시예 1에 있어서, 상기 제1 기판(10) 내지 제3 기판(30)을 통한 신호 전달을 예시적으로 설명한다. 상기 제2 비아(21)로부터 신호가 인가되는 경우, 상기 신호는 상기 제2 비아(21), 상기 제2 신호패턴(22), 상기 연결부(1), 상기 제3 신호패턴(32) 및 상기 제3 비아(31)를 통해 순차적으로 전달될 수 있다. 이어서, 상기 신호는, 상기 제3 비아(31), 상기 연결부(1), 상기 제1 비아(11) 및 상기 제1 신호선을 통해 순차적으로 전달될 수 있다. 이와 함께, 상기 신호는 상기 제2 소자(25) 및 상기 제1 소자(15)로 전달될 수 있다. 앞서 설명한 바와 같이, 본 발명은 상기 제1 기판(10) 내지 제3 기판(30)의 수직 연결 시 신호 손실을 최소화할 수 있다.
본 실시예 1에 따른 적층 모듈 패키지(100)는, 상기 제2 기판(20) 아래에 배치되고, 제3 소자들(35)과 수평적으로 연결된 제4 기판(40) 및 상기 제4 기판(40) 아래에 배치되고, 상기 제3 소자들(35)에서 발생하는 열을 방출하는 방열판(7)을 더 포함할 수 있다.
상기 제4 기판(40)은 상기 제2 기판(20)보다 더 낮은 두께의 기판일 수 있다. 상기 제4 기판(40)은, 이를 관통하고, 상기 제6 비아들(61)과 연결되는 제4 비아들(41)을 포함할 수 있다. 또한 상기 제4 기판(40)은, 이의 상에 형성되고, 각각 상기 제4 비아(41)와 연결되는 제4 신호패턴들(미도시) 및 제4 접지패턴들(미도시)을 포함할 수 있다. 상기 제4 기판(40)은, 소자들이 이의 상에 배치되지 않는다는 점을 제외하고, 앞서 제1 기판(10)에서 설명한 바와 같다.
상기 제3 소자들(35)의 각각은 상기 방열판(7) 상에 배치되어, 상기 방열판(7)과 직접 접촉할 수 있다. 상기 제3 소자들(35) 각각의 상에는 소자 접속 단자들(2a)이 배치될 수 있고, 상기 제4 신호패턴들(미도시) 및 상기 제4 접지패턴들(미도시) 각각의 상에는 기판 접속 단자들(2b)이 배치될 수 있다. 상기 소자 접속 단자들(2a)과 상기 기판 접속 단자들(2b)은 와이어(3)로 연결될 수 있다. 이로써 상기 제3 소자들(35)의 각각과 상기 제4 신호패턴들(미도시) 및 상기 제4 접지패턴들(미도시)이 연결될 수 있다.
상기 제3 소자들(35)은 RF 모듈을 구성하는 소자들 중에서 선택될 수 있으며, 다만 높은 전력을 소비하는 소자들 중에서 선택될 수 있다. 예를 들어, 상기 제3 소자들(35)은 각각 구동 증폭기(DA) 또는 전력 증폭기(PA)일 수 있다. 이때, 상기 방열판(7)은 상기 제3 소자들(35)과 직접 접촉함으로써, 상기 제3 소자들(35)로부터 발생한 열을 외부로 효율적으로 배출시킬 수 있다.
본 실시예 1에 따른 적층 모듈 패키지(100)는, 상기 제2 기판(20)과 상기 제4 기판(40) 사이에 개재되는 제6 기판(60), 상기 제1 기판(10) 상에 배치되는 제8 기판(80), 및 상기 제8 기판(80)과 상기 제1 기판(10) 사이에 개재되는 제7 기판(70)을 더 포함할 수 있다.
상기 제6 기판(60), 상기 제7 기판(70) 및 상기 제8 기판(80)은 각각 상기 제2 기판(20)보다 더 낮은 두께의 기판일 수 있다. 상기 제6 기판(60)은 상기 제2 기판(20)과 상기 제4 기판(40)을 수직 전기적으로 연결할 수 있다. 구체적으로, 상기 제6 기판(60)은 상기 제2 기판(20)의 바닥면과 상기 제4 기판(40)의 상면 사이의 제3 공간(S3)을 제공할 수 있다. 상기 제7 기판(70)은 상기 제8 기판(80)과 상기 제1 기판(10)을 수직 전기적으로 연결할 수 있다. 구체적으로, 상기 제7 기판(70)은 상기 제8 기판(80)의 바닥면과 상기 제1 기판(10)의 상면 사이의 제2 공간(S2)을 제공할 수 있다. 상기 제6 기판(60) 및 상기 제7 기판(70)의 각각에 대해서는 앞서 제3 기판(30)에서 설명한 바와 같다. 상기 제8 기판(80)은 소자들이 실장되지 않는다는 점을 제외하고, 앞서 제1 기판(10)에서 설명한 바와 같다.
상기 제8 기판(80) 상에 구동모듈(90)이 배치될 수 있다. 상기 구동모듈(90)은 상기 제8 기판(80)과 전기적으로 연결될 수 있다. 나아가, 상기 구동모듈(90)은 앞서 설명한 기판들 및 비아들을 통하여, 상기 제1 소자들(15), 상기 제2 소자(25) 및 상기 제3 소자들(35)과 전기적으로 연결될 수 있다. 상기 구동모듈(90)이 배치된 본 실시예 1에 따른 적층 모듈 패키지(100)는 금속 하우징(미도시)을 통해 밀봉될 수 있다.
본 실시예 1에 따른 적층 모듈 패키지(100)는 열적인 측면에서 유리한 구조를 갖는다. 즉, 높은 전력이 소비되어 동작온도가 높은 상기 제3 소자들(35)을 방열판(7) 상에 배치하여 외부로 열을 원활히 방출할 수 있다. 한편, 열전도도 값이 낮은 상기 제2 기판(20)을 상기 제3 소자들(35) 상에 배치함으로써, 상기 제2 기판(20)은 상기 제3 소자들(35)에서 발생한 열을 차단하는 단열효과를 발휘할 수 있다. 이로써, 상기 제1 소자들(15) 및 상기 제2 소자(25)를 상기 제3 소자들(35)에서 발생한 열로부터 보호할 수 있다.
도 4d는 상기 도 4a의 Z영역을 확대한 단면도로서, 상기 제1 기판(10), 상기 제2 기판(20) 및 상기 제3 기판(30)들 간의 전기적 연결 관계에 대한 또 다른 예이다. 도 4e는 상기 도 4d의 B-B'에 대한 평면도이다.
도 4d 및 도 4e를 참조하면, 본 발명의 상기 제1 기판(10), 상기 제2 기판(20) 및 상기 제3 기판(30)은 동축 전송선로(coaxial transmission line) 구조를 통해 수직적으로 연결될 수 있다. 이하에서는, 앞서 제1 기판(10), 제2 기판(20) 및 제3 기판(30)의 연결관계에서 설명한 것과 차이가 있는 점을 위주로 설명한다.
구체적으로, 상기 제1 접지패턴(13)은 상기 제1 신호패턴(12)을 둘러싸며 폐곡선을 이룰 수 있다. 다만, 상기 제1 접지패턴(13)은 상기 제1 신호패턴(12)과 이격될 수 있다. 예를 들어, 상기 제1 신호패턴(12)은 평면적으로 원형일 수 있으며, 상기 제1 접지패턴(13)은 평면적으로 상기 제1 신호패턴(12)을 둘러싸는 도넛 모양일 수 있다. 상기 제1 신호패턴(12)과 상기 제1 접지패턴(13) 사이에는 상기 보호층(4)이 개재될 수 있다. 도시되진 않았지만, 상기 제1 신호패턴(12) 및 상기 제1 접지패턴(13)은 상기 제1 소자(15)와 연결될 수 있으며, 이는 상기 제1 재배선층들(14)을 통해 전기적으로 연결될 수 있다. 상기 제1 신호패턴(12)은 복수개의 제1 비아들(11)을 포함하는 제1 묶음(11a)과 연결될 수 있다. 상기 제1 접지패턴(13)은 복수개의 제1 비아들(11)을 포함하는 제2 묶음들(11b)과 연결될 수 있다. 상기 제2 묶음들(11b)은 복수개일 수 있다. 상기 제1 묶음(11a)은 연결부들(1)을 거쳐 상기 제3 기판(30)으로 연장되고, 이어서 상기 제3 신호패턴(32)과 연결될 수 있다. 상기 제2 묶음들(11b)은 연결부들(1)을 거쳐 상기 제3 기판(30)으로 연장되고, 이어서 상기 제3 접지패턴들(33)과 연결될 수 있다. 상기 제3 신호패턴(32)과 상기 제3 접지패턴(33)의 평면적 형상은, 앞서 설명한 제1 신호패턴(12)과 상기 제1 접지패턴(13)과 같을 수 있다. 상기 제3 신호패턴(32) 바닥면에는 제1 도전기둥(8a) 및 연결부(1)가 배치될 수 있다. 상기 연결부(1)는 상기 제1 도전기둥(8a)의 일 말단과 연결될 수 있으며, 상기 연결부(1)는 솔더캡일 수 있다. 상기 제1 도전기둥(8a) 및 연결부(1)는 상기 제1 묶음(11a)과 전기적으로 연결될 수 있다. 상기 제3 접지패턴(33) 바닥면에는 복수개의 제2 도전기둥들(8b) 및 연결부들(1)이 배치될 수 있다. 상기 연결부들(1)의 각각은 상기 제2 도전기둥들(8b)의 일 말단과 연결될 수 있으며, 상기 연결부들(1)의 각각은 솔더캡일 수 있다. 상기 제2 도전기둥들(8b) 및 연결부들(1)은 상기 제2 묶음들(11b)과 전기적으로 연결될 수 있다.
상기 제2 접지패턴(23)은 상기 제2 신호패턴(22)을 둘러싸며 폐곡선을 이룰 수 있다. 다만, 상기 제2 접지패턴(23)은 상기 제2 신호패턴(22)과 이격될 수 있다. 상기 제2 신호패턴(22)과 상기 제2 접지패턴(23)의 평면적 형상은, 앞서 설명한 제1 신호패턴(12)과 상기 제1 접지패턴(13)과 같을 수 있다. 상기 제2 신호패턴(22)과 상기 제2 접지패턴(23) 사이에는 상기 절연막(5)이 개재될 수 있다. 도시되진 않았지만, 상기 제2 신호패턴(22) 및 상기 제2 접지패턴(23)은 상기 제2 소자(25)와 연결될 수 있으며, 이는 상기 제2 재배선층들(24)을 통해 전기적으로 연결될 수 있다. 상기 제2 신호패턴(22)은 제2 비아(21)와 연결될 수 있다. 상기 제2 접지패턴(23)은 제2 비아들(21)과 연결될 수 있다. 상기 제2 신호패턴(22) 및 상기 제2 접지패턴(23) 상에는 연결부들(1)이 배치될 수 있다. 상기 연결부들(1)은 각각 솔더캡일 수 있다.
상기 제1 기판(10) 및 제3 기판(30)에 있어서, 상기 제1 신호패턴(12) 및 상기 제3 신호패턴(32)의 각각의 직경(D1)과, 상기 제1 접지패턴(13) 및 상기 제3 접지패턴(33)의 각각의 폭(W1)은 소정의 특성 임피던스를 만족하도록 형성될 수 있다. 상기 소정의 특성 임피던스는, 상기 제2 기판(20)의 상기 제2 신호패턴(22) 및 상기 제2 접지패턴(23)에 의해 정의될 수 있다. 본 발명의 일례에 있어서, 상기 제1 신호패턴(12) 및 상기 제3 신호패턴(32)의 각각의 직경(D1)은 상기 제2 신호패턴(22)의 직경(D2)과 동일할 수 있다. 그리고, 상기 제1 접지패턴(13) 및 상기 제3 접지패턴(33)의 각각의 폭(W1)은 상기 제2 접지패턴(23)의 폭(W2)과 동일할 수 있으나, 특별히 제한되는 것은 아니다.
본 실시예에 있어서, 복수개의 제1 비아들(11)을 포함하는 상기 제1 묶음(11a) 및 상기 제2 묶음(11b)을 이용하여, 상기 제1 접지패턴(13)과 연결되는 제1 비아(11)와, 이와 직접 인접하면서 상기 제1 신호패턴(12)과 연결되는 제1 비아(11) 사이의 거리(D)를 조절할 수 있다. 즉, 상기 제1 묶음(11a)의 제1 비아(11)와, 이와 직접 인접하는 상기 제2 묶음(11b)의 제1 비아(11) 사이의 거리(D)를 소정의 특성 임피던스를 만족시키도록 조절할 수 있다.
본 실시예에 있어서, 상기 제1 기판(10) 내지 제3 기판(30)을 통한 신호 전달을 예시적으로 설명한다. 상기 제2 비아(21)로부터 신호가 인가되는 경우, 상기 신호는 상기 제2 비아(21), 상기 제2 신호패턴(22), 상기 연결부(1), 제1 도전기둥(8a), 상기 제3 신호패턴(32), 상기 제1 묶음(11a) 및 상기 제1 신호패턴(12)을 통해 순차적으로 전달될 수 있다. 이와 함께, 상기 신호는 상기 제2 소자(25) 및 상기 제1 소자(15)로 전달될 수 있다. 앞서 설명한 바와 같이, 본 발명은 상기 제1 기판(10) 내지 제3 기판(30)의 수직 연결 시 신호 손실을 최소화할 수 있다. 특히, 상기 제1 기판(10) 내지 제3 기판(30)간의 연결을 동축 전송선로를 이용해 달성함으로써, 상기 제2 기판(20)에서 상기 제3 기판(30) 및 제1 기판(10)으로의 신호 전달 시, 임피던스의 변화를 최소화할 수 있다. 즉, 본 발명은 서로 다른 특성을 갖는 기판들 사이에서 수직적 신호 전달 시, 이의 손실을 최소화할 수 있다.
도 5a 내지 도 5e는 본 실시예 1에 따른 적층 모듈 패키지(100)를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 5a를 참조하면, 먼저 캐리어 기판으로 제2 기판(20)을 준비할 수 있다. 상기 제2 기판(20)은 이를 관통하는 제2 비아들(21)을 포함할 수 있다. 또한, 상기 제2 기판(20)은, 이의 상에 형성된 제2 신호패턴들(22) 및 제2 접지패턴들(23)을 포함할 수 있다(도 4c 참조). 상기 제2 기판(20)에는 제2 소자(25)를 실장하기 위하여, 하부를 향하여 함몰된 제2 캐비티(26)가 형성될 수 있다. 상기 제2 캐비티(26)는 기계적인 연마공정 또는 레이저를 이용하여 형성될 수 있다. 상기 제2 기판(20)은 LTCC 기판과 같은 세라믹 기판 또는 PCB 기판과 같은 플라스틱 기판일 수 있다. 그 외, 상기 제2 기판(20)에 대한 구체적인 사항은 앞서 도 4a, 도 4b 및 도 4c를 참조하여 설명한 바와 같다.
도 5b를 참조하면, 상기 제2 기판(20)에 제2 소자들(25)이 다이 본딩을 통해 실장될 수 있다. 상기 제2 소자(25)는 상기 제2 캐비티(26) 내에 안착될 수 있다. 상기 제2 소자(25) 상에 소자 접속 단자들(2a)을 형성할 수 있고, 상기 제2 신호패턴들(22) 및 상기 제2 접지패턴들(23) 각각의 상에 기판 접속 단자들(2b)을 형성할 수 있다(도 4c 참조). 상기 소자 접속 단자들(2a)과 상기 기판 접속 단자들(2b)을 와이어(3)로 연결할 수 있다. 그 외, 상기 제2 소자(25)에 대한 구체적인 사항은 앞서 도 4a, 도 4b 및 도 4c를 참조하여 설명한 바와 같다.
도 5c를 참조하면, 상기 제2 기판(20) 상에 제3 기판(30) 및 제1 기판(10)을 순차적으로 배치할 수 있다. 먼저, 상기 제3 기판(30)을 상기 제2 기판(20) 상에 배치할 수 있으며, 이때 상기 제2 기판(20)과 상기 제3 기판(30) 사이에 언더필(6)을 형성할 수 있다. 상기 제3 기판(30)은 상기 제2 기판(20)보다 더 낮은 두께의 기판일 수 있다. 상기 제3 기판(30)은, 이를 관통하고, 상기 제2 비아들(21)과 연결되는 제3 비아들(31)을 포함할 수 있다. 또한, 상기 제3 기판(30)은, 이의 상에 형성된 제3 신호패턴들(32) 및 제3 접지패턴들(33)을 포함할 수 있다(도 4c 참조).
상기 제1 기판(10)을 상기 제3 기판(30) 상에 배치할 수 있으며, 이때 상기 제1 기판(10)과 상기 제3 기판(30) 사이에 언더필(6)을 형성할 수 있다. 상기 제1 기판(10)은 상기 제2 기판(20)보다 더 낮은 두께의 기판일 수 있다. 상기 제1 기판(10)은, 이를 관통하고, 상기 제3 비아들(31)과 연결되는 제1 비아들(11)을 포함할 수 있다. 또한, 상기 제1 기판(10)은, 이의 상에 형성된 제1 신호패턴들(12) 및 제1 접지패턴들(13)을 포함할 수 있다(도 4b 참조).
상기 제1 기판(10) 상에 제1 소자들(15)이 다이 본딩을 통해 실장될 수 있다. 상기 제1 소자(15) 상에 소자 접속 단자들(2a)을 형성할 수 있고, 상기 제1 신호패턴들(12) 및 상기 제2 접지패턴들(23) 각각의 상에 기판 접속 단자들(2b)을 형성할 수 있다(도 4b 참조). 상기 소자 접속 단자들(2a)과 상기 기판 접속 단자들(2b)을 와이어(3)로 연결할 수 있다.
그 외, 상기 제1 기판(10), 상기 제3 기판(30) 및 상기 제1 소자들(15)에 대한 구체적인 사항은 앞서 도 4a, 도 4b 및 도 4c를 참조하여 설명한 바와 같다.
도 5d를 참조하면, 상기 제1 기판(10) 상에 상기 제1 소자들(15)을 실장한 후, 상기 제1 기판(10) 상에 제7 기판(70) 및 제8 기판(80)을 순차적으로 배치할 수 있다. 먼저, 상기 제7 기판(70)을 상기 제1 기판(10) 상에 배치할 수 있으며, 이때 상기 제1 기판(10)과 상기 제7 기판(70) 사이에 언더필(6)을 형성할 수 있다. 이이서, 상기 제8 기판(80)을 상기 제7 기판(70) 상에 배치할 수 있으며, 이때 상기 제7 기판(70)과 상기 제8 기판(80) 사이에 언더필(6)을 형성할 수 있다.
상기 제8 기판(80) 상에 구동모듈(90)을 배치할 수 있다. 상기 구동모듈(90)은 상기 제8 기판(80)과 전기적으로 연결될 수 있다.
그 외, 상기 제7 기판(70), 상기 제8 기판(80) 및 상기 구동모듈(90)에 대한 구체적인 사항은 앞서 도 4a, 도 4b 및 도 4c를 참조하여 설명한 바와 같다.
도 5e를 참조하면, 상기 제2 기판(20) 아래에 제6 기판(60) 및 제4 기판(40)을 순차적으로 배치할 수 있다.
먼저, 상기 제6 기판(60)을 상기 제2 기판(20) 아래에 배치할 수 있으며, 이때 상기 제2 기판(20)과 상기 제6 기판(60) 사이에 언더필(6)을 형성할 수 있다. 상기 제6 기판(60)은 상기 제2 기판(20)보다 더 낮은 두께의 기판일 수 있다. 상기 제6 기판(60)은, 이를 관통하고, 상기 제2 비아들(21)과 연결되는 제6 비아들(61)을 포함할 수 있다. 또한, 상기 제6 기판(60)은, 이의 상에 형성된 제6 신호패턴들(미도시) 및 제6 접지패턴들(미도시)을 포함할 수 있다.
다음으로, 이의 상에 제4 기판(40)이 배치된 방열판(7)을 준비할 수 있다. 상기 제4 기판(40)은 상기 제2 기판(20)보다 더 낮은 두께의 기판일 수 있다. 상기 제4 기판(40)은, 이를 관통하고, 상기 제2 비아들(21)과 연결되는 제4 비아들(41)을 포함할 수 있다. 또한, 상기 제4 기판(40)은, 이의 상에 형성된 제4 신호패턴들(미도시) 및 제4 접지패턴들(미도시)을 포함할 수 있다. 상기 방열판(7) 상에는 제3 소자들(35)을 배치할 수 있으며, 상기 제3 소자들(35)은 상기 방열판(7)과 직접 접촉할 수 있다. 상기 제3 소자(35) 상에 소자 접속 단자들(2a)을 형성할 수 있고, 상기 제4 신호패턴들(미도시) 및 상기 제4 접지패턴들(미도시) 각각의 상에 기판 접속 단자들(2b)을 형성할 수 있다. 상기 소자 접속 단자들(2a)과 상기 기판 접속 단자들(2b)을 와이어(3)로 연결할 수 있다.
준비된 상기 제4 기판(40)이 배치된 방열판(7)을 상기 제6 기판(60) 아래에 배치할 수 있으며, 이때 상기 제6 기판(60)과 상기 제4 기판(40) 사이에 언더필(6)을 형성할 수 있다.
그 외, 상기 제6 기판(60), 상기 제4 기판(40), 상기 제3 소자들(35) 및 상기 방열판(7)에 대한 구체적인 사항은 앞서 도 4a, 도 4b 및 도 4c를 참조하여 설명한 바와 같다.
후속으로 도 4a를 참조하여, 상기 제2 기판(20)을 절단하여 단위 모듈 패키지 별로 분리시키는 싱귤레이션(Singulation) 공정을 수행할 수 있다. 상기 싱귤레이션 공정은 다이아몬드 절삭날 등을 이용하여 진행될 수 있다. 이로써 본 발명의 실시예 1에 따른 적층 모듈 패키지(100)를 완성할 수 있다.
후속으로 본 실시예 1에 따른 적층 모듈 패키지(100)를 금속 하우징(미도시) 내에 실장할 수 있다.
본 발명의 일 실시예에 따른 적층 모듈 패키지의 제조방법은, RF 커넥터의 위치와 간격이 일정한 모듈 배열을 얻을 수 있을 뿐만 아니라 개별 공정을 진행하면서 필요한 테스트공정을 추가하여 수율을 높일 수 있다. 또한, 적층 모듈 패키지 내부에 배치되는 제2 기판(20)을 캐리어 기판으로 사용함으로써, 공정을 간략화시킬 수 있다.
실시예 2
도 6은 본 발명의 실시예 2에 따른 적층 모듈 패키지(200)의 단면도이다.
도 6을 참조하면, 본 실시예 2에 따른 적층 모듈 패키지(200)는, 제1 기판(10)과 제2 기판(20) 사이에 개재되고, 상기 제1 기판(10)보다 큰 두께를 가지는 제3 기판(30)을 포함할 수 있다. 상기 제3 기판(30)은, 이를 관통하고, 제1 비아들(11)과 제2 비아들(21)을 연결하는 제3 비아들(31)을 더 포함할 수 있으며, 상기 제3 비아들(31)의 각각은 상기 제1 비아들(11)의 각각보다 더 큰 직경을 가질 수 있다. 상기 제3 기판(30)은 상기 제3 비아들(31)을 통하여 상기 제1 기판(10)과 상기 제2 기판(20)을 수직 전기적으로 연결할 수 있다. 구체적으로, 상기 제3 기판(30)은 상기 제1 기판(10)의 바닥면과 상기 제2 기판(20)의 상면 사이의 제1 공간(S1)을 제공할 수 있다. 이로써, 상기 제1 기판(10)과 상기 제2 기판(20) 사이에서, 제2 소자(25)가 배치될 수 있는 제1 공간(S1)을 제공할 수 있다. 앞서 실시예 1에 따른 제2 소자(25)와는 다르게, 본 실시예 2에서의 제2 소자(25)는 더 큰 두께를 가질 수 있다. 이 경우, 실시예 1에 따른 제3 기판(30)보다 더 큰 두께를 가지는 기판을 사용할 필요가 있다. 구체적으로, 본 실시예 2에 있어서, 상기 제2 소자(25)의 상면의 레벨은 상기 제3 기판(30)의 상면 및 하면 사이에 위치할 수 있다. 상기 제3 기판(30)은 소자들이 실장되지 않는다는 점을 제외하고, 앞서 실시예 1에서 설명한 제2 기판(20)과 같다. 상기 제3 기판(30)과 상기 제1 기판(10)간의 연결은, 앞서 실시예 1에서 설명한 제2 기판(20)과 제3 기판(30)간의 연결 관계와 같다. 그 외의 구성은 앞서 실시예 1에서 설명한 바와 같다.
실시예 3
도 7은 본 발명의 실시예 3에 따른 적층 모듈 패키지(300)의 단면도이다.
도 7을 참조하면, 본 실시예 3에 따른 적층 모듈 패키지(300)는, 제2 기판(20) 아래에 배치된 제5 기판(50)을 더 포함할 수 있다. 상기 제5 기판(50) 상에는 제2 소자(25)가 배치될 수 있다. 상기 제5 기판(50)은, 이를 관통하고, 제2 비아들(21)과 연결되는 제5 비아들(51)을 더 포함할 수 있으며, 상기 제3 비아들(31)의 각각은 상기 제1 비아들(11)의 각각보다 더 큰 직경을 가질 수 있다. 상기 제5 기판(50)은 각각 상기 제2 기판(20)보다 더 낮은 두께의 기판일 수 있다. 상기 제5 기판(50)은 제1 소자들(15)이 실장되지 않는다는 점을 제외하고, 앞서 실시예 1에서 설명한 제1 기판(10)과 같다.
본 실시예 3에 따른 제2 기판(20)은, 실시예 1에 따른 제2 기판(20)과는 달리, 상기 제2 소자(25)와 수평적으로 연결되며, 제1 기판(10)의 바닥면과 상기 제5 기판(50)의 상면 사이의 제1 공간(S1)을 제공할 수 있다. 그 외에, 상기 제2 기판(20)은 앞서 실시예 1에서 설명한 제2 기판(20)과 같다.
본 실시예 3에 따른 적층 모듈 패키지(300)는, 상기 제1 기판(10)과 상기 제2 기판(20) 사이에 개재되고, 상기 제1 기판(10)보다 큰 두께를 가지는 제3 기판(30)을 포함할 수 있다. 상기 제3 기판(30)은 상기 제2 기판(20)과 함께 상기 제1 기판(10)의 바닥면과 상기 제5 기판(50)의 상면 사이의 상기 제1 공간(S1)을 제공할 수 있다. 그 외, 상기 제3 기판(30)은 앞서 실시예 2에서 설명한 제3 기판(30)과 같다.
앞서 설명한 바와 같이 상기 제2 소자(25)는 와이어(3)를 통해 상기 제2 기판(20)과 수평적으로 연결될 수 있다. 또는, 도시되진 않았지만, 상기 제2 소자(25)는 솔더볼(미도시)을 이용하여 상기 제5 기판(50)과 수직적으로 연결될 수 있다. 구체적으로, 상기 제2 소자(25)의 바닥면에 연결패드(미도시) 및 솔더볼(미도시)을 배치하고, 상기 제2 소자(25)를 상기 제5 기판(50) 상에 실장할 수 있다. 이로써, 상기 제2 소자(25)는 상기 제5 기판(50) 상에 형성된 제5 신호패턴들(52) 및 제5 접지패턴들(53)과 전기적으로 연결될 수 있다.
상기 제5 기판(50)과 상기 제2 기판(20)간의 연결, 및 상기 제3 기판(30)과 상기 제1 기판(10)간의 연결은, 앞서 실시예 1에서 설명한 제2 기판(20)과 제3 기판(30)간의 연결 관계와 같다. 그 외의 구성은 앞서 실시예 1에서 설명한 바와 같다.

Claims (15)

  1. 제1 소자가 실장된 제1 기판;
    상기 제1 기판을 관통하는 제1 비아들;
    상기 제1 소자보다 큰 두께를 가지는 제2 소자가 실장된, 상기 제1 기판보다 큰 두께를 가지는 제2 기판;
    상기 제2 기판을 관통하는 제2 비아들;
    상기 제1 기판 상에 형성되고, 각각 상기 제1 소자와 연결되는 제1 신호패턴 및 제1 접지패턴; 및
    상기 제2 기판 상에 형성되고, 각각 상기 제2 비아들 중 어느 하나 이상과 연결되고, 각각 상기 제2 소자와 연결되는 제2 신호패턴 및 제2 접지패턴을 포함하고,
    상기 제1 소자와 상기 제2 소자는 적어도 하나의 상기 제1 비아 및 적어도 하나의 제2 비아들에 의해 수직적으로 연결되며,
    상기 제1 신호패턴 또는 상기 제1 접지패턴은 복수개의 상기 제1 비아들과 연결되는 적층 모듈 패키지.
  2. 제1항에 있어서,
    상기 제1 비아들 및 제2 비아들을 연결하는 연결부들을 더 포함하고,
    상기 제2 비아들의 각각은 상기 제1 비아들의 각각보다 더 큰 직경을 가지는 적층 모듈 패키지.
  3. 제1항에 있어서,
    상기 제2 신호패턴과 연결되는 하나의 제2 비아와 대응하여, 상기 제1 신호패턴에는 두 개 이상의 제1 비아들이 연결되는 적층 모듈 패키지.
  4. 제1항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 개재되고, 상기 제1 기판의 바닥면과 상기 제2 기판의 상면 사이의 공간을 제공하는 제3 기판; 및
    상기 제3 기판을 관통하고, 상기 제1 비아들과 상기 제2 비아들을 연결하는 제3 비아들을 더 포함하고,
    상기 제2 기판은 상기 제3 기판보다 큰 두께를 가지며,
    상기 제2 비아들의 각각은 상기 제3 비아들의 각각보다 더 큰 직경을 가지는 적층 모듈 패키지.
  5. 제1항에 있어서,
    상기 제1 신호패턴은 복수개의 제1 비아들을 포함하는 제1 묶음과 연결되고,
    상기 제1 접지패턴은 상기 제1 신호패턴을 둘러싸며 폐곡선을 이루고, 복수개의 제1 비아들을 포함하는 제2 묶음과 연결되며,
    상기 제1 신호패턴과 상기 제1 접지패턴 사이에 보호층이 개재되는 적층 모듈 패키지.
  6. 제1항에 있어서,
    상기 제1 신호패턴, 제1 접지패턴, 제2 신호패턴 및 제2 접지패턴에는 고주파 신호 또는 고속 전기 신호가 전달되는 적층 모듈 패키지.
  7. 제1항에 있어서,
    상기 제2 기판은 하부를 향하여 함몰된 캐비티를 포함하고,
    상기 캐비티 내에 상기 제2 소자가 배치된 적층 모듈 패키지.
  8. 제1항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 개재되고, 상기 제1 기판보다 큰 두께를 가지며, 상기 제1 기판의 바닥면과 상기 제2 기판의 상면 사이의 공간을 제공하는 제3 기판; 및
    상기 제3 기판을 관통하고, 상기 제1 비아들과 상기 제2 비아들을 연결하는 제3 비아들을 더 포함하고,
    상기 제3 비아들의 각각은 상기 제1 비아들의 각각보다 더 큰 직경을 가지며,
    상기 제2 소자의 상면의 레벨은 상기 제3 기판의 상면 및 하면 사이에 위치하는 적층 모듈 패키지.
  9. 제1항에 있어서,
    상기 제2 기판 아래에 배치되고, 제3 소자와 수평적으로 연결된 제4 기판; 및
    상기 제4 기판 아래에 배치되고, 상기 제3 소자에서 발생하는 열을 방출하는 방열판을 더 포함하는 적층 모듈 패키지.
  10. 제9항에 있어서,
    상기 제3 소자는 상기 제1 소자보다 더 높은 전력을 소비하는 적층 모듈 패키지.
  11. 제9항에 있어서,
    상기 제2 기판은 상기 제1 기판보다 더 낮은 열전도도를 갖는 적층 모듈 패키지.
  12. 제1항에 있어서,
    이의 상면에 상기 제2 소자가 배치되고, 상기 제2 기판 아래에 배치된 제5 기판; 및
    상기 제5 기판을 관통하고, 상기 제2 비아들과 연결되는 제5 비아들을 더 포함하고,
    상기 제2 기판은 상기 제2 소자와 수평적으로 연결되며, 상기 제1 기판의 바닥면과 상기 제5 기판의 상면 사이의 공간을 제공하고,
    상기 제2 기판은 상기 제5 기판보다 큰 두께를 가지며,
    상기 제2 비아들의 각각은 상기 제5 비아들의 각각보다 더 큰 직경을 가지는 적층 모듈 패키지.
  13. 제12항에 있어서,
    상기 제5 기판 상에 형성되고, 각각 상기 제5 비아들 중 어느 하나 이상과 연결되고, 각각 상기 제2 소자와 연결되는 제5 신호패턴 및 제5 접지패턴을 더 포함하고,
    상기 제5 신호패턴은 복수개의 상기 제5 비아들과 연결되는 적층 모듈 패키지.
  14. 이의 내부를 관통하는 제1 비아들을 포함하는 제1 기판;
    상기 제1 기판 상에 형성되고, 상기 제1 비아들 중 어느 하나 이상과 연결되는 제1 도전패턴;
    이의 내부를 관통하는 제2 비아들을 포함하는 제2 기판; 및
    상기 제2 기판 상에 형성되고, 상기 제2 비아들 중 어느 하나 이상과 연결되는 제2 도전패턴을 포함하고,
    상기 제2 기판은 상기 제1 기판보다 큰 두께를 가지며,
    상기 제1 도전패턴과 상기 제2 도전패턴은 적어도 하나의 상기 제1 비아 및 적어도 하나의 상기 제2 비아에 의해 수직적으로 연결되고,
    상기 제1 도전패턴은 복수개의 상기 제1 비아들과 연결되는 적층 모듈 패키지.
  15. 제14항에 있어서,
    상기 제2 비아들의 각각은 상기 제1 비아들의 각각보다 더 큰 직경을 가지는 적층 모듈 패키지.
KR1020140072908A 2014-06-16 2014-06-16 적층 모듈 패키지 및 그 제조 방법 KR20150144416A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140072908A KR20150144416A (ko) 2014-06-16 2014-06-16 적층 모듈 패키지 및 그 제조 방법
US14/685,400 US20150364445A1 (en) 2014-06-16 2015-04-13 Stack module package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140072908A KR20150144416A (ko) 2014-06-16 2014-06-16 적층 모듈 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150144416A true KR20150144416A (ko) 2015-12-28

Family

ID=54836808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072908A KR20150144416A (ko) 2014-06-16 2014-06-16 적층 모듈 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20150364445A1 (ko)
KR (1) KR20150144416A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101883108B1 (ko) * 2017-07-14 2018-07-27 삼성전기주식회사 팬-아웃 반도체 패키지

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037763B1 (ko) * 2015-08-17 2019-10-30 한국전자통신연구원 송수신 패키지
US10141636B2 (en) * 2016-09-28 2018-11-27 Toyota Motor Engineering & Manufacturing North America, Inc. Volumetric scan automotive radar with end-fire antenna on partially laminated multi-layer PCB
US10529666B2 (en) * 2016-11-29 2020-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10886594B2 (en) * 2018-03-16 2021-01-05 Sj Semiconductor (Jiangyin) Corporation Packaging structure and packaging method for antenna
US11158580B2 (en) 2019-10-18 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power distribution network and frontside through silicon via
JP2021072349A (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 高周波モジュール及び通信装置
JP2021082898A (ja) * 2019-11-15 2021-05-27 株式会社村田製作所 高周波モジュール及び通信装置
US20220037258A1 (en) * 2020-07-28 2022-02-03 Micron Technology, Inc. Semiconductor devices with thermal buffer structures
KR20220033636A (ko) * 2020-09-09 2022-03-17 삼성전자주식회사 반도체 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089943A1 (en) * 2002-11-07 2004-05-13 Masato Kirigaya Electronic control device and method for manufacturing the same
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US20080136002A1 (en) * 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080197469A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US7701057B1 (en) * 2007-04-25 2010-04-20 Xilinx, Inc. Semiconductor device having structures for reducing substrate noise coupled from through die vias
JP5474127B2 (ja) * 2012-05-14 2014-04-16 株式会社野田スクリーン 半導体装置
US8952533B2 (en) * 2012-09-10 2015-02-10 Futurewei Technologies, Inc. Devices and methods for 2.5D interposers
US9035461B2 (en) * 2013-01-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
KR101462770B1 (ko) * 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
US9252076B2 (en) * 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9508703B2 (en) * 2014-04-30 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked dies with wire bonds and method
US9484285B2 (en) * 2014-08-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101883108B1 (ko) * 2017-07-14 2018-07-27 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
US20150364445A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
KR20150144416A (ko) 적층 모듈 패키지 및 그 제조 방법
US10861842B2 (en) Electronic system having increased coupling by using horizontal and vertical communication channels
US10153178B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
US8648454B2 (en) Wafer-scale package structures with integrated antennas
US11410973B2 (en) Microelectronic device assemblies and packages and related methods and systems
US10756077B2 (en) Chip packaging method
TW201336003A (zh) 具有集成插槽的系統級封裝及用於製造其的方法
US20040124513A1 (en) High-density multichip module package
US11303009B2 (en) Packages for advanced antenna systems
KR20110044964A (ko) Ｔｓｖ를 이용한 적층 칩 패키지
CN103420322A (zh) 晶片封装体及其形成方法
US11948921B2 (en) Methods of forming stacked semiconductors die assemblies
CN112397447A (zh) 半导体晶片及切割半导体晶片的方法
US11894354B2 (en) Optoelectronic device package and method of manufacturing the same
WO2021252188A1 (en) Methods for fabrication of microelectronic device packages and related packages and systems
US11961825B2 (en) Microelectronic device assemblies and packages including multiple device stacks and related methods
KR100374517B1 (ko) 전력증폭기 모듈의 구조 및 그 실장방법
CN113410181B (zh) 一种半导体封装结构
CN106252339B (zh) 一种高密度射频多芯片封装结构
US20220302090A1 (en) Microelectronic device assemblies and packages including multiple device stacks and related methods
US20220375902A1 (en) Microelectronic device assemblies and packages and related methods and systems
US10867946B2 (en) Semiconductor chip, printed circuit board, multi-chip package including the semiconductor chip and printed circuit board, and method of manufacturing the multi-chip package
KR20240044982A (ko) 안테나를 포함하는 반도체 패키지 및 그 제조 방법
TW201426959A (zh) 晶片封裝體
KR20130068485A (ko) 관통 전극을 구비하는 반도체 디바이스, 그것의 제조방법, 반도체 디바이스를 구비한 적층형 패키지 및 적층형 패키지의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid