CN115692350B - 一种抑制高次模的芯片封装结构 - Google Patents
一种抑制高次模的芯片封装结构 Download PDFInfo
- Publication number
- CN115692350B CN115692350B CN202310000977.2A CN202310000977A CN115692350B CN 115692350 B CN115692350 B CN 115692350B CN 202310000977 A CN202310000977 A CN 202310000977A CN 115692350 B CN115692350 B CN 115692350B
- Authority
- CN
- China
- Prior art keywords
- signal
- ubm
- middle plane
- chip
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种抑制高次模的芯片封装结构，涉及芯片封装技术领域，所述封装结构相对其中间平面对称设置，包括晶圆级封装部分，所述晶圆级封装部分包括从下到上依次设置的封装衬底、裸芯片、第一钝化层、RDL、第二钝化层、UBM及焊球，在所述中间平面位置设置信号输出电路，在所述第一钝化层上设置金属化通孔，所述金属化通孔相对所述中间平面呈对称分布，所述裸芯片上对应所述金属化通孔位置设置GSG焊盘，通过所述GSG焊盘及金属化通孔实现所述裸芯片与所述RDL电性能互连，在所述RDL上位于所述中间平面两侧的所述GSG焊盘之间设置开口避让。本技术方案解决了现有技术中如何在毫米波频带抑制高次模的技术问题。
Description
技术领域
本发明涉及芯片封装技术领域，尤其是涉及一种抑制高次模的芯片封装结构。
背景技术
随着半导体工艺的不断进步，各种无线电设备都在朝着高频化和小型化方向发展，集成芯片行业也正在如火如荼的发展，为了满足高集成度、高可靠性、低成本和易装配的需求，对芯片进行各种各样的封装已经成为了优选。晶圆级封装WLP（Wafer LevelPackage）具有芯片单元稳定、集成度高、可靠性强、机械保护性好和高性价比的特点，十分满足行业内的封装需求，已经成为当前IC芯片封装的主流技术。晶圆级封装的一般定义为形成封装体的大部分或全部工艺步骤均在未切分的完整晶圆上完成的封装形式，不同于传统的先切割再封装测试的流程，它在结束前道晶圆制备的流程的晶圆上直接进行封装以及凸点制备等一系列封装流程。晶圆级封装技术制备的产品，例如处理器、传感器、通信模块等在市场上一占据了重要地位。
晶圆封装芯片端口主要通过球栅阵列BGA（Ball Grid Array）焊球垂直焊接到PCB（Printed Circuit Board）基板上实现三维垂直互连。通过焊球实现芯片与PCB之间互连，在低频时是无需过多考虑高次模产生的问题，但人们对高速率和高分辨率的射频芯片封装在不断提高，当频率达到毫米波水平时，芯片与再分布层RDL(Re-distributed layer)之间的不连续性会产生高次模，高次模的辐射落到系统所关心的频带内，会损坏传输信号的品质，增加整体的损耗，因此在毫米波频带抑制高次模的产生是十分重要的。
发明内容
本发明的目的在于提供一种抑制高次模的芯片封装结构，以解决现有技术中如何在毫米波频带抑制高次模的技术问题。本发明提供的诸多技术方案中的优选技术方案所能产生的诸多技术效果详见下文阐述。
为实现上述目的，本发明提供了一种抑制高次模的芯片封装结构，所述封装结构相对其中间平面对称设置，包括晶圆级封装部分，所述晶圆级封装部分包括从下到上依次设置的封装衬底、裸芯片、第一钝化层、RDL、第二钝化层、UBM（Under Bump Metallurgy）及焊球，在所述中间平面位置设置信号输出电路，在所述第一钝化层上设置金属化通孔，所述金属化通孔相对所述中间平面呈对称分布，所述裸芯片上对应所述金属化通孔位置设置GSG（Ground Signal Ground）焊盘，通过所述GSG焊盘及金属化通孔实现所述裸芯片与所述RDL电性能互连，在所述RDL上位于所述中间平面两侧的所述GSG焊盘之间设置开口避让。
本发明的技术方案可以包括以下有益效果：
本发明提供的一种抑制高次模的芯片封装结构，在对称设置的晶圆级封装结构中，在其RDL上位于所述中间平面两侧的所述GSG焊盘之间设置开口避让，避免了芯片和封装结构之间形成介质平板结构，能够很好的抑制高次模，可以有效降低信号传输中的损耗，由此，本技术方案解决了现有技术中如何在毫米波频带抑制高次模的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一种抑制高次模的芯片封装结构的结构示意图；
图2是本发明实施例中晶圆级封装部分的结构示意图；
图3是本发明实施例中晶圆级封装部分的侧视图；
图4是本发明实施例中晶圆级封装部分的俯视图；
图5是本发明实施例PCB部分的俯视图；
图6是本发明实施例一种抑制高次模的芯片封装结构的电场分布图；
图7是现有技术中一种芯片封装结构的电场分布图；
图8是本发明实施例一种抑制高次模的芯片封装结构与现有技术中一种芯片封装结构的仿真结果对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行详细的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本发明所保护的范围。
图1是本发明实施例一种抑制高次模的芯片封装结构的结构示意图，如图1示：
本发明提供了一种抑制高次模的芯片封装结构，如图2-图4所示，所述封装结构相对其中间平面对称设置，包括晶圆级封装部分100，所述晶圆级封装部分100包括从下到上依次设置的封装衬底110、裸芯片120、第一钝化层131、RDL140、第二钝化层132、UBM160及焊球170，在所述中间平面位置设置信号输出电路，在所述第一钝化层131上设置金属化通孔180，所述金属化通孔180相对所述中间平面呈对称分布，所述裸芯片120上对应所述金属化通孔180位置设置GSG焊盘152，通过所述GSG焊盘152及金属化通孔180实现所述裸芯片120与所述RDL140电性能互连，在所述RDL140上位于所述中间平面两侧的所述GSG焊盘152之间设置开口避让。
具体地，封装衬底110将裸芯片120进行包裹，裸芯片120的功能面150向上外露，背金面贴与封装衬底110上；所述第一钝化层131位于裸芯片120功能面150和封装衬底110之上；在对称设置的晶圆级封装结构中，在其RDL上位于所述中间平面两侧的所述GSG焊盘之间设置开口避让，避免了芯片和封装结构之间形成介质平板结构，能够很好的抑制高次模，可以有效降低信号传输中的损耗。如图6-图8所示，图6本发明实施例一种抑制高次模的芯片封装结构的电场2分布图，与图7未做抑制高次模处理的封装结构的电场2’分布图相比，可以明显发现未做避让处理的图7在裸芯片的交界处出现了明显的高次模，而做避让处理的图6没有出现明显的高次模；图8是本发明实施例一种抑制高次模的芯片封装结构与现有技术中一种芯片封装结构的仿真结果对比图，其中，横坐标信号频率（GHz）为传输信号的频率，纵坐标幅度衰减（S（2,1））表示信号传输中的信号幅度衰减，信号频率在98.7GHz处，已做抑制高次模处理的封装结构相较于现有技术中未做抑制高次模处理的封装结构损耗减小44.3%。可见，所述RDL上的开口避让是实现抑制高次模的关键，对于芯片上固定的焊盘，可选择仅用少部分RDL延伸用以连接，调节固定的焊盘之间RDL的避让，来达到对高次模的抑制，从而减小插损。中间平面为垂直封装结构的每一层结构且经过中轴线1的平面。
作为可选地实施方式，所述开口避让距离m1为100μm。将开口避让距离m1设置为100μm时，对高次模的抑制效果最佳，但对于不同结构与尺寸的芯片封装结构，开口避让距离并不限制于具体的数值，可根据实际结构进行调整，如上所述，可选择仅用少部分RDL延伸用以连接，调节固定的焊盘之间RDL的避让，来达到对高次模的抑制，从而减小插损。
作为可选地实施方式，所述RDL140包括信号线142和金属地141，所述信号线142位于所述中间平面的位置，所述金属地141对称分布在所述中间平面的两边。所述RDL金属地141对称分布于信号线142的两边，形成共面波导传输线形式。设置在RDL140上的第二钝化层132，用于保护RDL140。
作为可选地实施方式，所述金属化通孔180包括地通孔182及信号通孔181，所述信号通孔181设置在所述中间平面位置，所述地通孔182对称分布在所述中间平面的两边。对应裸芯片120上GSG焊盘与RDL140的连接位置设置金属通孔180，实现GSG焊盘与RDL140的电性能连接。
作为可选地实施方式，所述UBM160位于所述第二钝化层132中，包括信号UBM161和接地UBM162，所述信号UBM161设置在所述中间平面位置，所述接地UBM162对称分布于信号UBM161的四周，相对所述中间平面呈对称分布；所述焊球170包括信号焊球171和接地焊球172，所述信号焊球171和接地焊球172分别对应所述信号UBM161和接地UBM162同轴设置。
具体地，所述UBM160用于RDL140信号、地与焊球连接，焊球位置对应所述UBM的位置设置，四周的地焊球172能够极大的束缚住信号防止泄露，在毫米波频段对改善信号的传输特性起到极大的作用；其具体分布位置为了PCB的可加工性，可做出一些改变，并不是均匀分布。其中，所述焊球的半径r3与UBM半径r2尺寸上的关系为：r2≈0.8r3。例如可设置为UBM160半径r2为100μm，焊球170的半径r3为125μm。
作为可选地实施方式，所述信号输出电路包括所述裸芯片120中间位置的芯片电路151、信号通孔181、信号线142、信号UBM161及信号焊球171，所述芯片电路151通过所述信号通孔181与所述信号线142的一端连接，所述信号线142的另一端连接所述信号UBM161。通过信号输出电路实现信号输出。
作为可选地实施方式，在所述信号线142上位于所述信号通孔181及信号UBM161之间，设置有匹配节143。匹配节143用于调节第一钝化层信号通孔181和信号UBM161之间的阻抗失配。
作为可选地实施方式，所述金属地141相对于所述信号UBM161下方的所述信号线142存在开口避让半径r1，所述避让半径r1与所述信号UBM161的半径r2存在如下关系：r1≈1.5r2。
如图1、图5所示，作为可选地实施方式，还包括PCB部分200，所述PCB部分200与所述晶圆级封装部分100通过所述焊球170垂直互连。
具体地，所述PCB部分包括圆形焊盘241、高阻线242和243、50欧姆微带线244、介质基板220以及基板的表层212与底层211金属地；所述圆形焊盘241用于焊接封装芯片的信号焊球171。其中，所述的介质基板220材质为罗杰斯3003。所述高阻线242用于匹配圆形焊盘241自身和与地金属212之间带来的容性效应；连接高阻线241和50欧姆传输线244，用来实现宽频带阻抗变换；所述介质基板底层为金属地层211，表层的金属地212以中间平面为轴对称分布于圆形焊盘、高阻线和50欧姆微带线两侧，之间存在一定的间隙避让。
作为可选地实施方式，所述PCB部分位于所述中间平面位置设置微带线240，所述RDL140的金属地141对应所述微带线240位置设置开口。所述开口能够减小PCB微带线240的空间辐射被反射，对该结构的信号传输性能有着明显的改善。
上述封装结构为本技术方案的包含一个GSG焊盘的封装结构，仅选取了包含一个晶圆级封装部分及PCB部分的封装结构作为说明，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种抑制高次模的芯片封装结构，其特征在于，所述封装结构相对其中间平面对称设置，包括晶圆级封装部分，所述晶圆级封装部分包括从下到上依次设置的封装衬底、裸芯片、第一钝化层、RDL、第二钝化层、UBM及焊球，在所述中间平面位置设置信号输出电路，在所述第一钝化层上设置金属化通孔，所述金属化通孔相对所述中间平面呈对称分布，所述裸芯片上对应所述金属化通孔位置设置GSG焊盘，通过所述GSG焊盘及金属化通孔实现所述裸芯片与所述RDL电性能互连，在所述RDL上位于所述中间平面两侧的每一侧的所述GSG焊盘之间设置开口避让。
2.如权利要求1所述的抑制高次模的芯片封装结构，其特征在于，所述开口避让距离为100μm。
3.如权利要求1所述的抑制高次模的芯片封装结构，其特征在于，所述RDL包括信号线和金属地，所述信号线位于所述中间平面的位置，所述金属地对称分布在所述中间平面的两边。
4.如权利要求3所述的抑制高次模的芯片封装结构，其特征在于，所述金属化通孔包括地通孔及信号通孔，所述信号通孔设置在所述中间平面位置，所述地通孔对称分布在所述中间平面的两边。
5.如权利要求4所述的抑制高次模的芯片封装结构，其特征在于，所述UBM位于所述第二钝化层中，包括信号UBM和接地UBM，所述信号UBM设置在所述中间平面位置，所述接地UBM对称分布于信号UBM的四周；所述焊球包括信号焊球和接地焊球，所述信号焊球和接地焊球分别对应所述信号UBM和接地UBM同轴设置。
6.如权利要求5所述的抑制高次模的芯片封装结构，其特征在于，所述信号输出电路包括所述裸芯片中间位置的芯片电路、信号通孔、信号线、信号UBM及信号焊球，所述芯片电路通过所述信号通孔与所述信号线的一端连接，所述信号线的另一端连接所述信号UBM。
7.如权利要求6所述的抑制高次模的芯片封装结构，其特征在于，在所述信号线上位于所述信号通孔及信号UBM之间，设置有匹配节。
8.如权利要求6所述的抑制高次模的芯片封装结构，其特征在于，所述金属地相对于所述信号UBM下方的所述信号线存在开口避让半径r1，所述避让半径r1与所述信号UBM的半径r2存在如下关系：r1≈1.5r2。
9.如权利要求1-8之一所述的抑制高次模的芯片封装结构，其特征在于，还包括PCB，所述PCB与所述晶圆级封装部分通过所述焊球垂直互连。
10.如权利要求9所述的抑制高次模的芯片封装结构，其特征在于，所述PCB位于所述中间平面位置设置微带线，所述RDL的金属地对应所述微带线位置设置开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310000977.2A CN115692350B (zh) | 2023-01-03 | 2023-01-03 | 一种抑制高次模的芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310000977.2A CN115692350B (zh) | 2023-01-03 | 2023-01-03 | 一种抑制高次模的芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115692350A CN115692350A (zh) | 2023-02-03 |
| CN115692350B true CN115692350B (zh) | 2023-03-21 |
Family
ID=85057247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310000977.2A Active CN115692350B (zh) | 2023-01-03 | 2023-01-03 | 一种抑制高次模的芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115692350B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3598484B1 (en) * | 2008-09-05 | 2021-05-05 | Mitsubishi Electric Corporation | High-frequency circuit package and sensor module |
| US8907470B2 (en) * | 2013-02-21 | 2014-12-09 | International Business Machines Corporation | Millimeter wave wafer level chip scale packaging (WLCSP) device and related method |
| CN110167261A (zh) * | 2019-06-26 | 2019-08-23 | 京信通信技术(广州)有限公司 | 毫米波有源天线单元及pcb板间互连结构 |
| CN211404488U (zh) * | 2019-12-18 | 2020-09-01 | 南京迈矽科微电子科技有限公司 | 一种毫米波芯片封装结构及其测试结构 |
| CN111696959B (zh) * | 2020-06-19 | 2022-07-01 | 安徽大学 | 晶圆级封装中球栅阵列毫米波宽带匹配结构及设计方法 |
| CN114496986A (zh) * | 2022-02-10 | 2022-05-13 | 成都天成电科科技有限公司 | 超宽带晶圆级封装匹配结构 |
-
2023
- 2023-01-03 CN CN202310000977.2A patent/CN115692350B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115692350A (zh) | 2023-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669658B2 (en) | Crosstalk-free WLCSP structure for high frequency application | |
| Jentzsch et al. | Theory and measurements of flip-chip interconnects for frequencies up to 100 GHz | |
| KR101074529B1 (ko) | 고주파수 애플리케이션에 대한 관통 접속부를 포함하는다층 인쇄 회로 기판 | |
| US7355273B2 (en) | Semiconductor dice having back side redistribution layer accessed using through-silicon vias, methods | |
| US7218005B2 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
| US7145225B2 (en) | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods | |
| CA1279936C (en) | Multiple lead probe for integrated circuits in wafer form | |
| US7824965B2 (en) | Near chip scale package integration process | |
| KR101140469B1 (ko) | 집적회로 부품의 패드 구조물 및 집적회로 부품의 실장방법 | |
| US7589414B2 (en) | I/O Architecture for integrated circuit package | |
| CN211404488U (zh) | 一种毫米波芯片封装结构及其测试结构 | |
| CN114496986A (zh) | 超宽带晶圆级封装匹配结构 | |
| US7045893B1 (en) | Semiconductor package and method for manufacturing the same | |
| CN115692350B (zh) | 一种抑制高次模的芯片封装结构 | |
| US5945734A (en) | Wire-bond free input/output interface for GaAs ICs with means of determining known good die | |
| CN111785700A (zh) | 一种超宽带互连结构 | |
| EP4095905A1 (en) | Flip-chip ball grid array-type integrated circuit package for very high frequency operation | |
| CN113113375B (zh) | 一种用于毫米波频段芯片封装的垂直互连结构 | |
| US6720641B1 (en) | Semiconductor structure having backside probe points for direct signal access from active and well regions | |
| CN212695147U (zh) | 一种超宽带互连结构 | |
| US11798871B2 (en) | Device package substrate structure and method therefor | |
| CN118016638A (zh) | 一种适用于晶圆级封装的低损耗宽带过渡结构 | |
| WO2006019336A2 (en) | Impedance controlled interconnect substrate and package for high-frequency electronic device | |
| Minamizawa | Advanced LSI packaging technologies | |
| Kangasvieri et al. | High performance vertical interconnections for millimeter-wave multichip modules |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |