CN111785700A - 一种超宽带互连结构 - Google Patents
一种超宽带互连结构 Download PDFInfo
- Publication number
- CN111785700A CN111785700A CN202010926843.XA CN202010926843A CN111785700A CN 111785700 A CN111785700 A CN 111785700A CN 202010926843 A CN202010926843 A CN 202010926843A CN 111785700 A CN111785700 A CN 111785700A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- passivation layer
- reference plane
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及雷达通信领域,具体的说是一种超宽带互连结构,其用于毫米波芯片封装互连及毫米波电路PCB板级互连,超宽带互连结构包括超宽带互连传输线和由封装再布线层构成共面波导结构,在共面波导结构的两端设置有用于互连的引出端,所述引出端外接于PCB板和/或内接于裸芯片端口,所述引出端为GSG排列或GSSG排列,共面波导结构、引出端及裸芯片由人造电介质层支撑和/或覆盖,所述人造电介质层为多层结构,所述人造电介质层的多层结构为一种或多种材料。本发明可取代原有的互连结构,并且具有工艺难度低,加工一致性容易控制,互连损耗低,空间辐射小,抗干扰能力强,电磁兼容性良好,可广泛应用于多芯片的集成封装。
Description
技术领域
本申请涉及雷达通信领域,具体的说是用于毫米波芯片封装互连及毫米波电路PCB板级互连的一种超宽带互连结构。
背景技术
在多芯片集成封装的应用中,一个封装层内集成多个相互关联的模拟芯片,芯片与芯片之间的信号传输需要互连结构来完成。传统的互连结构工艺难度大,加工一致性较差,互连损耗高,空间辐射严重,抗干扰性能差,电磁兼容性差的缺陷。
模拟芯片工作频率越来越高,封装的端口互连结构的插损会直接影响芯片的噪声系数、输出功率,封装的端口互连结构的阻抗特性会直接影响芯片封装后的输入阻抗和输出阻抗。传统的封装端口互连结构在频率较低时性能较好,在毫米波频段则性能较差,会影响到芯片的实用性能。
在雷达、通信领域的电路中会广泛的用到信号互连器件。传统的信号互连器件体积大,工作带宽窄,互连损耗大,互连长度不够灵活。
现有专利如公开号为CN107742622A的发明专利,其也属于共面波导的互连结构,但是专利CN107742622A是一种封装整体的结构,必须包含完整的接地阵列,硅基板,以及特殊的硅基板结构等才能实现其功能,其结构特点仅针对(砷化镓或氮化镓)芯片封装,应用场景单一。
发明内容
针对现有技术上的上述不足,本申请提出可用于PCB板级互连和/或芯片封装互连和/或芯片与PCB互连的超宽带互连结构。
为实现上述技术效果,本申请技术方案如下:
一种超宽带互连结构,包括超宽带互连传输线和由封装再布线层构成共面波导结构,在共面波导结构的两端设置有用于互连的引出端,所述引出端外接于PCB板和/或内接于裸芯片端口,所述引出端为GSG排列或GSSG排列,共面波导结构、引出端及裸芯片由人造电介质层支撑和/或覆盖,所述人造电介质层为多层结构,所述人造电介质层的多层结构为一种或多种材料。该超宽带互连结构可用于超宽带单端信号或差分信号的高效传输。
超宽带互连传输线包括用于信号传输的参考平面金属和用于信号传输的金属导线;参考平面金属和金属导线位于多层人造电介质层内,参考平面金属和金属导线组成共面波导结构,参考平面金属和/或金属导线一端连接内接引线,外接引线包括过孔引线、对外pad和焊接在对外pad上的锡球,参考平面金属和/或金属导线的另一端连接过孔引线,锡球焊接至PCB;内接引线连接一端连接毫米波芯片,内接引线另一端连接参考平面金属或金属导线;多层人造电介质层包括封装层、第一钝化层和第二钝化层,封装层为塑料层;第一钝化层和第二钝化层为聚酰亚胺层,毫米波芯片位于封装层内,内接引线位于第一钝化层内,参考平面金属和过孔引线位于第二钝化层内,多层人造电介质层对整个结构起支撑和保护作用。
进一步地,针对PCB板级超宽带互连结构,所述超宽带互连传输线包括用于信号传输的两个参考平面金属和一个金属导线,参考平面金属和金属导线组成共面波导结构的传输线,参考平面金属为信号传输的参考平面金属,金属导线为信号传输的金属导线,金属导线位于两个参考平面金属之间,参考平面金属和金属导线位于多层人造电介质层内,外接引线包括过孔引线、对外pad和焊接在对外pad上的锡球,所述每个参考平面金属的外侧连接有至少2个过孔引线,金属导线的外侧连接有至少两个过孔引线,所述锡球焊接至PCB板,多层人造电介质层包括依次分布的封装层、第一钝化层和第二钝化层,封装层为塑料层;第一钝化层和第二钝化层为聚酰亚胺层,参考平面金属和金属导线是在第一钝化层表面电镀的金属层结构,附着于第一钝化层表面;第二钝化层覆盖在封装层及参考平面金属和金属导线表面,并将参考平面金属和金属导线包含在内;过孔引线在第二钝化层内。多层人造电介质层对整个结构起支撑和保护作用。
进一步地,针对芯片与PCB之间的超宽带互连结构,所述超宽带互连传输线包括用于信号传输的两个参考平面金属和一个金属导线,金属导线位于两个参考平面金属之间,外接引线包括过孔引线、对外pad和焊接在对外pad上的锡球,所述每个参考平面金属的外侧连接有至少一个过孔引线,金属导线的外侧连接有至少一个过孔引线,所述锡球焊接至PCB板,所述每个参考平面金属的内侧连接有至少一个内接引线,所述金属导线的内侧连接有至少一个内接引线,所有的内接引线同时与毫米波芯片相连。多层人造电介质层包括依次分布的封装层、第一钝化层和第二钝化层,封装层为塑料层;第一钝化层和第二钝化层为聚酰亚胺层,封装层是整个互连结构的基础结构,其他所有结构都需要基于封装层的强度支撑来实现;毫米波芯片包含于封装层内,第一钝化层附着于封装层和毫米波芯片的一面;内接引线为第一钝化层开口处电镀的金属结构;参考平面金属和金属导线是在第一钝化层表面电镀的金属层结构,附着于第一钝化层表面;第二钝化层覆盖在封装层及参考平面金属和金属导线表面,并将参考平面金属和金属导线包含在内。
进一步地,针对芯片之间的封装互连,设置有两个参考平面金属和一个金属导线,参考平面金属和金属导线组成共面波导结构的传输线,金属导线位于两个参考平面金属之间,所述每个参考平面金属的内侧左右两端各自连接有一个内接引线,所述金属导线的内侧左右两端各自连接有一个内接引线,位于左端的所有内接引线同时与一个毫米波芯片相连,位于右端的所有内接引线同时与另一个毫米波芯片相连,多层人造电介质层包括封装层、第一钝化层和第二钝化层,封装层为塑料层;第一钝化层和第二钝化层为聚酰亚胺层,毫米波芯片包含于封装层内,第一钝化层附着于封装层和毫米波芯片的一面,参考平面金属和金属导线是在第一钝化层表面电镀的金属层结构,附着于第一钝化层表面;第二钝化层覆盖在封装层及参考平面金属和金属导线表面,并将参考平面金属和金属导线包含在内。
进一步地,针对在PCB板级互连时传输差分信号的互连结构,设置有两个参考平面金属和两个金属导线,参考平面金属和金属导线组成共面波导结构的传输线,两个金属导线位于两个参考平面金属之间,外接引线包括过孔引线、对外pad和焊接在对外pad上的锡球,所述锡球焊接至PCB板,所述每个参考平面金属的外侧连接有至少两个过孔引线,每个金属导线的外侧连接有至少两个过孔引线,多层人造电介质层包括封装层、第一钝化层和第二钝化层,封装层为塑料层;第一钝化层和第二钝化层为聚酰亚胺层,第一钝化层附着于封装层一面,参考平面金属和金属导线是在第一钝化层表面电镀的金属层结构,附着于第一钝化层表面;第二钝化层覆盖在封装层及参考平面金属和金属导线表面,并将参考平面金属和金属导线包含在内;过孔引线为第二钝化层开口处电镀的金属结构,对外pad 是在过孔引线端面电镀的金属结构。
进一步地,针对在芯片之间互连封装时传输差分信号的互连结构,设置有两个参考平面金属和两个金属导线,参考平面金属和金属导线组成共面波导结构的传输线,两个金属导线位于两个参考平面金属之间,所述参考平面金属的内侧左右两端各自连接有一个内接引线,所述金属导线的内侧左右两端各自连接有一个内接引线,位于左端的所有内接引线同时与一个毫米波芯片相连,位于右端的所有内接引线同时与另一个毫米波芯片相连,多层人造电介质层包括依次分布的封装层、第一钝化层和第二钝化层,封装层为塑料层;第一钝化层和第二钝化层为聚酰亚胺层,毫米波芯片包含于封装层内,第一钝化层附着于封装层和毫米波芯片的一面,内接引线为第一钝化层开口处电镀的金属结构,参考平面金属和金属导线是在第一钝化层表面电镀的金属层结构,附着于第一钝化层表面;第二钝化层覆盖在封装层及参考平面金属和金属导线表面,并将参考平面金属和金属导线包含在内。
进一步地,参见图1和图2,针对芯片间的封装互连、PCB板级互连、芯片与PCB之间的互连的组合结构,包括上述两种结构组合在一起。
本发明的有益效果:
1、本发明是一种包含共面波导的互连结构,不需要其他的特殊辅助结构即可实现超宽带的互连功能,可用于单芯片或多芯片的封装互连和/或引出互连以及PCB板级互连,应用场景广泛;现有技术如专利CN107742622A中的应用频段最高只能到Ku频段,本发明的应用频段可到Ka频段,应用带宽更宽。
2、本发明所设计的互连结构可取代原有的互连结构,并且具有工艺难度低,加工一致性容易控制,互连损耗低,空间辐射小,抗干扰能力强,电磁兼容性良好,可广泛应用于多芯片的集成封装。
3、本发明所设计的互连结构在插损和端口阻抗方面都有更优的性能,可广泛应用于封装的端口互连。
4、本发明所设计的互连结构可直接作为超宽带的互连器件使用,损耗小,互连长度可根据实际应用设计,成本低,周期短,可广泛的应用于超宽带电路互连。
5、在多芯片集成封装应用中,现有的互连结构需要开模加工引线框架,金丝键合,或根据场景特定的金属结构件加工,而本申请所设计的互连结构不需特殊加工步骤,在封装时与其他封装结构同步完成,同时工艺简单,加工难度低,一致性好,且成本低。
6、本发明互连结构集成度高,减小了信号传输的距离,该互连结构具有良好的信号完整性,信号反射和空间辐射的能量少,所以该互连结构的插入损耗小。有利于芯片和/或系统的增益、噪声系数、输出功率及效率等性能的改善。
7、本发明所设计的互连结构工作频带宽,低成本的解决了部分系统中互连带宽不足的问题。
8、本发明所设计的互连结构体积小重量轻,有利于芯片和/或系统的小型化。
附图说明
图1、图2为组合应用。
图3、图4、图5为PCB板级超宽带互连结构。
图6、图7、图8为芯片与PCB之间的超宽带互连。
图9、图10、图11为芯片之间的封装互连。
图12、图13、图14为在PCB板级互连时传输差分信号的互连结构图。
图15、图16、图17为芯片之间互连封装时传输差分信号的互连结构图。
附图中:101-参考平面金属,102-金属导线,201-内接引线,202-过孔引线,203-对外pad,204-锡球,301-封装层,302-第一钝化层,303-第二钝化层,401-毫米波芯片。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,术语“上”、“竖直”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,或者是本领域技术人员惯常理解的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
实施例1
一种超宽带互连结构,包括超宽带互连传输线和由封装再布线层构成共面波导结构,在共面波导结构的两端设置有用于互连的引出端,所述引出端外接于PCB板和/或内接于裸芯片端口,所述引出端为GSG排列或GSSG排列,共面波导结构、引出端及裸芯片由人造电介质层支撑和/或覆盖,所述人造电介质层为多层结构,所述人造电介质层的多层结构为一种或多种材料。该超宽带互连结构可用于超宽带单端信号或差分信号的高效传输。本发明,与传统的芯片互连和PCB板级互连在结构上有明显的差异。传统的芯片间互连或芯片与外接引脚互连都需要采用金丝键合,传统的PCB板级互连一般采用0Ω电阻或金属连接器等,本发明使用由封装金属层制作的共面波导和共面波导两端的互连引出端形成互连结构,实现芯片互连和PCB板级互连。金丝线的分布参数会影响芯片的性能,键合长度受限,且会破坏信号的完整性,而本发明所使用的互连结构,其互连距离可根据实际应用设计,良好的结构设计可排除分布参数的影响,并保证信号完整性,此外本发明的互连结构可根据互连两端的端口特性做相应的参数设计,将两端互连后的性能提高到最优。
实施例2
如图1、图2所示,超宽带互连传输线包括用于信号传输的参考平面金属101和用于信号传输的金属导线102;参考平面金属101和金属导线102位于多层人造电介质层内,参考平面金属101和金属导线102组成共面波导结构,参考平面金属101和/或金属导线102一端连接内接引线201,外接引线包括过孔引线202、对外pad203和焊接在对外pad203上的锡球204,参考平面金属101和/或金属导线102的另一端连接过孔引线202,锡球204焊接至PCB;内接引线201连接一端连接毫米波芯片401,内接引线201另一端连接参考平面金属101或金属导线102;多层人造电介质层包括封装层301、第一钝化层302和第二钝化层303,封装层301为塑料层;第一钝化层302和第二钝化层303为聚酰亚胺层,毫米波芯片401位于封装层301内,内接引线201位于第一钝化层302内,参考平面金属101和过孔引线202位于第二钝化层303内,多层人造电介质层对整个结构起支撑和保护作用。
其加工流程为:两颗(可以是更多颗)毫米波芯片401被包裹在封装层301内,露出毫米波芯片401的pad一面不被包裹;在封装层301和毫米波芯片401表面覆盖人造电介质层的第一钝化层302;在第一钝化层302上,覆盖在毫米波芯片401的pad上的位置开孔,并通过电镀形成内接引线201;在第一钝化层302和内接引线201表面通过电镀的方式形成共面波导结构的参考平面金属101和金属导线102金属层;通过内接引线201、参考平面金属101、金属导线102将两个芯片之间互连起来,并将芯片上需要引出信号的pad连接到参考平面金属101和金属导线102上;在第一钝化层302、参考平面金属101和金属导线102表面再覆盖人造电介质层的第二钝化层303;在第二钝化层303上需要引出参考平面金属101和金属导线102的地方开孔,并通过电镀的方式形成外接过孔引线202;在第二钝化层303表面,过孔引线202对应的地方通过电镀形成对外pad203;在对外pad203上通过回流植上锡球204;由此形成的互连结构可将多颗芯片进行内部互连,同时引出芯片与外部互连的接口锡球204。
实施例3
参见图3、图4和图5,针对PCB板级超宽带互连结构,设置有两个参考平面金属101和一个金属导线102,参考平面金属101和金属导线102组成共面波导结构的传输线,参考平面金属101为信号传输的参考平面金属,金属导线102为信号传输的金属导线,金属导线102位于两个参考平面金属101之间,参考平面金属101和金属导线102位于多层人造电介质层内,外接引线包括过孔引线202、对外pad203和焊接在对外pad203上的锡球204,所述每个参考平面金属101的外侧连接有至少2个过孔引线202,金属导线102的外侧连接有至少两个过孔引线202,所述锡球焊接至PCB板,多层人造电介质层包括依次分布的封装层301、第一钝化层302和第二钝化层303,封装层301为塑料层;第一钝化层302和第二钝化层303为聚酰亚胺层,参考平面金属101和金属导线102是在第一钝化层302表面电镀的金属层结构,附着于第一钝化层302表面;第二钝化层303覆盖在封装层301及参考平面金属101和金属导线102表面,并将参考平面金属101和金属导线102包含在内;过孔引线202在第二钝化层303内。多层人造电介质层对整个结构起支撑和保护作用。
其加工流程为:在封装层301表面覆盖人造电介质层的第一钝化层302;在第一钝化层302表面通过电镀的方式形成共面波导结构的参考平面金属101和金属导线102金属层;在第一钝化层302、参考平面金属101和金属导线102表面再覆盖人造电介质层的第二钝化层303;在第二钝化层303上需要引出参考平面金属101和金属导线102的地方开孔,并通过电镀的方式形成外接过孔引线202;在第二钝化层303表面,过孔引线202对应的地方通过电镀形成对外pad203;在对外pad203上通过回流植上锡球204。由此形成的互连结构可以用在PCB板上不同功能电路之间的互连。
实施例4
参见图6、图7和图8,针对芯片与PCB之间的超宽带互连结构,设置有两个参考平面金属101和一个金属导线102,参考平面金属101和金属导线102组成共面波导结构的传输线,金属导线102位于两个参考平面金属101之间,外接引线包括过孔引线202、对外pad203和焊接在对外pad203上的锡球204,所述每个参考平面金属101的外侧连接有至少一个过孔引线202,金属导线102的外侧连接有至少一个过孔引线202,所述锡球焊接至PCB板,所述每个参考平面金属101的内侧连接有至少一个内接引线201,所述金属导线102的内侧连接有至少一个内接引线201,所有的内接引线201同时与毫米波芯片401相连。多层人造电介质层包括依次分布的封装层301、第一钝化层302和第二钝化层303,封装层301为塑料层;第一钝化层302和第二钝化层303为聚酰亚胺层,封装层301是整个互连结构的基础结构,其他所有结构都需要基于封装层301的强度支撑来实现;毫米波芯片401包含于封装层301内,第一钝化层302附着于封装层301和毫米波芯片401的一面;内接引线201为第一钝化层302开口处电镀的金属结构;参考平面金属101和金属导线102是在第一钝化层302表面电镀的金属层结构,附着于第一钝化层302表面;第二钝化层303覆盖在封装层301及参考平面金属101和金属导线102表面,并将参考平面金属101和金属导线102包含在内。
其加工流程为:毫米波芯片401被包裹在封装层301内,露出毫米波芯片401的pad一面不被包裹;在封装层301和毫米波芯片401表面覆盖人造电介质层的第一钝化层302;在第一钝化层302上,覆盖在毫米波芯片401的pad上的位置开孔,并通过电镀形成内接引线201;在一钝化层302和内接引线201表面通过电镀的方式形成共面波导结构的参考平面金属101和金属导线102金属层;在一钝化层302、参考平面金属101和金属导线102表面再覆盖人造电介质层的第二钝化层303;在第二钝化层303上需要引出参考平面金属101和金属导线102的地方开孔,并通过电镀的方式形成外接过孔引线202;在第二钝化层303表面,过孔引线202对应的地方通过电镀形成对外pad203;在对外pad203上通过回流植上锡球204;由此形成的互连结构可将芯片的信号接口引出,便于焊接到PCB板,实现裸芯片与PCB板之间的互连。
实施例5
参见图9、图10和图11,针对芯片之间的封装互连,设置有两个参考平面金属101和一个金属导线102,参考平面金属101和金属导线102组成共面波导结构的传输线,金属导线102位于两个参考平面金属101之间,所述每个参考平面金属101的内侧左右两端各自连接有一个内接引线201,所述金属导线102的内侧左右两端各自连接有一个内接引线201,位于左端的所有内接引线201同时与一个毫米波芯片401相连,位于右端的所有内接引线201同时与另一个毫米波芯片401相连,多层人造电介质层包括封装层301、第一钝化层302和第二钝化层303,封装层301为塑料层;第一钝化层302和第二钝化层303为聚酰亚胺层,毫米波芯片401包含于封装层301内,第一钝化层302附着于封装层301和毫米波芯片401的一面,参考平面金属101和金属导线102是在第一钝化层302表面电镀的金属层结构,附着于第一钝化层302表面;第二钝化层303覆盖在封装层301及参考平面金属101和金属导线102表面,并将参考平面金属101和金属导线102包含在内。
其加工流程为:两颗(可以是更多颗)毫米波芯片401被包裹在封装层301内,露出毫米波芯片401的pad一面不被包裹;在封装层301和毫米波芯片401表面覆盖人造电介质层的第一钝化层302;在第一钝化层302上,覆盖在毫米波芯片401的pad上的位置开孔,并通过电镀形成内接引线201;在第一钝化层302和内接引线201表面通过电镀的方式形成共面波导结构的参考平面金属101和金属导线102金属层;在第一钝化层302、参考平面金属101和金属导线102表面再覆盖人造电介质层的第二钝化层303;由此形成的互连结构可实现芯片之间的互连。
实施例6
参见图12、图13和图14,针对在PCB板级互连时传输差分信号的互连结构,设置有两个参考平面金属101和两个金属导线102,参考平面金属101和金属导线102组成共面波导结构的传输线,两个金属导线102位于两个参考平面金属101之间,外接引线包括过孔引线202、对外pad203和焊接在对外pad203上的锡球204,所述锡球焊接至PCB板,所述每个参考平面金属101的外侧连接有至少两个过孔引线202,每个金属导线102的外侧连接有至少两个过孔引线202,多层人造电介质层包括封装层301、第一钝化层302和第二钝化层303,封装层301为塑料层;第一钝化层302和第二钝化层303为聚酰亚胺层,第一钝化层302附着于封装层301一面,参考平面金属101和金属导线102是在第一钝化层302表面电镀的金属层结构,附着于第一钝化层302表面;第二钝化层303覆盖在封装层301及参考平面金属101和金属导线102表面,并将参考平面金属101和金属导线102包含在内;过孔引线202为第二钝化层303开口处电镀的金属结构,对外pad203是在过孔引线202端面电镀的金属结构。
其加工流程为:在封装层301表面覆盖人造电介质层的第一钝化层302;在第一钝化层302表面通过电镀的方式形成共面波导结构的参考平面金属101和金属导线102金属层;在第一钝化层302、参考平面金属101和金属导线102表面再覆盖人造电介质层的第二钝化层303;在第二钝化层303上需要引出参考平面金属101和金属导线102的地方开孔,并通过电镀的方式形成外接过孔引线202;在第二钝化层303表面,过孔引线202对应的地方通过电镀形成对外pad203;在对外pad203上通过回流植上锡球204。由此形成的互连结构可以用在PCB板上不同功能电路之间的差分互连。本互连实现的是差分互连。
实施例7
参见图15、图16和图17,针对在芯片之间互连封装时传输差分信号的互连结构,设置有两个参考平面金属101和两个金属导线102,参考平面金属101和金属导线102组成共面波导结构的传输线,两个金属导线102位于两个参考平面金属101之间,所述参考平面金属101的内侧左右两端各自连接有一个内接引线201,所述金属导线102的内侧左右两端各自连接有一个内接引线201,位于左端的所有内接引线201同时与一个毫米波芯片401相连,位于右端的所有内接引线201同时与另一个毫米波芯片401相连,多层人造电介质层包括依次分布的封装层301、第一钝化层302和第二钝化层303,封装层301为塑料层;第一钝化层302和第二钝化层303为聚酰亚胺层,毫米波芯片401包含于封装层301内,第一钝化层302附着于封装层301和毫米波芯片401的一面,内接引线201为第一钝化层302开口处电镀的金属结构,参考平面金属101和金属导线102是在第一钝化层302表面电镀的金属层结构,附着于第一钝化层302表面;第二钝化层303覆盖在封装层301及参考平面金属101和金属导线102表面,并将参考平面金属101和金属导线102包含在内。
其加工流程为:两颗(可以是更多颗)毫米波芯片401被包裹在封装层301内,露出毫米波芯片401的pad一面不被包裹;在封装层301和毫米波芯片401表面覆盖人造电介质层的第一钝化层302;在第一钝化层302上,覆盖在毫米波芯片401的pad上的位置开孔,并通过电镀形成内接引线201;在第一钝化层302和内接引线201表面通过电镀的方式形成共面波导结构的参考平面金属101和金属导线102金属层;在第一钝化层302、参考平面金属101和金属导线102表面再覆盖人造电介质层的第二钝化层303;由此形成的互连结构可实现芯片之间的差分互连。本实施例的结构实现的是差分互连。
实施例8
参见图1和图2,针对芯片间的封装互连、PCB板级互连、芯片与PCB之间的互连的组合结构,包括上述两种结构组合在一起。
Claims (7)
1.一种超宽带互连结构,其特征在于:包括超宽带互连传输线和封装再布线层构成的共面波导结构,在共面波导结构的两端设置有用于互连的引出端,所述引出端外接于PCB板和/或内接于裸芯片端口,所述引出端为GSG排列或GSSG排列,共面波导结构、引出端及裸芯片由人造电介质层支撑和/或覆盖,所述人造电介质层为多层结构,所述人造电介质层的多层结构为一种或多种材料。
2.根据权利要求1所述的一种超宽带互连结构,其特征在于:所述超宽带互连传输线包括用于信号传输的参考平面金属(101)和用于信号传输的金属导线(102);参考平面金属(101)和金属导线(102)位于多层人造电介质层内,参考平面金属(101)和/或金属导线(102)一端连接内接引线(201),外接引线包括过孔引线(202)、对外pad(203)和焊接在对外pad(203)上的锡球(204),参考平面金属(101)和/或金属导线(102)的另一端连接过孔引线(202),锡球(204)焊接至PCB;内接引线(201)连接一端连接毫米波芯片(401),内接引线(201)另一端连接参考平面金属(101)或金属导线(102);多层人造电介质层包括封装层(301)、第一钝化层(302)和第二钝化层(303),封装层(301)为塑料层;第一钝化层(302)和第二钝化层(303)为聚酰亚胺层,毫米波芯片(401)位于封装层(301)内,内接引线(201)位于第一钝化层(302)内,参考平面金属(101)和过孔引线(202)位于第二钝化层(303)内。
3.根据权利要求1所述的一种超宽带互连结构,其特征在于:所述超宽带互连传输线包括用于信号传输的两个参考平面金属(101)和一个金属导线(102),参考平面金属(101)为信号传输的参考平面金属(101),金属导线(102)为信号传输的金属导线(102),金属导线(102)位于两个参考平面金属(101)之间,参考平面金属(101)和金属导线(102)位于多层人造电介质层内,外接引线包括过孔引线(202)、对外pad(203)和焊接在对外pad(203)上的锡球(204),所述每个参考平面金属(101)的外侧连接有至少2个过孔引线(202),金属导线(102)的外侧连接有至少两个过孔引线(202),所述锡球(204)焊接至PCB板,多层人造电介质层包括依次分布的封装层(301)、第一钝化层(302)和第二钝化层(303),封装层(301)为塑料层;第一钝化层(302)和第二钝化层(303)为聚酰亚胺层,参考平面金属(101)和金属导线(102)是在第一钝化层(302)表面电镀的金属层结构,附着于第一钝化层(302)表面;第二钝化层(303)覆盖在封装层(301)及参考平面金属(101)和金属导线(102)表面,并将参考平面金属(101)和金属导线(102)包含在内;过孔引线(202)在第二钝化层(303)内。
4.根据权利要求1所述的一种超宽带互连结构,其特征在于:所述超宽带互连传输线包括用于信号传输的两个参考平面金属(101)和一个金属导线(102),金属导线(102)位于两个参考平面金属(101)之间,外接引线包括过孔引线(202)、对外pad(203)和焊接在对外pad(203)上的锡球(204),所述每个参考平面金属(101)的外侧连接有至少一个过孔引线(202),金属导线(102)的外侧连接有至少一个过孔引线(202),所述锡球(204)焊接至PCB板,所述每个参考平面金属(101)的内侧连接有至少一个内接引线(201),所述金属导线(102)的内侧连接有至少一个内接引线(201),所有的内接引线(201)同时与毫米波芯片(401)相连;多层人造电介质层包括依次分布的封装层(301)、第一钝化层(302)和第二钝化层(303),封装层(301)为塑料层;第一钝化层(302)和第二钝化层(303)为聚酰亚胺层;毫米波芯片(401)包含于封装层(301)内,第一钝化层(302)附着于301和毫米波芯片(401)的一面;内接引线(201)为第一钝化层(302)开口处电镀的金属结构;参考平面金属(101)和金属导线(102)是在第一钝化层(302)表面电镀的金属层结构,附着于第一钝化层(302)表面;第二钝化层(303)覆盖在封装层(301)及参考平面金属(101)和金属导线(102)表面,并将参考平面金属(101)和金属导线(102)包含在内。
5.根据权利要求1所述的一种超宽带互连结构,其特征在于:所述超宽带互连传输线包括用于信号传输的两个参考平面金属(101)和一个金属导线(102),金属导线(102)位于两个参考平面金属(101)之间,所述每个参考平面金属(101)的内侧左右两端各自连接有一个内接引线(201),所述金属导线(102)的内侧左右两端各自连接有一个内接引线(201),位于左端的所有内接引线(201)同时与一个毫米波芯片(401)相连,位于右端的所有内接引线(201)同时与另一个毫米波芯片(401)相连,多层人造电介质层包括封装层(301)、第一钝化层(302)和第二钝化层(303),封装层(301)为塑料层;第一钝化层(302)和第二钝化层(303)为聚酰亚胺层,毫米波芯片(401)包含于封装层(301)内,第一钝化层(302)附着于封装层(301)和毫米波芯片(401)的一面,参考平面金属(101)和金属导线(102)是在第一钝化层(302)表面电镀的金属层结构,附着于第一钝化层(302)表面;第二钝化层(303)覆盖在封装层(301)及参考平面金属(101)和金属导线(102)表面,并将参考平面金属(101)和金属导线(102)包含在内。
6.根据权利要求1所述的一种超宽带互连结构,其特征在于:所述超宽带互连传输线包括用于信号传输的两个参考平面金属(101)和两个金属导线(102),两个金属导线(102)位于两个参考平面金属(101)之间,外接引线包括过孔引线(202)、对外pad(203)和焊接在对外pad(203)上的锡球(204),所述锡球(204)焊接至PCB板,所述每个参考平面金属(101)的外侧连接有至少两个过孔引线(202),每个金属导线(102)的外侧连接有至少两个过孔引线(202),多层人造电介质层包括封装层(301)、第一钝化层(302)和第二钝化层(303),封装层(301)为塑料层;第一钝化层(302)和第二钝化层(303)为聚酰亚胺层,第一钝化层(302)附着于封装层(301)一面,参考平面金属(101)和金属导线(102)是在第一钝化层(302)表面电镀的金属层结构,附着于第一钝化层(302)表面;第二钝化层(303)覆盖在封装层(301)及参考平面金属(101)和金属导线(102)表面,并将参考平面金属(101)和金属导线(102)包含在内;过孔引线(202)为第二钝化层(303)开口处电镀的金属结构,对外pad(203) 是在过孔引线(202)端面电镀的金属结构。
7.根据权利要求1所述的一种超宽带互连结构,其特征在于:所述超宽带互连传输线包括用于信号传输的两个参考平面金属(101)和两个金属导线(102),两个金属导线(102)位于两个参考平面金属(101)之间,所述参考平面金属(101)的内侧左右两端各自连接有一个内接引线(201),所述金属导线(102)的内侧左右两端各自连接有一个内接引线(201),位于左端的所有内接引线(201)同时与一个毫米波芯片(401)相连,位于右端的所有内接引线(201)同时与另一个毫米波芯片(401)相连,多层人造电介质层包括依次分布的封装层(301)、第一钝化层(302)和第二钝化层(303),封装层(301)为塑料层;第一钝化层(302)和第二钝化层(303)为聚酰亚胺层,毫米波芯片(401)包含于封装层(301)内,第一钝化层(302)附着于封装层(301)和毫米波芯片(401)的一面,内接引线(201)为第一钝化层(302)开口处电镀的金属结构,参考平面金属(101)和金属导线(102)是在第一钝化层(302)表面电镀的金属层结构,附着于第一钝化层(302)表面;第二钝化层(303)覆盖在封装层(301)及参考平面金属(101)和金属导线(102)表面,并将参考平面金属(101)和金属导线(102)包含在内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010926843.XA CN111785700A (zh) | 2020-09-07 | 2020-09-07 | 一种超宽带互连结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010926843.XA CN111785700A (zh) | 2020-09-07 | 2020-09-07 | 一种超宽带互连结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111785700A true CN111785700A (zh) | 2020-10-16 |
Family
ID=72763039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010926843.XA Pending CN111785700A (zh) | 2020-09-07 | 2020-09-07 | 一种超宽带互连结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111785700A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112928086A (zh) * | 2021-01-29 | 2021-06-08 | 河北雄安太芯电子科技有限公司 | 可应用于毫米波频段smt贴装的扇出型封装结构 |
JP7416891B2 (ja) | 2021-11-26 | 2024-01-17 | ▲き▼邦科技股▲分▼有限公司 | 半導体構造及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104795382A (zh) * | 2014-01-22 | 2015-07-22 | 联发科技股份有限公司 | 半导体封装 |
CN105070671A (zh) * | 2015-09-10 | 2015-11-18 | 中芯长电半导体(江阴)有限公司 | 一种芯片封装方法 |
CN105161468A (zh) * | 2015-10-10 | 2015-12-16 | 中国电子科技集团公司第三十八研究所 | 一种射频芯片及其无源器件的封装结构和封装方法 |
CN204966479U (zh) * | 2015-10-10 | 2016-01-13 | 中国电子科技集团公司第三十八研究所 | 一种射频芯片及其无源器件的封装结构 |
CN211404488U (zh) * | 2019-12-18 | 2020-09-01 | 南京迈矽科微电子科技有限公司 | 一种毫米波芯片封装结构及其测试结构 |
-
2020
- 2020-09-07 CN CN202010926843.XA patent/CN111785700A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104795382A (zh) * | 2014-01-22 | 2015-07-22 | 联发科技股份有限公司 | 半导体封装 |
CN105070671A (zh) * | 2015-09-10 | 2015-11-18 | 中芯长电半导体(江阴)有限公司 | 一种芯片封装方法 |
CN105161468A (zh) * | 2015-10-10 | 2015-12-16 | 中国电子科技集团公司第三十八研究所 | 一种射频芯片及其无源器件的封装结构和封装方法 |
CN204966479U (zh) * | 2015-10-10 | 2016-01-13 | 中国电子科技集团公司第三十八研究所 | 一种射频芯片及其无源器件的封装结构 |
CN211404488U (zh) * | 2019-12-18 | 2020-09-01 | 南京迈矽科微电子科技有限公司 | 一种毫米波芯片封装结构及其测试结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112928086A (zh) * | 2021-01-29 | 2021-06-08 | 河北雄安太芯电子科技有限公司 | 可应用于毫米波频段smt贴装的扇出型封装结构 |
JP7416891B2 (ja) | 2021-11-26 | 2024-01-17 | ▲き▼邦科技股▲分▼有限公司 | 半導体構造及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111276787B (zh) | 三维集成毫米波AiP相控阵阵元 | |
US20070241447A1 (en) | Electronic component package | |
US6911734B2 (en) | Semiconductor device and electronic device | |
CN111785700A (zh) | 一种超宽带互连结构 | |
EP3151276B1 (en) | Methods to improve bga package isolation in radio frequency and millimeter wave products | |
CN115020979A (zh) | 多波束相控阵天线 | |
CN214708173U (zh) | 一种高速柔板结构及光模块 | |
CN212695147U (zh) | 一种超宽带互连结构 | |
CN114639943A (zh) | 具有集成波导发射器的集成电路封装 | |
CN111312703A (zh) | 三维立体混合集成电路封装结构及装配方法 | |
CN114496996B (zh) | 一种tr组件的电磁屏蔽结构 | |
JP2003258142A (ja) | 半導体装置 | |
CN115166641A (zh) | 一种基于sip的小型化表贴收发组件 | |
CN108732690A (zh) | 同轴封装结构及光传输组件 | |
CN210489608U (zh) | 一种满足Ka波段TR组件封装的陶瓷外壳 | |
CN209658156U (zh) | 信号连接用三维垂直互联结构 | |
JP4820798B2 (ja) | 半導体装置 | |
CN112928086A (zh) | 可应用于毫米波频段smt贴装的扇出型封装结构 | |
CN111416269A (zh) | 一种光发射装置 | |
CN115692350B (zh) | 一种抑制高次模的芯片封装结构 | |
CN219435852U (zh) | 集成天线的三维互联扇出封装结构 | |
CN117712091A (zh) | 一种硅基三维封装tr组件 | |
CN113410181B (zh) | 一种半导体封装结构 | |
CN218498064U (zh) | 一种键合互连结构和多芯片组件 | |
US10553511B2 (en) | Integrated chip scale packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201016 |
|
RJ01 | Rejection of invention patent application after publication |