CN218498064U - 一种键合互连结构和多芯片组件 - Google Patents
一种键合互连结构和多芯片组件 Download PDFInfo
- Publication number
- CN218498064U CN218498064U CN202222651310.2U CN202222651310U CN218498064U CN 218498064 U CN218498064 U CN 218498064U CN 202222651310 U CN202222651310 U CN 202222651310U CN 218498064 U CN218498064 U CN 218498064U
- Authority
- CN
- China
- Prior art keywords
- bonding
- circuit substrate
- bonded
- chip
- bonding wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本申请涉及混合集成电路组装领域,公开了一种键合互连结构和多芯片组件,包括:电路基板;设于所述电路基板上的芯片;设于所述芯片的芯片焊盘上的焊球,所述焊球远离所述芯片焊盘的表面为平台面;键合引线,所述键合引线的两端分别与所述焊球的平台面、所述电路基板键合。本申请键合互联结构中在芯片的芯片焊盘上设置的是带有平台面的焊球,键合引线与焊球的平台面和电路基板进行键合,即本申请中键合引线是通过球焊键合的方式进行键合的,球焊键合速度快,适用于大批量的生产;球焊键合对界面的要求也比较低,兼容性强;并且,球焊键合时使用的劈刀结构简单,材料一般为陶瓷,使得使用成本低,同时使用寿命也比较长,可以进一步降低使用成本。
Description
技术领域
本申请涉及混合集成电路组装领域,特别是涉及一种键合互连结构和多芯片组件。
背景技术
在微波多芯片组件(Multi-Chip Module,MCM)中,通常采用金丝键合来实现单片微波集成电路、集总式电阻和电容等元器件与微带线、共面波导的互连,以及微波传输线之间或与射频接地面的互连。
在实际组装过程中会利用金丝键合的方式。为了保证多芯片组件的批量生产的电性能和一致性,需要通过键合设备控制金丝的拱高、跨距和键合金丝的一致性。对于射频芯片的输入输出端口与微带线的互连,一般通过键合多根金丝方式,来消除寄生参数的影响。目前金丝键合采用楔焊键合的方式进行,楔焊键合的方式存在以下缺陷:第一,由于楔焊键合具有方向性,键合的效率无法满足大批量生产需求;第二,楔焊键合的劈刀结构复杂,劈刀的端部设有一个孔,侧面还设有一个倾斜的送线孔,加工成本高,同时,楔焊键合的劈刀的材质一般为钨钢,钨钢的价格高,从而使得劈刀使用成本高;第三,由于楔焊键合的劈刀结构复杂,出现问题的概率大,使得其使用寿命比较短;第四,楔焊键合对界面比较敏感,对界面要求较高。
因此,如何解决上述技术问题应是本领域技术人员重点关注的。
实用新型内容
本申请的目的是提供一种键合互连结构和多芯片组件,以降低制作成本,提升制作效率。
为解决上述技术问题,本申请提供一种键合互连结构,包括:
电路基板;
设于所述电路基板上的芯片;
设于所述芯片的芯片焊盘上的焊球,所述焊球远离所述芯片焊盘的表面为平台面;
键合引线,所述键合引线的两端分别与所述焊球的平台面、所述电路基板键合。
可选的,所述键合互连结构中,所述键合引线的数量至少为两根,一根所述键合引线的一端直接与所述焊球的平台面键合,其他所述键合引线与所述焊球的键合点依次叠加在前一根所述键合引线上。
可选的,所述键合互连结构中,当所述键合引线的数量为偶数时,所述键合引线均匀分布在所述电路基板导体焊盘中心线的两侧。
可选的,所述键合互连结构中,当所述键合引线的数量在四根及以上时,位于所述电路基板导体焊盘中心线同一侧的相邻所述键合引线的第一夹角大于0°。
可选的,所述键合互连结构中,所述第一夹角不小于10°。
可选的,所述键合互连结构中,所述键合引线与所述电路基板导体焊盘中心线的第二夹角大于0°。
可选的,所述键合互连结构中,所述第二夹角至少在10°~30°之间,包括端点值。
可选的,所述键合互连结构中,所述电路基板导体焊盘中心线两侧的所述键合引线对称分布。
可选的,所述键合互连结构中,当所述键合引线的数量为奇数时,一根所述键合引线与所述电路基板导体焊盘中心线重合,其余所述键合引线均匀分布在所述电路基板导体焊盘中心线的两侧。
本申请还提供一种多芯片组件,所述多芯片组件包括上述任一种所述的键合互连结构。
本申请所提供的一种键合互连结构,包括:电路基板;设于所述电路基板上的芯片;设于所述芯片的芯片焊盘上的焊球,所述焊球远离所述芯片焊盘的表面为平台面;键合引线,所述键合引线的两端分别与所述焊球的平台面、所述电路基板键合。
可见,本申请键合互联结构中在芯片的芯片焊盘上设置的是带有平台面的焊球,键合引线与焊球的平台面和电路基板进行键合,即本申请中键合引线是通过球焊键合的方式进行键合的,球焊键合速度快,适用于大批量的生产;球焊键合对界面的要求也比较低,兼容性强;并且,球焊键合时使用的劈刀结构简单,材料一般为陶瓷,使得使用成本低,同时使用寿命也比较长,可以进一步降低使用成本。
此外,本申请还提供一种具有上述优点的多芯片组件。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种键合互连结构的侧视图;
图2为图1所示键合互连结构的俯视图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面结合附图和具体实施方式对本申请作进一步的详细说明。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型,但是本实用新型还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广,因此本实用新型不受下面公开的具体实施例的限制。
正如背景技术部分所述,目前金丝键合采用楔焊键合的方式进行,存在键合效率低、加工成本高、劈刀使用寿命短以及对界面要求较高的缺陷。
有鉴于此,本申请提供了一种键合互连结构,请参考图1和图2,包括:
电路基板1;
设于所述电路基板1上的芯片2;
设于所述芯片2的芯片焊盘21上的焊球3,所述焊球3远离所述芯片焊盘21的表面为平台面;
键合引线4,所述键合引线4的两端分别与所述焊球3的平台面、所述电路基板1键合。
本申请在芯片焊盘21上设置的是具有平台面的焊球3,楔焊键合的劈刀并不能形成焊球3,只有球焊键合的方式才能形成。焊球3可以为金球。
焊球3上的平台面用于作为与键合引线4键合的键合焊盘,且焊球3无尾丝。
电路基板1的上表面分布有导线11和导体焊盘12。键合引线4的一端与焊球3的平台面的键合,另一端与电路基板1键合,可以与电路基板1的导线11键合,也可以与电路基板1的导体焊盘12键合,均在本申请的保护范围内。
芯片2与电路基板1之间电连接,芯片2与电路基板1的导体焊盘12连接。
需要说明的是,本申请中对键合引线4的数量不做限定,视情况而定。键合引线4的数量可以为一根,也可以在两根及以上。
可选的,所述键合引线4的数量至少为两根,一根所述键合引线4的一端直接与所述焊球3的平台面键合,其他所述键合引线4与所述焊球3的键合点依次叠加在前一根所述键合引线4上。
由于焊球3的尺寸比较小,当键合引线4的数量在两个以上时,键合引线4无法实现直接与焊球3的平台面直接键合,键合引线4与焊球3键合的一端需要依次进行叠加。第一根键合引线4的一端与电路基板1进行键合,另一端与焊球3键合后,将第一根键合引线4与焊球3的键合点作为第二根键合引线4的第一键合焊盘;第二根键合引线4的一端电路基板1进行键合,另一端在第一键合焊盘上进行键合,将第二根键合引线4与第一键合焊盘的键合点作为第三根键合引线4的第二键合焊盘;第三根键合引线4的一端电路基板1进行键合,另一端在第二键合焊盘上进行键合,将第三根键合引线4与第二键合焊盘的键合点作为第四根键合引线4的第三键合焊盘,依次类推,直至所有的键合引线4均键合完成。
键合引线4包括但不限于金线、铜线,具体根据需要设置。键合引线4的尺寸(直径)可以在12μm~50μm,具体视情况而定,通常18μm、25μm居多。
本申请中的键合互联结构既可以适用于射频电路,也可以适用于其他电路中。
本申请键合互联结构中在芯片2的芯片焊盘21上设置的是带有平台面的焊球3,键合引线4与焊球3的平台面和电路基板1进行键合,即本申请中键合引线4是通过球焊键合的方式进行键合的,球焊键合速度快,适用于大批量的生产;球焊键合对界面的要求也比较低,兼容性强;并且,球焊键合时使用的劈刀结构简单,材料一般为陶瓷,使得使用成本低,同时使用寿命也比较长,可以进一步降低使用成本。
在上述实施例的基础上,在本申请的一个实施例中,当键合引线4的数量在两根以上,且所述键合引线4的数量为偶数时,所述键合引线4均匀分布在所述电路基板1导体焊盘12中心线的两侧。
优选地,所述电路基板1导体焊盘12中心线两侧的所述键合引线4对称分布,以提升键合互连结构的美观性。
本实施例中将键合引线4均匀分布在导体焊盘12中心线的两侧,避免所有的键合引线4集中到一起,出现相互接触的现象。
进一步的,当键合引线4的数量为偶数,且的数量在四根及以上时,位于所述电路基板1导体焊盘12中心线同一侧的相邻所述键合引线4的第一夹角大于0°。
相邻的键合引线4之间设置一定的夹角,也即将相邻的键合引线4之间分离开一定的距离,避免键合引线4之间接触,相互干扰,提升键合互联结构的良率。
可选的,所述第一夹角不小于10°,例如,第一夹角可以为10°、15°、20°、25°、30°等。
进一步的,所述键合引线4与所述电路基板1导体焊盘12中心线的第二夹角大于0°,以避免键合引线4之间相互干涉,并且,当键合互联结构为射频链路键合互联结构时,还可以提升射频指标和电气性能。
可选的,所述第二夹角至少在10°~30°之间,包括端点值,例如,第二夹角可以为10°、20°、30°、40°等等。
在上述实施例的基础上,在本申请的一个实施例中,当键合引线4的数量在两根以上,且键合引线4的数量为奇数时,一根所述键合引线4与所述电路基板1导体焊盘12中心线重合,其余所述键合引线4均匀分布在所述电路基板1导体焊盘12中心线的两侧。
例如,当键合引线4的数量为三根时,一根键合引线4与导体焊盘12中心线重合,其余两根分别设置在导体焊盘12中心线的两侧;当键合引线4的数量为五根时,一根键合引线4与导体焊盘12中心线重合,其余四根分别设置在导体焊盘12中心线的两侧。
本申请还提供一种多芯片组件,所述多芯片组件包括上述任一实施例所述的键合互连结构。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。
以上对本申请所提供的键合互连结构和多芯片组件进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方案及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (10)
1.一种键合互连结构,其特征在于,包括:
电路基板;
设于所述电路基板上的芯片;
设于所述芯片的芯片焊盘上的焊球,所述焊球远离所述芯片焊盘的表面为平台面;
键合引线,所述键合引线的两端分别与所述焊球的平台面、所述电路基板键合。
2.如权利要求1所述的键合互连结构,其特征在于,所述键合引线的数量至少为两根,一根所述键合引线的一端直接与所述焊球的平台面键合,其他所述键合引线与所述焊球的键合点依次叠加在前一根所述键合引线上。
3.如权利要求2所述的键合互连结构,其特征在于,当所述键合引线的数量为偶数时,所述键合引线均匀分布在所述电路基板导体焊盘中心线的两侧。
4.如权利要求3所述的键合互连结构,其特征在于,当所述键合引线的数量在四根及以上时,位于所述电路基板导体焊盘中心线同一侧的相邻所述键合引线的第一夹角大于0°。
5.如权利要求4所述的键合互连结构,其特征在于,所述第一夹角不小于10°。
6.如权利要求3所述的键合互连结构,其特征在于,所述键合引线与所述电路基板导体焊盘中心线的第二夹角大于0°。
7.如权利要求6所述的键合互连结构,其特征在于,所述第二夹角至少在10°~30°之间,包括端点值。
8.如权利要求3所述的键合互连结构,其特征在于,所述电路基板导体焊盘中心线两侧的所述键合引线对称分布。
9.如权利要求2所述的键合互连结构,其特征在于,当所述键合引线的数量为奇数时,一根所述键合引线与所述电路基板导体焊盘中心线重合,其余所述键合引线均匀分布在所述电路基板导体焊盘中心线的两侧。
10.一种多芯片组件,其特征在于,所述多芯片组件包括如权利要求1至9任一项所述的键合互连结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222651310.2U CN218498064U (zh) | 2022-10-09 | 2022-10-09 | 一种键合互连结构和多芯片组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222651310.2U CN218498064U (zh) | 2022-10-09 | 2022-10-09 | 一种键合互连结构和多芯片组件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218498064U true CN218498064U (zh) | 2023-02-17 |
Family
ID=85193157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222651310.2U Active CN218498064U (zh) | 2022-10-09 | 2022-10-09 | 一种键合互连结构和多芯片组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218498064U (zh) |
-
2022
- 2022-10-09 CN CN202222651310.2U patent/CN218498064U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5838061A (en) | Semiconductor package including a semiconductor chip adhesively bonded thereto | |
US6192578B1 (en) | Method for electrically coupling bond pads of a microelectronic device | |
US8722536B2 (en) | Fabrication method for circuit substrate having post-fed die side power supply connections | |
US7504717B2 (en) | Semiconductor device | |
US20080217767A1 (en) | Stacked-Chip Semiconductor Device | |
US20100258952A1 (en) | Interconnection of IC Chips by Flex Circuit Superstructure | |
US9972606B2 (en) | Three-dimensional hybrid packaging with through-silicon-vias and tape-automated-bonding | |
US8049325B2 (en) | Integrated circuit devices having printed circuit boards therein with staggered bond fingers that support improved electrical isolation | |
CN100573858C (zh) | 芯片封装体 | |
CN111106070B (zh) | 便于电镀的陶瓷封装外壳及电镀方法 | |
US8222725B2 (en) | Metal can impedance control structure | |
JP2001156251A (ja) | 半導体装置 | |
KR20050074145A (ko) | 멀티칩 패키지 | |
CN218498064U (zh) | 一种键合互连结构和多芯片组件 | |
CN103337486B (zh) | 半导体封装构造及其制造方法 | |
US11362057B2 (en) | Chip package structure and manufacturing method thereof | |
CN218730939U (zh) | 晶圆组件和层叠封装结构 | |
US6794760B1 (en) | Integrated circuit interconnect | |
US11521947B1 (en) | Space efficient flip chip joint design | |
KR100533763B1 (ko) | 반도체패키지 | |
KR20100066821A (ko) | 패키지 온 패키지 및 그의 제조 방법 | |
CN212113711U (zh) | 一种引线框架及to封装结构 | |
CN101465341B (zh) | 堆叠式芯片封装结构 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
CN108550565A (zh) | 芯片封装结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |