CN218730939U - 晶圆组件和层叠封装结构 - Google Patents

Abstract

本申请提出一种晶圆组件和层叠封装结构，涉及半导体技术领域。该晶圆组件包括晶圆芯片和导电胶膜，导电胶膜设置在晶圆芯片的背面，导电胶膜设有轨迹线路，轨迹线路用于与其它芯片或电路电连接。通过在晶圆芯片背面设置导电胶膜，有利于对层叠封装结构中相邻芯片的电连接，避免复杂的打线或转接线路层设置，结构简单，连接可靠。

Description

晶圆组件和层叠封装结构

技术领域

本实用新型涉及半导体技术领域，具体而言，涉及一种晶圆组件和层叠封装结构。

背景技术

随着半导体行业的快速发展，芯粒(chiplet)技术新的设计方式，将不同功能的小芯片封装在一起，形成异构集成芯片封装结构。随着芯片的输入、输出密度越来越高以及集成在单个封装件内的数量已经显著增加，各种2.5D和3D封装技术采用多芯片封装方案，通过将单个封装件内的相邻芯片焊盘线路连接，以提升其封装集成度。

目前，通常采用在硅转接板上利用硅通孔技术制作垂直互连结构，在互连结构表面贴装倒装芯片或者直接利用硅通孔技术实现相邻芯片互连。这种方式工艺复杂，结构复杂，且硅穿孔技术容易导致硅板碎裂或导电性能不佳，且这种结构整体尺寸较大。

实用新型内容

本实用新型的目的在于提供一种晶圆组件和层叠封装结构，其能够简化封装工艺，结构更加简单，有利于提高封装效率以及降低整体的封装尺寸。

本实用新型的实施例是这样实现的：

第一方面，本实用新型提供一种晶圆组件，包括晶圆芯片和导电胶膜，所述导电胶膜设置在所述晶圆芯片的背面，所述导电胶膜设有轨迹线路，所述轨迹线路用于与其它芯片电连接。

在可选的实施方式中，所述导电胶膜上设有多个切割道，多个所述切割道交错设置形成多个贴装区，每个所述贴装区设有一个所述晶圆芯片。

在可选的实施方式中，还包括蓝膜，所述蓝膜设于所述导电胶膜远离所述晶圆芯片的一侧。

在可选的实施方式中，还包括固定环，所述蓝膜设置在所述固定环上。

第二方面，本实用新型提供一种层叠封装结构，包括基底、第一芯片和如前述实施方式所述的晶圆组件，所述第一芯片设于所述基底上，且与所述基底电连接；所述晶圆组件设于所述第一芯片远离所述基底的一侧，且同一个所述晶圆组件设于相邻的两个所述第一芯片上，所述晶圆组件的导电胶膜与所述第一芯片电连接；所述晶圆芯片与所述第一芯片或所述基底电连接。

在可选的实施方式中，所述第一芯片至少包括第一正装芯片和第二正装芯片，所述第一正装芯片设有第一焊盘和第二焊盘，所述第二正装芯片设有第三焊盘和第四焊盘，所述晶圆芯片设于所述第一正装芯片和所述第二正装芯片上，所述第二焊盘和所述第三焊盘分别与所述导电胶膜连接。

在可选的实施方式中，所述第一焊盘和所述第四焊盘分别通过金属线与所述基底电连接，所述晶圆芯片分别通过金属线与所述第一焊盘和所述第四焊盘连接。

在可选的实施方式中，所述第一芯片包括第三正装芯片，所述第二正装芯片设于所述第一正装芯片和所述第三正装芯片之间，所述第三正装芯片包括第五焊盘和第六焊盘，一个所述晶圆芯片设于所述第一正装芯片和所述第二正装芯片上，另一个所述晶圆芯片设于所述第二正装芯片和所述第三正装芯片上；

所述第二焊盘和所述第三焊盘通过所述导电胶膜连接，所述第四焊盘和所述第五焊盘通过所述导电胶膜连接。

在可选的实施方式中，还包括倒装芯片，所述倒装芯片设于所述晶圆组件远离所述第一芯片的一侧。

在可选的实施方式中，所述晶圆组件包括第一晶圆芯片和第二晶圆芯片，所述第一晶圆芯片设于所述第一正装芯片和所述第二正装芯片上，所述第二晶圆芯片设于所述第二正装芯片和所述第三正装芯片上，所述倒装芯片设于所述第一晶圆芯片和所述第二晶圆芯片上，所述第一晶圆芯片通过金属线与所述第一正装芯片连接，所述第二晶圆芯片通过金属线与所述第三正装芯片连接。

本实用新型实施例的有益效果是：

本实用新型实施例提供的晶圆组件，通过在晶圆芯片背面设置导电胶膜，有利于对层叠封装结构中相邻芯片的电连接，避免复杂的打线或转接线路层设置，结构简单，连接可靠，且有利于提高封装效率以及降低整体的封装尺寸。

本实用新型实施例提供的层叠封装结构，相邻两个第一芯片可以通过晶圆组件中的导电胶膜实现电连接，在提升封装集成度的同时，还能降低封装高度，减小封装尺寸，且结构简单，有利于提高封装效率。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型实施例提供的晶圆组件的一种视角的结构示意图；

图2为本实用新型实施例提供的晶圆组件的另一种视角的结构示意图；

图3为本实用新型实施例提供的单颗晶圆组件的结构示意图；

图4为本实用新型实施例提供的层叠封装结构的第一种结构示意图；

图5为本实用新型实施例提供的层叠封装结构的第二种结构的第一视角的示意图；

图6为本实用新型实施例提供的层叠封装结构的第二种结构的第二视角的示意图。

图标：100-晶圆组件；110-晶圆芯片；120-导电胶膜；121-轨迹线路；123-切割道；130-蓝膜；200-层叠封装结构；210-基底；211-焊盘一；213-焊盘二；220-第一正装芯片；221-第一焊盘；223-第二焊盘；230-第二正装芯片；231-第三焊盘；233-第四焊盘；240-第三正装芯片；241-第五焊盘；243-第六焊盘；250-倒装芯片；111-第一晶圆芯片；113-第二晶圆芯片；260-金属线；270-塑封体。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

此外，术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

第一实施例

请参照图1至图3，本实施例提供一种晶圆组件100，包括晶圆芯片110和导电胶膜120，导电胶膜120设置在晶圆芯片110的背面，导电胶膜120设有轨迹线路121，轨迹线路121用于与其它芯片或电路电连接。该晶圆组件100用于层叠封装结构200中，在实现堆叠粘接固定的同时，可以方便实现相邻两个芯片的电连接，减少额外电连线路的布设，工艺更加简化，结构简单，电连可靠性好，结构紧凑，并且有利于降低整体封装尺寸。

该晶圆芯片110可以是正装芯片，也可以是倒装芯片250，导电胶膜120可以是聚酯(PET)、高分子环氧树脂、导电粒子和胶黏剂等混合形成，起到导电效果以及具有热塑性，在加热后导电胶膜120受到软化，可起到缓冲作用。其中，导电颗粒包括但不限于纳米银或纳米铜。

可选地，导电胶膜120上设有多个切割道123，多个切割道123交错设置形成多个贴装区，每个贴装区设有一个晶圆芯片110。切割道123用于在后续切割工艺时，沿切割道123进行切割，可将导电胶膜120上多个晶圆芯片110分离为单颗晶圆芯片110。本实施例中，多个切割道123呈正交交错分布，有利于提高切割定位精度，进而提高切割效率和质量。

可选地，晶圆组件100还包括蓝膜130和固定环(图未示)，蓝膜130设于导电胶膜120远离晶圆芯片110的一侧，可以实现对晶圆芯片110和导电胶膜120的保护，同时便于对晶圆芯片110和导电胶膜120的移动。蓝膜130设置在固定环上，固定环对蓝膜130起到保护和固定作用，便于实现工艺过程中对晶圆芯片110和导电胶膜120的转移。

可以理解，每个晶圆芯片110的背面都设有导电胶膜120，可采用激光切割方式在导电胶膜120上形成轨迹线路121，轨迹线路121的具体走线根据实际封装产品中各个芯片的布设需要来设定，只要能实现芯片互连的线路即可。该晶圆组件100结构简单，贴装方便，在贴装时即可实现相邻两个芯片的电连，有利于提高封装集成度，提高封装效率，缩减封装尺寸。

第二实施例

结合图4，本实用新型提供一种层叠封装结构200，包括基底210、第一芯片和如前述的晶圆组件100，第一芯片设于基底210上，且与基底210电连接；晶圆组件100设于第一芯片远离基底210的一侧，且同一个晶圆组件100设于相邻的两个第一芯片上，晶圆组件100的导电胶膜120与第一芯片电连接；晶圆芯片110与第一芯片或基底210电连接。这样，晶圆芯片110背面的导电胶膜120能够将相邻的两个第一芯片电连接，实现相邻芯片的电连，避免额外打线、硅穿孔垂直互联等工艺，结构更加简单，封装效率高，且有利于缩减整体的封装尺寸。

第一芯片至少包括第一正装芯片220和第二正装芯片230，第一正装芯片220设有第一焊盘221和第二焊盘223，第二正装芯片230设有第三焊盘231和第四焊盘233，晶圆芯片110设于第一正装芯片220和第二正装芯片230上，第二焊盘223和第三焊盘231分别与导电胶膜120连接，通过导电胶膜120上的轨迹线路121实现第二焊盘223和第三焊盘231的连接，即实现了第一正装芯片220和第二正装芯片230的互连。第一焊盘221和第四焊盘233分别通过金属线260与基底210电连接，晶圆芯片110分别通过金属线260与第一焊盘221和第四焊盘233连接。

可以理解，贴装晶圆芯片110时，第二焊盘223和第三焊盘231嵌入导电胶膜120中，可以对第二焊盘223和第三焊盘231起到保护作用，导电胶膜120具有粘接固定、导电互连和保护焊盘的作用。

可选地，晶圆芯片110远离第一芯片的一侧还可以贴装倒装芯片250。可以理解，倒装芯片250远离晶圆芯片110的一侧也可以设置具有轨迹线路121的导电胶膜120，这样可以在倒装芯片250上方继续叠装更多的芯片，相邻的两个芯片通过设有轨迹线路121的导电胶膜120实现互连，以进一步提高芯片集成度。

在另一实施方式中，结合图5和图6，第一芯片包括第三正装芯片240，第二正装芯片230设于第一正装芯片220和第三正装芯片240之间，第三正装芯片240包括第五焊盘241和第六焊盘243，一个晶圆芯片110设于第一正装芯片220和第二正装芯片230上，另一个晶圆芯片110设于第二正装芯片230和第三正装芯片240上；第二焊盘223和第三焊盘231通过导电胶膜120连接，第四焊盘233和第五焊盘241通过导电胶膜120连接。

可选地，倒装芯片250设于晶圆组件100远离第一芯片的一侧。容易理解，晶圆组件100包括第一晶圆芯片111和第二晶圆芯片113，第一晶圆芯片111设于第一正装芯片220和第二正装芯片230上，第二晶圆芯片113设于第二正装芯片230和第三正装芯片240上，倒装芯片250设于第一晶圆芯片111和第二晶圆芯片113上，第一晶圆芯片111通过金属线260与第一正装芯片220连接，第二晶圆芯片113通过金属线260与第三正装芯片240连接。第四焊盘233和第五焊盘241通过导电胶膜120上的轨迹线路121实现电连接，即实现了第二正装芯片230和第三正装芯片240的互连。相似地，第二焊盘223和第三焊盘231通过导电胶膜120上的轨迹线路121实现电连接，即实现了第一正装芯片220和第二正装芯片230的互连。

可选地，基底210上设有焊盘一211和焊盘二213，第一正装芯片220与焊盘一211通过金属线260连接，第三正装芯片240通过金属线260与焊盘二213连接，倒装芯片250分别与第一晶圆芯片111和第二晶圆芯片113上的焊盘连接。该层叠封装结构200中，实现了第一正装芯片220、第二正装芯片230、第三正装芯片240、第一晶圆芯片111、第二晶圆芯片113和倒装芯片250之间的互连。结构简单，打线数量少，体积小，通过设置具有轨迹线路121的导电胶膜120，降低了层叠封装结构200的高度，提高封装效率和质量。

应当理解，层叠封装结构200还包括塑封体270，塑封体270设置在基底210上，用于对基底210上的多个芯片以及打线结构等进行保护。需要说明的是，基底210上的芯片数量根据实际情况而定，多个芯片的叠装方式和叠装层数也可以根据实际情况灵活调整，这里不作具体限定。

以图5所示的层叠封装结构200为例，其封装方法大致如下：

提供一个基底210，基底210可以是硅基板，在基底210上贴装第一层芯片，即贴设第一芯片，第一芯片的数量包括三个，均为正装芯片，三个正装芯片间隔设置。

在第一芯片上方贴装第二层芯片，即贴设晶圆芯片110，其中，晶圆芯片110采用正装芯片，晶圆芯片110的背面设有具有轨迹线路121的导电胶膜120。本实施例中，晶圆芯片110的数量为两个，分别贴设在第一层芯片的相邻两个芯片上。可以理解，第一晶圆芯片111设置在第一正装芯片220和第二正装芯片230上，第二晶圆芯片113设置在第二正装芯片230和第三正装芯片240上。第一正装芯片220、第二正装芯片230和第三正装芯片240上的焊盘分别嵌入导电胶膜120中，通过轨迹线路121实现互连。

在晶圆组件100的上方贴装第三层芯片，即倒装芯片250，倒装芯片250贴设在相邻的两个晶圆芯片110上。

打金属线260。第二层芯片和第一层芯片打线连接，第一层芯片和基底210打线连接。在基底210上形成塑封体270，用于保护基底210上的多个芯片以及打线结构。在基底210背面植球，最后将封装结构切割为单颗产品，再进行封装。

本实施例中未提及的其它内容，与第一实施例中描述的内容相似，这里不再赘述。

综上所述，本实用新型实施例提供的晶圆组件100和层叠封装结构200，具有以下几个方面的有益效果：

本实用新型实施例提供的晶圆组件100，通过在晶圆芯片110背面设置导电胶膜120，导电胶膜120设有轨迹线路121，电连灵活方便，有利于对层叠封装结构200中相邻芯片的电连接，避免复杂的打线或转接线路层设置，结构简单，连接可靠，且有利于提高封装效率以及降低整体的封装尺寸。并且，导电胶膜120可以对芯片焊盘起到保护和缓冲作用。通过导电胶膜120的轨迹线路121实现相邻芯片的电路互连，还能起到缩短传输路径、减少衬底上布线的作用，有效缩短互连线长度，减少信号传输延迟和损失，降低产品功耗。当然，该轨迹线路121也可以用于其他一些电路的电连接。该导电胶膜120可以应用在正装芯片的背面，也可以应用在倒装芯片250的背面，应用范围广。

本实用新型实施例提供的层叠封装结构200，相邻两个第一芯片可以通过晶圆组件100中的导电胶膜120实现电连接，在提升封装集成度的同时，还能降低封装高度，减小封装尺寸，且结构简单，有利于提高封装效率。

以上仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种晶圆组件，其特征在于，包括晶圆芯片和导电胶膜，所述导电胶膜设置在所述晶圆芯片的背面，所述导电胶膜设有轨迹线路，所述轨迹线路用于与其它芯片或电路电连接。

2.根据权利要求1所述的晶圆组件，其特征在于，所述导电胶膜上设有多个切割道，多个所述切割道交错设置形成多个贴装区，每个所述贴装区设有一个所述晶圆芯片。

3.根据权利要求1所述的晶圆组件，其特征在于，还包括蓝膜，所述蓝膜设于所述导电胶膜远离所述晶圆芯片的一侧。

4.根据权利要求3所述的晶圆组件，其特征在于，还包括固定环，所述蓝膜设置在所述固定环上。

5.一种层叠封装结构，其特征在于，包括基底、第一芯片和如权利要求1所述的晶圆组件，所述第一芯片设于所述基底上，且与所述基底电连接；所述晶圆组件设于所述第一芯片远离所述基底的一侧，且同一个所述晶圆组件设于相邻的两个所述第一芯片上，所述晶圆组件的导电胶膜与所述第一芯片电连接；所述晶圆芯片与所述第一芯片或所述基底电连接。

6.根据权利要求5所述的层叠封装结构，其特征在于，所述第一芯片至少包括第一正装芯片和第二正装芯片，所述第一正装芯片设有第一焊盘和第二焊盘，所述第二正装芯片设有第三焊盘和第四焊盘，所述晶圆芯片设于所述第一正装芯片和所述第二正装芯片上，所述第二焊盘和所述第三焊盘分别与所述导电胶膜连接。

7.根据权利要求6所述的层叠封装结构，其特征在于，所述第一焊盘和所述第四焊盘分别通过金属线与所述基底电连接，所述晶圆芯片分别通过金属线与所述第一焊盘和所述第四焊盘连接。

8.根据权利要求6所述的层叠封装结构，其特征在于，所述第一芯片包括第三正装芯片，所述第二正装芯片设于所述第一正装芯片和所述第三正装芯片之间，所述第三正装芯片包括第五焊盘和第六焊盘，一个所述晶圆芯片设于所述第一正装芯片和所述第二正装芯片上，另一个所述晶圆芯片设于所述第二正装芯片和所述第三正装芯片上；

所述第二焊盘和所述第三焊盘通过所述导电胶膜连接，所述第四焊盘和所述第五焊盘通过所述导电胶膜连接。

9.根据权利要求8所述的层叠封装结构，其特征在于，还包括倒装芯片，所述倒装芯片设于所述晶圆组件远离所述第一芯片的一侧。

10.根据权利要求9所述的层叠封装结构，其特征在于，所述晶圆组件包括第一晶圆芯片和第二晶圆芯片，所述第一晶圆芯片设于所述第一正装芯片和所述第二正装芯片上，所述第二晶圆芯片设于所述第二正装芯片和所述第三正装芯片上，所述倒装芯片设于所述第一晶圆芯片和所述第二晶圆芯片上，所述第一晶圆芯片通过金属线与所述第一正装芯片连接，所述第二晶圆芯片通过金属线与所述第三正装芯片连接。

Images