CN107221527B - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN107221527B
CN107221527B CN201611156539.1A CN201611156539A CN107221527B CN 107221527 B CN107221527 B CN 107221527B CN 201611156539 A CN201611156539 A CN 201611156539A CN 107221527 B CN107221527 B CN 107221527B
Authority
CN
China
Prior art keywords
ground shield
layer
signal path
inter
transmission path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611156539.1A
Other languages
English (en)
Other versions
CN107221527A (zh
Inventor
郭丰维
廖文翔
周淳朴
陈焕能
卓联洲
沈武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107221527A publication Critical patent/CN107221527A/zh
Application granted granted Critical
Publication of CN107221527B publication Critical patent/CN107221527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种半导体封装件，包括第一半导体器件、垂直设置在第一半导体器件上方的第二半导体器件，以及接地屏蔽传输路径。接地屏蔽传输路径将第一半导体器件连接至第二半导体器件。接地屏蔽传输路径包括第一信号路径，其在第一端和第二端之间纵向延伸。第一信号路径包含导电材料。第一绝缘层设置在所述信号路径上方，并纵向位于所述第一端和所述第二端之间。第一绝缘层包含电绝缘材料。接地屏蔽层设置在所述绝缘材料上方，并纵向位于所述信号路径的所述第一端和所述第二端之间。所述接地屏蔽层包含连接至地面的导电材料。接地屏蔽层将其中接收的辐射信号导入地面，以防止第一信号路径中的感应噪音。本发明实施例涉及3D集成电路的同轴通孔和新式高隔离交叉耦合方法。

Description

半导体封装件
技术领域
本发明实施例涉及半导体封装件。
背景技术
集成电路(“IC”)包含在许多电子器件内。IC封装可允许多个IC垂直堆叠在“三维(3D)”封装件内，以便节省印刷电路板(PCB)上的水平区域。另一种称为2.5D封装的封装技术可使用由诸如硅的半导体材料形成的中介层，以便将一个或多个半导体管芯连接到PCB。多个IC或其他可为异构技术的半导体管芯可安装在中介层上。
一个或多个半导体管芯上的很多器件可导致电噪音和/或通过EM发射产生电磁(“EM”)干扰。例如，RF器件和感应器就是可产生电噪音和EM干扰的器件的实例。诸如RF器件的噪音源可在金属引线等导电结构所承载的信号中产生电噪音。导线中的电噪音可影响封装中的各种其他信号和器件。有噪声的电信号会在半导体封装件中造成严重的问题。
发明内容
根据本发明的一些实施例，提供了一种半导体封装件，包括：第一半导体器件；第二半导体器件，垂直设置在所述第一半导体器件上方；以及接地屏蔽传输路径，将所述第一半导体器件连接至所述第二半导体器件，所述接地屏蔽传输路径包括：至少一个信号路径，在第一端和第二端之间纵向延伸，所述至少一个信号路径包含导电材料，其中，所述第一端电连接至所述第一半导体器件，并且所述第二端电连接至所述第二半导体器件；第一绝缘层，设置在所述信号路径上方，纵向位于所述第一端和所述第二端之间，其中，所述第一绝缘层包含电绝缘材料；和接地屏蔽层，设置在所述绝缘材料上方，纵向位于所述信号路径的所述第一端和所述第二端之间，其中，所述接地屏蔽层包含连接至地面的导电材料。
根据本发明的另一些实施例，还提供了一种半导体器件，包括：第一信号路径，水平延伸穿过第一导电层；连续接地屏蔽，包括：第一导电材料，水平延伸穿过所述第一导电层上方的第一通孔层；和第二导电材料，水平延伸穿过所述第一导电材料下方的第二通孔层，其中，所述第一导电材料和所述第二导电材料连接至地面。
根据本发明的又一些实施例，还提供了一种半导体封装件，包括：第一半导体器件；第二半导体器件，包括连续接地屏蔽，其中，所述连续接地屏蔽包括设置在所述第二半导体器件的各通孔层中的水平导电材料和设置在所述第二半导体器件的各金属层中的垂直导电材料；以及接地屏蔽传输路径，将所述第一半导体器件连接至所述第二半导体器件，所述接地屏蔽传输路径包括：至少一个信号路径，在第一端和第二端之间纵向延伸，所述至少一个信号路径包含导电材料；第一绝缘层，设置在所述信号路径上方，纵向位于所述第一端和所述第二端之间，其中，所述第一绝缘层包含电绝缘材料；和接地屏蔽层，设置在所述绝缘材料上方，纵向位于所述信号路径的所述第一端和所述第二端之间，其中，所述接地屏蔽层包含导电材料，并且其中，各个所述连续接地屏蔽和所述接地屏蔽层连接至地面。
附图说明
结合附图阅读以下详细说明，可更好地理解本发明的各方面。应注意到，根据本行业中的标准惯例，各种部件未按比例绘制。实际上，为论述清楚，各部件的尺寸可任意增加或减少。
图1示出了根据一些实施例的2.5D半导体封装件的侧视图，其包括中介层。
图2示出了根据一些实施例的三维(3D)半导体封装件的侧视图。
图3示出了根据一些实施例的2.5D半导体封装件，其包括具有接地屏蔽传输路径的中介层。
图4示出了根据一些实施例的2.5D半导体封装件，其包括在至少一个半导体器件中形成的连续接地屏蔽。
图5示出了根据一些实施例的第一金属层和第二金属层之间的接地屏蔽的工作。
图6A示出了根据一些实施例的单路径接地屏蔽传输路径。
图6B示出了根据一些实施例的单路径接地屏蔽传输电缆。
图7A示出了根据一些实施例的差分接地屏蔽传输路径。
图7B示出了根据一些实施例的差分接地屏蔽传输电缆。
图8A示出了根据一些实施例的四分接地屏蔽传输路径。
图8B示出了根据一些实施例的四分接地屏蔽传输电缆。
图9为示出根据一些实施例的接地屏蔽传输路径和非屏蔽传输路径之间的传输噪音的图表。
图10A为示出非屏蔽的传输路径中感应噪音的图表。
图10B为示出根据一些实施例的接地屏蔽传输路径中感应噪音的图表。
具体实施方式
以下公开提供许多不同的实施例或示例，用于实施主题的不同特征。下文描述了组件和布置的具体实例，以简化本发明。当然，这些仅仅是实例，并不旨在限制本发明。例如，在以下描述中，在第二部件或其上方形成的第一部件可能包含所述第一部件和第二部件以直接接触的方式形成的实施例，及可能在第一部件和第二部件之间形成，从而使得第一部件和第二部件可不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。这种重复是出于简洁与清晰目的，其本身并不表示所论述的各种实施例和/或构造间存在关系。
此外，为了便于描述，本文使用空间相对术语，例如“低于”、“下面”、“下方”、“上面”、“上部”等来描述如图中所示的一个元件或部件与另一元件或部件的关系。空间相对术语用以包含除了附图所示的方向之外在使用或操作中的器件的不同方向。该装置可调整为其他方向(旋转90度或者面向其他方向)，而其中所使用的空间相关叙词可做相应解释。“连接”或“互连”等关于附接、连接的术语或类似词语是指一种关系，其中，结构直接或通过中间结构间接连接到另一结构，以及两者可移动或刚性连接，或者其关系，除非另有专门说明。同样，“耦接”、“连接”和“互连”等关于电连接的术语或类似词语是指一种关系，其中，结构直接或通过中间结构间接与另一结构连通，除非另有专门说明。
在不同实施例中，公开了一种半导体封装件，其包括第一半导体器件、第二半导体器件和接地屏蔽传输路径。接地屏蔽传输路径将第一半导体器件连接至第二半导体器件。接地屏蔽传输路径包括至少一个信号路径，其在第一端和第二端之间纵向延伸。至少一个信号路径包含导电材料。在一些实施例中，第一绝缘层设置在纵向位于第一端和第二端之间的信号路径上方。第一绝缘层包含电绝缘材料。在其他实施例中，接地屏蔽层设置在纵向位于信号路径的第一端和第二端之间的绝缘材料上方。接地屏蔽层包含连接至地面的导电材料。
图1示出了根据一些实施例的半导体封装件2(称为2.5D半导体封装件)的侧视图，其具有设置在衬底和一个或多个半导体管芯之间的中介层4。在图1中所示的2.5D半导体封装件中，中介层4设置在第一和第二半导体管芯6、8的下方，以及封装衬底16的上方。在一些实施例中，中介层4包括基体衬底(例如，硅等)，其具有一个或多个在其上形成的无源器件，以及多个硅通孔(TSV)。中介层4将半导体管芯6、8的电连接件连接至封装衬底16和/或印刷电路板10。在一些实施例中，中介层不含任何有源器件。在一些实施例中，半导体封装件2的差分结构可包括扇出晶圆级封装(InFO-WLP)。半导体管芯6、8连接至中介层4的第一表面12，而与第一表面12相对的中介层4的第二表面14直接连接至封装衬底16。
在一些实施例中，半导体管芯6、8包括一个或多个有源器件。例如，在一些实施例中，半导体管芯6、8可包括GPS管芯、GPS基带管芯、处理器(如ARM处理器)和/或任何其他合适的有源器件。封装衬底16可包括任何合适的衬底(例如，陶瓷材料等)，并且支撑中介层4和PCB 10之间的一个或多个电连接。PCB 10可使用一个或多个导电轨、焊盘和/或其他部件(在非导电衬底上形成的导电层所形成)机械支撑和电连接两个或多个IC封装件2。
封装衬底16通过焊球18与PCB 10接合，并且通过焊球20与中介层4接合。焊球24将中介层4与第一和第二半导体管芯6、8接合。焊球所指的范围广泛，但不需要如实施例所示，完全为“球形”。焊球也可指焊料凸块，并且在不同实施例中可采用不同的形状。焊球将各组件物理接合在一起，并且将各组件的电部件电连接在一起。在一些实施例中，一个或多个中介层4、半导体管芯6、8、PCB 10和/或封装衬底16包括一个或多个接地屏蔽传输路径26，将在下文中进行详细讨论。
图2示出了根据一些实施例的三维(3D)半导体封装件50。在图2中所示的3D半导体封装件中，多个半导体管芯堆叠在彼此的顶上，并且包括一个或多个硅通孔(TSV)70，以便允许一个或多个上方管芯与一个或多个下方管芯连通。3D半导体封装件50包括多个半导体管芯，例如CPU 52、高速缓冲存储器54、动态随机存取存储器(DRAM)/非易失性存储器(NVM)56、模拟器件58、射频器件60、电源62、一个或多个传感器64和/或一个或多个输入/输出(I/O)连接件66。多个InFO通孔(TIV)层68a-68e(其中具有多个TIV 72)与多个半导体管芯连接。各个半导体管芯可包括一个或多个衬底通孔(TSV)74。在一些实施例中，一个或多个TSV74将在半导体管芯54下方形成的第一TIV 72a连接至在半导体管芯54上方形成的第二TIV72b。在其他实施例中，半导体管芯内的一个或多个金属层和/或通孔可将第一TIV 72a连接至第二TIV 72b。尽管文中讨论了特定的3D半导体封装件50，应理解3D半导体封装件中可包括一个或多个附加的管芯，一个或多个较少的管芯，一个或多个其他管芯，和/或一个或多个2.5D或2D半导体装置。在一些实施例中，接地屏蔽传输路径包括一个或多个TIV和/或一个或多个TSV，其延伸穿过一个或多个半导体管芯，如下将参考图3-5详细讨论。
图3示出了根据一些实施例的半导体封装件100a，其包括连接第一半导体封装元件101a和第二半导体封装元件101b的接地屏蔽传输路径102。第一半导体封装元件101a包括至少一个金属层104a，至少一个通孔层106a和衬底130。在一些实施例中，第一半导体封装元件101a可包含任何合适的元素，例如硅等。第二半导体封装件元件101b包括多个金属层104b-104d、多个通孔层106b-106d和衬底130。例如，在一些实施例中，第二半导体封装元件101b可包括结合图1讨论的诸如封装衬底16的封装衬底。在一些实施例中，至少一个包括有源器件128(PM0)的半导体管芯132连接至第二半导体元件101b。绝缘区126设置在有源器件128和第一半导体封装元件101a之间。在一些实施例中，绝缘区126包含根据一些实施例的硅材料。绝缘区126可为中介层的一部分和/或位于半导体管芯132和第一半导体封装件元件101a之间的中间扇出层(例如，封装层)的一部分。
接地屏蔽传输路径102延伸穿过第一半导体封装元件101a和第二半导体封装元件101b之间的中间扇出(InFO)层。在一些实施例中，例如，接地屏蔽传输路径102使用在中介层中形成的TSV(未示出)延伸穿过中介层。InFO通孔(TIV)108延伸穿过InFO层114，并且将在第一半导体封装元件101a的第一通孔层106a中形成的第一通孔140a连接至在第二半导体封装件元件101b的第一通孔层106b中形成的第二通孔140b。TIV 108包含导电材料，其配置为将信号从第一通孔140a传输到第二通孔140b。在一些实施例中，TIV 108具有沿纵轴延伸的圆柱形。
在一些实施例中，接地屏蔽路径102包括形成InFO层114的一部分并且设置在第一半导体封装元件101a和第二半导体封装元件101b之间的TIV 108的外表面周围的绝缘层110。绝缘层110不在TIV 108的顶部表面或底部表面上方延伸。InFO层114包含绝缘材料，例如，聚酰亚胺材料。在一些实施例中，绝缘层110围绕TIV 108的纵向长度周向延伸。
在一些实施例中，接地屏蔽传输路径102包括设置在绝缘层110和TIV 108的外表面上方和/或周围的接地屏蔽层112，绝缘层110和TIV 108位于第一半导体封装元件101a和第二半导体封装元件101b之间。接地屏蔽层112包含连接至地面的导电材料。接地屏蔽层112与TIV 108通过绝缘层110电隔离。接地屏蔽层112将TIV 108与由一个或多个有源器件128产生的辐射信号隔离，且/或防止辐射信号传输到TIV 108(或从其中传来)。例如，当辐射信号在TIV 108附近生成时，辐射信号在到达TIV 108前遇到接地屏蔽层112。接地屏蔽层112将辐射信号引入地面，驱散辐射信号中的能量，并防止辐射信号在TIV 108内引发信号。通过防止辐射信号传输进入TIV 108，接地屏蔽层112可减少或消除TIV 108中的辐射感应噪音。同样地，通过防止来自TIV 108的辐射信号传输，接地屏蔽层112可减少或消除由TIV108产生的辐射感应噪音。
在一些实施例中，接地屏蔽层112完全围绕TIV 108的侧边。在其他实施例中，接地屏蔽层112设置在一个或多个金属层104b-104d上方或下方的层中，以限制金属层104b-104d之间的辐射传输，如下将参考图4进行详细说明。接地屏蔽层112连接至地面，例如，在PCB 10中形成的地面，该PCB 10连接至半导体封装件100。在一些实施例中，InFO层114将接地屏蔽层112与周围的封装元件和/或在InFO层114中形成的其他TIV隔离。
在一些实施例中，接地屏蔽层112设置为靠近连接至半导体封装元件101b的有源半导体器件128。接地屏蔽层112a将半导体器件128隔离，使其无法传输和/或接收辐射信号。例如，在一些实施例中，有源半导体器件128为RF发射器件。接地屏蔽层112a设置在RF发射器件周围，以防来自该器件的RF信号传输干扰半导体封装件100a的其他元件(例如，TIV108等)。接地屏蔽层112a可通过一个或多个封装元件(例如，PCB(未示出))连接至地面。器件128可包括任何合适的有源半导体器件，其可产生辐射传输和/或对接收辐射传输敏感。
图4示出了半导体封装件100b的一个实施例，其包括在第二半导体封装元件101b中形成的连续接地屏蔽层120。半导体封装件100b与参考图2讨论的半导体封装件100a相似，不再重复进行相似的说明。连续接地屏蔽层120包括设置在半导体封装元件101b的各通孔层106b-106d和/或金属层104b-104d内和之间的导电金属材料122。在一些实施例中，导电金属材料122通常以垂直方向延伸穿过第二半导体封装元件101b的金属层104b-104d，并且通常以水平方向延伸穿过通孔层106b-106d，但是，应理解，导电金属材料122可在半导体封装元件101b的任意层内以任意方向延伸。在一些实施例中，连续接地屏蔽层120和导电金属材料122将各金属层104b-104d隔离，除了通孔140b-140d连接金属层104b-104d外。连续接地屏蔽层120通过一个或多个封装元件(例如，PCB(未示出))连接至地面。连续接地屏蔽层120可防止辐射信号在第二半导体封装元件101b的金属层104b-104d之间传输。
在一些实施例中，连续接地屏蔽层120连接至接地屏蔽传输路径102的接地屏蔽层112和/或接地屏蔽层112a。连续接地屏蔽层120和接地屏蔽层112、112a配置为将传输路径(如，在金属层104b-104d和TIV 108中形成的传输路径146a-146d)、有源器件(如，有源半导体器件128)和/或半导体封装件100b的其他部分与在半导体封装件100内产生的一个或多个辐射信号(如，由有源半导体器件128所产生)和/或经由信号路径146a-146d的信号传输隔离。例如，在一些实施例中，设置在第二半导体封装元件101b的第一通孔层106b和第二通孔层106c中的接地导电金属材料122将第一金属层104与辐射信号隔离。同样地，设置在第二通孔层106c和第三通孔层106d中的接地导电金属材料122将第二金属层104c与辐射信号隔离。
虽然文中已针对2.5D封装件100a、100b讨论了实施例，应理解接地屏蔽传输路径102可设置在任何合适的半导体封装件中，例如3D半导体封装件。例如，如图2中所示，3D封装件50可包括一个或多个TIV和/或TSV传输路径。在一些实施例中，一个或多个TIV和/或TSV传输路径包括接地屏蔽传输路径。图2中的接地屏蔽传输路径70可延伸穿过3D半导体封装件的一个或多个InFO层和/或半导体管芯。
图5示出了位于第一金属层104a和第二金属层104b之间的连续接地屏蔽层120的操作。如图5中所示，在第一金属层104a和/或第二金属层104b之一中产生的辐射信号142a、142b通过连续接地屏蔽层120接地，并防止其在第一金属层104a和第二金属层104b之间传输。例如，在一些实施例中，辐射信号142a在第一金属层104a中产生。在接地屏蔽层120处接收辐射信号142a。接地屏蔽层120将接收的辐射信号142a导入地面134，防止辐射信号104a在接地屏蔽层120之外传输。同样地，在一些实施例中，辐射信号142b在第二金属层104b中产生。在接地屏蔽层120处接收辐射信号142b，并将其导入地面134。接地屏蔽层120防止辐射信号142a、142b的传输，减少了各金属层104a、104b中的感应噪音。
图6A-8B根据一些实施例，示出了接地屏蔽传输路径172a-174c的不同实施例。图6A和6B示出了根据一些实施例的单路径接地屏蔽传输路径172a、174a。单路径接地屏蔽传输路径172a、174a各包括信号路径108，其具有配置为屏蔽信号路径108的接地屏蔽层112。图6A示出了在第一层中形成的水平信号路径108，和具有设置在信号路径108上方和下方的层中的接地屏蔽层112a、112b。在一些实施例中，接地屏蔽层112a、112b包括连续接地屏蔽层120。图6B示出了垂直信号路径108，其具有周向设置在信号路径108的纵向长度周围的接地屏蔽112。在一些实施例中，绝缘层110设置在信号路径108和接地屏蔽层112之间。信号路径108的一部分(例如上表面和下表面，未示出)未由绝缘层110或接地屏蔽层112覆盖，以便允许信号路径连接到一个或多个通孔层和/或半导体管芯。
图7A和7B示出了根据一些实施例的包括第一信号路径108a和第二信号路径108b的差分信号路径172b、174b。差分信号路径传输两种互补信号(例如，差分信号对)，分别位于其自身的导体中。接收差分信号的电路通常响应于差分对之间的电位差。在一些实施例中，接地屏蔽层112配置为屏蔽第一和第二信号路径108a、108b，使之不发生辐射信号传输。图7A示出了水平差分信号路径172b，其具有在管芯的第一层中形成的第一信号路径108a和在管芯的第二层中形成的第二信号路径108b。接地屏蔽层112包括在第一和第二信号路径108a、108b上方的层中形成的上接地屏蔽层112a，以及在第一和第二信号路径108a、108b下方的层中形成的下接地屏蔽层112b。图7B示出了垂直差分信号路径174b，其具有单独隔离的信号路径108a、108b。各信号路径108a、108b沿纵向长度完全被接地屏蔽层112a、112b环绕，从而限定第一信号电缆176a和第二信号电缆176b。绝缘材料110位于各信号路径108a、108b及各自的接地屏蔽层112a、112b之间。在一些实施例中，第一信号电缆176a和第二信号电缆176b可包括双绞线和/或并行线对。双绞线和/或并行线对可为屏蔽线对(例如，具有设置在接地屏蔽层112a、112b的外表面上方的第二绝缘层(未示出)的各电缆176a、176b)和/或非屏蔽线对(例如，接地屏蔽层112a、112b为直接接触)。
图8A和8B示出了根据一些实施例的四分信号路径172c、174c，其具有第一信号路径104a、第二信号路径104b、第三信号路径104c和第四信号路径104d。四分信号路径传输两对互补信号(例如，两对差分信号)，分别位于其自身的导体中。接地屏蔽层112配置为屏蔽各信号路径104a-104d，使之不发生辐射信号传输。图8A示出了水平四分信号路径172c，其具有在管芯的相邻层中形成的各信号路径108a-108d。接地屏蔽层112包括在信号路径108a-108d上方的层中形成的上接地屏蔽层112a，以及在信号路径108a-108d下方的层中形成的下接地屏蔽层112b。图8B示出了垂直差分信号路径174c，其具有单独隔离的信号路径108a-108d。各信号路径108a-108d沿纵向长度完全被接地屏蔽层112a-112d环绕，从而限定第一信号电缆176a、第二信号电缆176b、第三信号电缆176c和第四信号电缆176d。绝缘材料110位于各信号路径108a-108d及各自的接地屏蔽层112a-112d之间。在一些实施例中，第一信号电缆176a和第二信号电缆176b可包括第一双绞线和/或并行线对，并且第三信号电缆176c和第四信号电缆176d可包括第二双绞线和/或并行线对。双绞线和/或并行线对可为屏蔽线对(例如，具有设置在接地屏蔽层112a-112d的外表面上方的第二绝缘层(未示出)的各电缆176a-176d)和/或非屏蔽线对(例如，各双绞线的接地屏蔽层112a-112d为直接接触)。
图9为示出接地屏蔽传输路径204a和非屏蔽传输路径204b的感应传输噪音的图表200。所示屏蔽传输路径204a和非屏蔽传出路径204具有x轴上的信号频率(单位为GHz(千兆赫))，以及y轴上的信号隔离(单位为dB(分贝))。如图9所示，非屏蔽传输路径204b具有约-40到-10dB的感应信号水平。相反，屏蔽传输路径204a具有约-60到-30dB的感应信号水平。屏蔽传输路径204a中的感应信号具有基本较低的感应信号强度，例如，感应信号比非屏蔽传输路径204b低约20dB。在一些实施例中，需要最小隔离。例如，在一项实施例中，图9包括限制线206，表示-40dB的最小隔离。
图10A是示出非屏蔽传输路径中的感应噪音302a的图表300a。图10B是示出屏蔽传输路径中的感应噪音302b的图表300b。如图10A和10B中所示，屏蔽传输路径中的感应噪音302b明显低于非屏蔽传输路径中的感应噪音302a。所示感应噪音302a、302b具有x轴上的传输信号频率(单位为GHz)，以及y轴上的相位噪音(单位为dBc/Hz)。在一些实施例中，需要最大相位噪音。例如，在一些实施例中，选择接地屏蔽，使相位噪音低于-100dBc/Hz。屏蔽传输路径的感应噪音302b的降低使较低的信号功率可通过屏蔽传输路径传输。
在不同实施例中，公开了一种半导体封装件。半导体封装件包括第一半导体器件、垂直设置在第一半导体器件上方的第二半导体器件，以及接地屏蔽传输路径。接地屏蔽传输路径将第一半导体器件连接至第二半导体器件。接地屏蔽传输路径包括至少一个信号路径，其在第一端和第二端之间纵向延伸。至少一个信号路径包含导电材料。第一端电连接至第一半导体器件，第二端电连接至第二半导体器件。第一绝缘层设置在纵向位于第一端和第二端之间的信号路径上方。第一绝缘层包含电绝缘材料。接地屏蔽层设置在纵向位于信号路径的第一端和第二端之间的绝缘材料上方。接地屏蔽层包含连接至地面的导电材料。接地屏蔽层将其中接收的辐射信号导入地面，以防止至少一个信号路径中的感应噪音。
在不同实施例中，公开了一种半导体器件。半导体器件包括第一信号路径，其水平延伸穿过第一导电层，以及连续接地屏蔽。连续接地屏蔽包括第一导电材料，其水平延伸穿过第一导电层上方的第一通孔层，以及第二导电材料，其水平延伸穿过第一导电材料下方的第二通孔层。第一和第二导电材料连接至地面。连续接地屏蔽将其中接收的辐射信号导入地面，以防止第一信号路径中的感应噪音。
在不同实施例中，公开了一种半导体封装件。半导体封装件包括第一半导体器件和第二半导体器件。第二半导体器件包括连续接地屏蔽。连续接地屏蔽包括设置在第二半导体器件的各通孔层中的水平导电材料和设置在第二半导体器件的各金属层中的垂直导电材料。接地屏蔽传输路径将第一半导体器件连接至第二半导体器件。接地屏蔽传输路径包括至少一个信号路径，其在第一端和第二端之间纵向延伸。至少一个信号路径包含导电材料。第一绝缘层设置在纵向位于第一端和第二端之间的信号路径上方。第一绝缘层包含电绝缘材料。接地屏蔽层设置在纵向位于信号路径的第一端和第二端之间的绝缘材料上方。接地屏蔽层包含导电材料。各连续接地屏蔽和接地屏蔽层连接至地面。
根据本发明的一些实施例，提供了一种半导体封装件，包括：第一半导体器件；第二半导体器件，垂直设置在所述第一半导体器件上方；以及接地屏蔽传输路径，将所述第一半导体器件连接至所述第二半导体器件，所述接地屏蔽传输路径包括：至少一个信号路径，在第一端和第二端之间纵向延伸，所述至少一个信号路径包含导电材料，其中，所述第一端电连接至所述第一半导体器件，并且所述第二端电连接至所述第二半导体器件；第一绝缘层，设置在所述信号路径上方，纵向位于所述第一端和所述第二端之间，其中，所述第一绝缘层包含电绝缘材料；和接地屏蔽层，设置在所述绝缘材料上方，纵向位于所述信号路径的所述第一端和所述第二端之间，其中，所述接地屏蔽层包含连接至地面的导电材料。
在上述半导体封装件中，所述接地屏蔽传输路径进一步包括第二绝缘层，所述第二绝缘层设置在所述接地屏蔽层上方，纵向位于所述信号路径的所述第一端和所述第二端之间，其中，所述第二绝缘层包含电绝缘材料。
在上述半导体封装件中，所述接地屏蔽传输路径包括圆柱形，并且其中，所述接地屏蔽层周向设置在所述至少一个信号路径的外表面周围。
在上述半导体封装件中，进一步包括连续导电材料，设置在至少一个所述第一半导体器件或所述第二半导体器件内。
在上述半导体封装件中，所述连续导电材料设置在至少一个所述第一半导体器件或所述第二半导体器件的各导电层之间，并且其中，所述导电材料连接至地面。
在上述半导体封装件中，所述连续接地屏蔽层设置在分别含有所述第一半导体器件和所述第二半导体器件的两层之间的多个通孔层中。
在上述半导体封装件中，所述至少一个信号路径包括差分信号路径，所述差分信号路径包括第一传输路径和第二传输路径。
在上述半导体封装件中，包括设置在所述第一传输路径上方的第一接地屏蔽层，以及设置在所述第二传输路径上方的第二接地屏蔽层。
在上述半导体封装件中，所述至少一个信号路径包括四分信号路径，所述四分信号路径包括第一传输路径、第二传输路径、第三传输路径和第四传输路径。
在上述半导体封装件中，包括：第一接地屏蔽层，设置在所述第一传输路径的上方；第二接地屏蔽层，设置在所述第二传输路径的上方；第三接地屏蔽层，设置在所述第三传输路径的上方；以及第四接地屏蔽层，设置在所述第四传输路径的上方。
在上述半导体封装件中，各个所述传输路径被堆叠，并且其中，所述接地屏蔽层包括靠近堆叠的传输路径的第一侧设置的第一接地屏蔽层，以及靠近堆叠的传输路径的第二侧设置的第二接地屏蔽层。
根据本发明的另一些实施例，还提供了一种半导体器件，包括：第一信号路径，水平延伸穿过第一导电层；连续接地屏蔽，包括：第一导电材料，水平延伸穿过所述第一导电层上方的第一通孔层；和第二导电材料，水平延伸穿过所述第一导电材料下方的第二通孔层，其中，所述第一导电材料和所述第二导电材料连接至地面。
在上述半导体器件中，第一信号路径包括差分信号路径，所述差分信号路径包括第一传输路径和第二传输路径。
在上述半导体器件中，所述第一信号路径包括四分信号路径，所述四分信号路径包括第一传输路径、第二传输路径、第三传输路径和第四传输路径。
在上述半导体器件中，包括：第二信号路径，水平延伸穿过所述第一通孔层上方的第二导电层；以及第三导电材料，水平延伸穿过所述第二导电层上方的第三通孔层，所述第三导电材料连接至地面，并且其中，所述连续接地屏蔽防止所述第二信号路径中的感应噪音。
根据本发明的又一些实施例，还提供了一种半导体封装件，包括：第一半导体器件；第二半导体器件，包括连续接地屏蔽，其中，所述连续接地屏蔽包括设置在所述第二半导体器件的各通孔层中的水平导电材料和设置在所述第二半导体器件的各金属层中的垂直导电材料；以及接地屏蔽传输路径，将所述第一半导体器件连接至所述第二半导体器件，所述接地屏蔽传输路径包括：至少一个信号路径，在第一端和第二端之间纵向延伸，所述至少一个信号路径包含导电材料；第一绝缘层，设置在所述信号路径上方，纵向位于所述第一端和所述第二端之间，其中，所述第一绝缘层包含电绝缘材料；和接地屏蔽层，设置在所述绝缘材料上方，纵向位于所述信号路径的所述第一端和所述第二端之间，其中，所述接地屏蔽层包含导电材料，并且其中，各个所述连续接地屏蔽和所述接地屏蔽层连接至地面。
在上述半导体封装件中，所述至少一个信号路径包括差分信号路径，所述差分信号路径包括第一传输路径和第二传输路径。
在上述半导体封装件中，包括设置在所述第一传输路径上方的第一接地屏蔽层，以及设置在所述第二传输路径上方的第二接地屏蔽层。
在上述半导体封装件中，所述至少一个信号路径包括四分信号路径，所述四分信号路径包括第一传输路径、第二传输路径、第三传输路径和第四传输路径。
在上述半导体封装件中，包括：第一接地屏蔽层，设置在所述第一传输路径的上方；第二接地屏蔽层，设置在所述第二传输路径的上方；第三接地屏蔽层，设置在所述第三传输路径的上方；以及第四接地屏蔽层，设置在所述第四传输路径的上方。
上述内容概述了多个实施例的特征，从而使得本领域技术人员可更好地理解本发明的各方面。本领域的技术人员应理解，其可以轻松地将本发明作为基础，用于设计或修改其他工艺或结构，从而达成与本文所介绍实施例的相同目的和/或实现相同的优点。本领域技术人员还应认识到，这种等效结构并不背离本发明的精神和范围，并且其可以进行各种更改、替换和变更而不背离本发明的精神和范围。

Claims (20)

1.一种半导体封装件，包括：
第一半导体器件，包括第一通孔层、形成在所述第一通孔层上方的第一金属层、形成在所述第一金属层上方的第二通孔层以及形成在所述第二通孔层上方的第二金属层；
第二半导体器件，垂直设置在所述第一半导体器件下方；以及
中间扇出层，设置在所述第一半导体器件和所述第二半导体器件之间，其中，所述中间扇出层包括绝缘材料、有源器件以及在第一方向上至少部分延续的第一接地屏蔽层，其中，所述有源器件设置为邻近于所述第一半导体器件的所述第一金属层，所述第一接地屏蔽层从所述有源器件的第一侧延伸至所述有源器件的第二侧；以及
接地屏蔽传输路径，将所述第一半导体器件连接至所述第二半导体器件，其中，所述接地屏蔽传输路径延伸穿过所述中间扇出层，所述接地屏蔽传输路径包括：
至少一个器件间信号路径，电连接所述第一半导体器件和所述第二半导体器件，所述至少一个器件间信号路径包含导电材料，其中，所述至少一个器件间信号路径包括：
在所述第一方向上、从所述第一半导体器件至所述第二半导体器件延伸穿过所述中间扇出层的第一部分；
包括设置在所述第一半导体器件的所述第一金属层内的第二部分；和
包括设置在所述第一半导体器件的所述第二金属层内的第三部分；
第一绝缘层，周向设置在所述至少一个器件间信号路径的所述第一部分的外围，其中，所述第一绝缘层包含电绝缘材料；和
第二接地屏蔽层，包括：
周向设置在所述第一绝缘层外围且位于所述至少一个器件间信号路径的所述第一部分的第一端和第二端之间的第一部分；
设置在所述第一半导体器件的所述第一通孔层的第二部分；
设置在所述第一半导体器件的所述第二通孔层的第三部分，
其中，所述第二接地屏蔽层的第一部分和所述第二接地屏蔽层的第二部分将所述至少一个器件间信号路径的第一部分与所述至少一个器件间信号路径的第二部分隔离，除了在通孔将所述至少一个器件间信号路径的第二部分连接至所述至少一个器件间信号路径的第一部分的位置外，并且所述第二接地屏蔽层的第三部分将所述至少一个器件间信号路径的第二部分与所述至少一个器件间信号路径的第三部分隔离，除了在通孔将所述至少一个器件间信号路径的第二部分连接至所述至少一个器件间信号路径的第三部分的位置外，并且其中，所述第二接地屏蔽层被配置为防止在所述至少一个器件间信号路径的第二部分和所述至少一个器件间信号路径的第三部分之间传输辐射信号。
2.根据权利要求1所述的半导体封装件，其中，所述第二接地屏蔽层的第一部分包括圆柱形，并且周向设置在所述至少一个器件间信号路径的第一部分的外表面周围。
3.根据权利要求1所述的半导体封装件，进一步包括第三接地屏蔽层，设置在所述第二半导体器件内。
4.根据权利要求3所述的半导体封装件，其中，所述第三接地屏蔽层设置在所述第二半导体器件的各导电层之间。
5.根据权利要求4所述的半导体封装件，其中，所述第三接地屏蔽层设置在所述第二半导体器件的导电层之间的多个通孔层中。
6.根据权利要求1所述的半导体封装件，其中，所述至少一个器件间信号路径包括差分信号路径，所述差分信号路径包括第一器件间传输路径和第二器件间传输路径。
7.根据权利要求6所述的半导体封装件，其中，所述第二接地屏蔽层包括设置在所述第一器件间传输路径周向外围的第一器件间接地屏蔽层，以及设置在所述第二器件间传输路径周向外围的第二器件间接地屏蔽层。
8.根据权利要求1所述的半导体封装件，其中，所述至少一个器件间信号路径包括四分信号路径，所述四分信号路径包括第一器件间传输路径、第二器件间传输路径、第三器件间传输路径和第四器件间传输路径。
9.根据权利要求8所述的半导体封装件，其中，所述第二接地屏蔽层包括：
第一器件间接地屏蔽层，设置在所述第一器件间传输路径的周向外围；
第二器件间接地屏蔽层，设置在所述第二器件间传输路径的周向外围；
第三器件间接地屏蔽层，设置在所述第三器件间传输路径的周向外围；以及
第四器件间接地屏蔽层，设置在所述第四器件间传输路径的周向外围。
10.根据权利要求8所述的半导体封装件，其中，所述第一器件间传输路径、所述第二器件间传输路径、所述第三器件间传输路径和所述第四器件间传输路径被堆叠。
11.根据权利要求3所述的半导体封装件，其中，所述中间扇出层包括绝缘材料，并且其中，所述中间扇出层将所述第二接地屏蔽层与所述第三接地屏蔽层绝缘。
12.一种半导体器件，包括：
第一信号路径，水平延伸穿过第一导电层；
连续接地屏蔽，包括：
第一导电材料，水平延伸穿过所述第一导电层上方的第一通孔层；和
第二导电材料，水平延伸穿过所述第一导电材料下方的第二通孔层，其中，所述第一导电材料和所述第二导电材料连接至地面，其中，所述第一导电材料和所述第二导电材料被配置为将所述第一信号路径的每个部分与所述第一信号路径的每个其他部分隔离，并且其中，所述第一导电材料和所述第二导电材料被配置为防止在所述第一信号路径的每个部分之间传输辐射信号；
有源器件，其中，所述有源器件设置为邻接于所述第二通孔层；
第一接地屏蔽层，其中，所述第一接地屏蔽层从所述有源器件的第一侧延伸至所述有源器件的第二侧且连接至地面，
其中，所述第一接地屏蔽层与所述连续接地屏蔽电连接。
13.根据权利要求12所述的半导体器件，其中，所述第一信号路径包括差分信号路径，所述差分信号路径包括第一传输路径和第二传输路径。
14.根据权利要求12所述的半导体器件，其中，所述第一信号路径包括四分信号路径，所述四分信号路径包括第一传输路径、第二传输路径、第三传输路径和第四传输路径。
15.根据权利要求12所述的半导体器件，包括：
第二信号路径，水平延伸穿过所述第一通孔层上方的第二导电层；以及
第三导电材料，水平延伸穿过所述第二导电层上方的第三通孔层，所述第三导电材料连接至地面，并且其中，所述连续接地屏蔽防止所述第二信号路径中的感应噪音。
16.一种半导体封装件，包括：
第一半导体器件；
第二半导体器件，包括连续接地屏蔽，其中，所述连续接地屏蔽包括设置在所述第二半导体器件的各通孔层中的水平导电材料和设置在所述第二半导体器件的各金属层中的垂直导电材料，其中，所述连续接地屏蔽被配置为将所述第二半导体器件的每个金属层与所述第二半导体器件的每个其他金属层隔离，并且其中，所述连续接地屏蔽层被配置为防止在每个金属层之间以及在所述每个金属层内的未连接导电材料之间传输辐射信号；
中间扇出层，设置在所述第一半导体器件和所述第二半导体器件之间，其中，所述中间扇出层包括绝缘材料、有源器件以及在垂直方向上至少部分延续的第一接地屏蔽层，其中，所述有源器件设置为邻近于所述第二半导体器件的最底部的金属层，所述第一接地屏蔽层从所述有源器件的第一侧延伸至所述有源器件的第二侧；以及
接地屏蔽传输路径，将所述第一半导体器件连接至所述第二半导体器件，所述接地屏蔽传输路径包括：
至少一个信号路径，在所述第一半导体器件和所述第二半导体器件之间垂直延伸，所述至少一个信号路径包含导电材料；
第一绝缘层，周向设置在所述至少一个信号路径的外围，其中，所述第一绝缘层包含电绝缘材料；和
第二接地屏蔽层，周向设置在所述第一绝缘层的外围，其中，所述第二接地屏蔽层包含导电材料，并且其中，所述连续接地屏蔽、所述第一接地屏蔽层以及所述第二接地屏蔽层均连接至地面，并且其中，所述第一接地屏蔽层和所述第二接地屏蔽层连接至所述第二半导体器件的所述连续接地屏蔽。
17.根据权利要求16所述的半导体封装件，其中，所述至少一个信号路径包括差分信号路径，所述差分信号路径包括第一传输路径和第二传输路径。
18.根据权利要求17所述的半导体封装件，包括周向设置在所述第一传输路径外围的第三接地屏蔽层，以及周向设置在所述第二传输路径外围的第四接地屏蔽层。
19.根据权利要求16所述的半导体封装件，其中，所述至少一个信号路径包括四分信号路径，所述四分信号路径包括第一传输路径、第二传输路径、第三传输路径和第四传输路径。
20.根据权利要求19所述的半导体封装件，包括：
第五接地屏蔽层，周向设置在所述第一传输路径的外围；
第六接地屏蔽层，周向设置在所述第二传输路径的外围；
第七接地屏蔽层，周向设置在所述第三传输路径的外围；以及
第八接地屏蔽层，周向设置在所述第四传输路径的外围。
CN201611156539.1A 2016-03-22 2016-12-14 半导体封装件 Active CN107221527B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/076,976 US10930603B2 (en) 2016-03-22 2016-03-22 Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US15/076,976 2016-03-22

Publications (2)

Publication Number Publication Date
CN107221527A CN107221527A (zh) 2017-09-29
CN107221527B true CN107221527B (zh) 2021-06-15

Family

ID=59896669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611156539.1A Active CN107221527B (zh) 2016-03-22 2016-12-14 半导体封装件

Country Status (3)

Country Link
US (3) US10930603B2 (zh)
CN (1) CN107221527B (zh)
TW (1) TWI720072B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930603B2 (en) * 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
CN111403415B (zh) * 2018-06-29 2021-05-25 长江存储科技有限责任公司 具有屏蔽层的三维存储器件及其形成方法
KR102111302B1 (ko) 2018-07-27 2020-05-15 삼성전자주식회사 팬-아웃 반도체 패키지
US10903216B2 (en) * 2018-09-07 2021-01-26 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
US10840197B2 (en) * 2018-10-30 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11270947B2 (en) 2019-11-27 2022-03-08 Intel Corporation Composite interposer structure and method of providing same
JP2022142084A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785105A (zh) * 2007-08-28 2010-07-21 美光科技公司 用于微特征工件的重新分布结构
CN102723277A (zh) * 2009-08-31 2012-10-10 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135889A (en) * 1991-12-09 1992-08-04 Micron Technology, Inc. Method for forming a shielding structure for decoupling signal traces in a semiconductor
US5874778A (en) * 1997-06-11 1999-02-23 International Business Machines Corporation Embedded power and ground plane structure
US6300161B1 (en) * 2000-02-15 2001-10-09 Alpine Microsystems, Inc. Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
US6462423B1 (en) * 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
US7874065B2 (en) * 2007-10-31 2011-01-25 Nguyen Vinh T Process for making a multilayer circuit board
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
US7948064B2 (en) * 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8227889B2 (en) * 2008-12-08 2012-07-24 United Microelectronics Corp. Semiconductor device
US20100225425A1 (en) * 2009-03-09 2010-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. High performance coupled coplanar waveguides with slow-wave features
WO2011070928A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI403223B (zh) * 2010-05-17 2013-07-21 Nan Ya Printed Circuit Board 多層印刷電路板電性結構及其製造方法
US8427240B2 (en) 2010-08-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise amplifier with gain enhancement
US8279008B2 (en) 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8450827B2 (en) 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US8593206B2 (en) 2011-04-12 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Up-conversion mixer having a reduced third order harmonic
US8669780B2 (en) 2011-10-31 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit connection structure and method
US20130134553A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
US9557354B2 (en) 2012-01-31 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Switched capacitor comparator circuit
US8631372B2 (en) 2012-02-10 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration mitigation in stacked IC designs
US8618631B2 (en) 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US8912581B2 (en) 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
US9633149B2 (en) 2012-03-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for modeling through silicon via
US8448100B1 (en) 2012-04-11 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for eliminating multi-patterning conflicts
US9275950B2 (en) 2012-05-29 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bead for 2.5D/3D chip packaging application
US8610494B1 (en) 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Low power active filter
US8754818B2 (en) 2012-07-05 2014-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna structure on separate semiconductor die
US9086452B2 (en) 2012-08-10 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit and method for wireless information access thereof
US9165968B2 (en) 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
US8701073B1 (en) 2012-09-28 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for across-chip thermal and power management in stacked IC designs
US9016939B2 (en) 2012-10-01 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal sensor with second-order temperature curvature correction
US9431064B2 (en) 2012-11-02 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and cache circuit configuration
US9172242B2 (en) 2012-11-02 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection for three dimensional integrated circuit
US9374086B2 (en) 2012-11-09 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Switch circuit and method of operating the switch circuit
US9252593B2 (en) 2012-12-17 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit electrostatic discharge protection and prevention test interface
US9619409B2 (en) 2013-01-08 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Data sampling alignment method for memory inferface
US8896094B2 (en) 2013-01-23 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for inductors and transformers in packages
US9171798B2 (en) 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US9779990B2 (en) 2013-02-27 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna on interposer substrate
US9362613B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bond wire antenna
US9391350B2 (en) 2013-03-07 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited RF choke device for integrated circuits
US9219038B2 (en) 2013-03-12 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding for through-silicon-via
US9354254B2 (en) 2013-03-14 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Test-yield improvement devices for high-density probing techniques and method of implementing the same
CN104349575B (zh) * 2013-07-31 2017-12-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
JP2015060909A (ja) 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
US10163779B2 (en) 2014-06-12 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with guard ring
TWI553809B (zh) * 2014-06-24 2016-10-11 思鷺科技股份有限公司 封裝基板結構
KR102295522B1 (ko) * 2014-10-20 2021-08-30 삼성전자 주식회사 반도체 패키지
US9548277B2 (en) * 2015-04-21 2017-01-17 Honeywell International Inc. Integrated circuit stack including a patterned array of electrically conductive pillars
US9992859B2 (en) * 2015-09-25 2018-06-05 Intel Corporation Low loss and low cross talk transmission lines using shaped vias
US10930603B2 (en) * 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US10037897B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785105A (zh) * 2007-08-28 2010-07-21 美光科技公司 用于微特征工件的重新分布结构
CN102723277A (zh) * 2009-08-31 2012-10-10 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备

Also Published As

Publication number Publication date
CN107221527A (zh) 2017-09-29
TWI720072B (zh) 2021-03-01
US10930603B2 (en) 2021-02-23
US20210175187A1 (en) 2021-06-10
TW201735282A (zh) 2017-10-01
US20170278806A1 (en) 2017-09-28
US20230307390A1 (en) 2023-09-28
US11637078B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
CN107221527B (zh) 半导体封装件
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
US10192833B2 (en) Interposer and semiconductor package with noise suppression features
KR100891763B1 (ko) 반도체 장치
US20120104574A1 (en) Integrated antennas in wafer level package
US20140021591A1 (en) Emi shielding semiconductor element and semiconductor stack structure
KR20130042909A (ko) 안테나-회로기판 패키지
JP2008010859A (ja) 半導体装置
US9337137B1 (en) Method and system for solder shielding of ball grid arrays
US9589908B1 (en) Methods to improve BGA package isolation in radio frequency and millimeter wave products
US8310062B2 (en) Stacked semiconductor package
US8253245B2 (en) Communication device
US20200051927A1 (en) Semiconductor device with an em-integrated damper
JP2010098274A (ja) 表面実装可能な集積回路のパッケージ化機構
EP2178119B1 (en) Surface mountable integrated circuit package
CN112864147A (zh) 一种可组合式的三维多芯片封装结构
JP5762452B2 (ja) 表面実装可能な集積回路のパッケージ化機構
US20060076658A1 (en) Semiconductor package structure with microstrip antennan
US8385084B2 (en) Shielding structures for signal paths in electronic devices
GB2377080A (en) Integrated circuit package and printed circuit board arrangement
EP3404767B1 (en) High frequency system, communication link
AU2008230024C1 (en) Surface mountable integrated circuit packaging scheme
CN114980510A (zh) 用于蓝牙模组电路板的系统
WO2023208844A1 (en) Design techniques for high-frequency and high-speed signals in a package with thin build-up layers
CN1328787C (zh) 半导体芯片封装体的焊线排列结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant