JP5762452B2 - 表面実装可能な集積回路のパッケージ化機構 - Google Patents
表面実装可能な集積回路のパッケージ化機構 Download PDFInfo
- Publication number
- JP5762452B2 JP5762452B2 JP2013020236A JP2013020236A JP5762452B2 JP 5762452 B2 JP5762452 B2 JP 5762452B2 JP 2013020236 A JP2013020236 A JP 2013020236A JP 2013020236 A JP2013020236 A JP 2013020236A JP 5762452 B2 JP5762452 B2 JP 5762452B2
- Authority
- JP
- Japan
- Prior art keywords
- layers
- substrate
- mmic
- pcb
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
このような集積パッケージは、集積レベルが増加するのに伴って、様々な機能を収容すると予想される。これらの機能には、中でも、低損失無共振のmm波信号経路の提供、多層アンテナ素子とそれらのフィード・ネットワークの埋め込み、局部発振器(LO)、中間周波数(IF)分配及び受動回路の統合、並びに制御層とバイアス層の組み込みが含まれる。
さらに、IC及びアンテナを十分な間隔で同じ表面上に配置する必要があるので、パッケージが大きくなる。パッケージの大きさが増大するのに伴って、コストが増加し、場合によっては、基板が製造するのに大きくなりすぎる可能性さえある。最後に、ICからの熱除去が難しくなる。
別の実施形態により、システムが開示される。このシステムは、上部層、中間層、及び底部層を有する基板と、基板の1つの層(例えば、上部層)に埋め込まれたミリメートル波アンテナのアレイと、基板の別の層(例えば、底部層)の上に実装されたモノリシック・マイクロ波集積回路(MMIC)とを含む集積回路(IC)パッケージを含む。プリント回路基板(PCB)は、基板のこの第2の層の上に実装される。
ミリメートル波モジュールの放射素子と集積回路素子を統合するための表面実装可能なパッケージング・スキームを説明する。1つの実施形態によれば、アンテナは、基板の上部層内に組み込まれる。モノリシック・マイクロ波集積回路(MMIC)及びボール・グリッド・アレイ(BGA)は、基板の底面に取り付けられる。
従って、十分な性能を有するミリメートル波機能の高レベルの統合を可能にする両面型パッケージングを実施する機構を説明する。
以下の説明において、多数の詳細が示される。しかしながら、当業者であれば、これらの特定の詳細なしに本発明の実施形態を実施できることは明らかであろう。他の場合には、説明の理解を不明瞭にすることを避けるために、周知の構造体、デバイス及び技術は、詳細には示されていない。従って、この説明は、限定するのではなく例証するものと考えられたい。
システム100は、プリント回路基板(PCB)105の上に実装された多層基板160を含む。基板160は、誘電体層と、2つの誘電体層の界面に配置された金属層とを含む。本明細書において説明されるように、単独での「層」という用語への如何なる言及も「金属層」を示す。1つの実施形態において、基板160は、High Temperature Co−Fired Ceramics(HTCC)又はLow Temperature Co−Fired Ceramics(LTCC)アルミナによる大量生産に適しているが、例えば、積層ベース又はビルドアップ有機物のような他の基板型を用いることもできる。さらに、1つの実施形態において、基板160は、キャビティ、又は、側壁メタライゼーション等のような特定の構造部を含まない。
1つの実施形態によれば、アンテナ・アレイ170の素子の各々は、MMIC145のうちの1つの上に、対応するミリメートル波ポートを有する。フリップチップ・バンプ147は、アンダーフィル149によって、対応するアンテナ・アレイ170の素子をMMIC145に結合する。その結果、MMIC145から発したミリメートル波信号は、基板160の中間層に伝わり、そこで、これらの信号は、それぞれのアンテナ・フィード・ポイント165に分配され、結局アンテナ・アレイ170内のアンテナに結合される。
図2は、基板160の1つの実施形態の断面図を示す。埋め込んだ主要機能に基づいて、それらの層は、接地平面168によって分離される、上部210、中間部220及び底部230の3つのグループに分けられる。1つの実施形態において、上部層210は、平面アンテナ素子に割り当てられる。多くの場合、パッチ積層化のような技術を実施してアンテナの性能を高めるために多層が必要とされる。代替的な実施形態において、単一層を平面アンテナ素子用に用いることができることに留意されたい。誘電体層の厚さは、アンテナ設計の考慮事項から決定することができる。上部接地平面168は、アンテナ層210をパッケージの残り部分から絶縁し、これにより電磁干渉からの耐性を与える。
従って、1つの実施形態において、この垂直相互接続の問題の解決法として、補償用垂直相互接続機構が実施される。この垂直相互接続機構において、ミリメートル波信号は、基板の内側金属層である補償用垂直相互接続215の上をフリップチップ・パッド208に至るまで伝送される。
1つの実施形態によれば、補償用垂直相互接続は、底部のMMICの全てのミリメートル波ポートの位置に又はその極めて近くに配置される。他の実施形態においては、同様の垂直相互接続が、ミリメートル波信号を中間層から上部層に伝送する必要があるフィード・スキームにおけるアンテナ・フィード・ネットワーク内で用いられる。
1つの実施形態によれば、基板160の底面は、MMIC145及びパッケージの第2のレベルの相互接続面の両方として構成される。1つ又はそれ以上のMMIC145は、標準的なフリップチップ組立て技術を用いて基板160にフリップチップ実装される。上述のように、他の実装技術を用いることができる。それらの低い電気的寄生振動により、フリップチップ相互接続は、mm波周波数において十分な性能をもたらすことができる。
さらに別の実施形態において、ダイ145は、高周波動作のための短いワイヤ・ボンド長を達成するためにキャビティ実装される。この構成におけるフリップチップ実装の別の利点は、ダイ145の裏面が露出するので効率的な熱除去のために使用できることである。
このようなシナリオにおいては、第2のレベルの相互接続は低周波数において十分な性能を有し、従ってその仕様を緩和する。結果として、他の型の相互接続を実施することが可能になる。図3は、BGAボール150ではなくリード300が基板160をPCB105に結合させるシステム100の実施形態を示す。
1つの実施形態において、フリップチップ実装されたダイ145及びBGAボール150は、パッケージの表面実装面にあり、このパッケージはPCB105に取り付ける準備ができた状態にある。パッケージをPCB105に取り付けることができる幾つかの方法がある。図1に示されるように、ダイ145のメタライズされた裏面140が、表面実装操作中にPCB105上のはんだ付け可能な実装用パッド130と結合する。ダイと実装用パッドの間のギャップの大きさは考慮する必要がある。BGAにおける良好なはんだ接続のために、はんだボール150はリフロー中に十分に潰れる必要がある。ダイ145はPCB105に対するハード・ストップとして機能するので、小さすぎるギャップは、はんだボール150が良好な接続を形成するのを妨げる。
第3の取付け方法において、PCB105は、ダイ145の大きさよりも大きな貫通切欠き部を含む。図5は、システム100のこのような実施形態を示す。図5に示されるように、切欠き部505はダイの真下に配置されることになる。表面実装中、BGAボール150が潰れつつあるとき、ダイ145は切欠き部に滑り込む。ダイ145とPCB105の間にギャップが必要ないので、この構成は、より小さなBGAボール150の使用を可能にすることになる。ダイ145の裏面は、切欠き部505を通して露出することになるので、例えば、ヒートシンクを用いて、熱接続を確立することができる。
上述のシステムは、アンテナが基板の上部層に組み込まれ、MMIC及び表面実装用BGAが底部に取り付けられた厚い多層基板をベースとする高集積ミリメートル波パッケージを形成する機構を説明する。この機構は、このような従来にないパッケージ化体を製造する困難を克服し、大量製造プロセスを用いて実施することができる。
105:プリント回路基板(PCB)
130:はんだ可能パッド
140:金属成分
145:モノリシック・マイクロ波集積回路(MMIC)
147:フリップチップ・バンプ
149:アンダーフィル
150:ボール・グリッド・アレイ(BGA)
160:基板
162:信号ルーティング
165:伝送ライン(アンテナ・フィード・ポイント)
168:接地面
170:アンテナ・アレイ
210:上部層(アンテナ層)
220:中間層
230:底部層
300:リード
505:切欠き部
510:金属パドル
Claims (14)
- 第1、第2及び第3組の1つ又はそれ以上の層を有し、前記第2組の1つ又はそれ以上の層は、前記第1及び第3組の1つ又はそれ以上の層の間にある、基板と、
前記基板の前記第1組の層に埋め込まれたミリメートル波アンテナのアレイと、
前記基板の前記第3組の層のうちの1つの上に実装されたモノリシック・マイクロ波集積回路(MMIC)と、
前記基板の前記第2組の層のうちの1つ又はそれ以上の中に埋め込まれた複数のアンテナ・フィード・ポイントと、
前記MMICから前記アンテナ・フィード・ポイントに信号を伝送するための相互接続と、を備え、
前記MMICの第1の面は、前記基板に接合されており、
各前記アンテナ・フィード・ポイントは、対応する前記ミリメートル波アンテナと結合されており、
前記第1の面に対向する前記MMICの第2の面に取り付けられており、プリント回路基板(PCB)に実装するための金属要素を有するパッドをさらに備え、
前記パッドは、前記PCBと前記MMICとの間の熱的接続を提供することを特徴とする集積回路(IC)パッケージ。 - 前記MMICは、前記アレイ内のアンテナに対応する1つ又はそれ以上のポートを備えることを特徴とする、請求項1に記載のパッケージ。
- 前記PCBに前記基板を実装するための前記第3組の層の上に実装されたボール・グリッド・アレイ(BGA)ボールを有することを特徴とする請求項1に記載のパッケージ。
- 前記基板は、
前記第1組の1つ又は複数の層と前記第2組の1つ又は複数の層との間に組み込まれた第1のグランドプレーンと、
前記第2組の1つ又は複数の層と前記第3組の1つ又は複数の層との間に組み込まれた第2のグランドプレーンと、をさらに有することを特徴とする請求項3に記載のパッケージ。 - 前記第1及び第2のグランドプレーンは、前記第1組、第2組及び第3組の層の中の回路を他の層からシールドすることを特徴とする請求項4に記載のパッケージ。
- 装置であって、
集積回路(IC)パッケージを有し、
前記集積回路は、
第1、第2及び第3組の1つ又は複数の層を有する基板と、
前記基板の前記第1の側の前記第1組の層に組み込まれたミリメートル波アンテナのアレイと、
前記基板の前記第1の側に対向する前記基板の第2の側の前記基板の前記第3組の層のうちの1つの層の上に実装されたモノリシック・マイクロ波集積回路(MMIC)と、を有し、
前記MMICの第1の面が、前記基板に接合されており、
当該装置はさらに、
前記第1の面に対向する前記MMICの第2の面に取り付けられており、かつ金属要素を有するパッドと、
プリント回路基板(PCB)と、を備え、
前記PCBは、前記MMICが前記基板と前記PCBとの間に位置するように、前記ICパッケージの前記基板の前記第3組の層に実装されており、
前記パッドは、
前記PCBに接触しており、
前記PCBと前記MMICとの間の熱的接続を提供することを特徴とする装置。 - 前記基板は、
前記第1組の1つ又は複数の層と前記第2組の1つ又は複数の層との間に組み込まれた第1のグランドプレーンと、
前記第2組の1つ又は複数の層と前記第3組の1つ又は複数の層との間に組み込まれた第2のグランドプレーンと、をさらに有することを特徴とする請求項6に記載の装置。 - 前記第1及び第2のグランドプレーンは、前記第1組、第2組及び第3組の層の中の回路を他の層からシールドすることを特徴とする請求項7に記載の装置。
- 前記基板の前記第2組の層のうちの1つ又は複数の層の中に組み込まれた複数のアンテナ・フィード・ポイントをさらに有し、
各前記アンテナ・フィード・ポイントは、対応する前記ミリメートル波アンテナと結合されていることを特徴とする請求項6に記載の装置。 - 前記MMICから前記アンテナ・フィード・ポイントへ信号を伝達する相互接続をさらに有することを特徴とする請求項9に記載の装置。
- 前記相互接続は、前記第3組の層内の層から前記第2組の層への寄生的な遷移効果を減らすための補償構造を有することを特徴とする請求項10に記載の装置。
- 前記第3組の層内に組み込まれたアナログ信号ラインをさらに有することを特徴とする請求項10に記載の装置。
- 前記PCBに前記基板を実装するための前記第3組の層の上に実装されたボール・グリッド・アレイ(BGA)ボールをさらに有することを特徴とする請求項6に記載の装置。
- 前記BGAボールと前記PCBとの間のすべての接続が、前記基板の前記第2の側に存在することを特徴とする請求項13に記載の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020236A JP5762452B2 (ja) | 2013-02-05 | 2013-02-05 | 表面実装可能な集積回路のパッケージ化機構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020236A JP5762452B2 (ja) | 2013-02-05 | 2013-02-05 | 表面実装可能な集積回路のパッケージ化機構 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008292779A Division JP2010098274A (ja) | 2008-10-20 | 2008-10-20 | 表面実装可能な集積回路のパッケージ化機構 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014226914A Division JP2015026873A (ja) | 2014-11-07 | 2014-11-07 | 表面実装可能な集積回路のパッケージ化機構 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013110434A JP2013110434A (ja) | 2013-06-06 |
JP5762452B2 true JP5762452B2 (ja) | 2015-08-12 |
Family
ID=48706840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013020236A Expired - Fee Related JP5762452B2 (ja) | 2013-02-05 | 2013-02-05 | 表面実装可能な集積回路のパッケージ化機構 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5762452B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784563B2 (en) * | 2018-02-21 | 2020-09-22 | International Business Machines Corporation | Scalable phased array package |
CN116711157A (zh) | 2020-11-13 | 2023-09-05 | 维尔塞特公司 | 带有具有多个表面接口的波束成形器ic芯片的集成天线阵列 |
CN114006139B (zh) * | 2021-10-22 | 2022-08-05 | 成都西科微波通讯有限公司 | 一种基于htcc的超宽带毫米波垂直互联结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100698A (ja) * | 2000-09-26 | 2002-04-05 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置 |
JP3973402B2 (ja) * | 2001-10-25 | 2007-09-12 | 株式会社日立製作所 | 高周波回路モジュール |
JP2006210777A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
-
2013
- 2013-02-05 JP JP2013020236A patent/JP5762452B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013110434A (ja) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7675465B2 (en) | Surface mountable integrated circuit packaging scheme | |
US10461399B2 (en) | Wafer level package with integrated or embedded antenna | |
JP6964381B2 (ja) | 集積アンテナ・アレーを有するワイヤレス通信パッケージ | |
KR101581225B1 (ko) | 표면 장착가능한 집적회로 패키징 수단 | |
US9196951B2 (en) | Millimeter-wave radio frequency integrated circuit packages with integrated antennas | |
EP3764466B1 (en) | Microelectronic devices designed with integrated antennas on a substrate | |
US8648454B2 (en) | Wafer-scale package structures with integrated antennas | |
CN111954955B (zh) | 集成天线阵列封装结构和方法 | |
KR101397748B1 (ko) | 집적 어퍼쳐- 결합 패치 안테나를 갖는 라디오-주파수 집적회로 칩 패키지 | |
US11328987B2 (en) | Waver-level packaging based module and method for producing the same | |
US8451618B2 (en) | Integrated antennas in wafer level package | |
CN103329349B (zh) | 用于封装应用的叠层天线结构 | |
TWI506863B (zh) | 具適用於量產之特徵的射頻積體電路封裝 | |
CA2713353C (en) | Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities | |
US9728481B2 (en) | System with a high power chip and a low power chip having low interconnect parasitics | |
US20190348746A1 (en) | Wireless device with waveguiding structures between radiating structures and waveguide feeds | |
US9245859B2 (en) | Wireless module | |
KR101702717B1 (ko) | 밀리미터파 회로 보드를 위한 시스템 및 방법 | |
JP2010098274A (ja) | 表面実装可能な集積回路のパッケージ化機構 | |
EP2178119B1 (en) | Surface mountable integrated circuit package | |
US10068817B2 (en) | Semiconductor package | |
CN101728369B (zh) | 表面可安装的集成电路封装方法 | |
US8446020B2 (en) | Multi-chip module | |
JP5762452B2 (ja) | 表面実装可能な集積回路のパッケージ化機構 | |
CN112864147B (zh) | 一种可组合式的三维多芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130902 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140320 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140320 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141107 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5762452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |