TWI553809B - 封裝基板結構 - Google Patents

封裝基板結構 Download PDF

Info

Publication number
TWI553809B
TWI553809B TW103121829A TW103121829A TWI553809B TW I553809 B TWI553809 B TW I553809B TW 103121829 A TW103121829 A TW 103121829A TW 103121829 A TW103121829 A TW 103121829A TW I553809 B TWI553809 B TW I553809B
Authority
TW
Taiwan
Prior art keywords
wafer
package substrate
circuit layer
substrate structure
patterned circuit
Prior art date
Application number
TW103121829A
Other languages
English (en)
Other versions
TW201601276A (zh
Inventor
黃志恭
賴威仁
劉文俊
Original Assignee
思鷺科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 思鷺科技股份有限公司 filed Critical 思鷺科技股份有限公司
Priority to TW103121829A priority Critical patent/TWI553809B/zh
Priority to US14/663,447 priority patent/US9451694B2/en
Priority to CN201510319046.4A priority patent/CN105280601B/zh
Publication of TW201601276A publication Critical patent/TW201601276A/zh
Priority to US15/133,244 priority patent/US9508634B2/en
Priority to US15/232,808 priority patent/US9801282B2/en
Application granted granted Critical
Publication of TWI553809B publication Critical patent/TWI553809B/zh
Priority to US15/364,185 priority patent/US10090256B2/en
Priority to US15/461,499 priority patent/US10256180B2/en
Priority to US15/600,793 priority patent/US9859193B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Description

封裝基板結構
本發明是有關於一種封裝基板結構，且特別是有關於一種可於其可選擇性電鍍環氧樹脂上直接電鍍形成圖案化線路層的封裝基板結構。
現今之資訊社會下，人類對電子產品之依賴性與日俱增。為因應現今電子產品高速度、高效能、且輕薄短小的要求，具有可撓曲特性之軟性電路板已逐漸應用於各種電子裝置中，例如：行動電話(Mobile Phone)、筆記型電腦(Notebook PC)、數位相機(digital camera)、平板電腦(tablet PC)、印表機(printer)與光碟機(disk player)等。
一般而言，線路板的製作主要是將一絕緣基板的單面或相對兩表面上進行前處理、濺鍍(sputter)、壓合銅或電鍍銅，再進行黃光製程，以於此絕緣基板之單面或相對兩表面上形成線路層。然而，此製程的步驟繁複，且濺鍍的製程的成本較高。此外，利用圖案化乾膜層作電鍍屏障所形成的圖案化線路層較難以達到現今對細線路(fine pitch)的需求。再者，絕緣基板的材料多半 採用聚醯亞胺或是ABF(Ajinomoto build-up film)樹脂，其價格較昂貴。因此，目前封裝基板的製作不僅步驟繁複，且成本亦偏高。
此外，為提高封裝絕緣基板之線路密度，業界一般是使 用矽晶圓作為絕緣基板，但矽絕緣基板製程複雜，需歷經晶圓廠製程之減薄研磨、長時間之深蝕刻導通孔、清洗、氧化、濺鍍、電鍍、覆蓋光阻、曝光、顯影、蝕刻、清洗、氧化、覆蓋光阻、曝光、顯影、蝕刻、清洗等繁複的製程，且矽絕緣基板的厚度一般至少約為200微米，其厚度因結構脆性與製程上的限制而難以縮減，進而導致使用此封裝基板的封裝結構的整體厚度無法有效減少，又因製程複雜導致成本高漲。此外，上述兩種封裝絕緣基板所形成之導通線路，因屬於疊加式製程，因此均是形成於絕緣介電層的平面之上。
因此，如何選擇性地電鍍形成圖案化線路層於絕緣材 上，並如何將此技術應用於封裝結構上，為現今業界亟欲解決的問題之一。
本發明提供一種封裝基板結構，其可於可選擇性電鍍環 氧樹脂上直接電鍍形成圖案化線路層，因而簡化其製程步驟，且整體的厚度較薄，線路設計也較具彈性。
本發明的一種封裝基板結構包括第一可選擇性電鍍環氧 樹脂、第一圖案化線路層、複數個金屬柱、複數個接墊及複數個導通孔。可選擇性電鍍環氧樹脂包括複數個凹穴、相對的第一表面及第二表面。凹穴設置於第一表面上且可選擇性電鍍環氧樹脂包含非導電的金屬複合物。金屬柱分別設置於凹穴內並突出於第一表面。第一圖案化線路層直接設置於第一表面，第一可選擇性電鍍環氧樹脂暴露第一圖案化線路層的一上表面。第一圖案化線路層的上表面低於第一表面或與第一表面共平面。接墊直接設置於第二表面上。導通孔設置於可選擇性電鍍環氧樹脂內以電性連接接墊至對應的金屬柱。
本發明的一種封裝基板結構，包括一可選擇性電鍍環氧樹脂、一第一圖案化線路層、一第二圖案化線路層以及複數個導通孔。可選擇性電鍍環氧樹脂包括相對的一第一表面及一第二表面，且可選擇性電鍍環氧樹脂包含非導電的金屬複合物。第一圖案化線路層直接設置於第一表面，且第一圖案化線路層的一上表面低於第一表面或與第一表面共平面。第二圖案化線路層直接設置於第二表面，且第二圖案化線路層的一上表面低於第二表面或與第二表面共平面。導通孔設置於可選擇性電鍍環氧樹脂內以電性連接相對應的第一圖案化線路層與第二圖案化線路層。
基於上述，本發明主要是利用可選擇性電鍍環氧樹脂的可選擇性電鍍的特性，可直接於可選擇性電鍍環氧樹脂的表面上直接電鍍形成圖案化線路層、導通孔或是接墊等導電結構，可選擇性電鍍環氧樹脂包含有非導電的金屬複合物，以使可選擇性電 鍍環氧樹脂在選擇性地接受雷射或是紫外光照射後，可選擇性地於其表面上直接電鍍形成圖案化線路層、導通孔或是接墊等導電結構。因此，可選擇性電鍍環氧樹脂可適用於各種封裝基板結構，以於利用其特性而於其上形成線路層。
此外，據此形成的圖案化線路層可符合微細線路的標 準，更提供了封裝基板結構上的連接線路的設計彈性。並且，可選擇性電鍍環氧樹脂以模塑的方式定型，因而對其厚度及外型上具有較大的設計彈性，可輕易製作出厚度極薄的可選擇性電鍍環氧樹脂，因此，本發明的封裝基板結構不僅符合細線路的標準，且製作步驟簡單，整體的厚度亦較薄。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧封裝結構
20‧‧‧離形膜
100、100a~l、200、200a~f、300a~b、400a~d、500a~c‧‧‧封裝基板結構
110‧‧‧第一可選擇性電鍍環氧樹脂
112、512‧‧‧凹穴
114、514‧‧‧第一表面
116、516‧‧‧第二表面
118‧‧‧貫孔
120‧‧‧第一圖案化線路層
122‧‧‧上表面
130‧‧‧金屬柱
130b‧‧‧圖案化阻障層
130a‧‧‧圖案化金屬基材
140、540‧‧‧第二圖案化線路層
150‧‧‧第一導通孔
160、190、360、390、530、630‧‧‧晶片
160、532‧‧‧第一晶片
162‧‧‧第一焊墊
164‧‧‧主動表面
166‧‧‧背面
170、270、560、650、570‧‧‧導線
180、280、580‧‧‧焊球
182‧‧‧底膠
185‧‧‧無線射頻晶片
190、360、534‧‧‧第二晶片
192、362‧‧‧第二焊墊
195、390‧‧‧第三晶片
210‧‧‧第二可選擇性電鍍環氧樹脂
212‧‧‧第三表面
214‧‧‧第四表面
220‧‧‧第三圖案化線路層
240‧‧‧第四圖案化線路層
250‧‧‧第二導通孔
260‧‧‧第三導通孔
265、550‧‧‧導通孔
290、295‧‧‧封裝膠體
310‧‧‧第三可選擇性電鍍環氧樹脂
312‧‧‧第五表面
350‧‧‧第四導通孔
410‧‧‧介電層
412‧‧‧外表面
420‧‧‧第一重配置線路層
510、610‧‧‧可選擇性電鍍環氧樹脂
515‧‧‧貫孔
520、640‧‧‧圖案化線路層
590‧‧‧封裝蓋體
580、620‧‧‧導線架
582‧‧‧上表面
584‧‧‧下表面
586、624‧‧‧引腳
595‧‧‧屏蔽金屬層
622‧‧‧晶片座
圖1A至圖1B是依照本發明的一實施例的一種封裝基板結構的製作流程的剖面示意圖。
圖2是圖1B的封裝基板結構的俯視示意圖。
圖3是圖1B的封裝基板結構的仰視示意圖。
圖4至圖7是依照本發明的不同實施例的封裝基板結構的剖面示意圖。
圖8至圖9是依照本發明的不同實施例的封裝基板結構的示 意圖。
圖10至圖15是依照本發明的不同實施例的封裝基板結構的示意圖。
圖16A至圖16B是依照本發明的一實施例的一種封裝基板結構的部份製作流程的剖面示意圖。
圖17至圖20是依照本發明的不同實施例的封裝基板結構的剖面示意圖。
圖21至圖23是依照本發明的不同實施例的封裝基板結構的剖面示意圖。
圖24是依照本發明的一實施例的封裝基板結構的製作流程的示意圖。
圖25至圖26是依照本發明的不同實施例的封裝基板結構的剖面示意圖。
圖27是依照本發明的一實施例的封裝基板結構的製作流程的示意圖。
圖28至圖31是依照本發明的不同實施例的封裝基板結構的剖面示意圖。
圖32A及圖32B是依照本發明的一實施例的基板結構的製作流程剖面示意圖。
圖33至圖34是依照本發明的不同實施例的封裝基板結構的剖面示意圖。
圖35是依照本發明的一實施例的封裝基板結構的剖面示意 圖。
圖36是圖35的導線架的示意圖。
圖37及圖38為圖35封裝基板結構的製作流程示意圖。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」、「內」、「外」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。並且，在下列各實施例中，相同或相似的元件將採用相同或相似的標號。
圖1A至圖1B是依照本發明的一實施例的一種封裝基板結構的製作流程的剖面示意圖。本實施例的封裝基板結構的製作方法包括下列步驟：首先，請參照圖1A，提供一金屬基材，並於金屬基材的相對兩表面上形成圖案化阻障層130b，接著，再以圖案化阻障層130b作為蝕刻屏障，對金屬基材的其中一表面進行一半蝕刻製程，以形成如圖1A所示的圖案化金屬基材130a，其具有複數個彼此相連的金屬凸柱。在本實施例中，圖案化阻障層130b的材料可包括金、銀、鋁或其他適合的材料。接著，形成一第一可選擇性電鍍環氧樹脂110於圖案化金屬基材130a上，其中，第一可選擇性電鍍環氧樹脂110包括彼此相對的一第一表面114以及一第二表面116。第一可選擇性電鍍環氧樹脂110覆蓋上述的金 屬凸柱，以於第一可選擇性電鍍環氧樹脂110上形成複數個凹穴112。凹穴112如同金屬凸柱呈陣列式排列並位於第一表面114上。
圖2是圖1B的封裝基板結構的俯視示意圖。圖3是圖1B的封裝基板結構的仰視示意圖。承上述，請參照圖1B至圖3，接著再以另一圖案化阻障層130b作為蝕刻屏障，對圖案化金屬基材130a的另一表面進行半蝕刻製程，以形成如圖1B及圖2所示的複數個彼此獨立並呈陣列式排列的金屬柱130。金屬柱130如圖1B所示分別設置於凹穴112內並突出於第一表面114。
接著，利用第一可選擇性電鍍環氧樹脂110之可選擇性電鍍的特性，直接於第一表面114上形成如圖1B及圖2所示的第一圖案化線路層120，使第一圖案化線路層120直接設置於第一表面114上並電性連接對應的金屬柱130。具體而言，本實施例主要是利用直接於第一可選擇性電鍍的環氧樹脂110上進行選擇性電鍍，以直接於其上形成微細的第一圖案化線路層120。在本實施例中，第一可選擇性電鍍環氧樹脂110包含有非導電的金屬複合物，其中，非導電的金屬複合物可包括鈀。
詳細來說，於第一可選擇性電鍍環氧樹脂110的表面選擇性地電鍍而形成第一圖案化線路層的步驟可包括：在第一可選擇性電鍍環氧樹脂110的第一表面114上，以雷射沿著欲形成圖案化線路層120的一路徑刻出對應圖案化線路層120的一線路溝槽，使此線路溝槽上的非導電的金屬複合物破壞而釋放對還原金屬化具有高活性的重金屬晶核，接著，再對此第一可選擇性電鍍 環氧樹脂110進行選擇性電鍍，以在線路溝槽上直接電鍍而形成圖案化線路層120。因此，依上述製程所形成的第一圖案化線路層120內埋於第一可選擇性電鍍環氧樹脂110，且第一可選擇性電鍍環氧樹脂110暴露第一圖案化線路層120的一上表面122。並且，由於本實施例是利用雷射直接在第一可選擇性電鍍環氧樹脂110的表面上刻出對應第一圖案化線路層120的線路溝槽，再於線路溝槽上直接電鍍而形成第一圖案化線路層120，因此，第一圖案化線路層120的上表面122可如圖1B所示低於第一表面114，或是與第一表面114共平面。並且，依此方式直接於第一可選擇性電鍍環氧樹脂上所形成的第一圖案化線路層、第二圖案化線路層等結構的上表面皆可低於第一可選擇性電鍍環氧樹脂的表面，或是與第一可選擇性電鍍環氧樹脂的表面共平面。當然，本實施例僅用以舉例說明而並非以此為限。
接著，本實施例更可利用同樣的手法，直接於第一可選 擇性電鍍環氧樹脂110的第二表面116上形成一第二圖案化線路層140，使第二圖案化線路層140直接設置於第二表面116上。因此，第二圖案化線路層140被第一可選擇性電鍍環氧樹脂110所暴露的表面可如圖1B所示低於第二表面116或與第二表面116共平面。接著，再於第一可選擇性電鍍環氧樹脂內形成複數個第一導通孔150，以電性連接所述的第二圖案化線路層140至對應的金屬柱130。如此，本實施例的封裝基板結構100即可初步完成。由於本實施例是利用可模塑的第一可選擇性電鍍環氧樹脂110來作 為封裝結構中的基板，因此，第一可選擇性電鍍環氧樹脂110的厚度及形狀可依產品需求而自由調整，在本實施例中，第一可選擇性電鍍環氧樹脂110的一最大厚度可控制在約介於50微米至100微米之間，因此，本實施例的封裝基板結構100的最大厚度亦可隨之減小。
圖4至圖7是依照本發明的不同實施例的封裝基板結構 的示意圖。之後，更可設置一第一晶片160於金屬柱130上，且第一晶片160電性連接金屬柱130。在本發明的一實施例中，封裝基板結構100a更可包括多條導線170，第一晶片160可如圖4所示透過導線170而電性連接至金屬柱130。在本發明的另一實施例中，封裝基板結構100b則可包括複數個焊球180，第一晶片160可如圖5所示透過焊球180而電性連接至金屬柱130。
在本發明的另一實施例中，封裝基板結構100c可包括多 條導線170、複數個焊球180以及一第二晶片190。第二晶片190堆疊於第一晶片160上，而焊球180則設置於第一晶片160與部份金屬柱130之間，導線170則連接於第二晶片190與另一部份的金屬柱130之間，也就是說，第一晶片160是透過焊球180電性連接至一部份的金屬柱130，第二晶片190則是透過導線170而電性連接至另一部份的金屬柱130。
此外，在本發明的一實施例中，封裝基板結構100d的第 一可選擇性電鍍環氧樹脂110更可包括一貫孔118，其位於金屬柱130之間並貫穿第一可選擇性電鍍環氧樹脂110。第一晶片160設 置於金屬柱130上，且貫孔118如圖7所示暴露第一晶片160的主動表面。如此，當第一晶片160為需要直接接收外界環境的晶片時，貫孔118即可作為接收外界環境的通孔。舉例來說，第一晶片160可為溫度、濕度、壓力、音頻感測元件、互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor,CMOS)影像感測元件、無線射頻(Radio Frequency,RF)元件等，而貫孔118則可作為用以接收外界環境的通孔、透氣的氣孔或是共振的音孔之用，因此，本發明的封裝基板結構100d可符合特殊應用的第一晶片160的特殊需求。
圖8至圖9是依照本發明的不同實施例的封裝基板結構 的示意圖。當然，在本發明的一實施例中，上述圖4至圖7的結構更可彼此排列組合而形成圖8以及圖9的封裝基板結構100e、100f，舉例來說，封裝基板結構100e可由圖4至圖6的結構組合而成，其如圖8所示包括多個第一晶片160、複數條導線170、複數個焊球180以及至少一第二晶片190，第一晶片160直接設置於金屬柱130上並可例如透過焊球180或是導線170電性連接至部份的金屬柱130，而第二晶片190則可堆疊於對應的第一晶片160上，並透過導線170電性連接至另一部份的金屬柱130，以形成系統級封裝(System in Package,SIP)。此外，在本實施例中，封裝基板結構100e更可包括一無線射頻(RF)晶片185，亦設置於部份金屬柱130上並與其電性連接，以形成如圖8所示的系統級封裝或無線射頻模組。
在另一實施例中，封裝基板結構100f可由圖4、圖5及 圖7的結構組合而成，也就是說，封裝基板結構100f可如圖9所示包括多個第一晶片160、複數條導線170、複數個焊球180以及至少一第二晶片190，第一晶片160直接設置於金屬柱130上並可例如透過焊球180或是導線170電性連接至部份的金屬柱130，而第二晶片190則可堆疊於對應的第一晶片160上，並透過導線170電性連接至另一部份的金屬柱130。並且，封裝基板結構100f的可選擇性電鍍環氧樹脂110更可包括一貫孔118，其位於金屬柱130之間並貫穿可選擇性電鍍環氧樹脂110。貫孔118如圖9所示暴露第一晶片160的其中之一的主動表面。如此，當被暴露的第一晶片160為需要直接接收外界環境的晶片時，貫孔118即可作為接收外界環境的通孔。舉例來說，第一晶片160可為溫度、濕度、壓力、音頻感測元件、互補式金屬氧化物半導體影像感測元件、無線射頻元件等，而貫孔118則可作為用以接收外界環境的通孔、透氣的氣孔或是共振的音孔之用，因此，本發明的封裝基板結構100f可符合特殊應用的第一晶片160的特殊需求。此外，在本實施例中，封裝基板結構100f更可如前述所示包括無線射頻(RF)晶片185，設置於部份金屬柱130上並與其電性連接，以形成如圖9所示的系統級封裝或無線射頻模組。
圖10至圖15是依照本發明的不同實施例的封裝基板結 構的示意圖。在此必須說明的是，圖10至圖15的封裝基板結構分別與圖4至圖9之封裝基板結構相似，因此，本實施例沿用前 述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。
承上述，圖10至圖15的封裝基板結構分別與圖4至圖9 之封裝基板結構相似，惟封裝基板結構100g、100h、100i、100j、100k、100l中的第一晶片160皆是設置於對應的第二表面116的第二圖案化線路層140上，且第一晶片160透過第二圖案化線路層140及第一導通孔150電性連接金屬柱130。此外尚須說明的是，圖11所示的封裝基板結構100h更可包括一底膠(underfill)182，其填充於第一晶片160與第二圖案化線路層140之間，而圖13及圖15所示的貫孔118係設置於第二圖案化線路層140之間。 由於製程上的限制，金屬柱130之間需維持一定的間距而較難以符合細間距(fine pitch)的需求，因此，本實施例將第一晶片160設置於第二表面116的第二圖案化線路層140上，因而可透過第二圖案化線路層140及第一導通孔150對線路佈局作重新配置，進而可縮短第二圖案化線路層140間的距離，以符合細間距的需求。
圖16A至圖16B是依照本發明的一實施例的一種封裝基 板結構的部份製作流程的剖面示意圖。請先參照圖16A，將複數個第一晶片160設置於一離形膜20上，各第一晶片160包括複數個第一焊墊162、一主動表面164以及相對主動表面164的一背面166，第一焊墊162設置於主動表面164上，而第一晶片160是以 背面166貼附於離形膜20上。接著，形成一第二可選擇性電鍍環氧樹脂210於離形膜20上，以覆蓋第一晶片160及其主動表面164與第一焊墊162，其中，第二可選擇性電鍍環氧樹脂210包括相對的一第三表面212以及一第四表面214。之後，再移除離形膜20以暴露出各第一晶片160的背面166。接著，便可將第一晶片160與圖1B所示的金屬柱電性連接，並將此結構單體化，也就是對此結構進行一切割製程，以得到多個各包含有第一晶片160且各自獨立的封裝結構。
承上述，將第一晶片160設置於如圖1B所示的封裝基板結構100上的方法有很多種，以下將列舉數種設置的方法及可能形成的封裝基板結構作舉例說明，但本領域具有通常知識者應了解，下述實施例僅作為舉例說明之用，本發明並不以此為限。
圖17至圖20是依照本發明的不同實施例的封裝基板結 構的剖面示意圖。請先參照圖17，在本實施例中，封裝基板結構200更包括複數個第二導通孔250、複數個焊球280以及一第三圖案化線路層220，第二導通孔250直接設置於第二可選擇性電鍍環氧樹脂210內，以連通第一焊墊162至第二可選擇性電鍍環氧樹脂210的第三表面212。焊球280設置於第三表面212上並分別電性連接第二導通孔250，第一晶片160如圖17所示透過焊球280而連接至金屬柱130。本實施例的第二可選擇性電鍍環氧樹脂210的成份與前述實施例的可選擇性電鍍環氧樹脂110大致相同，因此，本實施例亦可以前述的選擇性電鍍的方法直接形成第三圖案 化線路層220於第二可選擇性電鍍環氧樹脂210的第三表面212上，第三圖案化線路層220電性連接第二導通孔250至對應的焊球280。由於本實施例的第三圖案化線路層220第二導通孔250亦可如前所述利用雷射直接在第二可選擇性電鍍環氧樹脂210上刻出對應第三圖案化線路層220及第二導通孔250的線路溝槽，再於線路溝槽上直接電鍍而形成第三圖案化線路層220及第二導通孔250，因此，第三圖案化線路層220的上表面可如圖17所示低於第三表面212，或是與第三表面212共平面。
如此，第一晶片即可透過第二導通孔250、第三圖案化線 路層220及焊球而電性連接至金屬柱130，而本實施例的封裝基板結構200更可透過可選擇性電鍍環氧樹脂110上的第二圖案化線路層140連接至一主機板上。
請再參照圖18，在此必須說明的是，本實施例的封裝基 板結構200a與圖17的封裝基板結構200相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對本實施例的封裝基板結構200a與圖17的封裝基板結構200的差異做說明。
本實施例的封裝基板結構200a更包括一第二晶片190， 設置於第二可選擇性電鍍環氧樹脂210的第三表面212上並電性連接第三圖案化線路層220。具體來說，第二晶片190是透過覆晶 接合的方式設置於第二可選擇性電鍍環氧樹脂210的第三表面212上，並與位在第三表面212的第三圖案化線路層220電性連接。第二晶片190可位於焊球280之間。如此，第一晶片160及第二晶片190皆可透過第三圖案化線路層220及焊球280而電性連接至金屬柱130。
請再參照圖19，在此必須說明的是，本實施例的封裝基 板結構200b與圖18的封裝基板結構200a相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對本實施例的封裝基板結構200b與圖18的封裝基板結構200a的差異做說明。
本實施例的第二晶片190是設置於第二可選擇性電鍍環 氧樹脂210的第四表面214上。詳細而言，本實施例的封裝基板結構200b更可包括多條導線270、複數個第三導通孔260以及一封裝膠體290。第三導通孔260如圖19所示貫穿第二可選擇性電鍍環氧樹脂210，以連通第二可選擇性電鍍環氧樹脂210的第四表面214與位在第三表面212的第三圖案化線路層220及對應的焊球280。第二晶片190以背對背的方式疊設於第一晶片160上並位於第四表面214，再透過導線270電性連接至第三導通孔260。之後，再以封裝膠體290覆蓋第二晶片190以及導線270。在本實施例中，封裝膠體290的成分可相同於可選擇性電鍍環氧樹脂110、 210，亦可為一般的封裝膠體。
當然，本實施例的封裝基板結構200c更可如圖20所示 於封裝膠體290的上表面再往上堆疊一第三晶片195，第三晶片195可相似於第二晶片的配置方式，透過貫穿第三可選擇性電鍍環氧樹脂310的導通孔265電性連接至第三圖案化線路層220，並以封裝膠體295覆蓋第三晶片195。本實施例並不局限封裝基板結構的堆疊層數及電性連接方式。
圖21至圖23是依照本發明的不同實施例的封裝基板結 構的示意圖。在此必須說明的是，圖21至圖23的封裝基板結構分別與圖17、圖19及圖20之封裝基板結構相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。
承上述，圖21及圖22的封裝基板結構分別與圖17至圖 19之封裝基板結構相似，惟封裝基板結構200d、200e中的第三圖案化線路層220係與第二圖案化線路層140連接，使第一晶片160可透過第二導通孔250及第三圖案化線路層220而電性連接至第二圖案化線路層140。在本實施例中，封裝基板結構200d、200e更可包括多個焊球280，其設置於第三表面212上並連接於第三圖案化線路層220及第二圖案化線路層140之間。也就是說，本實施例的封裝基板結構200d、200e是透過焊球280連接第三圖案化線路層220與第二圖案化線路層140。
承上述，圖23的封裝基板結構與圖19之封裝基板結構相似，惟封裝基板結構200f中的第四圖案化線路層240係與第二圖案化線路層140連接，使第一晶片160可透過第四圖案化線路層240而電性連接至第二圖案化線路層140。在本實施例中，封裝基板結構200f更可包括多個焊球280，其設置於第四表面214上並連接於第四圖案化線路層240及第二圖案化線路層140之間。 也就是說，本實施例的封裝基板結構200f是透過焊球280連接第四圖案化線路層240及第二圖案化線路層140。為達到更細間距(fine pitch)的需求，因此，圖21至圖23的實施例將第一晶片160電性連接至第二表面116的第二圖案化線路層140上，因而可透過第二圖案化線路層140及第一導通孔150對線路佈局作重新配置，進而可縮短第二圖案化線路層140間的距離，以符合細間距的需求。
圖24是依照本發明的一實施例的封裝基板結構的製作流程的示意圖。在本發明的一實施例中，亦可如圖24所示，利用兩個可選擇性電鍍環氧樹脂210、310分別模封複數個晶片190、160、360、390，並利用可選擇性電鍍環氧樹脂210、310的可選擇性電鍍的特性，於可選擇性電鍍環氧樹脂210、310上直接電鍍形成導通孔及重配置線路層，以分別將晶片190、160、360、390電性導通至可選擇性電鍍環氧樹脂210、310的表面，再將兩個可選擇性電鍍環氧樹脂210、310壓合在一起，以電性導通晶片190、160、360、390。之後，再沿虛線切割可選擇性電鍍環氧樹脂210、 310以形成複數個獨立的封裝基板結構。
圖25至圖26是依照本發明的不同實施例的封裝基板結 構的剖面示意圖。在此需說明的是，圖25至圖26是用以進一步舉例說明圖24所示的製作方法所能形成的封裝基板結構。請先參照圖25，本實施例的封裝基板結構300a更包括第一晶片160及一第二晶片360、第二可選擇性電鍍環氧樹脂210、一第三可選擇性電鍍環氧樹脂310及複數個第四導通孔350。第一晶片160包括複數個第一焊墊162，第二可選擇性電鍍環氧樹脂210覆蓋第一晶片160。第二晶片360包括複數個第二焊墊362。第三可選擇性電鍍環氧樹脂310覆蓋第二晶片360並包括一第五表面312，其連接第二可選擇性電鍍環氧樹脂210的第三表面212。第四導通孔350直接設置於第三可選擇性電鍍環氧樹脂310上，以連通焊墊362至第五表面312，並電性連接至位於第三表面212的第三圖案化線路層220。如此，第二晶片360透過第四導通孔350而電性連接至第三圖案化線路層220，再透過第三導通孔260而電性連接至焊球280。如此，第一晶片160及第二晶片360即可透過焊球280而電性連接至金屬柱130。
圖26的封裝基板結構與圖25之封裝基板結構相似，因 此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。
承上述，圖26的封裝基板結構與圖25之封裝基板結構相似，惟封裝基板結構300b中的第四圖案化線路層240係與第二圖案化線路層140連接，使第一晶片160可透過第四圖案化線路層240而電性連接至第二圖案化線路層140。在本實施例中，封裝基板結構300b可包括多個焊球280，其設置於第四表面214上並連接於第四圖案化線路層240及第二圖案化線路層140之間。也就是說，本實施例的封裝基板結構300b是透過焊球280連接第四圖案化線路層240及第二圖案化線路層140。為達到更細間距(fine pitch)的需求，因此，圖26的實施例將第一晶片160電性連接至第二表面116的第二圖案化線路層140上，因而可透過第二圖案化線路層140及第一導通孔150對線路佈局作重新配置，進而可縮短第二圖案化線路層140間的距離，以符合細間距的需求。
圖27是依照本發明的一實施例的封裝基板結構的製作流程的示意圖。在本發明的一實施例中，可如圖27所示，將複數個第一晶片160設置於離形膜20上，第一晶片160包括複數個第一焊墊162、主動表面164以及相對主動表面164的背面166，第一焊墊162設置於主動表面164上，而第一晶片160是以主動表面164貼附於離形膜20上。之後，將第二可選擇性電鍍環氧樹脂210模封第一晶片160，再將離形膜20移除，以使第二可選擇性電鍍環氧樹脂210覆蓋第一晶片160的背面166，並暴露第一焊墊162及主動表面164。之後，再沿虛線切割第二可選擇性電鍍環氧樹脂210以形成複數個獨立的封裝基板結構。
圖28至圖31是依照本發明的不同實施例的封裝基板結 構的剖面示意圖。在此需說明的是，圖28至圖31為應用圖27的製作方法所製作出的結構而形成的幾種封裝基板結構。請先參照圖28，本實施例的封裝基板結構400a更包括一介電層410以及一第一重配置線路層420。介電層410設置於第二可選擇性電鍍環氧樹脂210的第三表面212上並覆蓋第一焊墊162。第一重配置線路層420則配置於介電層410上並電性連接第一焊墊162至介電層410的一外表面412。焊球280則配置於外表面412上，並電性連接第一重配置線路層420至金屬柱130。
相似於前一實施例，本實施例的封裝基板結構400b更可 如圖29所示包括一第四圖案化線路層240、一第二晶片360及複數個第三導通孔260。第四圖案化線路層240配置於第二可選擇性電鍍環氧樹脂210的第四表面214上，第四表面214相對第三表面212。第二晶片360設置於第四表面214並電性連接至第四圖案化線路層240。第三導通孔260貫穿第二可選擇性電鍍環氧樹脂210，以連通第一重配置線路層420與第四圖案化線路層240。如此，第一晶片160及第二晶片360可透過第四圖案化線路層240、第三導通孔260、第一重配置線路層420及焊球280所形成的電流傳導路徑而電性連接至金屬柱130。
圖30及圖31的封裝基板結構分別與圖28及圖29之封 裝基板結構相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且 省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。
承上述，圖30及圖31的封裝基板結構分別與圖28及圖29之封裝基板結構相似，惟封裝基板結構400c中的第一重配置線路層420係與第二圖案化線路層140連接，使第一晶片160可透過第一重配置線路層420而電性連接至第二圖案化線路層140。在本實施例中，封裝基板結構400c中的焊球280係設置於第二表面116與介電層410的外表面412之間，並連接於第一重配置線路層420與第二圖案化線路層140之間。如此，圖30以及圖31的實施例將第一晶片160電性連接至第二表面116的第二圖案化線路層140上，因而可透過第二圖案化線路層140及第一導通孔150對線路佈局作重新配置縮短第二圖案化線路層140間的距離，以符合細間距的需求。
圖32A及圖32B是依照本發明的一實施例的基板結構的 製作流程剖面示意圖。本實施例更可利用兩個如圖1B所示的封裝基板結構100彼此對接而形成如圖32B所示的基板結構10。詳細而言，如圖32A所示的兩個封裝基板結構100例如透過熱壓合的方式將各自的金屬柱130彼此連接，且封裝基板結構100的第一表面114彼此相對。在本實施例中，熱壓合製程的製程溫度約為250℃左右。並且，可在兩個封裝基板結構100彼此接合後於兩者之間填入封裝膠體290，而形成如圖32B所示的基板結構10。
圖33至圖34是依照本發明的不同實施例的封裝基板結 構的剖面示意圖。在本實施例中，封裝基板結構可包括一可選擇性電鍍環氧樹脂510、一第一圖案化線路層520、至少一晶片532、534、第二圖案化線路層540以及複數個導通孔550。可選擇性電鍍環氧樹脂510包括至少一凹穴512、一第一表面514以及相對於第一表面514的第二表面516。凹穴512設置於第一表面514上，其內壁可為一階梯狀側壁，並如圖33所示包括至少一平台部。可選擇性電鍍環氧樹脂510如前所述的包含非導電的金屬複合物，以利用雷射直接在可選擇性電鍍環氧樹脂510的凹穴512的一內壁上刻出對應第一圖案化線路層520的線路溝槽，再於線路溝槽上直接電鍍而形成第一圖案化線路層520，以使第一圖案化線路層520直接設置於凹穴512的一內壁上。因此，第一圖案化線路層520的上表面可如圖33所示低於第一表面514，或是與第一表面514共平面。晶片532、534設置於凹穴512內並電性連接圖案化線路層520。
在本實施例中，晶片可包括一第一晶片532以及至少一 第二晶片534。第一晶片532設置於凹穴512的一底面，並透過複數個焊球580電性連接至位於凹穴512的底面的第一圖案化線路層520。在圖33所示的實施例中，封裝基板結構500a的第二晶片534的數量可為一個，其堆疊於第一晶片532上，並透過多條導線570對應電性連接至位於凹穴512的平台部的第一圖案化線路層520。當然，在其他實施例中，封裝基板結構500b亦可如圖34所示包括多個第二晶片534，其彼此堆疊於第一晶片532上，而凹穴 512可對應包括多個平台部，使第二晶片534可透過多條導線570連接至對應的平台部，以電性連接至位於平台部上的第一圖案化線路層520。第二圖案化線路層540可透過同樣地方式直接於可選擇性電鍍環氧樹脂510的第二表面516上電鍍形成，使其直接設置於第二表面516上，而第二圖案化線路層540的上表面可如圖34所示低於第二表面516，或是與第二表面516共平面。導通孔550配置於可選擇性電鍍環氧樹脂510，以電性連接第一圖案化線路層520與第二圖案化線路層540。
此外，封裝基板結構500a的可選擇性電鍍環氧樹脂510更可如圖33所示包括一貫孔515，其貫穿可選擇性電鍍環氧樹脂510並位於凹穴512內。貫孔515暴露部分第一晶片532。如此，當被暴露的第一晶片532為需要直接接收外界環境的晶片時，貫孔515即可作為接收外界環境的通孔。舉例來說，第一晶片532可為溫、濕度或壓力或音頻感測元件、互補式金屬氧化物半導體影像感測元件、無線射頻元件等，而貫孔515則可作為用以接收外界環境的通孔、透氣的氣孔或是共振的音孔之用，因此，本發明的封裝基板結構500a可符合特殊應用的第一晶片532的特殊需求。
在本實施例中，封裝基板結構500a、500b更可包括一封裝蓋體590，設置於第一表面514上，以覆蓋凹穴512。封裝蓋體590可例如為封裝玻璃。當然，在其他實施例中，亦可填充封裝膠體於凹穴512內，以覆蓋晶片532、534。此外，本實施例的封裝 基板結構500a及500b更可於可選擇性電鍍環氧樹脂510的一外表面上直接電鍍而形成一屏蔽金屬層595，其覆蓋可選擇性電鍍環氧樹脂510的外表面，以作為降低電場雜訊耦合及電磁屏蔽之用。 在本實施例中，屏蔽金屬層595更可連接至一接地電極，以提供更好的電磁屏蔽效果。並且，上述的封裝蓋體590可為一金屬封裝蓋體，其亦可電性連接至接地電極，以提供更好的電磁屏蔽效果。
在此須說明的是，本實施例僅用以舉例說明，本發明並 不限制凹穴512的數量，在其他實施例中，可選擇性電鍍環氧樹脂510可具有複數個凹穴，分別用以容置複數個晶片，並利用可選擇性電鍍環氧樹脂510的可選擇性電鍍的特性，直接於可選擇性電鍍環氧樹脂510上電鍍形成對應的圖案化線路層及導通孔，以電性連接各晶片，並將各晶片電性導通至外部接墊上，使晶片得以透過圖案化線路層及導通孔而與其它的外部電子元件電性連接。
圖35是依照本發明的一實施例的封裝基板結構的剖面示 意圖。在此必須說明的是，本實施例之封裝基板結構500c與圖33之封裝基板結構500a相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。請參照圖35，以下將針對本實施例之封裝基板結構500c與圖33之封裝基板結構500a的 差異做說明。
本實施例的封裝基板結構500c更包括一導線架580，其設置於凹穴512的下方並包括一上表面582、相對上表面582的一下表面584以及複數個引腳586，而可選擇性電鍍環氧樹脂510則覆蓋至少部份上表面582及下表面584。導通孔550則直接設置於可選擇性電鍍環氧樹脂510內以電性連接至引腳586、第一圖案化線路層520及第二圖案化線路層540。如此，設置於凹穴512內的晶片530即可透過導通孔550而電性連接至引腳586。在本實施例中，可選擇性電鍍環氧樹脂510如前所述的包含非導電的金屬複合物，以利用雷射於可選擇性電鍍環氧樹脂510的表面上刻出對應於第一圖案化線路層520、導通孔550及第二圖案化線路層540的溝槽，並於此溝槽內直接電鍍而形成圖案化線路層520、540及導通孔550。因此，依上述方法所形成的圖案化線路層520、540會內埋於可選擇性電鍍環氧樹脂510，以使圖案化線路層520、540的上表面低於可選擇性電鍍環氧樹脂510的表面，或是至少與可選擇性電鍍環氧樹脂510的表面共平面。
此外，在本實施例中，可選擇性電鍍環氧樹脂510更可包括一貫孔590，其位於凹穴512內並貫穿可選擇性電鍍環氧樹脂510的一底部。引腳586環繞貫孔590設置，且貫孔590暴露晶片530的主動表面，再搭配一訊號處理晶片即可組成一感測模組，上述的訊號處理晶片與感測晶片可例如以並列或堆疊的方式設置並透過導線連接至第一圖案化線路層520。如此，當晶片 530為需要直接接收外界環境的晶片時，貫孔590即可作為接收外界環境的通孔。舉例來說，晶片530可為溫度、濕度、壓力或音頻感測元件、互補式金屬氧化物半導體影像感測元件、無線射頻元件等，而貫孔590則可作為用以接收外界環境的通孔、透氣的氣孔或是共振的音孔之用，因此，本發明的封裝基板結構500c可符合特殊應用的晶片530的特殊需求。
圖36是圖35的導線架的示意圖。圖37及圖38為圖35 封裝基板結構的製作流程示意圖。請參照圖36至圖38，封裝基板結構500c的製作方法可包括下列步驟：首先，提供一導線架580，其可如圖36所示包括一上表面582、相對上表面582的一下表面584以及複數個引腳586。之後，再如圖37所示，於導線架580的上下表面582、584分別覆蓋可選擇性電鍍環氧樹脂510，並同時透過模具於可選擇性電鍍環氧樹脂510上形成凹穴512，其中，被可選擇性電鍍環氧樹脂510所覆蓋的導線架580以虛線繪示。 接著，再如圖35以及圖38所示，於可選擇性電鍍環氧樹脂510的第一表面514及第二表面516上直接透過選擇電鍍而形成圖案化線路層520，並形成複數個導通孔550，以電性連接圖案化線路層520至引腳586。此外，本實施例更可透過雷射鑽孔的方式形成貫孔590，其位於凹穴512內並貫穿可選擇性電鍍環氧樹脂510的底部。之後，再設置晶片530於凹穴512內，並透過圖案化線路層520及導通孔550而電性連接至引腳，並透過導通孔550電性連接至位在可選擇性電鍍環氧樹脂510的第二表面516的第二 圖案化線路層540。如此，即可形成如圖35所示的封裝基板結構500c。
此外，本實施例的封裝基板結構500c更可於可選擇性電鍍環氧樹脂510的一外表面上直接電鍍而形成一屏蔽金屬層595，其覆蓋可選擇性電鍍環氧樹脂510的外表面，以作為降低電場雜訊耦合及電磁屏蔽之用。在本實施例中，屏蔽金屬層595更可連接至一接地電極，以提供更好的電磁屏蔽效果。
綜上所述，本發明主要是利用可選擇性電鍍環氧樹脂的可選擇性電鍍的特性，可直接於可選擇性電鍍環氧樹脂的表面上直接電鍍形成圖案化線路層、導通孔或是接墊等導電結構，可選擇性電鍍環氧樹脂包含有非導電的金屬複合物，以使可選擇性電鍍環氧樹脂在選擇性地接受雷射或是紫外光照射後，可選擇性地於其表面上直接電鍍形成圖案化線路層、導通孔或是接墊等導電結構。因此，可選擇性電鍍環氧樹脂可適用於各種封裝基板結構，以於利用其特性而於其上形成線路層。
並且，據此形成的圖案化線路層可符合微細線路的標準，更提供了封裝基板結構上的連接線路的設計彈性。並且，可選擇性電鍍環氧樹脂以模塑的方式定型，因而對其厚度及外型上具有較大的設計彈性，可輕易將可選擇性電鍍環氧樹脂的厚度控制在100微米以下，因此，本發明的封裝基板結構不僅符合細線路的標準，且製作步驟簡單，整體的厚度亦較薄。
雖然本發明已以實施例揭露如上，然其並非用以限定本 發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧封裝基板結構
110‧‧‧第一可選擇性電鍍環氧樹脂
112‧‧‧凹穴
114‧‧‧第一表面
116‧‧‧第二表面
120‧‧‧第一圖案化線路層
122‧‧‧上表面
130‧‧‧金屬柱
130b‧‧‧圖案化阻障層
140‧‧‧第二圖案化線路層
150‧‧‧第一導通孔

Claims (35)

  1. 一種封裝基板結構，包括：一第一可選擇性電鍍環氧樹脂，包括複數個凹穴、一第一表面以及相對於該第一表面的一第二表面，該些凹穴設置於該第一表面上，且該第一可選擇性電鍍環氧樹脂包含非導電的金屬複合物；一第一圖案化線路層，直接設置於該第一表面，該第一可選擇性電鍍環氧樹脂暴露該第一圖案化線路層的一上表面，該第一圖案化線路層的該上表面低於該第一表面或與該第一表面共平面；複數個金屬柱，分別設置於該些凹穴內，並突出於該第一表面，該第一圖案化線路層電性連接對應的金屬柱；複數個第二圖案化線路層，直接設置於該第二表面，該第一可選擇性電鍍環氧樹脂暴露該第二圖案化線路層的一上表面，該第二圖案化線路層的該上表面低於該第二表面或與該第二表面共平面；以及複數個第一導通孔，設置於該第一可選擇性電鍍環氧樹脂內，以電性連接該第二圖案化線路層至對應的金屬柱。
  2. 如申請專利範圍第1項所述的封裝基板結構，其中該非導電的金屬複合物包括鈀。
  3. 如申請專利範圍第1項所述的封裝基板結構，其中該第一可選擇性電鍍環氧樹脂適於受雷射光或紫外線選擇性地照射， 以選擇性地金屬化該非導電的金屬複合物。
  4. 如申請專利範圍第1項所述的封裝基板結構，更包括：至少一第一晶片，電性連接該些金屬柱。
  5. 如申請專利範圍第4項所述的封裝基板結構，其中該第一晶片直接設置於該些金屬柱上。
  6. 如申請專利範圍第5項所述的封裝基板結構，更包括複數條導線、複數個焊球以及至少一第二晶片，該第二晶片堆疊於該第一晶片上，該些焊球設置於該第一晶片與部份該些金屬柱之間，該些導線連接該第二晶片至另一部份的該些金屬柱。
  7. 如申請專利範圍第5項所述的封裝基板結構，其中該第一可選擇性電鍍環氧樹脂更包括一貫孔，貫穿該第一可選擇性電鍍環氧樹脂並位於該些金屬柱之間，該第一晶片設置於該些金屬柱上，該貫孔暴露該第一晶片的一主動表面。
  8. 如申請專利範圍第4項所述的封裝基板結構，其中該第一晶片直接設置於該第二圖案化線路層上並透過對應的第一導通孔電性連接至該些金屬柱。
  9. 如申請專利範圍第8項所述的封裝基板結構，更包括複數條導線以及至少一第二晶片，該第二晶片堆疊於該第一晶片上，該第一晶片以及該第二晶片透過該些導線電性連接至該第二圖案化線路層。
  10. 如申請專利範圍第8項所述的封裝基板結構，更包括複數條導線、複數個焊球以及至少一第二晶片，該第二晶片堆疊於 該第一晶片上，該些焊球設置於該第一晶片與部份該第二圖案化線路層之間，該些導線連接該第二晶片至另一部份的該第二圖案化線路層。
  11. 如申請專利範圍第8項所述的封裝基板結構，其中該第一可選擇性電鍍環氧樹脂更包括一貫孔，貫穿該第一可選擇性電鍍環氧樹脂並位於該第二圖案化線路層之間，該第一晶片設置於該第二圖案化線路層上，該貫孔暴露該第一晶片的一主動表面。
  12. 如申請專利範圍第8項所述的封裝基板結構，更包括一底膠(underfill)，填充於該第一晶片與該第二圖案化線路層之間。
  13. 如申請專利範圍第4項所述的封裝基板結構，其中該第一晶片包括複數個第一焊墊、一主動表面以及相對該主動表面的一背面，該些第一焊墊設置於該主動表面上，其中該封裝基板結構更包括：一第二可選擇性電鍍環氧樹脂，包括相對的一第三表面以及一第四表面，該第二可選擇性電鍍環氧樹脂覆蓋該第一晶片的該主動表面及該些第一焊墊；複數個第二導通孔，直接設置於該第二可選擇性電鍍環氧樹脂上，以連通該些第一焊墊至該第三表面；以及一第三圖案化線路層，直接設置於該第三表面並電性連接該些第二導通孔，該第三圖案化線路層的一上表面低於該第三表面或與該第三表面共平面。
  14. 如申請專利範圍第13項所述的封裝基板結構，更包括： 複數個焊球，設置於該第三表面上並連接於該第三圖案化線路層及該些金屬柱之間，以使該第一晶片透過該些焊球而電性連接至該些金屬柱。
  15. 如申請專利範圍第13項所述的封裝基板結構，更包括：複數個焊球，設置於該第三表面上並連接於該第三圖案化線路層及該第二圖案化線路層之間，以使該第一晶片透過該些焊球而電性連接至該第二圖案化線路層。
  16. 如申請專利範圍第13項所述的封裝基板結構，更包括：一第二晶片，設置於該第三表面上並電性連接該第三圖案化線路層。
  17. 如申請專利範圍第13項所述的封裝基板結構，更包括：複數個第三導通孔，貫穿該第二可選擇性電鍍環氧樹脂以連通該第四表面與位在該第三表面的對應的焊球；一第二晶片，設置於該第四表面上，並電性連接至該些第三導通孔；以及一第三可選擇性電鍍環氧樹脂，覆蓋該第二晶片。
  18. 如申請專利範圍第17項所述的封裝基板結構，更包括：複數個第四導通孔，貫穿該第三可選擇性電鍍環氧樹脂以連通該第三可選擇性電鍍環氧樹脂的上下表面；一第三晶片，設置於該第三可選擇性電鍍環氧樹脂上，並電性連接至該些第四導通孔；以及一封裝膠體，覆蓋該第三晶片。
  19. 如申請專利範圍第18項所述的封裝基板結構，更包括：一第四圖案化線路層，直接設置於該第四表面，該第四圖案化線路層的一上表面低於該第四表面或與該第四表面共平面；複數個第三導通孔，貫穿該第二可選擇性電鍍環氧樹脂以連通該第三圖案化線路層與該第四圖案化線路層；以及複數個焊球，配置於該第四表面並連接於該第四圖案化線路層與該些金屬柱之間。
  20. 如申請專利範圍第18項所述的封裝基板結構，更包括：一第四圖案化線路層，直接設置於該第四表面，該第四圖案化線路層的一上表面低於該第四表面或與該第四表面共平面；複數個第三導通孔，貫穿該第二可選擇性電鍍環氧樹脂以連通該第三圖案化線路層與該第四圖案化線路層；以及複數個焊球，配置於該第四表面並連接於該第四圖案化線路層與該第二圖案化線路層之間。
  21. 如申請專利範圍第1項所述的封裝基板結構，更包括：一第一晶片，包括複數個第一焊墊、一主動表面以及相對該主動表面的一背面，該些第一焊墊設置於該主動表面上；一第二可選擇性電鍍環氧樹脂，覆蓋該第一晶片的該背面，並暴露該些第一焊墊；一介電層，設置於該第二可選擇性電鍍環氧樹脂的一第三表面上並覆蓋該些第一焊墊，該介電層的一外表面連接該些金屬柱；以及 一第一重配置線路層，配置於該介電層上，以電性連接該些第一焊墊至該些金屬柱。
  22. 如申請專利範圍第21項所述的封裝基板結構，更包括：複數個焊球，配置於該介電層的該外表面上並電性連接該第一重配置線路層至該些金屬柱。
  23. 如申請專利範圍第21項所述的封裝基板結構，更包括：複數個焊球，配置於該介電層的該外表面上並電性連接該第一重配置線路層至該第二圖案化線路層。
  24. 如申請專利範圍第21項所述的封裝基板結構，更包括：一第四圖案化線路層，配置於該第二可選擇性電鍍環氧樹脂相對於該第三表面的一第四表面上；一第二晶片，設置於該第四表面並電性連接該第四圖案化線路層；以及複數個第三導通孔，貫穿該第二可選擇性電鍍環氧樹脂以連通該第四圖案化線路層與該第一重配置線路層。
  25. 一種封裝結構，包括兩個如申請專利範圍第1項所述的封裝基板結構，其中該些封裝基板結構透過各自的金屬柱而彼此連接，且該些封裝基板結構的該些第一表面彼此相對。
  26. 一種封裝基板結構，包括：一可選擇性電鍍環氧樹脂，包括相對的一第一表面及一第二表面，且該可選擇性電鍍環氧樹脂包含非導電的金屬複合物；一第一圖案化線路層，直接設置於該第一表面，且該第一圖 案化線路層的一上表面低於該第一表面或與該第一表面共平面；一第二圖案化線路層，直接設置於該第二表面，且該第二圖案化線路層的一上表面低於該第二表面或與該第二表面共平面；複數個導通孔，設置於該可選擇性電鍍環氧樹脂內以電性連接相對應的該第一圖案化線路層與該第二圖案化線路層。
  27. 如申請專利範圍第26項所述的封裝基板結構，其中該可選擇性電鍍環氧樹脂更包括至少一凹穴，該凹穴設置於該第一表面上，該第一圖案化線路層直接設置於該凹穴的一內壁上。
  28. 如申請專利範圍第27項所述的封裝基板結構，更包括至少一晶片，設置於該凹穴內並電性連接該第一圖案化線路層。
  29. 如申請專利範圍第27項所述的封裝基板結構，其中該內壁包括一階梯狀側壁，其包括至少一平台部，其中該封裝基板結構更包括一第一晶片以及至少一第二晶片，該第一晶片設置於該凹穴的一底面，並透過複數個焊球電性連接至位於該底面的該第一圖案化線路層，該至少一第二晶片堆疊於該第一晶片上，並透過多條導線對應電性連接至位於該至少一平台部的該第一圖案化線路層。
  30. 如申請專利範圍第26項所述的封裝基板結構，更包括：一屏蔽金屬層，包覆該封裝基板結構的一外表面並連接至一接地電極。
  31. 如申請專利範圍第27項所述的封裝基板結構，更包括：一封裝蓋體，設置於該第一表面上，以覆蓋該凹穴。
  32. 如申請專利範圍第31項所述的封裝基板結構，其中該封裝蓋體為一金屬封裝蓋體，電性連接至一接地電極。
  33. 如申請專利範圍第27項所述的封裝基板結構，更包括一導線架，設置於該凹穴的下方並包括一上表面、相對該上表面的一下表面以及複數個引腳，該可選擇性電鍍環氧樹脂覆蓋至少部份該上表面及該下表面，該些導通孔電性連接至該些引腳。
  34. 如申請專利範圍第33項所述的封裝基板結構，其中該可選擇性電鍍環氧樹脂更包括一貫孔，位於該凹穴內並貫穿該可選擇性電鍍環氧樹脂的一底部，該些引腳環繞該貫孔，且該貫孔暴露該晶片的一主動表面。
  35. 如申請專利範圍第33項所述的封裝基板結構，更包括：一屏蔽金屬層，包覆該封裝基板結構的一外表面並連接至一接地電極。
TW103121829A 2014-06-24 2014-06-24 封裝基板結構 TWI553809B (zh)

Priority Applications (8)

Application Number Priority Date Filing Date Title
TW103121829A TWI553809B (zh) 2014-06-24 2014-06-24 封裝基板結構
US14/663,447 US9451694B2 (en) 2014-06-24 2015-03-19 Package substrate structure
CN201510319046.4A CN105280601B (zh) 2014-06-24 2015-06-11 封装结构及封装基板结构
US15/133,244 US9508634B2 (en) 2014-06-24 2016-04-20 Package structure
US15/232,808 US9801282B2 (en) 2014-06-24 2016-08-10 Package structure
US15/364,185 US10090256B2 (en) 2014-06-24 2016-11-29 Semiconductor structure
US15/461,499 US10256180B2 (en) 2014-06-24 2017-03-17 Package structure and manufacturing method of package structure
US15/600,793 US9859193B2 (en) 2014-06-24 2017-05-22 Package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103121829A TWI553809B (zh) 2014-06-24 2014-06-24 封裝基板結構

Publications (2)

Publication Number Publication Date
TW201601276A TW201601276A (zh) 2016-01-01
TWI553809B true TWI553809B (zh) 2016-10-11

Family

ID=54871030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121829A TWI553809B (zh) 2014-06-24 2014-06-24 封裝基板結構

Country Status (3)

Country Link
US (1) US9451694B2 (zh)
CN (1) CN105280601B (zh)
TW (1) TWI553809B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930603B2 (en) * 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
TWI563608B (en) * 2016-04-20 2016-12-21 Ibis Innotech Inc Package structure
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
KR101983186B1 (ko) 2016-12-16 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
TWI626724B (zh) * 2017-04-07 2018-06-11 思鷺科技股份有限公司 封裝結構
CN110958788A (zh) * 2018-09-27 2020-04-03 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN112309873B (zh) * 2019-07-26 2023-11-10 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
CN111952202B (zh) * 2020-08-25 2022-09-09 山东乾元半导体科技有限公司 一种指纹识别传感器的封装结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005600A1 (en) * 1999-07-01 2001-06-28 Shinji Ohuchi Method of manufacturing semiconductor device including semiconductor elements mounted on base plate
US20050082657A1 (en) * 2000-12-01 2005-04-21 Nec Corporation Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074858A (ja) * 1996-08-30 1998-03-17 Kyocera Corp 配線基板及びその製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
GB0711676D0 (en) * 2007-06-16 2007-07-25 Rf Module And Optical Design L Improvements relating to semiconductor packages
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005600A1 (en) * 1999-07-01 2001-06-28 Shinji Ohuchi Method of manufacturing semiconductor device including semiconductor elements mounted on base plate
US20050082657A1 (en) * 2000-12-01 2005-04-21 Nec Corporation Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same

Also Published As

Publication number Publication date
CN105280601A (zh) 2016-01-27
US9451694B2 (en) 2016-09-20
CN105280601B (zh) 2018-10-02
TW201601276A (zh) 2016-01-01
US20150373849A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
TWI553809B (zh) 封裝基板結構
TWI606563B (zh) 薄型晶片堆疊封裝構造及其製造方法
TWI712121B (zh) 半導體封裝
TWI764032B (zh) 天線整合式封裝結構及其製造方法
US20120104606A1 (en) Ball grid array semiconductor device and its manufacture
JP2008277570A (ja) 半導体装置及びその製造方法
US10242966B1 (en) Thin bonded interposer package
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
TWI546927B (zh) 用於半導體封裝件的重構技術
US8952268B2 (en) Interposed substrate and manufacturing method thereof
TW201436161A (zh) 半導體封裝件及其製法
TWI594382B (zh) 電子封裝件及其製法
TW202201576A (zh) 半導體封裝及其製造方法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
JP2011253900A (ja) 半導体装置及びその製造方法
CN111081646B (zh) 一种堆叠封装结构及其制造方法
US11362057B2 (en) Chip package structure and manufacturing method thereof
KR20160016628A (ko) 플립칩 패키지를 위한 노출된 솔더링 가능한 열 확산기
TW202220151A (zh) 電子封裝件及其製法
TWI566364B (zh) 半導體封裝件及其製法
US8736076B2 (en) Multi-chip stacking of integrated circuit devices using partial device overlap
KR101038316B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
TW201603213A (zh) 半導體封裝件及其製法
TW201822331A (zh) 電子封裝件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees