CN111952202B - 一种指纹识别传感器的封装结构及其形成方法 - Google Patents

一种指纹识别传感器的封装结构及其形成方法 Download PDF

Info

Publication number
CN111952202B
CN111952202B CN202010866025.5A CN202010866025A CN111952202B CN 111952202 B CN111952202 B CN 111952202B CN 202010866025 A CN202010866025 A CN 202010866025A CN 111952202 B CN111952202 B CN 111952202B
Authority
CN
China
Prior art keywords
fingerprint identification
forming
layer
fingerprint
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010866025.5A
Other languages
English (en)
Other versions
CN111952202A (zh
Inventor
侯红伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Qianyuan Semiconductor Technology Co ltd
Original Assignee
Shandong Qianyuan Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Qianyuan Semiconductor Technology Co ltd filed Critical Shandong Qianyuan Semiconductor Technology Co ltd
Priority to CN202010866025.5A priority Critical patent/CN111952202B/zh
Publication of CN111952202A publication Critical patent/CN111952202A/zh
Application granted granted Critical
Publication of CN111952202B publication Critical patent/CN111952202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

本发明涉及一种指纹识别传感器的封装结构及其形成方法，包括以下步骤：在载板上形成一重布线层，提供一指纹识别传感器芯片，在其第二表面的四个角落处均设置一第一凹槽；将所述指纹识别传感器芯片接合至所述重布线层，在所述指纹识别传感器芯片与所述重布线层之间的间隙中形成缓冲保护层；在所述第一载板上形成第一导电柱，在每个所述第一凹槽中均形成一第一金属支撑柱；在所述第一载板上形成第一模塑化合物层，在线路基板的上表面的四个角落处均形成一第二凹槽，在所述第二凹槽中形成第二金属支撑柱，在所述线路基板上设置一半导体芯片，将指纹识别传感器芯片接合至所述导电基板，在所述线路基板上形成第二模塑化合物层。

Description

一种指纹识别传感器的封装结构及其形成方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种指纹识别传感器的封装结构及其形成方法。
背景技术
随着半导体技术的不断的发展，集成电路的功能也越来越强、性能和集成度也越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占
的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，封装也向更高密度的方向发展。其中，指纹识别技术是目前最成熟且价格便宜的生物特征识别技术。目前来说，指纹识别的技术应用最为广泛，例如笔记本电脑、超级笔记本电脑、平板电脑、手机、个人数字助理设备、汽车、门禁、考勤系统、支付等设备都可应用指纹识别的技术。
现有的指纹识别传感器的封装结构大致可分成以软性电路板或硬式电路板作为承载件的封装方式。硬式电路板的指纹识别传感器封装结构通常是将用以辨识使用者的指纹的指纹识别传感器设置于硬式电路板上，通常主要包含硬式电路板、指纹识别传感器、多个金属引线以及封装胶体，其中用以辨识使用者的指纹的感测区域大多是位于指纹辨识芯片的主动表面。而指纹辨识芯片通常是以其背面贴合于硬式电路板上，并通过打线接合的方式以金属引线电性连接指纹识别传感器的主动表面与硬式电路板。基于以上所述，提供一种低成本、高集成度以及稳定性优异的指纹识别传感器的封装结构及形成方法实属必要。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种指纹识别传感器的封装结构及其形成方法。
为实现上述目的，本发明提出的一种指纹识别传感器的封装结构的形成方法，包括以下步骤：
(1)提供一第一载板，在所述载板上形成一重布线层，所述重布线层不覆盖所述第一载板的四周边缘区域。
(2)提供一指纹识别传感器芯片，所述指纹识别传感器芯片具有第一表面和与所述第一表面相对的第二表面，在所述指纹识别传感器芯片的第一表面上设置指纹识别功能区以及多个导电焊盘，接着在所述指纹识别传感器芯片的第二表面的四个角落处均设置一第一凹槽。
(3)接着将所述指纹识别传感器芯片的多个导电焊盘接合至所述重布线层，所述指纹识别传感器芯片与所述重布线层之间具有间隙。
(4)接着在所述指纹识别传感器芯片与所述重布线层之间的所述间隙中形成缓冲保护层。
(5)接着在所述第一载板上形成第一导电柱，所述第一导电柱通过所述重布线层与所述指纹识别传感器芯片的所述导电焊盘电连接，接着在每个所述第一凹槽中均形成一第一金属支撑柱。
(6)接着在所述第一载板上形成第一模塑化合物层，所述第一模塑化合物层覆盖所述指纹识别传感器芯片、所述重布线层的上表面和侧面、所述第一导电柱的下部以及所述第一金属支撑柱的下部，使得所述第一模塑化合物层不覆盖所述第一载板的侧壁，使得所述第一导电柱的上部以及所述第一金属支撑柱的上部突出于所述第一模塑化合物层，以得到第一封装体。
(7)接着提供一线路基板，接着在所述线路基板的上表面的四个角落处均形成一第二凹槽，接着在所述第二凹槽中形成第二金属支撑柱，接着在所述线路基板上设置一半导体芯片，接着将所述第一封装体接合至所述导电基板，使得所述第一导电柱与所述线路基板电连接，使得所述第一封装体置于所述半导体芯片的正上方，接着去除所述第一载板。
(8)接着在所述线路基板上形成第二模塑化合物层，所述第二模塑化合物层覆盖所述第一封装体、所述线路基板的上表面以及所述线路基板的侧壁，使得所述第二金属支撑柱嵌入到所述第二模塑化合物层中，使得所述第二模塑化合物层的一部分嵌入到所述半导体芯片与所述第一封装体的间隙中。
作为优选，所述重布线层包括介电层以及金属布线层，所述重布线层与所述指纹识别传感器的所述指纹识别功能区垂直对应的区域包括连续的电介质材料，且在所述指纹识别传感器的所述指纹识别功能区垂直对应的区域不包含所述金属布线层，以作为所述指纹识别传感器的辨识口。
作为优选，所述介电层的材料为氮化硅、氧化硅、氮氧化硅、氧化铝、环氧树脂、聚酰亚胺、硅胶、磷硅玻璃、丙烯酸树脂中的一种或两种以上组合，所述金属布线层的材料包括镍、铜、铝、钯、金、银、钛中的一种或两种以上组合。
作为优选，通过湿法刻蚀或干法刻蚀形成所述第一凹槽以及所述第二凹槽，所述第一凹槽的深度与所述指纹识别传感器芯片的厚度的比值为0.3-0.5，所述第二凹槽的深度与所述线路基板的厚度的比值为0.3-0.5。
作为优选，所述第一导电柱、所述第一金属支撑柱以及所述第二金属支撑柱的材料为铜、铝、镍、钯、钛、银中的一种或两种以上组合，且通过电镀、化学镀、CVD、磁控溅射或PVD形成。
作为优选，所述缓冲保护层的材料为硅胶、环氧树脂以及橡胶中的一种。
作为优选，所述第一模塑化合物层的材料包括环氧树脂以及导热填料，所述第二模塑化合物层的材料为环氧树脂。
本发明还提出一种指纹识别传感器的封装结构，其采用上述方法制备形成的。
本发明与现有技术相比具有下列优点：
本发明的指纹识别传感器的封装结构的形成过程中，通过在指纹识别传感器芯片的第二表面的四个角落处均设置一第一凹槽，进而在第一凹槽中设置第一金属支撑柱，在后续将指纹识别传感器芯片安装于线路基板上时，可以在线路基板与指纹识别传感器芯片之间设置一具有其它功能的半导体芯片，进而提高指纹识别传感器的封装结构功能多样性以及集成度，同时，在接着在所述线路基板的上表面的四个角落处均形成一第二凹槽，接着在所述第二凹槽中形成第二金属支撑柱，进而使得第二模塑化合物层包裹第二金属支撑柱，一方面可以提高第二模塑化合物层与线路基板的接合稳定性，另一方面第二金属支撑柱的存在可以抑制指纹识别传感器的封装结构发生翘曲。所述第一模塑化合物层覆盖所述重布线层的上表面和侧面，且使得所述第一模塑化合物层不覆盖所述第一载板的侧壁，可以提高第一模塑化合物层与重布线层的接合稳固性，且便于第一载板的剥离。与常规的指纹识别封装相比，本发明的指纹识别传感器的封装结构具有更优异的密封性能和稳固性，可以有效避免潮气或其他杂质影响指纹识别传感器的性能，且可以在可以在线路基板与指纹识别传感器芯片之间设置一半导体芯片，使得该封装结构具有更多样化的功能。
附图说明
图1-图8为本发明实施例中指纹识别传感器的封装结构的各形成工序的结构示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图8所示，本实施例提供一种指纹识别传感器的封装结构及其形成方法。
在具体的实施例中，本发明提出的一种指纹识别传感器的封装结构的形成方法，包括以下步骤：
如图1所示，(1)提供一第一载板11，在所述载板11上形成一重布线层12，所述重布线层12不覆盖所述第一载板11的四周边缘区域。
在具体的实施例中，所述第一载板11可以是玻璃基底、陶瓷基底、硅基底、塑料基底的一种，在制备所述重布线层12之前，可以在所述第一载板11上先制备一牺牲层，所述牺牲层可以是无机材料或有机材料，进而可以确保高质量的重布线层12的形成。
在具体的实施例中，所述重布线层12包括介电层以及金属布线层，所述重布线层12与所述指纹识别传感器的所述指纹识别功能区垂直对应的区域包括连续的电介质材料，且在所述指纹识别传感器的所述指纹识别功能区垂直对应的区域不包含所述金属布线层，以作为所述指纹识别传感器的辨识口。上述结构的设置可以有效避免金属布线层影响指纹识别传感器识别指纹，进而可以确保该指纹识别封装的识别灵敏度。
在具体的实施例中，所述介电层的材料为氮化硅、氧化硅、氮氧化硅、氧化铝、环氧树脂、聚酰亚胺、硅胶、磷硅玻璃、丙烯酸树脂中的一种或两种以上组合，所述金属布线层的材料包括镍、铜、铝、钯、金、银、钛中的一种或两种以上组合。
在具体的实施例中，制作所述重布线层12包括如下步骤：采用化学气相沉积工艺、旋涂、喷涂或物理气相沉积工艺于所述载板11的表面形成介电层，并对所述介电层进行图案化处理，使得所述介电层不覆盖所述载板11的四周边缘区域，具体的所述介电层的材料为氧化硅，接着采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述介电层表面形成金属层，并对所述金属层进行图案化刻蚀处理以金属布线层，具体的，所述金属布线层的材料为铜。作为示例，所述重布线层包括多层介电层及多层金属布线层，以适应不同的连线需求。
在具体的实施例中，所述重布线层12不覆盖所述第一载板11的四周边缘区域，使得所述布线层12的长度和宽度与所述第一载板11的长度和宽度的比值均为0.7-0.9，更优选的比值为0.8，且所述第一载板的相对裸露的边缘区域的尺寸是相同的，进而在后续形成第一模塑化合物层时，可以使得其充分包裹所述重布线层12的侧面。
如图2所示，接着进行步骤(2)，提供一指纹识别传感器芯片2，所述指纹识别传感器芯片2具有第一表面和与所述第一表面相对的第二表面，在所述指纹识别传感器芯片2的第一表面上设置指纹识别功能区以及多个导电焊盘，接着在所述指纹识别传感器芯片2的第二表面的四个角落处均设置一第一凹槽21。
在具体的实施例中，在具体的实施例中，可以设置一玻璃载板承载所述指纹识别传感器芯片2，进而在所述玻璃载板上涂覆光刻胶层以覆盖所述指纹识别传感器芯片2，然后通过曝光显影工艺以暴露所述指纹识别传感器芯片2的第二表面的四个角落处的区域，进而通过湿法刻蚀或干法刻蚀以形成所述第一凹槽21，所述第一凹槽21的深度与所述指纹识别传感器芯片2的厚度的比值为0.3-0.5，当第一凹槽21的深度与所述指纹识别传感器芯片2的厚度的比值小于0.3时，第一凹槽21的深度不够深，则会导致后续形成的第一金属支撑柱稳定性差，当第一凹槽21的深度与所述指纹识别传感器芯片2的厚度的比值大于0.5时，则在后续形成第一金属支撑柱的过程中，产生的应力会导致指纹识别传感器芯片2产生裂纹，进而导致指纹识别传感器芯片2损坏。当所述第一凹槽21的深度与所述指纹识别传感器芯片2的厚度的比值为0.3-0.5时，既可以确保第一金属支撑柱的稳定性，又可以避免损坏指纹识别传感器芯片2，更优选的，所述第一凹槽21的深度与所述指纹识别传感器芯片2的厚度的比值为0.4。
如图3所示，接着进行步骤(3)，接着将所述指纹识别传感器芯片2的多个导电焊盘接合至所述重布线层12，所述指纹识别传感器芯片2与所述重布线层12之间具有间隙。
在具体的实施例中，可以通过焊球将所述指纹识别传感器芯片2的多个导电焊盘接合至所述重布线层12，并通过回流焊工艺使得所述指纹识别传感器芯片2与所述重布线层12的接合稳定性提高。
如图4所示，接着进行步骤(4)，接着在所述指纹识别传感器芯片2与所述重布线层12之间的所述间隙中形成缓冲保护层3。
在具体的实施例中，所述缓冲保护层3的材料为硅胶、环氧树脂以及橡胶中的一种。所述缓冲保护层3的存在可有效保护所述指纹识别传感器芯片2的指纹识别功能区，进而可以避免潮气入侵所述指纹识别传感器芯片2，同时可以保护指纹识别传感器芯片2在被撞击过程中保护该指纹识别功能区。
如图5所示，接着进行步骤(5)，接着在所述第一载板11上形成第一导电柱13，所述第一导电柱13通过所述重布线层12与所述指纹识别传感器芯片2的所述导电焊盘电连接，接着在每个所述第一凹槽21中均形成一第一金属支撑柱22。
在具体的实施例中，所述第一导电柱13和所述第一金属支撑柱22的材料为铜、铝、镍、钯、钛、银中的一种或两种以上组合，且通过电镀、化学镀、CVD、磁控溅射或PVD形成。在本实施中，所述所述第一导电柱13和所述第一金属支撑柱22的材料为铜，进而可以通过电镀工艺形成。
如图6所示，接着进行步骤(6)，接着在所述第一载板11上形成第一模塑化合物层4，所述第一模塑化合物层4覆盖所述指纹识别传感器芯片2、所述重布线层12的上表面和侧面、所述第一导电柱13的下部以及所述第一金属支撑柱22的下部，使得所述第一模塑化合物层4不覆盖所述第一载板11的侧壁，使得所述第一导电柱13的上部以及所述第一金属支撑柱22的上部突出于所述第一模塑化合物层4，以得到第一封装体。
在具体实施例中，采用点胶、模压、模塑、注塑的方式形成所述第一模塑化合物层4。所述第一模塑化合物层4的材料包括环氧树脂以及导热填料，所述导热填料为氧化铝、氮化铝、氮化硼、碳化硅或氧化镁，所述第一模塑化合物层4的存在一方面可以保护所述纹识别传感器芯片2，另一方面由于导热填料的存在，可以便于纹识别传感器芯片2散热。
如图7所示，接着进行步骤(7)，接着提供一线路基板5，接着在所述线路基板5的上表面的四个角落处均形成一第二凹槽51，接着在所述第二凹槽51中形成第二金属支撑柱52，接着在所述线路基板5上设置一半导体芯片6，接着将所述第一封装体接合至所述导电基板5，使得所述第一导电柱13与所述线路基板5电连接，使得所述第一封装体置于所述半导体芯片6的正上方，接着去除所述第一载板11。
在具体的实施例中，通过湿法刻蚀或干法刻蚀形成所述第二凹槽51，所述第二凹槽51的深度与所述线路基板5的厚度的比值为0.3-0.5。当第二凹槽51的深度与所述线路基板5的厚度的比值小于0.3时，第二凹槽51的深度不够深，则会导致后续形成的第二金属支撑柱52稳定性差，当第二凹槽51的深度与所述线路基板5的厚度的比值大于0.5时，则会导致线路基板5发生翘曲。当所述第二凹槽51的深度与所述线路基板5的厚度的比值为0.3-0.5时，既可以确保第二金属支撑柱52的稳定性，又可以避免线路基板5发生翘曲，更优选的，所述第二凹槽51的深度与所述线路基板5的厚度的比值为0.4。
在具体的实施例中，所述第二金属支撑柱52的材料为铜、铝、镍、钯、钛、银中的一种或两种以上组合，且通过电镀、化学镀、CVD、磁控溅射或PVD形成，在本实施中，所述第二金属支撑柱52的材料为铜，进而可以通过电镀工艺形成。
在具体的实施例中，所述半导体芯片6可以为处理芯片，也可以为MOSFET、BJT、IGBT、二极管、三极管等有源器件，使得该封装结构具有更多样化的功能。
如图8所示，接着进行步骤(8)，接着在所述线路基板5上形成第二模塑化合物层7，所述第二模塑化合物层7覆盖所述第一封装体、所述线路基板5的上表面以及所述线路基板5的侧壁，使得所述第二金属支撑柱52嵌入到所述第二模塑化合物层7中，使得所述第二模塑化合物层7的一部分嵌入到所述半导体芯片6与所述第一封装体的间隙中。
在具体的实施例中，所述第一导电柱13与所述线路基板5之间通过焊料进行电连接。所述第二模塑化合物层7的材料为环氧树脂，由于所述第二模塑化合物层7不含有玻璃纤维等填料，进而所第二模塑化合物层7中不会存在潮气入侵的路径，进而可以确保整个封装结构的密封性能，通过两层封装结构的设置，使得本发明的指纹识别传感器的封装结构的综合性能优异。
如图8所示，本发明还提出一种指纹识别传感器的封装结构，其采用上述方法制备形成的。
在其他实施例中，本发明公开的实施例提供一种指纹识别传感器的封装结构的形成方法，包括以下步骤：(1)提供一第一载板，在所述载板上形成一重布线层，所述重布线层不覆盖所述第一载板的四周边缘区域；(2)提供一指纹识别传感器芯片，所述指纹识别传感器芯片具有第一表面和与所述第一表面相对的第二表面，在所述指纹识别传感器芯片的第一表面上设置指纹识别功能区以及多个导电焊盘，接着在所述指纹识别传感器芯片的第二表面的四个角落处均设置一第一凹槽；(3)接着将所述指纹识别传感器芯片的多个导电焊盘接合至所述重布线层，所述指纹识别传感器芯片与所述重布线层之间具有间隙；(4)接着在所述指纹识别传感器芯片与所述重布线层之间的所述间隙中形成缓冲保护层；(5)接着在所述第一载板上形成第一导电柱，所述第一导电柱通过所述重布线层与所述指纹识别传感器芯片的所述导电焊盘电连接，接着在每个所述第一凹槽中均形成一第一金属支撑柱；(6)接着在所述第一载板上形成第一模塑化合物层，所述第一模塑化合物层覆盖所述指纹识别传感器芯片、所述重布线层的上表面和侧面、所述第一导电柱的下部以及所述第一金属支撑柱的下部，使得所述第一模塑化合物层不覆盖所述第一载板的侧壁，使得所述第一导电柱的上部以及所述第一金属支撑柱的上部突出于所述第一模塑化合物层，以得到第一封装体；(7)接着提供一线路基板，接着在所述线路基板的上表面的四个角落处均形成一第二凹槽，接着在所述第二凹槽中形成第二金属支撑柱，接着在所述线路基板上设置一半导体芯片，接着将所述第一封装体接合至所述导电基板，使得所述第一导电柱与所述线路基板电连接，使得所述第一封装体置于所述半导体芯片的正上方，接着去除所述第一载板；(8)接着在所述线路基板上形成第二模塑化合物层，所述第二模塑化合物层覆盖所述第一封装体、所述线路基板的上表面以及所述线路基板的侧壁，使得所述第二金属支撑柱嵌入到所述第二模塑化合物层中，使得所述第二模塑化合物层的一部分嵌入到所述半导体芯片与所述第一封装体的间隙中。
在一些其他实施例中，上述方法还包含：所述重布线层包括介电层以及金属布线层，所述重布线层与所述指纹识别传感器的所述指纹识别功能区垂直对应的区域包括连续的电介质材料，且在所述指纹识别传感器的所述指纹识别功能区垂直对应的区域不包含所述金属布线层，以作为所述指纹识别传感器的辨识口。
在一些其他实施例中，上述方法还包含：所述介电层的材料为氮化硅、氧化硅、氮氧化硅、氧化铝、环氧树脂、聚酰亚胺、硅胶、磷硅玻璃、丙烯酸树脂中的一种或两种以上组合，所述金属布线层的材料包括镍、铜、铝、钯、金、银、钛中的一种或两种以上组合。
在一些其他实施例中，上述方法还包含：通过湿法刻蚀或干法刻蚀形成所述第一凹槽以及所述第二凹槽，所述第一凹槽的深度与所述指纹识别传感器芯片的厚度的比值为0.3-0.5，所述第二凹槽的深度与所述线路基板的厚度的比值为0.3-0.5。
在一些其他实施例中，上述方法还包含：所述第一导电柱、所述第一金属支撑柱以及所述第二金属支撑柱的材料为铜、铝、镍、钯、钛、银中的一种或两种以上组合，且通过电镀、化学镀、CVD、磁控溅射或PVD形成。
在一些其他实施例中，上述方法还包含：所述缓冲保护层的材料为硅胶、环氧树脂以及橡胶中的一种。
在一些其他实施例中，上述方法还包含：所述第一模塑化合物层的材料包括环氧树脂以及导热填料，所述第二模塑化合物层的材料为环氧树脂。
在一些其他实施例中，本发明还提出一种指纹识别传感器的封装结构，其采用上述方法制备形成的。
如上所述，本发明的指纹识别传感器的封装结构及其形成方法，具有以下有益效果：本发明的指纹识别传感器的封装结构的形成过程中，通过在指纹识别传感器芯片的第二表面的四个角落处均设置一第一凹槽，进而在第一凹槽中设置第一金属支撑柱，在后续将指纹识别传感器芯片安装于线路基板上时，可以在线路基板与指纹识别传感器芯片之间设置一具有其它功能的半导体芯片，进而提高指纹识别传感器的封装结构功能多样性以及集成度，同时，在接着在所述线路基板的上表面的四个角落处均形成一第二凹槽，接着在所述第二凹槽中形成第二金属支撑柱，进而使得第二模塑化合物层包裹第二金属支撑柱，一方面可以提高第二模塑化合物层与线路基板的接合稳定性，另一方面第二金属支撑柱的存在可以抑制指纹识别传感器的封装结构发生翘曲。所述第一模塑化合物层覆盖所述重布线层的上表面和侧面，且使得所述第一模塑化合物层不覆盖所述第一载板的侧壁，可以提高第一模塑化合物层与重布线层的接合稳固性，且便于第一载板的剥离。与常规的指纹识别封装相比，本发明的指纹识别传感器的封装结构具有更优异的密封性能和稳固性，可以有效避免潮气或其他杂质影响指纹识别传感器的性能，且可以在可以在线路基板与指纹识别传感器芯片之间设置一半导体芯片，使得该封装结构具有更多样化的功能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (8)

1.一种指纹识别传感器的封装结构的形成方法，其特征在于：包括以下步骤：
（1）提供一第一载板，在所述载板上形成一重布线层，所述重布线层不覆盖所述第一载板的四周边缘区域；
（2）提供一指纹识别传感器芯片，所述指纹识别传感器芯片具有第一表面和与所述第一表面相对的第二表面，在所述指纹识别传感器芯片的第一表面上设置指纹识别功能区以及多个导电焊盘，接着在所述指纹识别传感器芯片的第二表面的四个角落处均设置一第一凹槽；
（3）接着将所述指纹识别传感器芯片的多个导电焊盘接合至所述重布线层，所述指纹识别传感器芯片与所述重布线层之间具有间隙；
（4）接着在所述指纹识别传感器芯片与所述重布线层之间的所述间隙中形成缓冲保护层；
（5）接着在所述第一载板上形成第一导电柱，所述第一导电柱通过所述重布线层与所述指纹识别传感器芯片的所述导电焊盘电连接，接着在每个所述第一凹槽中均形成一第一金属支撑柱；
（6）接着在所述第一载板上形成第一模塑化合物层，所述第一模塑化合物层覆盖所述指纹识别传感器芯片、所述重布线层的上表面和侧面、所述第一导电柱的下部以及所述第一金属支撑柱的下部，使得所述第一模塑化合物层不覆盖所述第一载板的侧壁，使得所述第一导电柱的上部以及所述第一金属支撑柱的上部突出于所述第一模塑化合物层，以得到第一封装体；
（7）接着提供一线路基板，接着在所述线路基板的上表面的四个角落处均形成一第二凹槽，接着在所述第二凹槽中形成第二金属支撑柱，接着在所述线路基板上设置一半导体芯片，接着将所述第一封装体接合至所述线路基板，使得所述第一导电柱与所述线路基板电连接，使得所述第一封装体置于所述半导体芯片的正上方，且使得所述半导体芯片正好处于四个所述第一金属支撑柱之间，接着去除所述第一载板；
（8）接着在所述线路基板上形成第二模塑化合物层，所述第二模塑化合物层覆盖所述第一封装体、所述线路基板的上表面以及所述线路基板的侧壁，使得所述第二金属支撑柱嵌入到所述第二模塑化合物层中，使得所述第二模塑化合物层的一部分嵌入到所述半导体芯片与所述第一封装体的间隙中。
2.根据权利要求1所述的指纹识别传感器的封装结构的形成方法，其特征在于：所述重布线层包括介电层以及金属布线层，所述重布线层与所述指纹识别传感器的所述指纹识别功能区垂直对应的区域包括连续的电介质材料，且在所述指纹识别传感器的所述指纹识别功能区垂直对应的区域不包含所述金属布线层，以作为所述指纹识别传感器的辨识口。
3.根据权利要求2所述的指纹识别传感器的封装结构的方法，其特征在于：所述介电层的材料为氮化硅、氧化硅、氮氧化硅、氧化铝、环氧树脂、聚酰亚胺、硅胶、磷硅玻璃、丙烯酸树脂中的一种或两种以上组合，所述金属布线层的材料包括镍、铜、铝、钯、金、银、钛中的一种或两种以上组合。
4.根据权利要求1所述的指纹识别传感器的封装结构的形成方法，其特征在于：通过湿法刻蚀或干法刻蚀形成所述第一凹槽以及所述第二凹槽，所述第一凹槽的深度与所述指纹识别传感器芯片的厚度的比值为0.3-0.5，所述第二凹槽的深度与所述线路基板的厚度的比值为0.3-0.5。
5.根据权利要求1所述的指纹识别传感器的封装结构的形成方法，其特征在于：所述第一导电柱、所述第一金属支撑柱以及所述第二金属支撑柱的材料为铜、铝、镍、钯、钛、银中的一种或两种以上组合，且通过电镀、化学镀、CVD、磁控溅射或PVD形成。
6.根据权利要求1所述的指纹识别传感器的封装结构的形成方法，其特征在于：所述缓冲保护层的材料为硅胶、环氧树脂以及橡胶中的一种。
7.根据权利要求1所述的指纹识别传感器的封装结构的形成方法，其特征在于：所述第一模塑化合物层的材料包括环氧树脂以及导热填料，所述第二模塑化合物层的材料为环氧树脂。
8.一种指纹识别传感器的封装结构，其特征在于，采用权利要求1-7任一项所述的方法制备形成的。
CN202010866025.5A 2020-08-25 2020-08-25 一种指纹识别传感器的封装结构及其形成方法 Active CN111952202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010866025.5A CN111952202B (zh) 2020-08-25 2020-08-25 一种指纹识别传感器的封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010866025.5A CN111952202B (zh) 2020-08-25 2020-08-25 一种指纹识别传感器的封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111952202A CN111952202A (zh) 2020-11-17
CN111952202B true CN111952202B (zh) 2022-09-09

Family

ID=73367978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010866025.5A Active CN111952202B (zh) 2020-08-25 2020-08-25 一种指纹识别传感器的封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111952202B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113205007B (zh) * 2021-04-14 2022-11-15 深圳市昊岳科技有限公司 一种生物传感器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543939A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN105280601A (zh) * 2014-06-24 2016-01-27 思鹭科技股份有限公司 封装结构及封装基板结构
CN105551988A (zh) * 2015-12-22 2016-05-04 华进半导体封装先导技术研发中心有限公司 多层扇出型封装结构及其制备方法
CN109599390A (zh) * 2018-12-29 2019-04-09 华进半导体封装先导技术研发中心有限公司 一种扇出型封装结构和封装方法
CN111128920A (zh) * 2019-12-31 2020-05-08 淄博职业学院 一种半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5027823B2 (ja) * 2007-01-15 2012-09-19 株式会社ザイキューブ 三次元半導体集積回路装置及びその製造方法
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
CN107481979B (zh) * 2017-09-07 2019-11-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543939A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN105280601A (zh) * 2014-06-24 2016-01-27 思鹭科技股份有限公司 封装结构及封装基板结构
CN105551988A (zh) * 2015-12-22 2016-05-04 华进半导体封装先导技术研发中心有限公司 多层扇出型封装结构及其制备方法
CN109599390A (zh) * 2018-12-29 2019-04-09 华进半导体封装先导技术研发中心有限公司 一种扇出型封装结构和封装方法
CN111128920A (zh) * 2019-12-31 2020-05-08 淄博职业学院 一种半导体装置及其制造方法

Also Published As

Publication number Publication date
CN111952202A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
US10431536B2 (en) Interposer substrate and semiconductor package
US9343432B2 (en) Semiconductor chip stack having improved encapsulation
US6670221B2 (en) Semiconductor device having a built-in contact-type sensor and manufacturing method thereof
US20080174008A1 (en) Structure of Memory Card and the Method of the Same
KR102196173B1 (ko) 반도체 패키지 및 제조 방법
TWI385736B (zh) 形成層疊封裝互連之裝置及方法
KR20080063097A (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
US10891459B2 (en) Fingerprint sensor module and method for manufacturing a fingerprint sensor module
TW201824578A (zh) 屏幕下方感測器總成
US20080224276A1 (en) Semiconductor device package
JP2002231854A (ja) 半導体装置およびその製造方法
CN105405816A (zh) 一种指纹识别传感器的封装结构
KR100910233B1 (ko) 적층 웨이퍼 레벨 패키지
TW201913932A (zh) 指紋感測晶片封裝結構
CN111952202B (zh) 一种指纹识别传感器的封装结构及其形成方法
JP2009010378A (ja) 擬似チップを有する半導体素子パッケージ
US20200168557A1 (en) Semiconductor package and fabrication method thereof
CN111952203B (zh) 一种指纹识别封装及其形成方法
KR20190092399A (ko) 웨이퍼-레벨 액티브 다이 및 외부 다이 마운트를 갖는 반도체 패키지
JP2003282609A (ja) 指紋認識用半導体装置及びその製造方法
CN112053961B (zh) 一种半导体封装及其形成方法
US11404361B2 (en) Method for fabricating package structure having encapsulate sensing chip
CN113257685B (zh) 一种半导体封装装置及其制造方法
US8861214B1 (en) High resistivity substrate for integrated passive device (IPD) applications
CN112053963B (zh) 一种散热型封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220819

Address after: 274900 1 km south of the station in Wanfeng Town, Juye County, Heze City, Shandong Province, west of Provincial Highway 242

Applicant after: Shandong Qianyuan Semiconductor Technology Co.,Ltd.

Address before: 250000 shop a-108, building 3, Wanxiang xintiansi District, Wangsheren street, Licheng District, Jinan City, Shandong Province

Applicant before: Shandong Yanding Electronic Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant