CN112053961B - 一种半导体封装及其形成方法 - Google Patents
一种半导体封装及其形成方法 Download PDFInfo
- Publication number
- CN112053961B CN112053961B CN202010949498.1A CN202010949498A CN112053961B CN 112053961 B CN112053961 B CN 112053961B CN 202010949498 A CN202010949498 A CN 202010949498A CN 112053961 B CN112053961 B CN 112053961B
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- adhesive layer
- conductive
- forming
- wiring substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 143
- 238000000034 method Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims abstract description 151
- 238000004806 packaging method and process Methods 0.000 claims abstract description 73
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000012790 adhesive layer Substances 0.000 claims description 101
- 238000005538 encapsulation Methods 0.000 claims description 56
- 239000010410 layer Substances 0.000 claims description 55
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 16
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000005011 phenolic resin Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000004925 Acrylic resin Substances 0.000 claims description 4
- 229920000178 Acrylic resin Polymers 0.000 claims description 4
- 229920000728 polyester Polymers 0.000 claims description 4
- 229920002050 silicone resin Polymers 0.000 claims description 4
- 238000005452 bending Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 19
- 239000004020 conductor Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004433 Thermoplastic polyurethane Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一封装件，形成第二封装件，形成第三封装件，接着将所述第一封装件贴装在柔性线路基板的中间区域，将两个所述第二封装件分别贴装在柔性线路基板的相对的两个侧边区域，接着形成多个间隔设置的第一穿孔和第二穿孔，在所述第一穿孔和所述第二穿孔中沉积树脂材料以分别形成第一加强柱和第二加强柱，所述第一加强柱和所述第二加强柱中的树脂材料的热膨胀系数小于所述柔性线路基板中的树脂材料的热膨胀系数，接着在所述第一封装件上设置第三封装件，接着将所述柔性线路基板的相对的两个侧边区域向上弯折，使得每个所述第二封装件均贴装至所述第一封装件的侧壁和所述第三封装件的侧壁。
Description
技术领域
本发明涉及半导体封装领域，特别是涉及一种半导体封装及其形成方法。
背景技术
随着人们对电子产品小型化、系统化、多功能等方向的持续追求，超大规模集成电路的特征尺寸在不断缩小。相应的，半导体行业也得到了快速发展，电子产品微型化越来越高密度，功能越来越多，产品尺寸越来越小，锡球与锡球之间的距离越来越小。在此基础上，POP堆叠结构也得到了快速的发展，其中，以柔性基板堆叠结构和POP堆叠结构相结合的封装构件中，可以将不同功能的芯片进行纵向和横向堆叠，进而具有高密度集成、封装尺寸更小、产品性能优越、充分利用堆叠空间等优势。而现有的柔性基板堆叠结构和POP堆叠结构相结合的封装构件中，容易出现封装构件剥离，封装构件稳定性差，封装构件失效等缺点。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种半导体封装及其形成方法。
为实现上述目的，本发明提出的一种半导体封装的形成方法，包括以下步骤：
(1)提供一第一布线基板，在所述第一布线基板的中间区域形成第一凹槽，在所述第一布线基板上形成第一导电柱和第二导电柱，将第一半导体芯片贴装在所述第一布线基板上，并使得所述第一半导体芯片的一部分嵌入到所述第一凹槽中，接着在所述第一布线基板上形成第一封装胶层，所述第一封装胶层包裹所述第一导电柱、第二导电柱和所述第一半导体芯片，所述第一导电柱的一部分从所述第一封装胶层的侧面露出，所述第二导电柱的一部分从所述第一封装胶层的上表面露出，接着在所述第一布线基板的背面植球，以形成第一封装件。
(2)提供一第二布线基板，在所述第二布线基板的中间区域形成第二凹槽，将第二半导体芯片贴装在所述第二布线基板上，并使得所述第二半导体芯片的一部分嵌入到所述第二凹槽中，接着在所述第二半导体芯片的背面叠置第三半导体芯片和第四半导体芯片，所述第三半导体芯片和所述第四半导体芯片相邻且间隔设置，接着在所述第二布线基板上形成第二封装胶层，接着在所述第二封装胶层中形成分别电连接至所述第三半导体芯片和第四半导体芯片的第一导电通孔和第二导电通孔，在所述第一导电通孔和所述第二导电通孔上分别形成第一焊球和第二焊球，接着在所述第二线路基板的背面植球，以形成第二封装件。
(3)提供第一载板，在所述第一载板上形成第一钝化层，在所述第一钝化层上形成第一重布线层，在所述第一重布线层上形成第三导电柱和第四导电柱，将第五半导体芯片贴装在所述第一重布线层上，接着在所述第一重布线层上形成第三封装胶层，所述第三封装胶层包裹所述第三导电柱、第四导电柱和所述第五半导体芯片，所述第三导电柱的一部分从所述第三封装胶层的侧面露出，所述第四导电柱的一部分从所述第三封装胶层的上表面露出，接着在所述第四导电柱上植球，接着去除所述第一载板，以形成第三封装件。
(4)提供一柔性线路基板，将所述第一封装件贴装在所述柔性线路基板的中间区域，将两个所述第二封装件分别贴装在所述柔性线路基板的相对的两个侧边区域，接着在所述第一、第二封装件上设置第二载板。
(5)接着对所述所述柔性线路基板的中间区域、所述第一布线基板以及所述第一半导体芯片进行刻蚀处理，以形成多个间隔设置的第一穿孔，接着对所述所述柔性线路基板的相对的两个侧边区域、第二线路基板以及所述第二半导体芯片进行刻蚀处理，以形成多个间隔设置的第二穿孔。
(6)接着在所述第一穿孔和所述第二穿孔中沉积树脂材料以分别形成第一加强柱和第二加强柱，所述第一加强柱和所述第二加强柱中的树脂材料的热膨胀系数小于所述柔性线路基板中的树脂材料的热膨胀系数，接着去除所述第二载板。
(7)接着在所述第一封装件上设置第三封装件，并使得第二导电柱与所述第四导电柱电连接，接着将所述柔性线路基板的相对的两个侧边区域向上弯折，使得每个所述第二封装件均贴装至所述第一封装件的侧壁和所述第三封装件的侧壁，并使所述第一焊球电连接至所述第三导电柱，所述第二焊球电连接至所述第一导电柱。
优选的，在所述步骤(1)中，所述第一导电柱比所述第二导电柱更靠近所述第一布线基板的边缘，所述第一导电柱的高度小于所述第二导电柱的高度，所述第一半导体芯片正装或倒装在所述第一凹槽中，通过减薄所述第一封装胶层以使得所述第二导电柱的一部分从所述第一封装胶层的上表面露出，通过切割所述第一布线基板以及所述第一封装胶层的边缘区域以使得所述第一导电柱的一部分从所述第一封装胶层的侧面露出。
优选的，在所述步骤(2)中，所述第二凹槽的尺寸大于所述第二半导体芯片的尺寸，进而使得所述第二半导体芯片与所述第二凹槽之间具有间隙，所述第二封装胶层的一部分嵌入到所述间隙中，所述第三半导体芯片和第四半导体芯片与所述第二半导体芯片之间通过绝缘粘结层进行固定。
优选的，在所述步骤(3)中，所述第三导电柱比所述第四导电柱更靠近所述第一重布线层的边缘，所述第三导电柱的高度小于所述第四导电柱的高度，通过减薄所述第三封装胶层以使得所述第四导电柱的一部分从所述第三封装胶层的上表面露出，通过切割所述第一钝化层、第一重布线层以及第三封装胶层的边缘区域以使得所述第三导电柱的一部分从所述第三封装胶层的侧面露出。
优选的，在进行所述步骤(5)之前，在所述第一、第二封装件与所述柔性线路基板之间均设置一保护层。
优选的，在所述步骤(6)中，所述第一加强柱和第二加强柱的材料为聚酰亚胺、环氧树脂、硅树脂、聚酯、丙烯酸树脂、苯酚树脂中的一种。
本发明还提出一种半导体封装，其采用上述方法形成的。
本发明与现有技术相比具有下列优点：
在本发明的半导体封装的形成过程中，通过在第一封装件中形成从所述第一封装胶层的侧面露出的第一导电柱以及从所述第一封装胶层的上表面露出的第二导电柱柱；在第二封装件中形成第二半导体芯片，以及设置在所述第二半导体芯片的背面的第三半导体芯片和第四半导体芯片；通过在第三封装件中形成从所述第三封装胶层的侧面露出的第三导电柱以及从所述第三封装胶层的上表面露出的第四导电柱，上述各结构的设置可以方便第一、第二、第三封装件的电连接，进而可以提高第一、第二、第三封装件的连接复杂度，进而可以实现半导体封装的功能多样化。通过将所述第一封装件贴装在所述柔性线路基板的中间区域且将两个所述第二封装件分别贴装在所述柔性线路基板的相对的两个侧边区域，进而形成多个间隔设置的第一穿孔和第二穿孔，并在所述第一穿孔和所述第二穿孔中沉积树脂材料以分别形成第一加强柱和第二加强柱，所述第一加强柱和所述第二加强柱中的树脂材料的热膨胀系数小于所述柔性线路基板中的树脂材料的热膨胀系数，由于第一、第二加强柱的热膨胀系数较小，进而在使用过程中不会对柔性线路基板产生过大的膨胀应力，进而不会导致柔性线路基板产生裂纹，同时第一、第二加强柱的存在可以加强各封装件与柔性线路基板的接合稳定性。
附图说明
图1-图7为本发明实施例中半导体封装的各形成过程的结构示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图7所示，本实施例提供一种半导体封装及其形成方法。
在本实施例中，如图1所示，首先进行步骤(1)，提供一第一布线基板100，在所述第一布线基板100的中间区域形成第一凹槽，在所述第一布线基板100上形成第一导电柱101和第二导电柱102，将第一半导体芯片103贴装在所述第一布线基板100上，并使得所述第一半导体芯片103的一部分嵌入到所述第一凹槽中，接着在所述第一布线基板100上形成第一封装胶层104，所述第一封装胶层104包裹所述第一导电柱101、第二导电柱102和所述第一半导体芯片103，所述第一导电柱101的一部分从所述第一封装胶层104的侧面露出，所述第二导电柱102的一部分从所述第一封装胶层104的上表面露出，接着在所述第一布线基板100的背面植球105，以形成第一封装件。
在所述步骤(1)中，所述第一导电柱101比所述第二导电柱102更靠近所述第一布线基板的边缘，所述第一导电柱101的高度小于所述第二导电柱102的高度，所述第一半导体芯片103正装或倒装在所述第一凹槽中，通过减薄所述第一封装胶层104以使得所述第二导电柱102的一部分从所述第一封装胶层104的上表面露出，通过切割所述第一布线基板100以及所述第一封装胶层104的边缘区域以使得所述第一导电柱101的一部分从所述第一封装胶层104的侧面露出。
在具体的实施例中，所述第一布线基板100具体可以是印刷线路板或陶瓷布线基板，所述第一半导体芯片103可以是晶体管、晶闸管、二极管、逻辑处理芯片、SOC芯片等合适的芯片。当所述第一半导体芯片103正装在所述第一凹槽时，所述第一半导体芯片103通过金属引线与所述第一布线基板100，当所述第一半导体芯片103倒装在所述第一凹槽时，所述第一半导体芯片103通过导电凸块与所述第一布线基板100电连接。
形成第一封装件的具体工艺为：在所述第一布线基板100上形成光刻胶掩膜，所述光刻胶掩膜预留有多个开口，接着在多个所述开口中沉积导电材料以形成分别形成所述第一导电柱101和所述第二导电柱102，其中，所述导电材料可以为铜、铝、镍、钛、钯、银、钨、铬中的一种或多种的组合，所述导热材料通过电镀、化学镀、化学气相沉积或物理气相沉积工艺形成。更具体的，所述导电材料包括铜，其而通过电镀工艺形成，接着在所述第一布线基板100的第一凹槽安装第一半导体芯片103，接着在所述第一布线基板100上模塑形成第一封装胶层104，所述第一封装胶层可以为环氧树脂，所述第一封装胶层104包裹所述第一导电柱101、第二导电柱102和所述第一半导体芯片103，接着通过减薄所述第一封装胶层104以使得所述第二导电柱102的一部分从所述第一封装胶层104的上表面露出，通过切割所述第一布线基板100以及所述第一封装胶层104的边缘区域以使得所述第一导电柱101的一部分从所述第一封装胶层104的侧面露出，以得到所述第一封装件。
在本实施例中，如图2所示，接着进行步骤(2)，提供一第二布线基板200，在所述第二布线基板200的中间区域形成第二凹槽，将第二半导体芯片201贴装在所述第二布线基板200上，并使得所述第二半导体芯片201的一部分嵌入到所述第二凹槽中，接着在所述第二半导体芯片201的背面叠置第三半导体芯片202和第四半导体芯片203，所述第三半导体芯片202和所述第四半导体芯片203相邻且间隔设置，接着在所述第二布线基板200上形成第二封装胶层204，接着在所述第二封装胶层204中形成分别电连接至所述第三半导体芯片202和第四半导体芯片203的第一导电通孔205和第二导电通孔206，在所述第一导电通孔205和所述第二导电通孔206上分别形成第一焊球207和第二焊球208，接着在所述第二线路基板200的背面植球209，以形成第二封装件。
在所述步骤(2)中，所述第二凹槽的尺寸大于所述第二半导体芯片201的尺寸，进而使得所述第二半导体芯片201与所述第二凹槽之间具有间隙，所述第二封装胶层204的一部分嵌入到所述间隙中，所述第三半导体芯片202和第四半导体芯片203与所述第二半导体芯片201之间通过绝缘粘结层进行固定。
在具体的实施例中，所述第二布线基板200具体可以是印刷线路板或陶瓷布线基板，所述第二、第三、第四半导体芯片201-203可以是晶体管、晶闸管、二极管、逻辑处理芯片、SOC芯片等合适的芯片。所述第二半导体芯片201倒装在所述第二凹槽中，所述第二半导体芯片201通过导电凸块与所述第二布线基板200电连接。
形成第二封装件的具体工艺为：在所述第二布线基板200上形成光刻胶掩膜，利用光刻胶掩膜在所述第二布线基板200中形成第二凹槽，接着将第二半导体芯片201倒装在所述第二布线基板200上，并使得所述第二半导体芯片201的一部分嵌入到所述第二凹槽中，接着在所述第二半导体芯片201的背面通过粘结剂叠置第三半导体芯片202和第四半导体芯片203，所述第三半导体芯片202和所述第四半导体芯片203相邻且间隔设置，接着在所述第二布线基板200上形成第二封装胶层204，所述第二封装胶层204可以为环氧树脂，所述第二封装胶层204包裹所述所述第二布线基板200、所述第二、第三、第四半导体芯片201-203，接着在所述第二封装胶层204中形成分别电连接至所述第三半导体芯片202和第四半导体芯片203的第一导电通孔205和第二导电通孔206，具体的，通过激光烧蚀工艺形成暴露所述第三半导体芯片202和第四半导体芯片203的通孔，进而通过沉积金属铜而分别形成电连接至所述第三半导体芯片202和第四半导体芯片203的第一导电通孔205和第二导电通孔206，接着在所述第一导电通孔205和所述第二导电通孔206上分别形成第一焊球207和第二焊球208，接着在所述第二线路基板200的背面植球209，以形成第二封装件。
在本实施例中，如图3所示，接着进行步骤(3)，提供第一载板300，在所述第一载板300上形成第一钝化层301，在所述第一钝化层301上形成第一重布线层302，在所述第一重布线层302上形成第三导电柱303和第四导电柱304，将第五半导体芯片305贴装在所述第一重布线层302上，接着在所述第一重布线层302上形成第三封装胶层306，所述第三封装胶层306包裹所述第三导电柱303、第四导电柱304和所述第五半导体芯片305，所述第三导电柱303的一部分从所述第三封装胶层306的侧面露出，所述第四导电柱304的一部分从所述第三封装胶层306的上表面露出，接着在所述第四导电柱304上植球，接着去除所述第一载板300(未图示)，以形成第三封装件。
在所述步骤(3)中，所述第三导电柱303比所述第四导电柱304更靠近所述第一重布线层302的边缘，所述第三导电柱303的高度小于所述第四导电柱304的高度，通过减薄所述第三封装胶层306以使得所述第四导电柱304的一部分从所述第三封装胶层306的上表面露出，通过切割所述第一钝化层301、第一重布线层302以及第三封装胶层306的边缘区域以使得所述第三导电柱303的一部分从所述第三封装胶层306的侧面露出。
在具体的实施例中，所述第一载板300可以是不锈钢基板、铜基板、剥离基板、陶瓷基板、半导体基板中的一种。
在具体的实施例中，所述第五半导体芯片305可以是晶体管、晶闸管、二极管、逻辑处理芯片、SOC芯片等合适的芯片。所述第五半导体芯片305与所述第一重布线层302电连接。
形成第三封装件的具体工艺为：在所述第一载板300上形成第一钝化层301，所述第一钝化层301可以是氧化硅、氮化硅、氮氧化硅以及氧化铝中的一种或多种，接着在所述第一钝化层301上形成第一重布线层302，所述第一重布线层302包括介质层和位于所述介质层中的金属布线层。接着在所述第一重布线层302上形成光刻胶掩膜，所述光刻胶掩膜预留有多个开口，接着在多个所述开口中沉积导电材料以形成分别形成所述第三导电柱303和第四导电柱304，其中，所述导电材料可以为铜、铝、镍、钛、钯、银、钨、铬中的一种或多种的组合，所述导热材料通过电镀、化学镀、化学气相沉积或物理气相沉积工艺形成。更具体的，所述导电材料包括铜，其而通过电镀工艺形成。将第五半导体芯片305贴装在所述第一重布线层302上，接着在所述第一重布线层302上形成第三封装胶层306，所述第三封装胶层306包括环氧树脂，所述第三导电柱303比所述第四导电柱304更靠近所述第一重布线层302的边缘，所述第三导电柱303的高度小于所述第四导电柱304的高度，通过减薄所述第三封装胶层306以使得所述第四导电柱304的一部分从所述第三封装胶层306的上表面露出，通过切割所述第一钝化层301、第一重布线层302以及第三封装胶层306的边缘区域以使得所述第三导电柱303的一部分从所述第三封装胶层306的侧面露出，以形成所述第三封装件。
在本实施例中，如图4所示，接着进行步骤(4)，提供一柔性线路基板400，将所述第一封装件贴装在所述柔性线路基板400的中间区域，将两个所述第二封装件分别贴装在所述柔性线路基板400的相对的两个侧边区域，接着在所述第一、第二封装件上设置第二载板401。
其中，在所述步骤(4)中，所述柔性线路基板400包括聚酰亚胺基板、聚对苯二甲酸乙二醇酯基板、聚苯醚砜基板、热塑性聚氨酯基板、聚碳酸酯基板、环氧树脂基板、苯酚树脂基板中的一种，所述第二载板401是不锈钢基板、铜基板、铁基板、陶瓷基板中的一种。在具体的实施例中，所述柔性线路基板400包括聚酰亚胺基板，所述第二载板401是不锈钢基板。
在本实施例中，如图5所示，接着进行步骤(5)，接着对所述所述柔性线路基板400的中间区域、所述第一布线基板100以及所述第一半导体芯片103进行刻蚀处理，以形成多个间隔设置的第一穿孔402，接着对所述所述柔性线路基板的相对的两个侧边区域、第二线路基板200以及所述第二半导体芯片201进行刻蚀处理，以形成多个间隔设置的第二穿孔403。
在具体的实施例中，在进行所述步骤(5)之前，在所述第一、第二封装件与所述柔性线路基板400之间均设置一保护层，所述保护层可以是底填材料，进而在后续的刻蚀处理中也去除部分的所述保护层以分别形成所述第一穿孔402和所述第二穿孔403。
在本实施例中，如图6所示，接着进行步骤(6)，接着在所述第一穿孔402和所述第二穿孔403中沉积树脂材料以分别形成第一加强柱501和第二加强柱502，所述第一加强柱501和所述第二加强柱502中的树脂材料的热膨胀系数小于所述柔性线路基板400中的树脂材料的热膨胀系数，接着去除所述第二载板401。
在所述步骤(6)中，所述第一加强柱501和第二加强柱502的材料为聚酰亚胺、环氧树脂、硅树脂、聚酯、丙烯酸树脂、苯酚树脂中的一种。通过热压合、狭缝涂布、注塑、模塑、涂覆、喷涂等工艺形成所述第一加强柱501和第二加强柱502，通过设置所述第一加强柱501和所述第二加强柱502中的树脂材料的热膨胀系数小于所述柔性线路基板400中的树脂材料的热膨胀系数，由于第一、第二加强柱的热膨胀系数较小，进而在使用过程中不会对柔性线路基板产生过大的膨胀应力，进而不会导致柔性线路基板产生裂纹，同时第一、第二加强柱的存在可以加强各封装件与柔性线路基板的接合稳定性。
在本实施例中，如图7所示，接着进行步骤(7)，接着在所述第一封装件上设置第三封装件，并使得第二导电柱102与所述第四导电柱304电连接，具体的，第二导电柱102与所述第四导电柱304之间通过焊球进行电连接，还可以在将所述第三封装件设置在所述所述第一封装件上之后，在所述第一封装件和所述第三封装件之间填入树脂材料以提高二者的稳固性，接着将所述柔性线路基板400的相对的两个侧边区域向上弯折，使得每个所述第二封装件均贴装至所述第一封装件的侧壁和所述第三封装件的侧壁，并使所述第一焊球207电连接至所述第三导电柱303，所述第二焊球208电连接至所述第一导电柱101。
如图7所示，本发明还提出一种半导体封装，其采用上述方法形成的。
在其他实施例中，本发明公开的一种半导体封装的形成方法，包括以下步骤：
(1)提供一第一布线基板，在所述第一布线基板的中间区域形成第一凹槽，在所述第一布线基板上形成第一导电柱和第二导电柱，将第一半导体芯片贴装在所述第一布线基板上，并使得所述第一半导体芯片的一部分嵌入到所述第一凹槽中，接着在所述第一布线基板上形成第一封装胶层，所述第一封装胶层包裹所述第一导电柱、第二导电柱和所述第一半导体芯片，所述第一导电柱的一部分从所述第一封装胶层的侧面露出，所述第二导电柱的一部分从所述第一封装胶层的上表面露出，接着在所述第一布线基板的背面植球，以形成第一封装件。
(2)提供一第二布线基板，在所述第二布线基板的中间区域形成第二凹槽，将第二半导体芯片贴装在所述第二布线基板上，并使得所述第二半导体芯片的一部分嵌入到所述第二凹槽中，接着在所述第二半导体芯片的背面叠置第三半导体芯片和第四半导体芯片，所述第三半导体芯片和所述第四半导体芯片相邻且间隔设置，接着在所述第二布线基板上形成第二封装胶层，接着在所述第二封装胶层中形成分别电连接至所述第三半导体芯片和第四半导体芯片的第一导电通孔和第二导电通孔，在所述第一导电通孔和所述第二导电通孔上分别形成第一焊球和第二焊球，接着在所述第二线路基板的背面植球，以形成第二封装件。
(3)提供第一载板，在所述第一载板上形成第一钝化层，在所述第一钝化层上形成第一重布线层，在所述第一重布线层上形成第三导电柱和第四导电柱，将第五半导体芯片贴装在所述第一重布线层上，接着在所述第一重布线层上形成第三封装胶层，所述第三封装胶层包裹所述第三导电柱、第四导电柱和所述第五半导体芯片，所述第三导电柱的一部分从所述第三封装胶层的侧面露出，所述第四导电柱的一部分从所述第三封装胶层的上表面露出，接着在所述第四导电柱上植球，接着去除所述第一载板，以形成第三封装件。
(4)提供一柔性线路基板，将所述第一封装件贴装在所述柔性线路基板的中间区域，将两个所述第二封装件分别贴装在所述柔性线路基板的相对的两个侧边区域，接着在所述第一、第二封装件上设置第二载板。
(5)接着对所述所述柔性线路基板的中间区域、所述第一布线基板以及所述第一半导体芯片进行刻蚀处理，以形成多个间隔设置的第一穿孔，接着对所述所述柔性线路基板的相对的两个侧边区域、第二线路基板以及所述第二半导体芯片进行刻蚀处理，以形成多个间隔设置的第二穿孔。
(6)接着在所述第一穿孔和所述第二穿孔中沉积树脂材料以分别形成第一加强柱和第二加强柱，所述第一加强柱和所述第二加强柱中的树脂材料的热膨胀系数小于所述柔性线路基板中的树脂材料的热膨胀系数，接着去除所述第二载板。
(7)接着在所述第一封装件上设置第三封装件，并使得第二导电柱与所述第四导电柱电连接，接着将所述柔性线路基板的相对的两个侧边区域向上弯折，使得每个所述第二封装件均贴装至所述第一封装件的侧壁和所述第三封装件的侧壁，并使所述第一焊球电连接至所述第三导电柱，所述第二焊球电连接至所述第一导电柱。
在一些其他实施例中，在所述步骤(1)中，所述第一导电柱比所述第二导电柱更靠近所述第一布线基板的边缘，所述第一导电柱的高度小于所述第二导电柱的高度，所述第一半导体芯片正装或倒装在所述第一凹槽中，通过减薄所述第一封装胶层以使得所述第二导电柱的一部分从所述第一封装胶层的上表面露出，通过切割所述第一布线基板以及所述第一封装胶层的边缘区域以使得所述第一导电柱的一部分从所述第一封装胶层的侧面露出。
在一些其他实施例中，在所述步骤(2)中，所述第二凹槽的尺寸大于所述第二半导体芯片的尺寸，进而使得所述第二半导体芯片与所述第二凹槽之间具有间隙，所述第二封装胶层的一部分嵌入到所述间隙中，所述第三半导体芯片和第四半导体芯片与所述第二半导体芯片之间通过绝缘粘结层进行固定。
在一些其他实施例中，在所述步骤(3)中，所述第三导电柱比所述第四导电柱更靠近所述第一重布线层的边缘，所述第三导电柱的高度小于所述第四导电柱的高度，通过减薄所述第三封装胶层以使得所述第四导电柱的一部分从所述第三封装胶层的上表面露出，通过切割所述第一钝化层、第一重布线层以及第三封装胶层的边缘区域以使得所述第三导电柱的一部分从所述第三封装胶层的侧面露出。
在一些其他实施例中，在进行所述步骤(5)之前，在所述第一、第二封装件与所述柔性线路基板之间均设置一保护层。
在一些其他实施例中，在所述步骤(6)中，所述第一加强柱和第二加强柱的材料为聚酰亚胺、环氧树脂、硅树脂、聚酯、丙烯酸树脂、苯酚树脂中的一种。
在一些其他实施例中，本发明还提出一种半导体封装，其采用上述方法形成的。
如上所述，本发明的一种半导体封装及其形成方法具有如下有益效果：在本发明的半导体封装的形成过程中，通过在第一封装件中形成从所述第一封装胶层的侧面露出的第一导电柱以及从所述第一封装胶层的上表面露出的第二导电柱柱；在第二封装件中形成第二半导体芯片，以及设置在所述第二半导体芯片的背面的第三半导体芯片和第四半导体芯片；通过在第三封装件中形成从所述第三封装胶层的侧面露出的第三导电柱以及从所述第三封装胶层的上表面露出的第四导电柱，上述各结构的设置可以方便第一、第二、第三封装件的电连接，进而可以提高第一、第二、第三封装件的连接复杂度，进而可以实现半导体封装的功能多样化。通过将所述第一封装件贴装在所述柔性线路基板的中间区域且将两个所述第二封装件分别贴装在所述柔性线路基板的相对的两个侧边区域，进而形成多个间隔设置的第一穿孔和第二穿孔，并在所述第一穿孔和所述第二穿孔中沉积树脂材料以分别形成第一加强柱和第二加强柱，所述第一加强柱和所述第二加强柱中的树脂材料的热膨胀系数小于所述柔性线路基板中的树脂材料的热膨胀系数，由于第一、第二加强柱的热膨胀系数较小，进而在使用过程中不会对柔性线路基板产生过大的膨胀应力，进而不会导致柔性线路基板产生裂纹，同时第一、第二加强柱的存在可以加强各封装件与柔性线路基板的接合稳定性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种半导体封装的形成方法，其特征在于：包括以下步骤：
(1)提供一第一布线基板，在所述第一布线基板的中间区域形成第一凹槽，在所述第一布线基板上形成第一导电柱和第二导电柱，将第一半导体芯片贴装在所述第一布线基板上，并使得所述第一半导体芯片的一部分嵌入到所述第一凹槽中，接着在所述第一布线基板上形成第一封装胶层，所述第一封装胶层包裹所述第一导电柱、第二导电柱和所述第一半导体芯片，所述第一导电柱的一部分从所述第一封装胶层的侧面露出，所述第二导电柱的一部分从所述第一封装胶层的上表面露出，接着在所述第一布线基板的背面植球，以形成第一封装件；
(2)提供一第二布线基板，在所述第二布线基板的中间区域形成第二凹槽，将第二半导体芯片贴装在所述第二布线基板上，并使得所述第二半导体芯片的一部分嵌入到所述第二凹槽中，接着在所述第二半导体芯片的背面叠置第三半导体芯片和第四半导体芯片，所述第三半导体芯片和所述第四半导体芯片相邻且间隔设置，接着在所述第二布线基板上形成第二封装胶层，接着在所述第二封装胶层中形成分别电连接至所述第三半导体芯片和第四半导体芯片的第一导电通孔和第二导电通孔，在所述第一导电通孔和所述第二导电通孔上分别形成第一焊球和第二焊球，接着在所述第二布线 基板的背面植球，以形成第二封装件；
(3)提供第一载板，在所述第一载板上形成第一钝化层，在所述第一钝化层上形成第一重布线层，在所述第一重布线层上形成第三导电柱和第四导电柱，将第五半导体芯片贴装在所述第一重布线层上，接着在所述第一重布线层上形成第三封装胶层，所述第三封装胶层包裹所述第三导电柱、第四导电柱和所述第五半导体芯片，所述第三导电柱的一部分从所述第三封装胶层的侧面露出，所述第四导电柱的一部分从所述第三封装胶层的上表面露出，接着在所述第四导电柱上植球，接着去除所述第一载板，以形成第三封装件；
(4)提供一柔性线路基板，将所述第一封装件贴装在所述柔性线路基板的中间区域，将两个所述第二封装件分别贴装在所述柔性线路基板的相对的两个侧边区域，接着在所述第一、第二封装件上设置第二载板；
(5)接着对所述所述柔性线路基板的中间区域、所述第一布线基板以及所述第一半导体芯片进行刻蚀处理，以形成多个间隔设置的第一穿孔，接着对所述所述柔性线路基板的相对的两个侧边区域、第二线路基板以及所述第二半导体芯片进行刻蚀处理，以形成多个间隔设置的第二穿孔；
(6)接着在所述第一穿孔和所述第二穿孔中沉积树脂材料以分别形成第一加强柱和第二加强柱，所述第一加强柱和所述第二加强柱中的树脂材料的热膨胀系数小于所述柔性线路基板中的树脂材料的热膨胀系数，接着去除所述第二载板；
(7)接着在所述第一封装件上设置第三封装件，并使得第二导电柱与所述第四导电柱电连接，接着将所述柔性线路基板的相对的两个侧边区域向上弯折，使得每个所述第二封装件均贴装至所述第一封装件的侧壁和所述第三封装件的侧壁，并使所述第一焊球电连接至所述第三导电柱，所述第二焊球电连接至所述第一导电柱。
2.根据权利要求1所述的半导体封装的形成方法，其特征在于：在所述步骤(1)中，所述第一导电柱比所述第二导电柱更靠近所述第一布线基板的边缘，所述第一导电柱的高度小于所述第二导电柱的高度，所述第一半导体芯片正装或倒装在所述第一凹槽中，通过减薄所述第一封装胶层以使得所述第二导电柱的一部分从所述第一封装胶层的上表面露出，通过切割所述第一布线基板以及所述第一封装胶层的边缘区域以使得所述第一导电柱的一部分从所述第一封装胶层的侧面露出。
3.根据权利要求1所述的半导体封装的形成方法，其特征在于：在所述步骤(2)中，所述第二凹槽的尺寸大于所述第二半导体芯片的尺寸，进而使得所述第二半导体芯片与所述第二凹槽之间具有间隙，所述第二封装胶层的一部分嵌入到所述间隙中，所述第三半导体芯片和第四半导体芯片与所述第二半导体芯片之间通过绝缘粘结层进行固定。
4.根据权利要求1所述的半导体封装的形成方法，其特征在于：在所述步骤(3)中，所述第三导电柱比所述第四导电柱更靠近所述第一重布线层的边缘，所述第三导电柱的高度小于所述第四导电柱的高度，通过减薄所述第三封装胶层以使得所述第四导电柱的一部分从所述第三封装胶层的上表面露出，通过切割所述第一钝化层、第一重布线层以及第三封装胶层的边缘区域以使得所述第三导电柱的一部分从所述第三封装胶层的侧面露出。
5.根据权利要求1所述的半导体封装的形成方法，其特征在于：在进行所述步骤(5)之前，在所述第一、第二封装件与所述柔性线路基板之间均设置一保护层。
6.根据权利要求1所述的半导体封装的形成方法，其特征在于：在所述步骤(6)中，所述第一加强柱和第二加强柱的材料为聚酰亚胺、环氧树脂、硅树脂、聚酯、丙烯酸树脂、苯酚树脂中的一种。
7.一种半导体封装，其特征在于，采用权利要求1-6任一项所述的方法形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010949498.1A CN112053961B (zh) | 2020-09-10 | 2020-09-10 | 一种半导体封装及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010949498.1A CN112053961B (zh) | 2020-09-10 | 2020-09-10 | 一种半导体封装及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112053961A CN112053961A (zh) | 2020-12-08 |
| CN112053961B true CN112053961B (zh) | 2022-06-03 |
Family
ID=73611486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010949498.1A Active CN112053961B (zh) | 2020-09-10 | 2020-09-10 | 一种半导体封装及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112053961B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115565890B (zh) * | 2022-12-07 | 2023-04-18 | 西北工业大学 | 一种折叠式多芯片柔性集成封装方法及柔性集成封装芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080102022A (ko) * | 2007-05-17 | 2008-11-24 | 삼성전자주식회사 | 회로기판의 제조방법, 반도체 패키지의 제조방법, 이에의해 제조된 회로기판 및 반도체 패키지 |
| CN106058074A (zh) * | 2016-07-29 | 2016-10-26 | 京东方科技集团股份有限公司 | 封装件及封装方法、固化装置、封装系统、显示装置 |
| CN110010593A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种三维堆叠系统级封装工艺 |
| CN111192863A (zh) * | 2020-01-10 | 2020-05-22 | 张正 | 一种芯片堆叠封装结构及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015195263A (ja) * | 2014-03-31 | 2015-11-05 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
-
2020
- 2020-09-10 CN CN202010949498.1A patent/CN112053961B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080102022A (ko) * | 2007-05-17 | 2008-11-24 | 삼성전자주식회사 | 회로기판의 제조방법, 반도체 패키지의 제조방법, 이에의해 제조된 회로기판 및 반도체 패키지 |
| CN106058074A (zh) * | 2016-07-29 | 2016-10-26 | 京东方科技集团股份有限公司 | 封装件及封装方法、固化装置、封装系统、显示装置 |
| CN110010593A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种三维堆叠系统级封装工艺 |
| CN111192863A (zh) * | 2020-01-10 | 2020-05-22 | 张正 | 一种芯片堆叠封装结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112053961A (zh) | 2020-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304790B2 (en) | Method of fabricating an integrated fan-out package | |
| US10861760B2 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
| US20080258293A1 (en) | Semiconductor device package to improve functions of heat sink and ground shield | |
| US20070254406A1 (en) | Method for manufacturing stacked package structure | |
| US20090032971A1 (en) | Die Stacking Apparatus and Method | |
| US9105647B2 (en) | Method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material | |
| EP3147942B1 (en) | Semiconductor package, semiconductor device using the same and manufacturing method thereof | |
| US20190333880A1 (en) | Fan-out antenna packaging structure and preparation method thereof | |
| US10872867B2 (en) | Fan-out antenna packaging structure and preparation method thereof | |
| US12114427B2 (en) | Method for fabricating assemble substrate | |
| US20080224276A1 (en) | Semiconductor device package | |
| US20180130732A1 (en) | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof | |
| US7335987B2 (en) | Semiconductor package and method for manufacturing the same | |
| US10177117B2 (en) | Method for fabricating semiconductor package having a multi-layer molded conductive substrate and structure | |
| JP2009010378A (ja) | 擬似チップを有する半導体素子パッケージ | |
| US20220293482A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN112053961B (zh) | 一种半导体封装及其形成方法 | |
| CN112242363A (zh) | 电子封装件 | |
| US20180240779A1 (en) | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof | |
| CN107895717B (zh) | 电子封装件及其制法 | |
| US20120001322A1 (en) | Double molded chip scale package | |
| US20100140773A1 (en) | Stacked chip, micro-layered lead frame semiconductor package | |
| CN111710672A (zh) | 一种半导体封装件及其制备方法 | |
| US12051641B2 (en) | Electronic package and manufacturing method thereof | |
| US20180130731A1 (en) | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220512 Address after: 518000 Guangming New District, Shenzhen City, Guangdong Province, Heshuikou Community, Gongming Street, Area A, 3rd floor, Xinghuang Science Park, 7th Industrial Zone Applicant after: Shenzhen Ipas New Materials Technology Co.,Ltd. Address before: 1506, Huiyuan Building, 38 Huaneng Road, Lixia District, Jinan City, Shandong Province Applicant before: SHANDONG AOTIAN ENVIRONMENTAL PROTECTION TECHNOLOGY CO.,LTD. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 304, 307, and 309, 3rd floor, Chuangyan Street, Zhongxin Knowledge City Science and Information Industry Park, Huangpu District, Guangzhou City, Guangdong Province, 510700 (self designated Building 3) (R&D office) Patentee after: Guangdong Ipas New Materials Technology Co.,Ltd. Country or region after: China Address before: 518000 Guangming New District, Shenzhen City, Guangdong Province, Heshuikou Community, Gongming Street, Area A, 3rd floor, Xinghuang Science Park, 7th Industrial Zone Patentee before: Shenzhen Ipas New Materials Technology Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |