CN111192863A - 一种芯片堆叠封装结构及其制备方法 - Google Patents

一种芯片堆叠封装结构及其制备方法 Download PDF

Info

Publication number
CN111192863A
CN111192863A CN202010028073.7A CN202010028073A CN111192863A CN 111192863 A CN111192863 A CN 111192863A CN 202010028073 A CN202010028073 A CN 202010028073A CN 111192863 A CN111192863 A CN 111192863A
Authority
CN
China
Prior art keywords
metal conductive
solder
circuit substrate
contact pad
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010028073.7A
Other languages
English (en)
Other versions
CN111192863B (zh
Inventor
张正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG HANQI INDUSTRIAL TECHNOLOGY RESEARCH AND DEVELOPMENT Co.,Ltd.
Original Assignee
张正
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 张正 filed Critical 张正
Priority to CN202010028073.7A priority Critical patent/CN111192863B/zh
Publication of CN111192863A publication Critical patent/CN111192863A/zh
Application granted granted Critical
Publication of CN111192863B publication Critical patent/CN111192863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种芯片堆叠封装结构及其制备方法，该包括以下步骤：提供一线路基板，在所述线路基板上形成第一、第二金属导电柱，在所述第一、第二金属导电柱上分别形成多个穿孔；形成第一、第二焊料结构，所述第一、第二焊料结构分别完全包裹所述第一、第二金属导电柱，将第一封装结构安装在所述第一焊料结构上，将所述第二封装结构安装在所述第二焊料结构上，接着在所述线路基板的第一表面上形成封装外壳，所述封装外壳完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板上形成导电焊球。

Description

一种芯片堆叠封装结构及其制备方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种芯片堆叠封装结构及其制备方法。
背景技术
随着电子产品的微型化发展趋势，封装基板表面可以提供设置半导体芯片或封装结构的面积越来越小，因此，发展出一种半导体封装结构的立体堆栈技术，在该类半导体封装结构的制备过程中，通过于一半导体封装结构上形成有焊球，并将另一半导体封装结构叠置于该焊球上，而成为一层叠封装POP的封装结构，以符合小型表面接合面积与高密度组件设置的要求。如何进一步提高POP封装结构的稳固性，引起了人们的广泛关注。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种芯片堆叠封装结构及其制备方法。
为实现上述目的，本发明采用的技术方案是：
一种芯片堆叠封装结构的制备方法，包括以下步骤：
1)提供一线路基板，所述线路基板具有相对的第一表面和第二表面，所述线路基板的所述第一表面上分别具有第一接触焊盘、第二接触焊盘，所述线路基板的所述第二表面上具有第三接触焊盘；
2)接着在所述线路基板的所述第一接触焊盘上形成第一金属导电柱，并在所述线路基板的所述第二接触焊盘上形成第二金属导电柱，在所述第一金属导电柱以及所述第二金属导电柱上分别形成多个穿孔；
3)接着形成第一焊料结构，所述第一焊料结构完全包裹所述第一金属导电柱，且所述第一焊料结构的部分焊料填充所述第一金属导电柱的所述穿孔，提供一第一封装结构，所述第一封装结构的下表面具有与所述第一金属导电柱相对应的凹槽，将所述第一封装结构安装在所述第一焊料结构上，使得所述第一金属导电柱嵌入相应的凹槽中，使得所述第一金属导电柱与所述第一封装结构电连接，然后利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力；
4)接着形成第二焊料结构，所述第二焊料结构完全包裹所述第二金属导电柱，且所述第二焊料结构的部分焊料填充所述第二金属导电柱的所述穿孔，提供一第二封装结构，所述第二封装结构的下表面具有与所述第二金属导电柱相对应的凹槽，将所述第二封装结构安装在所述第二焊料结构上，使得所述第二金属导电柱嵌入相应的凹槽中，使得所述第二金属导电柱与所述第二封装结构电连接，然后利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力；
5)接着在所述线路基板的第一表面上形成封装外壳，所述封装外壳完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板的所述第三接触焊盘上形成导电焊球。
作为优选，在所述步骤1)中，所述线路基板中具有导电结构，所述第一接触焊盘以及所述第二接触焊盘分别通过相应的导电结构与所述第三接触焊盘电连接。
作为优选，在所述步骤2)中，所述第一、第二金属导电柱的材料为银、铜、铝中的一种或多种，所述第一、第二金属导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述穿孔。
作为优选，在所述步骤3)中，通过回流焊工艺将所述第一封装结构安装在所述第一焊料结构上，所述第一激光的功率为50-100W，所述第一激光的光斑直径为的50-100微米。
作为优选，在所述步骤4)中，通过回流焊工艺将所述第二封装结构安装在所述第二焊料结构上，所述第二激光的功率为10-40W，所述第二激光的光斑直径为的100-200微米。
作为优选，在所述步骤5)中，所述封装外壳含有电磁屏蔽层。
本发明还提出一种芯片堆叠封装结构，其采用上述方法制备形成的。
本发明与现有技术相比具有下列优点：
在本发明的芯片堆叠封装结构的制备方法中，通过将第一焊料结构完全包裹所述第一金属导电柱，将第二焊料结构完全包裹所述第二金属导电柱，部分焊料填充所述第一、第二金属导电柱的相应穿孔中，金属导电柱嵌入相应的凹槽中，有效提高了各封装结构与线路基板的电连接稳定性，同时利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力，利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力，通过优化第一激光以及第二激光的工艺参数，可以确保焊料结构中的应力得到缓慢释放，进而可以提高各焊料结构的稳固性和耐用性。
附图说明
图1为本发明的芯片堆叠封装结构的结构示意图。
具体实施方式
本发明提供一种芯片堆叠封装结构的制备方法，包括以下步骤：
1)提供一线路基板，所述线路基板具有相对的第一表面和第二表面，所述线路基板的所述第一表面上分别具有第一接触焊盘、第二接触焊盘，所述线路基板的所述第二表面上具有第三接触焊盘，其中，所述线路基板中具有导电结构，所述第一接触焊盘以及所述第二接触焊盘分别通过相应的导电结构与所述第三接触焊盘电连接，所述线路基板具体可以为印刷线路板，所述导电结可以导电柱，更具体为导电铜柱或导电铝柱，所述第一、第二、第三接触焊盘的材料为铜、铝、银等。
2)接着在所述线路基板的所述第一接触焊盘上形成第一金属导电柱，并在所述线路基板的所述第二接触焊盘上形成第二金属导电柱，在所述第一金属导电柱以及所述第二金属导电柱上分别形成多个穿孔，所述第一、第二金属导电柱的材料为银、铜、铝中的一种或多种，所述第一、第二金属导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述穿孔，所述穿孔的深度与相应的金属导电柱的高度的比值为0.3-0.6，所述穿孔的直径与所述金属导电柱的直径的比值为0.3-0.5，在具体的实施例中，所述第一、第二金属导电柱的材料为铜，所述第一、第二金属导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过光刻胶形成掩膜，在利用激光烧蚀工艺形成所述穿孔，所述穿孔的深度与相应的金属导电柱的高度的比值为0.45，所述穿孔的直径与所述金属导电柱的直径的比值为0.4，通过优化所述穿孔的深度与相应的金属导电柱的高度的比值以及所述穿孔的直径与所述金属导电柱的直径的比值，一方面可以确保金属导电柱本身不发生坍塌损坏，另一方面可以尽量多的焊料嵌入到该穿孔结构中，提高整个导电结构的稳固性。
3)接着形成第一焊料结构，所述第一焊料结构完全包裹所述第一金属导电柱，且所述第一焊料结构的部分焊料填充所述第一金属导电柱的所述穿孔，提供一第一封装结构，所述第一封装结构的下表面具有与所述第一金属导电柱相对应的凹槽，将所述第一封装结构安装在所述第一焊料结构上，使得所述第一金属导电柱嵌入相应的凹槽中，使得所述第一金属导电柱与所述第一封装结构电连接，然后利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力，通过回流焊工艺将所述第一封装结构安装在所述第一焊料结构上，所述第一激光的功率为50-100W，所述第一激光的光斑直径为50-100微米，通过设置凹槽方便金属导电柱的嵌入，在回流焊工艺焊接完成后，利用第一激光照射所述第一焊料结构，所述第一激光的功率为60W，所述第一激光的光斑直径为60微米，在每个固定区域照射5-30秒，可以缓慢释放所述第一焊料结构中的应力，且在该过程中会在第一焊料结构的表面形成凹坑，该凹坑的存在便于后续封装外壳的部分材料嵌入该凹坑中。
4)接着形成第二焊料结构，所述第二焊料结构完全包裹所述第二金属导电柱，且所述第二焊料结构的部分焊料填充所述第二金属导电柱的所述穿孔，提供一第二封装结构，所述第二封装结构的下表面具有与所述第二金属导电柱相对应的凹槽，将所述第二封装结构安装在所述第二焊料结构上，使得所述第二金属导电柱嵌入相应的凹槽中，使得所述第二金属导电柱与所述第二封装结构电连接，然后利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力，通过回流焊工艺将所述第二封装结构安装在所述第二焊料结构上，所述第二激光的功率为10-40W，所述第二激光的光斑直径为的100-200微米。通过设置凹槽方便金属导电柱的嵌入，在回流焊工艺焊接完成后，利用第二激光照射所述第二焊料结构，所述第二激光的功率为25W，所述第二激光的光斑直径为150微米，在每个固定区域照射10-20秒，可以缓慢释放所述第二焊料结构中的应力，且在该过程中会在第二焊料结构的表面形成凹坑，该凹坑的存在便于后续封装外壳的部分材料嵌入该凹坑中。
5)接着在所述线路基板的第一表面上形成封装外壳，所述封装外壳完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板的所述第三接触焊盘上形成导电焊球。所述封装外壳为树脂材料，且在所述封装外壳的表面包括电磁屏蔽层。
本发明还提出一种芯片堆叠封装结构，其采用上述方法制备形成的。如图1所示，所述芯片堆叠封装结构包括线路基板1，所述线路基板1具有相对的第一表面和第二表面，所述线路基板1的所述第一表面上分别具有第一接触焊盘、第二接触焊盘，所述线路基板1的所述第二表面上具有第三接触焊盘，在所述线路基板1的所述第一接触焊盘上形成第一金属导电柱2，并在所述线路基板1的所述第二接触焊盘上形成第二金属导电柱3，在所述第一金属导电柱2以及所述第二金属导电柱3上分别形成多个穿孔4，第一焊料结构5完全包裹所述第一金属导电柱2，且所述第一焊料结构5的部分焊料填充所述第一金属导电柱2的所述穿孔4，将第一封装结构6安装在所述第一焊料结构5上，所述第二焊料结构7完全包裹所述第二金属导电柱3，且所述第二焊料结构7的部分焊料填充所述第二金属导电柱3的所述穿孔4，第二封装结构8安装在所述第二焊料结构7上，在所述线路基板1的第一表面上形成封装外壳9，所述封装外壳9完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板1的所述第三接触焊盘上形成导电焊球10。
在本发明的芯片堆叠封装结构的制备方法中，通过将第一焊料结构完全包裹所述第一金属导电柱，将第二焊料结构完全包裹所述第二金属导电柱，部分焊料填充所述第一、第二金属导电柱的相应穿孔中，金属导电柱嵌入相应的凹槽中，有效提高了各封装结构与线路基板的电连接稳定性，同时利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力，利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力，通过优化第一激光以及第二激光的工艺参数，可以确保焊料结构中的应力得到缓慢释放，进而可以提高各焊料结构的稳固性和耐用性。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种芯片堆叠封装结构的制备方法，其特征在于：包括以下步骤：
1)提供一线路基板，所述线路基板具有相对的第一表面和第二表面，所述线路基板的所述第一表面上分别具有第一接触焊盘、第二接触焊盘，所述线路基板的所述第二表面上具有第三接触焊盘；
2)接着在所述线路基板的所述第一接触焊盘上形成第一金属导电柱，并在所述线路基板的所述第二接触焊盘上形成第二金属导电柱，在所述第一金属导电柱以及所述第二金属导电柱上分别形成多个穿孔；
3)接着形成第一焊料结构，所述第一焊料结构完全包裹所述第一金属导电柱，且所述第一焊料结构的部分焊料填充所述第一金属导电柱的所述穿孔，提供一第一封装结构，所述第一封装结构的下表面具有与所述第一金属导电柱相对应的凹槽，将所述第一封装结构安装在所述第一焊料结构上，使得所述第一金属导电柱嵌入相应的凹槽中，使得所述第一金属导电柱与所述第一封装结构电连接，然后利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力；
4)接着形成第二焊料结构，所述第二焊料结构完全包裹所述第二金属导电柱，且所述第二焊料结构的部分焊料填充所述第二金属导电柱的所述穿孔，提供一第二封装结构，所述第二封装结构的下表面具有与所述第二金属导电柱相对应的凹槽，将所述第二封装结构安装在所述第二焊料结构上，使得所述第二金属导电柱嵌入相应的凹槽中，使得所述第二金属导电柱与所述第二封装结构电连接，然后利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力；
5)接着在所述线路基板的第一表面上形成封装外壳，所述封装外壳完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板的所述第三接触焊盘上形成导电焊球。
2.根据权利要求1所述的芯片堆叠封装结构的制备方法，其特征在于：在所述步骤1)中，所述线路基板中具有导电结构，所述第一接触焊盘以及所述第二接触焊盘分别通过相应的导电结构与所述第三接触焊盘电连接。
3.根据权利要求1所述的芯片堆叠封装结构的制备方法，其特征在于：在所述步骤2)中，所述第一、第二金属导电柱的材料为银、铜、铝中的一种或多种，所述第一、第二金属导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述穿孔。
4.根据权利要求1所述的芯片堆叠封装结构的制备方法，其特征在于：在所述步骤3)中，通过回流焊工艺将所述第一封装结构安装在所述第一焊料结构上，所述第一激光的功率为50-100W，所述第一激光的光斑直径为的50-100微米。
5.根据权利要求1所述的芯片堆叠封装结构的制备方法，其特征在于：在所述步骤4)中，通过回流焊工艺将所述第二封装结构安装在所述第二焊料结构上，所述第二激光的功率为10-40W，所述第二激光的光斑直径为的100-200微米。
6.根据权利要求1所述的芯片堆叠封装结构的制备方法，其特征在于：在所述步骤5)中，所述封装外壳含有电磁屏蔽层。
7.一种芯片堆叠封装结构，其特征在于，采用权利要求1-6任一项所述的方法制备形成的。
CN202010028073.7A 2020-01-10 2020-01-10 一种芯片堆叠封装结构及其制备方法 Active CN111192863B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010028073.7A CN111192863B (zh) 2020-01-10 2020-01-10 一种芯片堆叠封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010028073.7A CN111192863B (zh) 2020-01-10 2020-01-10 一种芯片堆叠封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111192863A true CN111192863A (zh) 2020-05-22
CN111192863B CN111192863B (zh) 2021-07-13

Family

ID=70709923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010028073.7A Active CN111192863B (zh) 2020-01-10 2020-01-10 一种芯片堆叠封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111192863B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112053961A (zh) * 2020-09-10 2020-12-08 山东傲天环保科技有限公司 一种半导体封装及其形成方法
CN112614821A (zh) * 2020-12-15 2021-04-06 Oppo广东移动通信有限公司 封装结构及其制备方法、电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
JP2005038891A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体製品の製造方法および回路基板
CN1611002A (zh) * 2001-12-28 2005-04-27 埃普科斯股份有限公司 结构高度低的封装元器件及制造方法
CN1817538A (zh) * 2004-12-05 2006-08-16 国际商业机器公司 改进的焊料互连结构和使用注入模制焊料的方法
CN102543939A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN102593110A (zh) * 2012-01-05 2012-07-18 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
US8276269B2 (en) * 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
CN105870023A (zh) * 2014-12-27 2016-08-17 矽品精密工业股份有限公司 封装结构及其制法
US20160336286A1 (en) * 2014-05-12 2016-11-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US20190244926A1 (en) * 2015-06-11 2019-08-08 International Business Machines Corporation Chip-on-chip structure and methods of manufacture

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
CN1611002A (zh) * 2001-12-28 2005-04-27 埃普科斯股份有限公司 结构高度低的封装元器件及制造方法
JP2005038891A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体製品の製造方法および回路基板
CN1817538A (zh) * 2004-12-05 2006-08-16 国际商业机器公司 改进的焊料互连结构和使用注入模制焊料的方法
US8276269B2 (en) * 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
CN102543939A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN102593110A (zh) * 2012-01-05 2012-07-18 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
US20160336286A1 (en) * 2014-05-12 2016-11-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
CN105870023A (zh) * 2014-12-27 2016-08-17 矽品精密工业股份有限公司 封装结构及其制法
US20190244926A1 (en) * 2015-06-11 2019-08-08 International Business Machines Corporation Chip-on-chip structure and methods of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112053961A (zh) * 2020-09-10 2020-12-08 山东傲天环保科技有限公司 一种半导体封装及其形成方法
CN112053961B (zh) * 2020-09-10 2022-06-03 深圳伊帕思新材料科技有限公司 一种半导体封装及其形成方法
CN112614821A (zh) * 2020-12-15 2021-04-06 Oppo广东移动通信有限公司 封装结构及其制备方法、电子设备

Also Published As

Publication number Publication date
CN111192863B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
US9806050B2 (en) Method of fabricating package structure
US6228466B1 (en) Printed wiring board and method for manufacturing the same
JP5123664B2 (ja) 半導体装置およびその製造方法
US9510453B2 (en) Package carrier
US9345143B2 (en) Method of fabricating a wiring board
CN111192863B (zh) 一种芯片堆叠封装结构及其制备方法
JP5254406B2 (ja) 配線基板、及び半導体装置
EP2560201A2 (en) Semiconductor packaging structure and method of fabricating the same
JP2022002287A (ja) 放熱埋め込みパッケージング方法
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
US20100029047A1 (en) Method of fabricating printed circuit board having semiconductor components embedded therein
JP2018085412A (ja) 貫通電極基板及びその製造方法
JP2006165196A (ja) 積層配線基板及びその製造方法
CN111199889B (zh) 一种半导体封装结构及其制备方法
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
WO2021115377A1 (zh) 封装方法、封装结构及封装模块
KR102087683B1 (ko) 반도체 장치의 제조 방법
JP2002222824A (ja) 半導体装置及びその製造方法
JP3246959B2 (ja) バンプを備えた回路基板及びその製造法
KR101111428B1 (ko) 반도체패키지 및 이의 제조방법
CN111162013B (zh) 一种半导体封装结构及一种半导体封装的制造方法
JP3815033B2 (ja) マルチチップモジュール用ベース基板の作製方法
KR100858032B1 (ko) 능동 소자 내장형 인쇄회로기판 및 제조 방법
CN111146093B (zh) 一种半导体堆叠封装结构及其制备方法
JP4881369B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210624

Address after: 528300 Guangdong Foshan Shunde District Daliang sub district office Dehe residents committee 37 / F 3701 / F 38 / F office, building 1, poly business center, 3 Guotai South Road (office use and residence declaration only)

Applicant after: GUANGDONG HANQI INDUSTRIAL TECHNOLOGY RESEARCH AND DEVELOPMENT Co.,Ltd.

Address before: 230000 group 1, Jiming village, Baishan Town, Lujiang County, Hefei City, Anhui Province

Applicant before: Zhang Zheng

GR01 Patent grant
GR01 Patent grant