CN111199889B - 一种半导体封装结构及其制备方法 - Google Patents

一种半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN111199889B
CN111199889B CN202010028067.1A CN202010028067A CN111199889B CN 111199889 B CN111199889 B CN 111199889B CN 202010028067 A CN202010028067 A CN 202010028067A CN 111199889 B CN111199889 B CN 111199889B
Authority
CN
China
Prior art keywords
solder
circuit substrate
conductive
forming
conductive pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010028067.1A
Other languages
English (en)
Other versions
CN111199889A (zh
Inventor
张正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAODE LIGHTING GROUP Co.,Ltd.
Original Assignee
Baode Lighting Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Baode Lighting Group Co ltd filed Critical Baode Lighting Group Co ltd
Priority to CN202010028067.1A priority Critical patent/CN111199889B/zh
Publication of CN111199889A publication Critical patent/CN111199889A/zh
Application granted granted Critical
Publication of CN111199889B publication Critical patent/CN111199889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明涉及一种封装结构及其制备方法，该方法包括以下步骤：提供一线路基板，在所述线路基板上形成第一焊料结构，将所述第一封装结构安装在所述线路基板上，然后利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力；在所述线路基板上形成第二焊料结构，将所述第二封装结构安装在所述线路基板上，使得所述第二导电柱嵌入到所述第二焊料结构中，然后利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力；接着在所述线路基板的第一表面上形成封装外壳，所述封装外壳完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板的所述第三接触焊盘上形成导电焊球。

Description

一种半导体封装结构及其制备方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种封装结构及其制备方法。
背景技术
随着电子产品的微型化发展趋势，封装基板表面可以提供设置半导体芯片或封装结构的面积越来越小，因此，发展出一种半导体封装结构的立体堆栈技术，在该类半导体封装结构的制备过程中，通过于一半导体封装结构上形成有焊球，并将另一半导体封装结构叠置于该焊球上，而成为一层叠封装POP的封装结构，以符合小型表面接合面积与高密度组件设置的要求。如何进一步提高POP封装结构的稳固性，引起了人们的广泛关注。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种封装结构及其制备方法。
为实现上述目的，本发明采用的技术方案是：
一种封装结构的制备方法，包括以下步骤：
1)提供一线路基板，所述线路基板具有相对的第一表面和第二表面，所述线路基板的所述第一表面上分别具有第一接触焊盘、第二接触焊盘，所述线路基板的所述第二表面上具有第三接触焊盘；
2)接着在所述线路基板的所述第一接触焊盘上形成第一焊料结构，提供一第一封装结构，在所述第一封装结构上形成具有开口的光刻胶层，在所述开口中形成第一导电柱，所述第一导电柱与所述第一封装结构电连接，在所述第一导电柱的顶面形成第一盲孔结构，接着将所述第一封装结构安装在所述线路基板上，使得所述第一导电柱嵌入到所述第一焊料结构中，使得部分焊料嵌入到所述第一盲孔结构中且所述第一导电柱抵接到所述线路基板上，然后利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力；
3)接着在所述线路基板的所述第二接触焊盘上形成第二焊料结构，提供一第二封装结构，在所述第二封装结构上形成具有开口的光刻胶层，在所述开口中形成第二导电柱，所述第二导电柱与所述第一封装结构电连接，在所述第二导电柱的顶面形成第二盲孔结构，接着将所述第二封装结构安装在所述线路基板上，使得所述第二导电柱嵌入到所述第二焊料结构中，使得部分焊料嵌入到所述第二盲孔结构中且所述第二导电柱抵接到所述线路基板上，然后利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力；
4)接着在所述线路基板的第一表面上形成封装外壳，所述封装外壳完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板的所述第三接触焊盘上形成导电焊球。
作为优选，在所述步骤1)中，所述线路基板中具有导电结构，所述第一接触焊盘以及所述第二接触焊盘分别通过相应的导电结构与所述第三接触焊盘电连接。
作为优选，在所述步骤2)中，第一导电柱的材料为银、铜、铝中的一种或多种，所述第一导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述第一盲孔结构，所述第一焊料结构完全包裹所述第一导电柱，所述第一激光的功率为50-100W，所述第一激光的光斑直径为的50-100微米。
作为优选，在所述步骤3)中，第二导电柱的材料为银、铜、铝中的一种或多种，所述第二导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述第二盲孔结构，所述第二焊料结构完全包裹所述第二导电柱，所述第二激光的功率为10-40W，所述第二激光的光斑直径为的100-200微米。
作为优选，在所述步骤4)中，所述封装外壳含有电磁屏蔽层。
本发明还提出一种封装结构，其采用上述方法制备形成的。
本发明与现有技术相比具有下列优点：
在本发明的封装结构的制备方法中，通过在所述线路基板的所述第一接触焊盘上分别形成第一、第二焊料结构，并在所述第一、第二封装结构上分别形成第一、第二导电柱，在所述第一、第二导电柱的顶面形成第一、第二盲孔结构，将所述第一、第二封装结构安装在所述线路基板上，使得所述第一、第二导电柱嵌入到所述第一、第二焊料结构中，使得部分焊料嵌入到所述第一、第二盲孔结构中且所述第一、第二导电柱抵接到所述线路基板上，有效提高了各封装结构与线路基板的电连接稳定性，然后利用第一、第二激光照射所述第一、第二焊料结构，以释放所述第一、第二焊料结构中的应力，通过优化第一激光以及第二激光的工艺参数，可以确保焊料结构中的应力得到缓慢释放，进而可以提高各焊料结构的稳固性和耐用性。
附图说明
图1为本发明的封装结构的结构示意图。
具体实施方式
本发明提出一种封装结构的制备方法，包括以下步骤：
1)提供一线路基板，所述线路基板具有相对的第一表面和第二表面，所述线路基板的所述第一表面上分别具有第一接触焊盘、第二接触焊盘，所述线路基板的所述第二表面上具有第三接触焊盘，其中，所述线路基板中具有导电结构，所述第一接触焊盘以及所述第二接触焊盘分别通过相应的导电结构与所述第三接触焊盘电连接，所述线路基板具体可以为印刷线路基板，所述导电结可以导电柱，更具体为导电铜柱或导电铝柱，所述第一、第二、第三接触焊盘的材料为铜、铝、银等。
2)接着在所述线路基板的所述第一接触焊盘上形成第一焊料结构，提供一第一封装结构，在所述第一封装结构上形成具有开口的光刻胶层，在所述开口中形成第一导电柱，所述第一导电柱与所述第一封装结构电连接，在所述第一导电柱的顶面形成第一盲孔结构，接着将所述第一封装结构安装在所述线路基板上，使得所述第一导电柱嵌入到所述第一焊料结构中，使得部分焊料嵌入到所述第一盲孔结构中且所述第一导电柱抵接到所述线路基板上，然后利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力，第一导电柱的材料为银、铜、铝中的一种或多种，所述第一导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述第一盲孔结构，所述第一焊料结构完全包裹所述第一导电柱，所述第一激光的功率为50-100W，所述第一激光的光斑直径为的50-100微米，所述第一盲孔结构的深度与相应的所述第一导电柱的高度的比值为0.45-0.75，所述第一盲孔结构的直径与相应的所述第一导电柱的直径的比值为0.3-0.6，在具体的实施例中，第一导电柱的材料为铜，所述第一导电柱的制备方法为热蒸镀，通过光刻胶形成掩膜，在利用激光烧蚀工艺形成所述第一盲孔结构，所述第一焊料结构完全包裹所述第一导电柱，所述第一激光的功率为50W，所述第一激光的光斑直径为的60微米，所述第一盲孔结构的深度与相应的所述第一导电柱的高度的比值为0.6，所述第一盲孔结构的直径与相应的所述第一导电柱的直径的比值为0.45，在每个固定区域照射10-40秒，可以缓慢释放所述第一焊料结构中的应力，且在该过程中会在第一焊料结构的表面形成凹坑，该凹坑的存在便于后续封装外壳的部分材料嵌入该凹坑中，由于首先将第一导电柱形成在第一封装结构上，进而将该第一导电柱嵌入到第一焊料结构，通过上述连接方式可以确保其稳固性。
3)接着在所述线路基板的所述第二接触焊盘上形成第二焊料结构，提供一第二封装结构，在所述第二封装结构上形成具有开口的光刻胶层，在所述开口中形成第二导电柱，所述第二导电柱与所述第一封装结构电连接，在所述第二导电柱的顶面形成第二盲孔结构，接着将所述第二封装结构安装在所述线路基板上，使得所述第二导电柱嵌入到所述第二焊料结构中，使得部分焊料嵌入到所述第二盲孔结构中且所述第二导电柱抵接到所述线路基板上，然后利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力，第二导电柱的材料为银、铜、铝中的一种或多种，所述第二导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述第二盲孔结构，所述第二焊料结构完全包裹所述第二导电柱，所述第二激光的功率为10-40W，所述第二激光的光斑直径为的100-200微米，所述第二盲孔结构的深度与相应的所述第二导电柱的高度的比值为0.45-0.75，所述第二盲孔结构的直径与相应的所述第二导电柱的直径的比值为0.3-0.6，在具体的实施例中，第二导电柱的材料为铜，所述第二导电柱的制备方法为热蒸镀，通过光刻胶形成掩膜，在利用激光烧蚀工艺形成所述第二盲孔结构，所述第二焊料结构完全包裹所述第二导电柱，所述第二激光的功率为25W，所述第一激光的光斑直径为的120微米，所述第二盲孔结构的深度与相应的所述第二导电柱的高度的比值为0.6，所述第二盲孔结构的直径与相应的所述第二导电柱的直径的比值为0.45，在每个固定区域照射20-60秒，可以缓慢释放所述第二焊料结构中的应力，且在该过程中会在第二焊料结构的表面形成凹坑，该凹坑的存在便于后续封装外壳的部分材料嵌入该凹坑中，由于首先将第二导电柱形成在第二封装结构上，进而将该第二导电柱嵌入到第二焊料结构，通过上述连接方式可以确保其稳固性。
4)接着在所述线路基板的第一表面上形成封装外壳，所述封装外壳完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板的所述第三接触焊盘上形成导电焊球，所述封装外壳为树脂材料，所述封装外壳含有电磁屏蔽层。
本发明还提出一种封装结构，其采用上述方法制备形成的。如图1所示，所述封装结构包括线路基板1，所述线路基板1具有相对的第一表面和第二表面，所述线路基板1的所述第一表面上分别具有第一接触焊盘、第二接触焊盘，所述线路基板1的所述第二表面上具有第三接触焊盘，在所述线路基板1的所述第一接触焊盘上形成第一焊料结构2，提供一第一封装结构3，在所述第一封装结构3上形成第一导电柱4，在所述第一导电柱4的顶面形成第一盲孔结构41，接着将所述第一封装结构3安装在所述线路基板1上，使得所述第一导电柱4嵌入到所述第一焊料结构2中，使得部分焊料嵌入到所述第一盲孔结构41中且所述第一导电柱4抵接到所述线路基板1上，在所述线路基板1的所述第二接触焊盘上形成第二焊料结构5，提供一第二封装结构6，在所述第二封装结构6上形成第二导电柱7，在所述第二导电柱7的顶面形成第二盲孔结构71，接着将所述第二封装结构6安装在所述线路基板1上，使得所述第二导电柱6嵌入到所述第二焊料结构5中，使得部分焊料嵌入到所述第二盲孔结构71中且所述第二导电柱6抵接到所述线路基板上，接着在所述线路基板1的第一表面上形成封装外壳8，所述封装外壳8完全包裹所述第一封装结构3和所述第二封装结构6，接着在所述线路基板1的所述第三接触焊盘上形成导电焊球9。
在本发明的封装结构的制备方法中，通过在所述线路基板的所述第一接触焊盘上分别形成第一、第二焊料结构，并在所述第一、第二封装结构上分别形成第一、第二导电柱，在所述第一、第二导电柱的顶面形成第一、第二盲孔结构，将所述第一、第二封装结构安装在所述线路基板上，使得所述第一、第二导电柱嵌入到所述第一、第二焊料结构中，使得部分焊料嵌入到所述第一、第二盲孔结构中且所述第一、第二导电柱抵接到所述线路基板上，有效提高了各封装结构与线路基板的电连接稳定性，然后利用第一、第二激光照射所述第一、第二焊料结构，以释放所述第一、第二焊料结构中的应力，通过优化第一激光以及第二激光的工艺参数，可以确保焊料结构中的应力得到缓慢释放，进而可以提高各焊料结构的稳固性和耐用性。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (6)

1.一种封装结构的制备方法，其特征在于：包括以下步骤：
1)提供一线路基板，所述线路基板具有相对的第一表面和第二表面，所述线路基板的所述第一表面上分别具有第一接触焊盘、第二接触焊盘，所述线路基板的所述第二表面上具有第三接触焊盘；
2)接着在所述线路基板的所述第一接触焊盘上形成第一焊料结构，提供一第一封装结构，在所述第一封装结构上形成具有开口的光刻胶层，在所述开口中形成第一导电柱，所述第一导电柱与所述第一封装结构电连接，在所述第一导电柱的顶面形成第一盲孔结构，接着将所述第一封装结构安装在所述线路基板上，使得所述第一导电柱嵌入到所述第一焊料结构中，使得部分焊料嵌入到所述第一盲孔结构中且所述第一导电柱抵接到所述线路基板上，然后利用第一激光照射所述第一焊料结构，以释放所述第一焊料结构中的应力，且利用第一激光照射第一焊料结构时，会在第一焊料结构的表面形成凹坑；
3)接着在所述线路基板的所述第二接触焊盘上形成第二焊料结构，提供一第二封装结构，在所述第二封装结构上形成具有开口的光刻胶层，在所述开口中形成第二导电柱，所述第二导电柱与所述第一封装结构电连接，在所述第二导电柱的顶面形成第二盲孔结构，接着将所述第二封装结构安装在所述线路基板上，使得所述第二导电柱嵌入到所述第二焊料结构中，使得部分焊料嵌入到所述第二盲孔结构中且所述第二导电柱抵接到所述线路基板上，然后利用第二激光照射所述第二焊料结构，以释放所述第二焊料结构中的应力，且利用第二激光照射第二焊料结构时，会在第二焊料结构的表面形成凹坑；
4)接着在所述线路基板的第一表面上形成封装外壳，所述封装外壳完全包裹所述第一封装结构和所述第二封装结构，接着在所述线路基板的所述第三接触焊盘上形成导电焊球。
2.根据权利要求1所述的封装结构的制备方法，其特征在于：在所述步骤1)中，所述线路基板中具有导电结构，所述第一接触焊盘以及所述第二接触焊盘分别通过相应的导电结构与所述第三接触焊盘电连接。
3.根据权利要求1所述的封装结构的制备方法，其特征在于：在所述步骤2)中，第一导电柱的材料为银、铜、铝中的一种或多种，所述第一导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述第一盲孔结构，所述第一焊料结构完全包裹所述第一导电柱，所述第一激光的功率为50-100W，所述第一激光的光斑直径为的50-100微米。
4.根据权利要求1所述的封装结构的制备方法，其特征在于：在所述步骤3)中，第二导电柱的材料为银、铜、铝中的一种或多种，所述第二导电柱的制备方法为热蒸镀、磁控溅射、电子束蒸发中的一种，通过湿法刻蚀或干法刻蚀形成所述第二盲孔结构，所述第二焊料结构完全包裹所述第二导电柱，所述第二激光的功率为10-40W，所述第二激光的光斑直径为的100-200微米。
5.根据权利要求1所述的封装结构的制备方法，其特征在于：在所述步骤4)中，所述封装外壳含有电磁屏蔽层。
6.一种封装结构，其特征在于，采用权利要求1-5任一项所述的方法制备形成的。
CN202010028067.1A 2020-01-10 2020-01-10 一种半导体封装结构及其制备方法 Active CN111199889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010028067.1A CN111199889B (zh) 2020-01-10 2020-01-10 一种半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010028067.1A CN111199889B (zh) 2020-01-10 2020-01-10 一种半导体封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111199889A CN111199889A (zh) 2020-05-26
CN111199889B true CN111199889B (zh) 2021-07-16

Family

ID=70747157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010028067.1A Active CN111199889B (zh) 2020-01-10 2020-01-10 一种半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111199889B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448946A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种影像传感芯片封装结构与实现工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263462A (ja) * 1991-02-18 1992-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
US7523852B2 (en) * 2004-12-05 2009-04-28 International Business Machines Corporation Solder interconnect structure and method using injection molded solder
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
US8276269B2 (en) * 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
CN101740408B (zh) * 2008-11-27 2012-12-19 矽品精密工业股份有限公司 开窗型半导体封装件的制法
CN102881644B (zh) * 2012-10-12 2014-09-03 江阴长电先进封装有限公司 一种圆片级芯片封装方法
US9437566B2 (en) * 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US10340241B2 (en) * 2015-06-11 2019-07-02 International Business Machines Corporation Chip-on-chip structure and methods of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448946A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种影像传感芯片封装结构与实现工艺

Also Published As

Publication number Publication date
CN111199889A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
JP5123664B2 (ja) 半導体装置およびその製造方法
JP3111134B2 (ja) パッケージされた集積回路及びその形成方法
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP2000138313A (ja) 半導体装置及びその製造方法
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP2004319848A (ja) 半導体装置およびその製造方法
JPH1154896A (ja) プリント配線板及びその製造方法
EP2560201B1 (en) Semiconductor packaging structure and method of fabricating the same
JPH02292846A (ja) 電子部品搭載用基板の製造方法
US20130170148A1 (en) Package carrier and manufacturing method thereof
JPH1056099A (ja) 多層回路基板およびその製造方法
US7554039B2 (en) Electronic device
JPH11163207A (ja) 半導体チップ搭載用基板の製造法および半導体装置
CN111192863B (zh) 一种芯片堆叠封装结构及其制备方法
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
CN111199889B (zh) 一种半导体封装结构及其制备方法
JPH10313071A (ja) 電子部品及び配線基板装置
US9111948B2 (en) Method of fabricating semiconductor package structure
JP2002222824A (ja) 半導体装置及びその製造方法
WO2021115377A1 (zh) 封装方法、封装结构及封装模块
CN216250701U (zh) 具散热器件的芯片封装结构
JP5909904B2 (ja) 放熱モジュール及び電子装置
JP4881369B2 (ja) 半導体装置の製造方法
JP2003163240A (ja) 半導体装置およびその製造方法
JP2001168232A (ja) 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210628

Address after: Songqiao Town, Gaoyou City, Yangzhou City, Jiangsu Province 225000

Applicant after: BAODE LIGHTING GROUP Co.,Ltd.

Address before: 230000 group 1, Jiming village, Baishan Town, Lujiang County, Hefei City, Anhui Province

Applicant before: Zhang Zheng

GR01 Patent grant
GR01 Patent grant