JP3111134B2 - パッケージされた集積回路及びその形成方法 - Google Patents

パッケージされた集積回路及びその形成方法

Info

Publication number
JP3111134B2
JP3111134B2 JP06101854A JP10185494A JP3111134B2 JP 3111134 B2 JP3111134 B2 JP 3111134B2 JP 06101854 A JP06101854 A JP 06101854A JP 10185494 A JP10185494 A JP 10185494A JP 3111134 B2 JP3111134 B2 JP 3111134B2
Authority
JP
Japan
Prior art keywords
base layer
integrated circuit
vias
conductive
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06101854A
Other languages
English (en)
Other versions
JPH0774281A (ja
Inventor
ロバート・シー・マース
董 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teijin Ltd
Original Assignee
Teijin Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teijin Ltd filed Critical Teijin Ltd
Publication of JPH0774281A publication Critical patent/JPH0774281A/ja
Application granted granted Critical
Publication of JP3111134B2 publication Critical patent/JP3111134B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路に関し、特に基
層の表面に形成された導電性のトレースと基層の他の表
面に形成されたはんだボールパッドとを電気的に接続す
るべく基層を通して形成された１個又は複数のビアス
（ｖｉａｓ）が形成されたボールグリッドアレイに関す
る。
【０００２】
【従来の技術】ボールグリッドアレイは、１つの形式の
パッケージされた集積回路であり、その集積回路では、
１個または複数の集積回路チップ（その上に電気回路が
形成された半導体ダイス）が基層の表面（上側表面）の
上に取着され、かつプリント回路基板のようなパッケー
ジされた集積回路の一部ではない導電性の物質との電気
的な接続部が、集積回路チップまたは複数の集積回路チ
ップが取着された基層の裏側面（基層の底面）に配置さ
れたはんだボールアレイによって形成される。抵抗又は
静電容量のような受動素子も基層の上側面に取着されて
いる。基層は、複数の層からなる基層、導電性のトレー
ス及び又はＣｈｕによる米国特許４，９７５，７６１号
明細書に開示されているような基層の各層の表面に形成
された領域であることが可能である。集積回路又は複数
の集積回路及び能動素子は、外部環境から受動素子及び
集積回路または複数の集積回路を保護するべく、プラス
チックによって被包されている。集積回路チップまたは
複数の集積回路チップは、ワイヤボンディング、テープ
自動化ボンディング（ｔａｐｅ−ａｕｔｏｍａｔｅｄｂ
ｏｎｄｉｎｇ：ＴＡＢ）またはフリップチップ接続（ｆ
ｌｉｐ−ｃｈｉｐｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）に
よって基層と電気的に接続されている。ボールグリッド
アレイによって、パッケージから延出するリード線を備
えた他のパッケージされた集積回路と比較し、外部チッ
プを高密度で接続することが可能になる。
【０００３】図１は、従来のボールグリッドアレイ１０
０の断面図である。集積回路チップ１０１は、基層１０
２に取着されている。導電性ボンディングワイヤ１０６
は、チップ１０１の上に形成されたボンディングパッド
（図示されていない）の選択されたパッドと、基層１０
２の上側面１０２ａの上に形成された導電性トレース１
０５との電気的な接続を形成する。被包１０３は、チッ
プ１０１、ボンディングワイヤ１０６及びトレース１０
５の一部を覆うべく基層１０２の上側面に形成されてい
る。トレース１０５は、被包１０３を越えて、基層１０
２を通って基層１０２の下側面１０２ｂに延出する貫通
孔１０７まで延在している。貫通孔１０７は、導電性材
料をメッキされている。基層１０２の下側面に形成され
た導電性トレース１０９は、貫通孔１０７を通り、はん
だボール１０４が形成されたパッド１０８へ延在してい
る。
【０００４】従来のボールグリッドアレイ１００では、
上側面１０２ａと基層１０２の下側面１０２ｂとの間の
電気的な接続は、貫通孔１０７によって形成されてい
た。被包１０３を形成する間に、被包１０３が貫通孔１
０７を通して流れ出すことを防ぐために、貫通孔１０７
は、被包１０３が形成される領域の外側に配置されてい
る。
【０００５】潜在的な問題が、ボールグリッドアレイを
製造する場合に見いだされてきた。第１の問題は、貫通
孔１０７が、被包される領域の外側に配置されているた
めに、基層１０２即ちボールグリッドアレイ１００を所
望通りに小型に製造することができないという問題であ
る。第２の問題は、上側面１０２に形成されたトレース
１０５によって、被包過程の間、表面１０２ａに接触す
るモールド面が、表面１０２ａの全体と同じ高さではな
いので、被包が基層１０２ａの上に流れて形成されると
いう問題である。更に、良好なシールがトレース１０５
と被包１０３との間の境界面に形成されないために、水
滴又は汚染物がこの境界面に沿ってダイ領域内に入る可
能性があるということである。
【０００６】いくつかの従来のボールグリッドアレイで
は、はんだレジストが表面１０２ａに加えられ（トレー
ス１０５の上をも含む）、表面１０２ａを滑らかにし、
かつ上述された問題点を解決するべく被包１０３とトレ
ース１０５との間の密閉を改良する。しかしながら、こ
れによって、低い熱抵抗及び高い製造コストのような問
題が生じるため、全体としては被包の流出及び水滴の問
題が解決されていない。
【０００７】ボールグリッドアレイ１００に関する他の
問題が存在する。貫通孔１０７が、基層１０２全体を貫
通しているために、貫通孔１０７の長さが大きいという
ことである。貫通孔１０７の長さが大きいことによっ
て、貫通孔１０７に形成されたメッキの応力が高くな
り、特に上側面１０２ａと下側面１０２ｂとに貫通孔１
０７が各々接続されている隅の部分に於いて応力が高く
なる。
【０００８】貫通孔１０７は、前もって機械的な孔開け
作業によって形成されている。貫通孔１０７が機械的な
孔開け作業によって形成される場合、貫通孔１０７の直
径は、貫通孔１０７を形成するために用いられるドリル
ビットの寸法が制限されているために、ある特定の寸法
より短くすることはできない。ドリルビットをより小さ
くした場合、孔開け作業中にドリルビットが非常に破壊
されやすくなり、非常に小さい直径の貫通孔１０７を形
成するための手段としては、機械的な孔開け作業が実用
的なものではなくなる。更に、貫通孔１０７の機械的な
孔開け作業中に、貫通孔１０７の間の最小の空間が保持
されなければならない。この空間が小さすぎる場合、既
に形成された貫通孔１０７と孔開け作業をされている貫
通孔１０７との間に存在する材料が、ドリルビットによ
って加えられる力のために変形することになる。すなわ
ち、貫通孔１０７（及びすなわち基層１０２内の電気的
な接続部）の密度は、貫通孔が機械的な孔開け作業によ
って形成される場合には制限される。更に、機械的な孔
開け作業が用いられる場合、同時に一つの貫通孔１０７
のみが孔開けされるために、貫通孔１０７の形成速度が
限定される。
【０００９】
【発明が解決しようとする課題】上述した従来技術の問
題点に鑑み、本発明は、貫通孔（及びすなわち基層内の
電気的な接続部）の密度を高め、更に機械的な孔開け作
業が用いられる場合に制限されていた貫通孔の形成速度
を高めることを目的とする。
【００１０】
【課題を解決するための手段】上述された目的は、互い
に向かい合う第１の表面と第２の表面とを備え、かつ前
記基層の前記第１の表面に形成された導電性の第１のト
レースを備えた基層と、前記基層の前記第２の表面の一
部分に延在する複数の導電性パッドと、各々が前記パッ
ドの１つに延在する前記基層内に形成された複数のビア
スと、前記第１のトレースの選択されたトレースと、前
記パッドの選択されたパッドに電気的に接続された前記
ビアスの側壁に形成された導電性メッキ金属と、前記基
層の前記第１の表面に取着された電子デバイスと、前記
電子デバイスと、前記基層の少なくとも１つの前記第１
のトレースとの間の電気的な接続を形成する手段と、前
記電子デバイスを保護するべく前記電子デバイスの周囲
に形成され、かつ前記基層の前記第１の表面の少なくと
も一部を覆い、かつ前記ビアス内に充填されて前記パッ
ドのビアス側の表面に延在する被包とを有することを特
徴とするパッケージされた集積回路を提供することによ
って達成される。
【００１１】
【作用】本発明に基づけば、従来のボールグリッドアレ
イに比べより低価格かつより小型のボールグリッドアレ
イが提供される。本発明に基づくボールグリッドアレイ
は、１個または複数の集積回路チップ（導電性回路がそ
の上に形成された半導体ダイス）が取着された基層を含
む。抵抗及びキャパシタンスのような受動素子もまた、
基層上に取着されている。ボンディングワイヤは、集積
回路チップまたは複数の集積回路チップの上のボンディ
ングパッドを、集積回路が取着された基層の表面（上側
面）の上に形成された導電性トレースに接続する。ビア
ス（第１の導電領域を第２の導電領域と接続する絶縁材
料内の小型の凹部）が、基層の上側面に形成されたトレ
ースと、集積回路チップが取着された上側面とは反対側
の基層の面（下側面）に形成されたパッドとの間の電気
的な接続を形成することが望まれる基層内の位置に形成
されている。基層が複数の基層から形成されている場
合、ビアスはまた、複数の基層の様々な層に形成された
導電性トレース及びまたは領域の間に電気的な接続が形
成されることが望まれる複数の基層内の位置に形成され
る。基層のトレース及びまたは領域を、他の基層のトレ
ースまたは領域または基層の裏側面のパッドに接続する
ために、導電性材料が凹部内に配置されている。集積回
路チップまたは複数の集積回路チップ及び受動素子は、
例えばモールディングまたはポッティングによって樹脂
によって被包されている。はんだボールが、基層の裏側
面のパッドの上に形成されている。完成されたパッケー
ジは、ボールグリッドアレイの部分ではない、例えば、
プリント回路基板の表面のトレースである導電性材料に
対して取着されるべく、はんだボールを溶解することに
よってプリント回路基板と接続される。
【００１２】本発明に基づけば、ビアスは機械的な孔開
け作業またはレーザーによる孔開け作業によって形成さ
れる。レーザーを用いた孔開け作業によって、機械的な
孔開け作業を用いた場合に可能な貫通孔の間の空間より
もより小さい空間が形成され、ビアスの密度がより高く
なる。ＣＯ2レーザーまたはＮｄ：ＹＡＧレーザーのよ
うな熱レーザーが、無機基層内にビアスを形成するため
に用いられる。熱レーザーは、材料を加熱することによ
って溶解及び蒸発させて材料を貫通するレーザーエネル
ギーを放射する。
【００１３】コストが低く、優れた絶縁特性及びレーザ
ビームによって無機材料が容易に貫通されるために、複
数の基層からなる絶縁層を形成するためには、無機材料
を用いるよりも有機材料を用いる方が好ましい。しかし
ながら、有機材料内にビアスを形成するために熱レーザ
ーを用いることは、限定するものではないが、絶縁特性
の低下、炭化及び表面の溶解など物質の加熱を原因とす
る望まれない付随的な効果を生ずる。すなわち、イクシ
ーマレーザー（ｅｘｃｉｍｅｒ ｌａｓｅｒ）のような
非熱レーザーが、有機基層内のビアスを形成するために
用いられることが好ましい。有機基層が用いられた場
合、基層はさらにアラミドファイバー（ａｒａｍｉｄ
ｆｉｂｅｒ）のような強化されたファイバーを含むこと
ができる。
【００１４】本発明に基づけば、集積回路チップまたは
複数の集積回路チップまたは受動素子と、はんだボール
が形成されたパッドとの間に短いパスを形成するために
ビアスが形成される。全てのビアスが被包によってカバ
ーされ、かつ被包の外側の位置の基層内にはビアスが形
成されていない。ビアスには、被包がモールドされる間
に、被包が充填される。かわりに、ビアス内にエポキシ
をスクリーンすることによって、モールディングの前に
ビアスに充填することも可能である。好ましくは、無電
解金メッキが基層の上側面の導電性トレースに加えら
れ、被包された領域の外側の全てのトレースが除去さ
れ、フラッシュフリーモールディング（ｆｌａｓｈ−ｆ
ｒｅｅ ｍｏｌｄｉｎｇ）が可能となる。
【００１５】ビアスを形成するために、様々なレーザー
を用いた孔開け方法が用いられる。これらの方法には、
マスクイメージ技術（ｍａｓｋ ｉｍａｇｉｎｇ ｔｅ
ｃｈｎｉｑｕｅ）、接触マスク技術（ｃｏｎｔａｃｔ
ｍａｓｋ ｔｅｃｈｎｉｑｕｅ）及び等角マスク技術
（ｃｏｎｆｏｒｍａｌ ｍａｓｋ ｔｅｃｈｎｉｑｕ
ｅ）が含まれる。マスクイメージ技術では、マスクが基
層の上に保持され、ビアスが形成されることが望まれる
基層の位置にレーザビームが当たることを可能にする。
接触マスク技術では、孔開けされたマスクが基層に取着
され、かつレーザビームが加えられ、レーザーエネルギ
ーがマスクの孔を通過する。等角マスク技術では、孔開
けされたマスクが基層に取着され、接触マスク技術と同
様の方法によって孔が形成される。
【００１６】本発明に基づくボールグリッドアレイは、
従来技術によるボールグリッドアレイに比べ、より小さ
く、及びまたはより高い接続密度を有し、かつより高い
電気移動速度を有する。貫通孔のかわりにビアスを用い
ることによって、より高い接続密度が達成される。特
に、レーザを用いてビアスを形成することによって、１
００μｍ未満の直径を有する小型のビアスが容易に形成
される。チップとはんだボールとの間のより短いパス
が、電気的な信号の転送時間を減少させ、かつインダク
タンス、キャパシタンス及び抵抗のような寄生の電気的
要素を減少させる。
【００１７】
【実施例】図２は、本発明に基づくボールグリッドアレ
イ２００の断面図である。集積回路チップ２０１が、基
層２０２の上に取着されている。基層２０２は、２つの
面を備えた基層（２層基板）または複数の層を備えた基
層であって良い。複数のボンディングパッド（図示され
ていない）が、集積回路チップ２０１の上に形成されて
いる。ボンディングパッドの内の選択されたパッドが、
導電性ボンディングワイヤ２０６によって、基層２０２
の上に形成された導電性トレース２０５に接続されてい
る。代わりに、集積回路チップ２０１は、フリップチッ
プ接続またはテープ自動化ボンディング（ＴＡＢ）を用
いて接続されることもできる。トレース２０５は、ビア
ス２０７へ向かって延在している。ビアス２０７は導電
性の材料によってメッキされ、その材料はトレース２０
５との電気的な接続を形成する。導電性パッド２０８
は、ビアス２０７の底部に形成されているので、パッド
２０８はビアス２０７のメッキされた部分に電気的に接
続されている。
【００１８】被包２０３は、集積回路チップ２０１を覆
い、かつビアス２０７内に充填されている。被包２０３
は、モールディング樹脂またはポッティング樹脂であ
る。被包２０３の外側の基層２０２内にはビアス２０７
は形成されていない。はんだレジストが、基層２０２と
被包２０３との間に取着されている。
【００１９】通常のはんだボール２０４が、よく知られ
ているようにパッド２０８の上に形成されている。次
に、はんだボール２０４がはんだボール２０４を溶かす
ことによってプリント回路基板と接続され、ボールグリ
ッドアレイの一部ではない導電性材料、例えばプリント
回路基板の表面のトレースとの取着を形成する。
【００２０】図２には１つの集積回路チップ２０１のみ
が示されているが、抵抗またはキャパシタンスのような
受動素子と同様に、他の集積回路チップも基層２０２の
上に取着することができることが理解される。
【００２１】ビアス２０７は、機械的な孔開け作業、レ
ーザを用いた孔開け作業、エッチングまたは化学的切削
加工によって形成することができる。ビアス２０７がレ
ーザを用いた孔開け作業によって形成される場合、熱レ
ーザまたは非熱レーザの何れかが用いられる。基層２０
２が有機材料から形成されている場合、エクシーマレー
ザのような非熱レーザが有効に用いられる。
【００２２】ビアス２０７は、出願人の係属中の米国特
許出願に詳しく記載されているレーザを用いた孔開け作
業によって基層２０２内に形成される。簡単に述べれ
ば、レーザのエネルギー源は、レンズによって板状の形
状にレーザビームとして焦点を合わされたレーザエネル
ギーを放出する。レーザビームは、基層２０２の表面の
上に配置されたマスクの表面の上を通過する。使用され
るマスキング技術は、マスクイメージ技術、接触マスク
技術または等角マスク技術の何れであっても良いが、そ
の各々は出願人の係属中の米国特許出願により詳しく記
載されている。レーザエネルギーは、基層２０２の裏側
面の上に形成されたパッド２０８まで基層２０２を通過
する、基層２０２内のビアス２０７が形成されることの
望まれる位置のマスク内に形成された孔を通過する。レ
ーザは形成されるべきビアス２０７内の基層２０２の物
質が除去されたことを確実にする周波数で同調される。
しかし、マスクはマスクが同調されていない物質（銅な
ど）からなり、マスクはレーザによって影響を受けるこ
とがない。
【００２３】レーザエネルギーは基層２０２を貫通する
ことが可能であるが、しかしレーザの影響を調節するこ
とによって、パッド２０８（金属によって形成されてい
る）を貫通することを防止されている。影響は、レーザ
エネルギーが印加される時間と、レーザエネルギーが印
加される時間との組合せを表している。パッド２０８の
金属製材料は、基層２０２が形成された材料よりも高密
度であるために、基層２０２を貫通しパッド２０８を貫
通しないような充分に長い時間に亘る充分に高い強度で
レーザが作動させられるように影響が調節される。
【００２４】複数の基層を貫通するビアスを形成すると
き、上述されたように、複数の層が積層された後にビア
ス２０７が形成されるかまたはビアス２０７が１つまた
は複数の基層２０２の層に前もって形成され、次に層が
積層されることが可能である。
【００２５】図３は、本発明の他の実施例のボールグリ
ッドアレイ３００の断面図である。集積回路チップ３０
１ａ及び３０１ｂが基層３０２に取着されている。複数
のボンディングパッド（図示されていない）が、集積回
路チップ３０１ａ及び３０１ｂの各々の上に形成されて
いる。集積回路チップ３０１ａのボンディングパッドの
選択されたパッドは、導電性のボンディングワイヤ３０
６によって、基層３０２の上に形成された導電性トレー
ス３０５と接続されている。導電性の突出３１１が、集
積回路チップ３０１ｂのボンディングパッドの選択され
たパッドの上に形成されている。各突出３１１は、基層
３０２に形成された導電性トレース３０５ａに取着さ
れ、通常のフリップチップ接続を形成する。トレース３
０５ａは、メッキされたビアス３０７へ延在し、ビアス
３０７は、トレース３０５と、基層の下側面に形成され
た導電性パッド３０８との間の電気的な接続を形成す
る。被包３０３は、集積回路３０１ａ及び３０１ｂを覆
い、かつビアス３０７内に充填されている。はんだボー
ル３０４はパッド３０８の各々の上に形成されている。
【００２６】基層３０２は複数の基層からなる。各層の
上に形成された導電性トレース及びまたは領域は、ビア
スによって他の層の上に形成された導電性トレース及び
または領域と接続されている。ビアスは、上述されたよ
うにレーザを用いて形成されている。レーザを用いて複
数の基層３０２を形成するためには、一連の積層技術が
用いられ、その積層技術では１つの層が、導電性領域及
びまたはトレースが既に形成され、かつビアスが形成さ
れた他の層の上に積層される。プレプレッグ材が基層を
形成する層の上に配置され、その層が、真空を用いて積
層される。積層過程の間に樹脂が流れ込み、プレプレッ
グ材の樹脂がビアス内に充填される。
【００２７】図４は、本発明の他の実施例のボールグリ
ッドアレイ４００の断面図であり、このボールグリッド
アレイは、集積回路チップ４０１、基層４０２、被包４
０３及びボンディングワイヤ４０６を含む。ボールグリ
ッドアレイ４００は、ボールグリッドアレイ１００と等
しい。導電性トレース４０５は、基層４０２の上側面に
形成されている。メッキされたビアス４０７は、トレー
ス４０５を、基層４０２の裏側面に形成されたパッド４
０８に電気的に接続している。はんだボール４０４は、
各パッド４０８の上に形成されている。
【００２８】ボールグリッドアレイ４００では、キャビ
ティ４０９が基層４０２内に形成されている。集積回路
チップ４０１は通常のダイ接着剤４１２によってキャビ
ティ４０９内に取着されている。そのような配置は、グ
ランド及び平坦な電源電圧を提供し、チップから熱を放
散させ、パッケージの高さを減少させ、集積回路チップ
と他の素子とのより緊密な配置を可能にし、または集積
回路からの信号伝達長さを減少させるための手段として
望ましいものである。集積回路チップは、導電性のキャ
ビティの底面と電気的に接続された導電性の底面を備え
ていても良い。
【００２９】キャビティ４０９は、上述された方法を用
いてレーザによって形成される。キャビティ４０９を形
成するために、マスクには、ビアス４０７を形成するた
めに用いられる開口部よりも大きい開口部を備えたパタ
ーンが形成される。許容誤差の問題（例えばキャビティ
の深さ、隅の半径、Ｘ−Ｙの許容誤差、隣接する領域の
損傷）という機械的な孔開け作業を用いた場合の上述さ
れた問題を解決することができるために、レーザを用い
た孔開け作業は、このキャビティを形成するために好ま
しい。
【００３０】更に、ボールグリッドアレイ４００では、
キャビティ４０９内基層４０２を貫通する小さいビアス
４１３が形成されている。ビアス４１３は、エポキシ樹
脂が充填されている。ビアス４１３が存在することによ
って、チップ４０１からボールグリッドアレイ４００の
外部への熱の伝達が改善される。
【００３１】図５は、本発明の他の実施例のボールグリ
ッドアレイ５００の断面図である。ボールグリッドアレ
イ５００では、孔５０９はボールグリッドアレイ４００
（図４）のキャビティ４０９の位置に対応する位置の基
層５０９を貫通して形成されている。キャビティ５１３
は孔５０９に隣接して形成され、表面５０２ｂから後退
した基層５０２の面５０２ｃが形成されている。孔５０
９及びキャビティ５１３は、上述されたレーザ技術を用
いて形成することが出来る。集積回路チップ５０１は、
通常の接着剤５１２を用いてヒートシンクに取着されて
いる。ヒートシンク５１０は、銅のような高い熱伝動率
を備えた任意の材料から形成される。ヒートシンク５１
０は、エポキシ樹脂のような接着剤５１１によって基層
５０２の表面５０２ａに取着されているので、集積回路
チップ５０１は、孔５０９を通って延在する。集積回路
チップ５０１のボンディングパッド（図示されていな
い）は、ボンディングワイヤ５０６によって、面５０２
ｃの上に形成された導電性トレース５１４に接続されて
いる。導電性トレース５０５は、基層５０２の内側層に
も形成されている。メッキされたビアス５０７は、トレ
ース５０５と５１４とを互いに電気的に接続し、かつト
レース５０５と５１４を導電性パッド５０８に接続して
いる。被包５０３は、孔５０９及びキャビティ５１３内
に充填され、集積回路チップ５０１を覆っている。
【００３２】ボールグリッドアレイ５００内にヒートシ
ンク５１０が存在することによって、チップ５０１から
の良好な熱放散が提供され、特に、ヒートシンクの表面
の大部分が、ボールグリッドアレイ５００の外側に露出
されているので、良好な熱放散が提供される。
【００３３】図６は、本発明の他の実施例のボールグリ
ッドアレイ６００の断面図である。メッキされたビアス
６０７が、基層６０２を貫通して形成されている。基層
６０２のエッジ付近のビアス６０７以外は、ビアス６０
７はエポキシ樹脂６０９が充填されている。しかしなが
ら、これは必ずしも必要ではないが、全てのビアス６０
７にエポキシ樹脂６０９が充填されることも可能であ
る。集積回路チップ６０１は、接着剤６１２によって基
層６０２に接着されており、チップ６０１はビアス６０
７の一部分を被覆している。チップ６０１のボンディン
グパッド（図示されていない）は、ボンディングワイヤ
６０６によって、基層６０２の上の導電性トレース６０
５に電気的に接続されている。ビアス６０７は、トレー
ス６０５を、はんだボール６０４が形成された導電性パ
ッド６０８に電気的に接続している。被包６０３は、ポ
ッティングによって、チップ６０１及びボンディングワ
イヤ６０６の上に形成されている。
【００３４】本発明では、好ましくは、有機ファイバ
（例えばアラミゾファイバ）によって強化された有機材
料（例えば熱硬化性樹脂または熱可塑性樹脂）が、本発
明に基づくボールグリッドアレイ内の一つの基層または
複数の基層を形成するために用いられる。この選択の一
つの理由は、有機基層が、無機基層（例えばガラスまた
はセラミック）よりも廉価であるためである。第二の理
由は、有機材料が、無機材料に比べ、レーザによってよ
り容易かつより迅速に穿孔されるということである。第
三の理由は、有機材料が、無機材料よりも良好な絶縁特
性を有するということである。
【００３５】しかしながら、基層または複数の基層が有
機材料によって形成されている場合、熱レーザを用いる
ことによって、絶縁特性の低下、炭化及び表面の溶解と
いった好ましくない付加的な効果が発生する。これらの
問題のために、熱レーザを用いる場合、または有機基層
内にビアスを形成するために機械的な孔開け作業が実施
される場合、より高価なセラミック有機基層またはガラ
ス有機基層が用いられなければならない。
【００３６】本発明のある実施例では、基層または複数
の基層が有機材料によって形成されている。非熱レーザ
（例えばイクシーマレーザ）を用いて基層内にビアスが
形成されているので、熱レーザまたは機械的な孔開け作
業による有害な効果を防ぐことができる。
【００３７】熱硬化性樹脂または熱可塑性樹脂のような
任意の有機材料が、基層または複数の基層を形成するた
めに用いられる。熱硬化性樹脂は好ましくは、エポキ
シ、ポリイミド、ポリアミド、ポリエーテルイミドまた
はポリシアヌル酸塩からなる集合から選択される。熱可
塑性樹脂は好ましくは、ポリエステル、ポリアミド、ポ
リスリホン、ポリエーテルイミド、ポリカーボネートか
らなる集合から選択される。エポキシ樹脂は、その価格
が低く、入手し易く、かつその特性が広く知られている
ので最も好ましい。好ましくは、高い熱抵抗を備えたエ
ポキシ樹脂が用いられ、貫通孔の高い質が保持される。
イオンの含有量が少ない（即ち低不純物レベルの）エポ
キシ樹脂もまた、集積回路チップまたは複数の集積回路
チップの腐食を防止し、かつ電気移動を防止するために
好ましい。
【００３８】有機ファイバを用いた強化もまた、有機樹
脂内で用いられる。使用されるファイバには、アラミ
ド、ポリエステル、ポリアミド、ポリ−エーテル−エー
テル−ケトン、ポリイミド、ポリエーテルイミド、また
はポリスルホンが含まれている。ファイバがレーザによ
る孔の穿孔を妨げない限り、ファイバにはアルミナまた
はシリカのような無機充填材が含まれても良い。好まし
くは、アラミドファイバは、これらのファイバを基層内
で製造することが容易なために、ポリ−（パラフェニレ
ンテレフタルアミド）及びコ−ポリ−（パラフェニレン
／３、４′−ジフェニルエーテルテレフタルアミド）の
ようなアラミドファイバが用いられる。特に、後者のフ
ァイバは、イオンの含有量に関して高い純度を備えてい
る。ファイバの強化は、編まれた織物、編まれていない
織物または紙によって行われる。紙を用いた強化は、そ
の表面が平らなために、集積回路チップまたは受動素子
を取り付けることが容易になるために好ましいものであ
る。
【００３９】集積回路チップが取着される領域の外側の
基層の上側面の領域は、導電性の接続パターンを形成す
るべくパターン化されかつエッチングされる。これは、
上述されたように基層が形成される前または後のいずれ
かに行われる。等角マスク技術が用いられる場合、マス
クはビアスが形成され、かつ接続パターンがマスクの露
出した表面の上に形成された後に取り除かれる。導電性
接続パターンを個々の集積回路チップ及び受動素子に接
続することは、ワイヤボンディング、ＴＡＢ、フリップ
チップ、または他の接続技術を用いて行われる。
【００４０】複数の基層が形成され、ビアスが形成さ
れ、導電性のメッキがビアス内に配置され、接続パター
ンが形成され、かつ集積回路チップまたは複数の集積回
路チップ及び受動素子が上述されたように電気的に接続
されかつ取着された後に、集積回路チップ及び受動素子
は、エポキシ、ポリイミドまたはポリ−ビスマルイミド
樹脂などのモールディング樹脂またはポッティング樹脂
によって覆われ、集積回路チップまたは複数の集積回路
チップ及び受動素子が保護される。
【００４１】本発明に関するこれまでの説明を例示する
ために、本発明の好適な実施例の二つの例が説明され
る。
【００４２】第一の例では、直径１２μｍ、長さ３mm
の、コ−ポリ−（パラフェニレン／３、４′−ジフェニ
ルエーテルテレフタルアミド）から形成されたアラミド
ファイバを含む樹脂が、抄紙機を用いて紙片状に形成さ
れる。樹脂は、水溶性のエポキシからなる１５％の有機
結合剤を含む。紙の連量は、７２ｇ／cm2である。硬化
材またはＮｏｖｏｌａｃ型の樹脂を含むエポキシ樹脂が
紙に含浸され、プレプレッグ材を形成する。プレプレッ
グ材のファイバの含有量は、４５重量％である。プレプ
レッグ材は薄板にされ、０．１mmの厚さを備えたシート
が形成される。準備の詳細については、特許公報１−２
８１７９１号に詳しく記載されている。
【００４３】厚さ１８μｍの銅箔は、エポキシ接着剤を
用いてプレプレッグ材の両側の面に積層されている。
（エポキシ接着材層）を含む絶縁層の全体の厚さは、概
ね０．０８〜０．１５mmである。片側の銅は、孔を形成
するべくエッチングされ、かつビアスが、等角マスキン
グ法を用いてＫｒ／Ｆエクシーマレーザによって形成さ
れている。このレーザは、２４８ｎｍの波長を有する。
レーザビームの周波数は２００Ｈｚであり、パルスエネ
ルギは１．６Ｇ／cm2である。貫通孔は、７秒間に亘っ
て研磨される。次にビアスは、銅をメッキされ、銅箔と
電気的に接続される。両側の銅はパターンエッチングさ
れ基層を形成する。パターンエッチングの間、ビアスの
底部には円形のパッドが形成される。トレースの個数は
２２５である。
【００４４】集積回路チップは、接着剤によって基層の
上側面に接着され、基層の底面のパッドに接続された基
層の上側面のパッドにワイヤボンディングによって接続
される。モールディング樹脂が、基層の上にモールドさ
れ、半導体チップ及びトレースを被覆する。はんだボー
ルが、基層の下側面のパッドに取着され、２３０℃で溶
解されて接着される。完成したボールグリッドアレイ
が、プリント回路基板上に取り付けられ、２３０℃で溶
解されて接着される。
【００４５】第二の実施例では、第一の実施例と同様の
薄板にされたプレプレッグ材が形成される。薄板にされ
たプレプレッグ材の一方の側面は、レーザを用いて孔開
け加工をするべくパターン化され、かつレーザによって
研磨される。銅メッキが施された後、パターンエッチン
グが行われ、“コア”基層が形成される。板状のプレプ
レッグ材は次に、積み重ねられ、かつその上部の銅箔と
ともに加圧されて硬化させられる。その上部の銅箔は次
にエッチングされ、上部の層がレーザによって研磨さ
れ、メッキされかつパターンエッチングされる。こうし
て、第二の層が製造される。
【００４６】同様にして、第四の層が形成され、その頭
部にはフリップチップ用のパッドを備え、かつその底部
にははんだボール用のパッドが備えられている。二個の
集積回路チップが基層に取着され、溶解されてフリップ
チップによる取付けを完了させ、かつモールディング樹
脂によって被覆され、かつはんだボールが取着される。
こうして、二つのチップを含むボールグリッドアレイが
形成される。
【００４７】本発明の種々の実施例が説明されてきた。
この説明は例示することを意図するものであって、如何
なる限定をも意図するものではない。即ち、添付の請求
項によって定義される本発明の技術的視点を逸脱するこ
となしに、上述された本発明の変形が実施可能であるこ
とは当業者には明かである。
【００４８】
【発明の効果】本発明によれば、貫通孔（及びすなわち
基層内の電気的な接続部）の密度を高め、更に機械的な
孔開け作業が用いられる場合に制限されていた貫通孔の
形成速度を高めることができる。
【図面の簡単な説明】
【図１】従来技術のボールグリットアレイの断面図。
【図２】本発明のボールグリットアレイの断面図。
【図３】本発明の他の実施例のボールグリットアレイの
断面図。
【図４】本発明の他の実施例のボールグリットアレイの
断面図。
【図５】本発明の他の実施例のボールグリットアレイの
断面図。
【図６】本発明の他の実施例のボールグリットアレイの
断面図。
【符号の説明】
１００ ボールグリッドアレイ １０１ 集積回路チップ １０２ 基層 １０２ａ 基層の上側面 １０２ｂ 基層の下側面 １０３ 被包 １０４ はんだボール １０５ 導電性トレース １０６ 導電性ボンディングワイヤ １０７ 貫通孔 １０８ パッド １０９ 導電性トレース ２００ ボールグリッドアレイ ２０１ 集積回路チップ ２０２ 基層 ２０３ 被包 ２０４ はんだボール ２０５ 導電性トレース ２０６ 導電性ボンディングワイヤ ２０７ ビアス ２０８ 導電性パッド ３００ ボールグリッドアレイ ３０１ａ、３０１ｂ 集積回路チップ ３０２ 基層 ３０３ 被包 ３０４ はんだボール ３０５ 導電性トレース ３０５ａ 導電性トレース ３０６ 導電性のボンディングワイヤ ３０７ ビアス ３０８ 導電性パッド ３１１ 導電性の突出 ４００ ボールグリッドアレイ ４０１ 集積回路チップ ４０２ 基層 ４０３ 被包 ４０４ はんだボール ４０５ 導電性トレース ４０６ ボンディングワイヤ ４０７ ビアス ４０８ パッド ４０９ キャビティ ４１２ ダイ接着剤 ４１３ ビアス ５００ ボールグリッドアレイ ５０１集積回路チップ ５０２ 基層 ５０２ａ、５０２ｂ 基層の表面 ５０２ｃ 基層の面 ５０３ 被包 ５０４ はんだボール ５０５ トレース ５０６ ボンディングワイヤ ５０７ ビアス ５０８ 導電性パッド ５０９ 孔 ５１０ ヒートシンク ５１１ 接着剤 ５１２ 接着剤 ５１３ キャビティ ５１４ トレース ６００ ボールグリッドアレイ ６０１ 集積回路チップ ６０２ 基層 ６０３ 被包 ６０４ はんだボール ６０５ 導電性トレース ６０６ ボンディングワイヤ ６０７ ビアス ６０８ 導電性パッド ６０９ エポキシ樹脂 ６１０ エポキシ樹脂 ６１２ 接着剤
フロントページの続き (72)発明者 ロバート・シー・マース アメリカ合衆国アリゾナ州85260・スコ ッツデイル・ノースワンハンドレッドア ンドサードプレイス 12950 (72)発明者 平川 董 大阪府吹田市清水11−１−917 (56)参考文献 特開 昭57−79652（ＪＰ，Ａ) 特開 平４−249397（ＪＰ，Ａ) 特開 平４−171796（ＪＰ，Ａ) 特開 昭55−68658（ＪＰ，Ａ) 特開 平２−205055（ＪＰ，Ａ) 実開 平４−56342（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/30 H05K 3/42

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 パッケージされた集積回路であって、 互いに相反する第１の表面と第２の表面とを備え、かつ
    前記第１の表面に形成された導電性の第１のトレースを
    備えた基層と、 前記基層の前記第２の表面の一部に延在する複数の導電
    性パッドと、 各々が前記複数のパッドの１つに延在する前記基層内に
    形成された複数のビアスと、 前記第１のトレースうちの選択されたトレースと、前記
    パッドのうちの選択されたパッドに電気的に接続された
    前記ビアスの側壁に形成された導電性メッキ金属と、 前記基層の前記第１の表面に取着された電子デバイス
    と、 前記電子デバイスと、前記基層の少なくとも１つの前記
    第１のトレースとの間の電気的な接続を形成する手段
    と、 前記電子デバイスを保護するべく前記電子デバイスの周
    囲に形成され、かつ前記基層の前記第１の表面の少なく
    とも一部を覆い、かつ前記ビアス内に充填されて前記パ
    ッドの前記ビアス側の表面まで延在する被包とを有し、 前記ビアスが、倒立した姿勢の切頭円錐型からなる こと
    を特徴とするパッケージされた集積回路。
  2. 【請求項２】 はんだボールが、前記基層の前記第２
    の表面に並置された位置で前記パッドに取着されている
    ことを特徴とする請求項１に記載のパッケージされた集
    積回路。
  3. 【請求項３】 パッケージされた集積回路であって、 互いに相反する第１の表面と第２の表面とを備え、かつ
    前記第１の表面に形成された導電性の第１のトレースを
    備えた基層と、 前記基層の前記第２の表面の一部に延在する複数の導電
    性パッドと、 各々が前記複数のパッドの１つに延在する前記基層内に
    形成された複数のビアスと、 前記第１のトレースうちの選択されたトレースと、前記
    パッドのうちの選択されたパッドに電気的に接続された
    前記ビアスの側壁に形成された導電性メッキ金 属と、 前記基層の前記第１の表面に取着された電子デバイス
    と、 前記電子デバイスと、前記基層の少なくとも１つの前記
    第１のトレースとの間の電気的な接続を形成する手段
    と、 前記電子デバイスを保護するべく前記電子デバイスの周
    囲に形成され、かつ前記基層の前記第１の表面の少なく
    とも一部を覆い、かつ前記ビアス内に充填されて前記パ
    ッドの前記ビアス側の表面まで延在する被包とを有し、 前記ビアスが前記パッドに向かって収斂する先細りの側
    壁を備えることを特徴とするパッケージされた集積回
    路。
  4. 【請求項４】 前記ビアスがレーザを用いた孔開け作
    業によって形成されることを特徴とする請求項１に記載
    のパッケージされた集積回路。
  5. 【請求項５】 前記レーザがイクシーマレーザからな
    ることを特徴とする請求項４に記載のパッケージされた
    集積回路。
  6. 【請求項６】 前記基層の非導電性の部分が有機材料
    からなることを特徴とする請求項１に記載のパッケージ
    された集積回路。
  7. 【請求項７】 前記有機材料が有機強化ファイバを含
    むことを特徴とする請求項６に記載のパッケージされた
    集積回路。
  8. 【請求項８】 前記強化ファイバがアラミドファイバ
    からなることを特徴とする請求項７に記載のパッケージ
    された集積回路。
  9. 【請求項９】 パッケージされた集積回路の形成方法
    であって、 第１の表面と、該第１の表面と相反する第２の表面とを
    備えた基層を製造する過程と、 前記第１の表面に複数の導電性の第１のトレースを形成
    する過程と、 前記第２の表面の一部分に延在する導電性の複数のパッ
    ドを形成する過程と、 前記基層を通して、前記パッドのビアスと向かい合う面
    まで延在する倒立した姿勢の切頭円錐型からなる複数の
    ビアスを形成する過程と、 前記ビアス内に、前記第１のトレースうちの選択された
    トレースから前記パッドのうちの選択されたパッドへ延
    在する導電性のメッキを堆積する過程と、 前記第１の表面に電子デバイスを取着する過程と、 前記電子デバイスを前記第１のトレースに電気的に接続
    する過程と、 前記電子デバイスを保護するべく前記第１の表面の少な
    くとも一部を覆い、かつ前記ビアス内に充填され、かつ
    前記パッドの前記ビアス側の表面まで延在する電気的な
    絶縁被包によって前記デバイスを被包する過程とを有す
    ることを特徴とするパッケージされた集積回路を形成す
    る方法。
  10. 【請求項１０】 前記ビアスの反対側の前記パッドの
    各々の表面に、はんだボールを形成する過程を更に有す
    ることを特徴とする請求項９に記載の方法。
  11. 【請求項１１】 前記第１の表面の全ての第１のトレ
    ースと前記ビアス内の前記メッキが、前記被包によって
    被覆されていることを特徴とする請求項９に記載の方
    法。
  12. 【請求項１２】 前記ビアスが、前記パッドの前記ビ
    アスと面する表面まで、レーザを用いた孔開け作業によ
    って形成されていることを特徴とする請求項９に記載の
    方法。
  13. 【請求項１３】 前記レーザを用いた孔開け作業が、
    イクシーマレーザを用いた孔開け作業からなることを特
    徴とする請求項１２に記載の方法。
  14. 【請求項１４】 前記基層の非導電性の部分が、有機
    材料から形成されていることを特徴とする請求項９に記
    載の方法。
  15. 【請求項１５】 前記有機材料が強化有機ファイバを
    含むことを特徴とする請求項１４に記載の方法。
  16. 【請求項１６】 前記強化ファイバが、アラミドファ
    イバからなることを特徴とする請求項１５に記載の方
    法。
JP06101854A 1993-04-14 1994-04-14 パッケージされた集積回路及びその形成方法 Expired - Fee Related JP3111134B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/047,721 US5355283A (en) 1993-04-14 1993-04-14 Ball grid array with via interconnection
US08/047,721 1993-04-14

Publications (2)

Publication Number Publication Date
JPH0774281A JPH0774281A (ja) 1995-03-17
JP3111134B2 true JP3111134B2 (ja) 2000-11-20

Family

ID=21950553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06101854A Expired - Fee Related JP3111134B2 (ja) 1993-04-14 1994-04-14 パッケージされた集積回路及びその形成方法

Country Status (2)

Country Link
US (1) US5355283A (ja)
JP (1) JP3111134B2 (ja)

Families Citing this family (304)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5557150A (en) * 1992-02-07 1996-09-17 Lsi Logic Corporation Overmolded semiconductor package
US5810607A (en) * 1995-09-13 1998-09-22 International Business Machines Corporation Interconnector with contact pads having enhanced durability
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
FR2710741B1 (fr) * 1993-09-30 1995-10-27 Commissariat Energie Atomique Capteur électronique destiné à la caractérisation de grandeurs physiques et procédé de réalisation d'un tel capteur.
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US5563446A (en) * 1994-01-25 1996-10-08 Lsi Logic Corporation Surface mount peripheral leaded and ball grid array package
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
US5454159A (en) * 1994-02-18 1995-10-03 Unisys Corporation Method of manufacturing I/O terminals on I/O pads
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5587885A (en) * 1994-05-18 1996-12-24 Dell Usa, L.P. Mechanical printed circuit board/laminated multi chip module interconnect apparatus
US5459287A (en) * 1994-05-18 1995-10-17 Dell Usa, L.P. Socketed printed circuit board BGA connection apparatus and associated methods
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5827999A (en) * 1994-05-26 1998-10-27 Amkor Electronics, Inc. Homogeneous chip carrier package
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
FR2723257B1 (fr) * 1994-07-26 1997-01-24 Sgs Thomson Microelectronics Boitier bga de circuit integre
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
US5701032A (en) * 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
KR0146063B1 (ko) * 1995-03-28 1998-08-01 문정환 반도체 패키지 및 그 제조방법
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08316364A (ja) * 1995-05-16 1996-11-29 Toshiba Corp 半導体装置
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
KR0157284B1 (ko) * 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
MXPA96002171A (es) * 1995-06-06 2002-04-19 Circuit Components Inc Un paquete de circuito integrado digital de alto rendimiento que usa formato e/s bga (arreglo en rejilla de bolas), y una sola capa de substrato de ceramica con tecnologia bimetalica de via rellena.
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US6939173B1 (en) 1995-06-12 2005-09-06 Fci Americas Technology, Inc. Low cross talk and impedance controlled electrical connector with solder masses
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
US5833472A (en) * 1995-07-27 1998-11-10 The Whitaker Corporation Socket assembly for an electronic package
US5714803A (en) * 1995-07-28 1998-02-03 Sgs-Thomson Microelectronics, Inc. Low-profile removable ball-grid-array integrated circuit package
US5657208A (en) * 1995-07-28 1997-08-12 Hewlett-Packard Company Surface mount attachments of daughterboards to motherboards
US5708300A (en) * 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
TW299564B (ja) * 1995-10-04 1997-03-01 Ibm
SG46955A1 (en) * 1995-10-28 1998-03-20 Inst Of Microelectronics Ic packaging lead frame for reducing chip stress and deformation
US5892290A (en) * 1995-10-28 1999-04-06 Institute Of Microelectronics Highly reliable and planar ball grid array package
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5661088A (en) * 1996-01-11 1997-08-26 Motorola, Inc. Electronic component and method of packaging
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US5639696A (en) * 1996-01-31 1997-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
KR100206894B1 (ko) * 1996-03-11 1999-07-01 구본준 바지에이 패키지
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
KR100469543B1 (ko) * 1996-04-02 2005-07-01 마이크론 테크놀로지 인코포레이티드 반도체장치,반도체장치제조프로세스,다이입출력패턴재구성방법및다이-적응가능한반도체장치어셈블리설계방법
US6169329B1 (en) 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5852870A (en) * 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
US6140708A (en) * 1996-05-17 2000-10-31 National Semiconductor Corporation Chip scale package and method for manufacture thereof
US6284566B1 (en) 1996-05-17 2001-09-04 National Semiconductor Corporation Chip scale package and method for manufacture thereof
US5784260A (en) * 1996-05-29 1998-07-21 International Business Machines Corporation Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate
TW327247B (en) * 1996-05-31 1998-02-21 Ibm Ball grid array having no through holes or via interconnections
DE19626087C2 (de) * 1996-06-28 1998-06-10 Siemens Ag Integrierte Halbleiterschaltung mit Leiterrahmen und Gehäuse
US6024584A (en) 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
US6093035A (en) * 1996-06-28 2000-07-25 Berg Technology, Inc. Contact for use in an electrical connector
GB2356490B (en) * 1996-08-27 2001-08-15 Nec Corp A multi-chip module mountable on a printed circuit board
JP3369410B2 (ja) * 1996-09-02 2003-01-20 松下電器産業株式会社 半導体装置の実装方法
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6043559A (en) 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US5918153A (en) * 1996-09-18 1999-06-29 Sandia Corporation High density electronic circuit and process for making
US5789813A (en) * 1996-09-30 1998-08-04 Lsi Logic Corporation Ball grid array package with inexpensive threaded secure locking mechanism to allow removal of a threaded heat sink therefrom
US5766021A (en) * 1996-10-01 1998-06-16 Augat Inc. BGA interconnectors
US5825628A (en) * 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
US6008538A (en) 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
SG71046A1 (en) 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
US6042389A (en) * 1996-10-10 2000-03-28 Berg Technology, Inc. Low profile connector
US6241535B1 (en) 1996-10-10 2001-06-05 Berg Technology, Inc. Low profile connector
US6139336A (en) * 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
US5989935A (en) * 1996-11-19 1999-11-23 Texas Instruments Incorporated Column grid array for semiconductor packaging and method
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
JP3633252B2 (ja) 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
US5859474A (en) * 1997-04-23 1999-01-12 Lsi Logic Corporation Reflow ball grid array assembly
IL120866A0 (en) 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
US6015955A (en) 1997-06-20 2000-01-18 International Business Machines Corporation Reworkability solution for wirebound chips using high performance capacitor
US6337522B1 (en) 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US5923959A (en) * 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US6472252B2 (en) 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US5950072A (en) * 1997-07-25 1999-09-07 Stmicroelectronics, Inc. Low-profile removable ball-grid-array integrated circuit package
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US5982633A (en) * 1997-08-20 1999-11-09 Compaq Computer Corporation Opposed ball grid array mounting
US6114189A (en) * 1997-09-10 2000-09-05 Lsi Logic Corp. Molded array integrated circuit package
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
JP4000638B2 (ja) * 1997-09-26 2007-10-31 モレックス インコーポレーテッド バーンインソケット
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
KR100253363B1 (ko) 1997-12-02 2000-04-15 김영환 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
KR100246366B1 (ko) 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US6051890A (en) * 1997-12-24 2000-04-18 Intel Corporation Interleaving a bondwire between two bondwires coupled to a same terminal
US6072898A (en) 1998-01-16 2000-06-06 Beaty; Elwin M. Method and apparatus for three dimensional inspection of electronic components
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6187652B1 (en) * 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
US6329713B1 (en) 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
JP2000174399A (ja) 1998-12-01 2000-06-23 Nhk Spring Co Ltd 立体配線基板とその製造方法および基板用絶縁材料
RU2133081C1 (ru) * 1998-12-08 1999-07-10 Таран Александр Иванович Многослойная коммутационная плата (варианты)
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6355199B1 (en) * 1999-02-12 2002-03-12 St. Assembly Test Services Pte Ltd Method of molding flexible circuit with molded stiffener
KR100960739B1 (ko) * 1999-02-26 2010-06-01 텍사스 인스트루먼츠 인코포레이티드 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
AU4974500A (en) 1999-04-22 2000-11-10 International Rectifier Corporation Chip scale package
JP3402257B2 (ja) * 1999-05-31 2003-05-06 日本電気株式会社 Ｂｇａ型半導体装置
US20020030257A1 (en) * 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate
US6255143B1 (en) 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
US6312972B1 (en) * 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
US6247229B1 (en) * 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base
US20020100165A1 (en) 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
US6483101B1 (en) 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
TW493262B (en) 2000-02-10 2002-07-01 Int Rectifier Corp Vertical conduction flip-chip device with bump contacts on single surface
US6372540B1 (en) 2000-04-27 2002-04-16 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
US6407458B1 (en) * 2000-05-04 2002-06-18 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
JP2001358442A (ja) * 2000-06-14 2001-12-26 Nec Corp 半導体パッケージの実装構造
JP3488888B2 (ja) 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
US6329702B1 (en) 2000-07-06 2001-12-11 Tyco Electronics Corporation High frequency carrier
US6903270B1 (en) * 2000-08-11 2005-06-07 Skyworks Solutions, Inc. Method and structure for securing a mold compound to a printed circuit board
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
US6476472B1 (en) 2000-08-18 2002-11-05 Agere Systems Inc. Integrated circuit package with improved ESD protection for no-connect pins
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350386B1 (en) * 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7414319B2 (en) 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
EP1220596A1 (en) 2000-12-29 2002-07-03 Icos Vision Systems N.V. A method and an apparatus for measuring positions of contact elements of an electronic component
TW503538B (en) * 2000-12-30 2002-09-21 Siliconware Precision Industries Co Ltd BGA semiconductor package piece with vertically integrated passive elements
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
DE10120257A1 (de) * 2001-04-25 2002-11-14 Siemens Production & Logistics Anschlußträger für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US20020167804A1 (en) * 2001-05-14 2002-11-14 Intel Corporation Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6660559B1 (en) 2001-06-25 2003-12-09 Amkor Technology, Inc. Method of making a chip carrier package using laser ablation
US20040053447A1 (en) * 2001-06-29 2004-03-18 Foster Donald Craig Leadframe having fine pitch bond fingers formed using laser cutting method
KR20030012994A (ko) * 2001-08-06 2003-02-14 삼성전자주식회사 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
US7126218B1 (en) 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP2003092379A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
US6551112B1 (en) 2002-03-18 2003-04-22 High Connection Density, Inc. Test and burn-in connector
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6614660B1 (en) 2002-04-30 2003-09-02 Ultratera Corporation Thermally enhanced IC chip package
US6933603B2 (en) * 2002-07-11 2005-08-23 Teledyne Technologies Incorporated Multi-substrate layer semiconductor packages and method for making same
US6851954B2 (en) 2002-07-30 2005-02-08 Avx Corporation Electrical connectors and electrical components
US6928727B2 (en) * 2002-07-30 2005-08-16 Avx Corporation Apparatus and method for making electrical connectors
US6860741B2 (en) 2002-07-30 2005-03-01 Avx Corporation Apparatus and methods for retaining and placing electrical components
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6849932B2 (en) * 2002-09-03 2005-02-01 Ultratera Corporation Double-sided thermally enhanced IC chip package
JP2004103860A (ja) * 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
JP4166065B2 (ja) * 2002-09-27 2008-10-15 三洋電機株式会社 回路装置の製造方法
JP4093018B2 (ja) * 2002-11-08 2008-05-28 沖電気工業株式会社 半導体装置及びその製造方法
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
US6809261B1 (en) * 2003-06-23 2004-10-26 Agilent Technologies, Inc. Physically compact device package
US7537461B2 (en) * 2003-07-16 2009-05-26 Gryphics, Inc. Fine pitch electrical interconnect assembly
WO2005011060A2 (en) 2003-07-16 2005-02-03 Gryphics, Inc. Electrical interconnect assembly with interlocking contact system
US7297003B2 (en) 2003-07-16 2007-11-20 Gryphics, Inc. Fine pitch electrical interconnect assembly
US20050061539A1 (en) * 2003-09-19 2005-03-24 Mirov Russell Norman Mechanism for disabling an electronic assembly
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7186922B2 (en) * 2004-04-28 2007-03-06 Infineon Technologies Ag Circuit board
US7359213B2 (en) * 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7750483B1 (en) * 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
US7633764B2 (en) * 2005-04-27 2009-12-15 Broadcom Corporation Ball grid array configuration for reducing path distances
JP5000877B2 (ja) * 2005-10-07 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
JP4956609B2 (ja) 2006-03-20 2012-06-20 グリフィクス インコーポレーティッド ファインピッチ電気接続アセンブリのための複合端子
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7701045B2 (en) 2006-04-11 2010-04-20 Rambus Inc. Point-to-point connection topology for stacked devices
US9899312B2 (en) 2006-04-13 2018-02-20 Rambus Inc. Isolating electric paths in semiconductor device packages
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
JP5496445B2 (ja) 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US7944043B1 (en) * 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US7982305B1 (en) * 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
TWI414048B (zh) * 2008-11-07 2013-11-01 Advanpack Solutions Pte Ltd 半導體封裝件與其製造方法
FR2940588B1 (fr) * 2008-12-19 2011-01-07 St Microelectronics Grenoble Ensemble multicomposant blinde a montage en surface
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
US20110115069A1 (en) * 2009-11-13 2011-05-19 Serene Seoh Hian Teh Electronic device including a packaging substrate and an electrical conductor within a via and a process of forming the same
US8957509B2 (en) * 2011-06-23 2015-02-17 Stats Chippac Ltd. Integrated circuit packaging system with thermal emission and method of manufacture thereof
WO2013025338A1 (en) 2011-08-17 2013-02-21 Rambus Inc. Multi-chip package and interposer with signal line compression
WO2013033628A1 (en) 2011-09-01 2013-03-07 Rambus Inc. Testing through-silicon-vias
EP2624034A1 (en) 2012-01-31 2013-08-07 Fci Dismountable optical coupling device
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
US9468103B2 (en) * 2014-10-08 2016-10-11 Raytheon Company Interconnect transition apparatus
CN106795646B (zh) * 2014-10-14 2018-12-18 富士胶片株式会社 铝板和铝板的制造方法
US9660333B2 (en) 2014-12-22 2017-05-23 Raytheon Company Radiator, solderless interconnect thereof and grounding element thereof
US20160317068A1 (en) * 2015-04-30 2016-11-03 Verily Life Sciences Llc Electronic devices with encapsulating silicone based adhesive
US10591592B2 (en) 2015-06-15 2020-03-17 Humatics Corporation High-precision time of flight measurement systems
US10422870B2 (en) 2015-06-15 2019-09-24 Humatics Corporation High precision time of flight measurement system for industrial automation
US9780458B2 (en) 2015-10-13 2017-10-03 Raytheon Company Methods and apparatus for antenna having dual polarized radiating elements with enhanced heat dissipation
KR20180096695A (ko) 2015-12-17 2018-08-29 휴매틱스 코포레이션 무선-주파수 위치 측정 기술 및 관련 시스템, 디바이스 및 방법
US10361485B2 (en) 2017-08-04 2019-07-23 Raytheon Company Tripole current loop radiating element with integrated circularly polarized feed
JP7390826B2 (ja) * 2019-08-30 2023-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779652A (en) * 1980-11-05 1982-05-18 Nec Corp Resin-sealed semiconductor device
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US5136366A (en) * 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5153385A (en) * 1991-03-18 1992-10-06 Motorola, Inc. Transfer molded semiconductor package with improved adhesion

Also Published As

Publication number Publication date
JPH0774281A (ja) 1995-03-17
US5355283A (en) 1994-10-11

Similar Documents

Publication Publication Date Title
JP3111134B2 (ja) パッケージされた集積回路及びその形成方法
KR100287455B1 (ko) 비어 배선법으로 형성한 집적회로 패키지 및 그 패키지를 형성하는 방법
US5994773A (en) Ball grid array semiconductor package
JP3466785B2 (ja) 半導体素子およびその形成方法
US7029953B2 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US6011694A (en) Ball grid array semiconductor package with solder ball openings in an insulative base
JP3890947B2 (ja) 高周波半導体装置
US6020629A (en) Stacked semiconductor package and method of fabrication
US6429048B1 (en) Metal foil laminated IC package
US7540969B2 (en) High thermal conducting circuit substrate and manufacturing process thereof
US11784129B2 (en) Semiconductor package and method of fabricating the same
JP2001217337A (ja) 半導体装置及びその製造方法
JP2002170906A (ja) 半導体装置及び半導体装置の製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
JP2803656B2 (ja) 半導体装置
KR100237330B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
KR100216063B1 (ko) 메탈 볼 그리드 어레이 패키지
KR100220152B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄회로기판의 솔더볼 랜드 형성방법 및 그 구조를 포함하는 인쇄회로기판과 볼 그리드 어레이 반도체 패키지
JP2003163240A (ja) 半導体装置およびその製造方法
JP2003174113A (ja) 半導体装置およびその製造方法ならびに電子回路装置
JP2001358280A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP3820628B2 (ja) 電子部品搭載用基板及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees