JP2003092379A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003092379A
JP2003092379A JP2001282651A JP2001282651A JP2003092379A JP 2003092379 A JP2003092379 A JP 2003092379A JP 2001282651 A JP2001282651 A JP 2001282651A JP 2001282651 A JP2001282651 A JP 2001282651A JP 2003092379 A JP2003092379 A JP 2003092379A
Authority
JP
Japan
Prior art keywords
semiconductor element
leads
copper foil
resin
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001282651A
Other languages
English (en)
Inventor
Hiromichi Suzuki
博通 鈴木
Akihiko Kameoka
昭彦 亀岡
Masaru Yamada
勝 山田
Takafumi Nishida
隆文 西田
Fujio Ito
富士夫 伊藤
Junpei Kusukawa
順平 楠川
Ryozo Takeuchi
良三 武内
Toshiaki Ishii
利昭 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001282651A priority Critical patent/JP2003092379A/ja
Priority to TW091118310A priority patent/TWI221663B/zh
Priority to US10/225,184 priority patent/US20030052420A1/en
Priority to KR1020020056350A priority patent/KR20030024616A/ko
Publication of JP2003092379A publication Critical patent/JP2003092379A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 イオンマイグレーションによるリークやショ
ートという不具合の発生を防ぐ。 【解決手段】 銅あるいは銅合金からなる複数のインナ
ーリード１ａと、銅あるいは銅合金からなるとともに接
着剤層２を介して複数のインナーリード１ａの一端と接
合しており、かつ接着剤層２を介して半導体素子４が搭
載された放熱板３と、半導体素子４と複数のインナーリ
ード１ａそれぞれとを接続する複数の金属細線６と、半
導体素子４および複数の金属細線６を封止する封止樹脂
８と、封止樹脂８から外部に突出したガルウィング状の
複数のアウターリード１ｂとから構成され、封止樹脂８
に、イオン性不純物と化合するイオントラップ剤などの
添加剤が添加されていることにより、剥離部の水分が中
性に近くなり、銅が反応せず溶出しにくくなるため、Ｃ
ｕマイグレーションを防止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、樹脂封止形の半導体装置に関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置の高集積化、高機能化
がますます進んでおり、これに伴って半導体素子の発熱
量は増加傾向にある。この半導体素子で発生した熱を逃
がすために、リードフレームの材料として従来使用され
ていた４２アロイ（４２％Ｎｉ−Ｆｅ合金）に代わり、
現在では熱伝導率の優れている銅あるいは銅合金（強度
等向上のためにＡｇ，Ｓｎ，Ｆｅ，Ｃｒ，Ｚｎ，Ｎｉ，
Ｍｇ，Ｐ，Ｓｉ等を微量添加している）が使用されてい
る。
【０００３】さらに、マイコンは特に発熱量が大きく効
率的に熱を逃す必要があり、このためリードフレームに
接着剤層によって放熱板を接合した放熱板付きリードフ
レームを用いたパッケージ、ＨＱＦＰ(Quad Flat Packa
ge with Heat sink)等が知られている。
【０００４】図２９は比較例（従来）のＨＱＦＰの全体
平面図例、図３０は比較例のＨＱＦＰの一構造例、図３
１は比較例のＨＱＦＰの平面内部例を示したものであ
り、一般的には次のように組み立てられる。
【０００５】図２９〜図３１に示すＨＱＦＰ１００の組
み立てでは、まず、リードフレーム１のインナーリード
１ａ部に、あらかじめポリイミド樹脂等の接着剤層２を
塗布等により形成した放熱板３を接合し、熱圧着、硬化
して固定する。次に、放熱板上またはリードフレーム１
のダイパッド上に半導体素子（半導体チップ）４を銀
（Ａｇ）ペースト等の接着部材５によって接着する。
【０００６】そして、半導体素子上の電極とインナーリ
ード先端との間を金等の金属細線６で接続する。この場
合、少なくともインナーリード１ａの金属細線６が接続
される部分には、接続性を得るため、あらかじめ金属細
線接続用の銀（Ａｇ）等のめっき７がされていることが
多い。
【０００７】その後、半導体素子４、金属細線６、イン
ナーリード１ａ、放熱板３の一部あるいは全体をエポキ
シ樹脂等の封止樹脂８により封止し、最後に、リードフ
レーム１のアウターリード１ｂ部にめっきし、折り曲げ
てアウターリード１ｂを形成し、さらに、マーキングを
施し完成する。
【０００８】
【発明が解決しようとする課題】半導体装置を市場に出
す前には各種信頼性試験を実施する。そしてその中の一
つに、耐湿性加速試験としてＰＣＴ（プレッシャークッ
カーテスト）という試験があるが、従来構造のＨＱＦＰ
では試験開始２００時間前後からリークやショートとい
う劣化現象が生じる問題がある。
【０００９】本発明者らがこのＰＣＴによる劣化現象を
解明した結果、劣化は以下述べるようなことが原因であ
ることが分かった。
【００１０】図３２および図３３は、図３０の比較例
（従来構造）のＨＱＦＰのＩ−Ｉ断面図であり、図３２
および図３３を使って前記問題を詳細に説明する。な
お、図３２はＰＣＴ前、また、図３３はＰＣＴ後のそれ
ぞれ断面であり、リードフレーム１は接着剤層２を介し
て放熱板３が接合されており、それらは封止樹脂８によ
り封止されている。
【００１１】図３２に示すように、ＨＱＦＰ１００で
は、インナーリード１ａの接着剤層２と接合される部分
にはめっき等による被膜が無く、インナーリード１ａの
材料である銅あるいは銅合金がむき出しの状態である。
【００１２】前記ＰＣＴは１２１℃という高温であり、
且つ封止樹脂８の熱膨張率が１０〜３０ｐｐｍ／℃、リ
ードフレーム１及び放熱板３の銅あるいは銅合金の熱膨
張率が約１７ｐｐｍ／℃、接着剤層２の熱膨張率が３０
〜４０ｐｐｍ／℃と、各材料の熱膨張率に差があるた
め、ＰＣＴ後では図３３に示すように、リードフレーム
１と接着剤層２、及び封止樹脂８と接着剤層２の夫々の
界面に剥離部９が生じるという第１の問題がある。
【００１３】また、リードフレーム１と接着剤層２及び
封止樹脂８と接着剤層２の夫々の界面に剥離部９が生じ
ると、ＰＣＴは１２１℃／１００％ＲＨ／２ａｔｍとい
う過酷な条件であるために、リードフレーム１と封止樹
脂８の界面或いは封止樹脂８自体を通して水分が半導体
装置内に進入してきて、剥離部９内部に水分が溜まるこ
とになる。
【００１４】この剥離部９に溜まる水分には封止樹脂８
や接着剤層２、接着部材５（ペースト材）等の成分が抽
出され、酸性を示すことが多い。なお、前記抽出される
成分は、封止樹脂８に含まれる有機酸、塩素イオンある
いは抽出液を酸性にするような成分である。
【００１５】この酸性溶液によりリードフレーム１の材
料である銅あるいは銅合金を溶融イオン化し、析出銅１
０として再析出することにより、リード間を短絡すると
いう第２の問題の現象（イオンマイグレーション）が発
生する。
【００１６】また、インナーリード１ａ先端の金属細線
６を接続するための銀（Ａｇ）等のめっき７が施されて
いる部分で、めっき７金属とリードフレーム１の材料で
ある銅あるいは銅合金が同時に水分に曝される場合に
は、異種金属接合による電池を形成し、さらに上記現象
は加速されることになる。
【００１７】図３４および図３５は、図３０の比較例
（従来構造）のＨＱＦＰ１００の放熱板３の端部周辺部
（Ｊ部）を示している。なお、図３４はＰＣＴ前、図３
５はＰＣＴ後のそれぞれＪ部を示したものであり、リー
ドフレーム１は接着剤層２を介して放熱板３が接合され
ており、それらは封止樹脂８により封止されている。
【００１８】図３４に示すように、放熱板端部３ａには
めっき等による被膜が無く、放熱板３の材料である銅あ
るいは銅合金がむき出しの状態である。
【００１９】放熱板端部３ａにおいても、同様にＰＣＴ
後に図３５に示すように剥離部９が生じ、剥離部９に水
分が堆積する。そしてその堆積した酸性水により、放熱
板３の材料である銅または銅合金が溶融イオン化し、析
出銅１０として再析出し、リードフレーム１と放熱板３
との間で短絡現象を発生させる問題がある。
【００２０】なお、イオンマイグレーションの対応策と
して、特開平１０−１６３４１０号公報ではテーピング
リードフレームにおけるイオンマイグレーションの防止
方法として、リードの接着剤に接する部分に保護膜を形
成することが提案されている。
【００２１】しかし、これはテーピングリードフレーム
の接着剤中を、電圧印加による電界によって銅が拡散移
動するのを防止するのが目的であり、ここで問題として
いる放熱板付きリードフレームおよびそれを用いた半導
体装置とは装置構造、またイオンマイグレーションの現
象が異なっている。
【００２２】なお、接着剤中を銅が拡散移動するイオン
マイグレーションについては、接着剤材質をフェノール
樹脂系からマレイミド樹脂系やポリイミド樹脂系の接着
剤に変更することにより解決している。
【００２３】また、特開平８−２０４０９８号公報では
放熱板付きリードフレームにおいて、放熱板打抜きバリ
によるリードフレームと放熱板端部間の電気的短絡を防
止するため、リードフレームの接着剤層と接合する面に
絶縁性被膜を設け、その絶縁性被膜が放熱板端部からは
み出すように形成することが提案されている。
【００２４】しかし、この方法では、上記問題としてい
る剥離が生じた場合のリード間及びリードと放熱板間の
マイグレーションは防止できない。
【００２５】特に、リード間のマイグレーションについ
ての記載は何も無い。
【００２６】したがって、例えば、リード間ピッチの狭
い狭ピッチタイプの半導体装置を扱う上では、特開平８
−２０４０９８号公報に記載されたマイグレーション対
策の技術では不十分である。
【００２７】本発明の目的は、剥離やクラックの発生が
少なく、また剥離やクラックが生じたとしてもイオンマ
イグレーションによるリークやショートという不具合が
生じない半導体装置を提供することにある。
【００２８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００３０】すなわち、本発明は、銅または銅合金から
なる複数のリードと、半導体素子と複数のリードそれぞ
れとを接続する複数の金属細線と、半導体素子、複数の
リードおよび複数の金属細線を封止する封止樹脂とを有
し、封止樹脂に、イオン性不純物と化合する添加剤が添
加されているものである。
【００３１】また、本発明は、前記封止樹脂に、プレッ
シャークッカーテストによって抽出される樹脂抽出液の
ペーハー値を5.５以上１０以下にする添加剤が添加され
ているものである。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略するととも
に、特に必要なとき以外は同一または同様な部分の説明
を原則として繰り返さない。
【００３３】また、以下の実施の形態では便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。
【００３４】さらに、以下の実施の形態において、要素
の数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合及び原理的に明らかに特定の数に
限定される場合などを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良いものとす
る。
【００３５】また、以下の実施の形態において、その構
成要素（要素ステップなどを含む）は、特に明示した場
合及び原理的に明らかに必須であると考えられる場合な
どを除き、必ずしも必須のものではないことは言うまで
もない。
【００３６】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合及び原理的に明らかにそうでないと考えられる
場合などを除き、実質的にその形状などに近似または類
似するものなどを含むものとする。このことは前記数値
及び範囲についても同様である。
【００３７】（実施の形態１）図１は本発明の実施の形
態１の半導体装置の一例であるＨＱＦＰの構造を示す平
面図、図２は図１に示すＨＱＦＰの構造を示す断面図、
図３は図１に示すＨＱＦＰの内部構造を示す平面図、図
４は図２に示すＡ−Ａ線に沿う断面の構造を示す拡大部
分断面図、図５は図２に示すＢ部の構造を示す拡大部分
断面図、図６は本発明の実施の形態１の半導体装置に係
る樹脂抽出液ｐＨと銅溶出量の関係の一例を示す溶出量
結果図、図７は本発明の実施の形態１の半導体装置に係
る添加剤濃度と樹脂抽出液ｐＨの関係の一例を示すｐＨ
結果図、図８は本発明の実施の形態１の半導体装置に係
る添加剤濃度と樹脂抽出液電気伝導度の関係の一例を示
す電気伝導度結果図である。
【００３８】図１、図２に示す本実施の形態１の半導体
装置は、樹脂封止形で、かつ放熱板３を備えた高放熱タ
イプのものであり、本実施の形態１では、その一例とし
て、ＨＱＦＰ１３について説明する。
【００３９】ＨＱＦＰ１３の構成は、半導体集積回路が
形成された半導体チップである半導体素子４と、銅ある
いは銅合金からなり、かつ半導体素子４の周囲に延在す
る複数のインナーリード１ａと、銅あるいは銅合金から
なるとともに絶縁性の接着剤層２を介して複数のインナ
ーリード１ａの一端（チップ側端部）と接合しており、
かつ接着剤層２を介して半導体素子４が搭載された放熱
板３と、半導体素子４と複数のインナーリード１ａそれ
ぞれとを電気的に接続する複数の金属細線６と、半導体
素子４、複数の金属細線６および放熱板３を封止する封
止樹脂８と、それぞれのインナーリード１ａと一体に形
成され、かつ封止樹脂８から外部に突出してガルウィン
グ状に折り曲げられた複数のアウターリード１ｂとから
構成され、封止樹脂８に、イオン性不純物と化合する添
加剤が添加されている。
【００４０】すなわち、ＨＱＦＰ１３では、封止樹脂８
に、イオン性不純物と化合する添加剤が添加されている
ことにより、耐湿性加速試験を行った際、封止樹脂８内
に含まれるイオン性不純物や、ＨＱＦＰ１３の外部から
封止樹脂８を通って浸入するイオン性不純物が封止樹脂
８内の添加剤と化合し、その結果、イオン性不純物が抽
出されることはない。
【００４１】これにより、インナーリード１ａや放熱板
３の銅（Ｃｕ）の反応を抑えて銅の析出を防ぎ、Ｃｕマ
イグレーション（イオンマイグレーション）による電気
的ショートを防止できる。
【００４２】なお、図２に示すように、半導体素子４
は、接着剤層２上にＡｇペーストなどの接着部材５によ
って固定されている。
【００４３】すなわち、放熱板３上に塗布された接着剤
層２上に接着部材５を介して半導体素子４が固定され、
さらに、図３〜図５に示すように、それぞれのインナー
リード１ａのチップ（素子）側の端部が接着剤層２と接
合されている。
【００４４】また、接着剤層２は、例えば、ポリイミド
系樹脂などであり、封止樹脂８は、例えば、エポキシ系
樹脂であるため、接着剤層２は封止樹脂８より熱膨張係
数が大きい。
【００４５】さらに、放熱板３上に塗布された接着剤層
２と放熱板３との接着力は非常に高く、また、封止樹脂
８と、銅または銅合金からなる放熱板３との熱膨張係数
の差も大きい。
【００４６】したがって、図３２の比較例に示すよう
に、接着剤層２と封止樹脂８の界面や、接着剤層２とイ
ンナーリード１ａの界面、あるいは、図３４の比較例に
示すように、放熱板端部３ａと封止樹脂８の界面などに
水分が凝集しやすくこれらの界面の接合が弱いため、剥
離が起こる。
【００４７】すなわち、本実施の形態１のＨＱＦＰ１３
は、このように剥離の起こりやすい界面を有した構造に
おいて、これらの界面への銅の析出を防いでＣｕマイグ
レーションの発生を防ぐものである。
【００４８】なお、それぞれのインナーリード１ａに
は、その金属細線６の接続箇所に金属細線６接続用のＡ
ｇのめっき７が被覆されており、金（Ａｕ）の金属細線
６との接続強度を高めている。
【００４９】ここで、封止樹脂８に添加される添加剤の
条件について説明する。
【００５０】前記添加剤は、図３３に示すようなインナ
ーリード１ａや封止樹脂８と接着剤層２との界面に形成
される剥離部９、あるいは図３５に示すようなインナー
リード１ａと封止樹脂８との界面に形成される剥離部９
に、インナーリード１ａや放熱板３の銅材（Ｃｕ）が溶
出しないように、剥離部９での水分のｐＨ（ペーハー
値）を中性付近に調整するためのものである。
【００５１】したがって、プレッシャークッカーテスト
によって抽出される樹脂抽出液のｐＨを5.５以上１０以
下にする添加剤が、封止樹脂８に添加されていることが
好ましい。
【００５２】そこで、図６は、樹脂抽出液のｐＨ（水素
イオン指数）と銅の溶出量の関係の一例を示したもので
あり、図６中、斜線部がＣｕマイグレーションが起こら
なかった領域である。
【００５３】つまり、リードフレーム１の材料である銅
あるいは銅合金の表面には、自然にまたはワイヤボンデ
ィング等の熱処理によって酸化皮膜が形成され、この酸
化皮膜は、酸性環境またはアルカリ性環境によって酸に
もアルカリにも溶解（イオン化）するが、ｐＨが5.５以
上１０以下の中性付近では、溶解しにくく、銅もその表
面に形成された酸化皮膜によって不動態化してほとんど
溶解（イオン化）しない状態となる。
【００５４】したがって、樹脂抽出液のｐＨを5.５以上
１０以下にすることにより、剥離部９の水分が中性に近
くなり、銅が反応せず溶出しにくくなるため、銅の析出
を抑えてＣｕマイグレーションを防ぐことができる。
【００５５】これにより、Ｃｕマイグレーションによる
電気的ショートの発生を阻止することができる。
【００５６】なお、プレッシャークッカーテストは、１
２１℃／１００％ＲＨ／２ａｔｍで行われるものであ
り、樹脂抽出液とは、封止樹脂８の１０倍の重量の純水
で半導体装置を１２１℃／２ａｔｍで２４時間放置した
後、抽出される液である。
【００５７】また、図７は、樹脂抽出液のｐＨを5.５以
上１０以下にする主な添加剤を示したものであり、その
際のそれぞれの添加剤の濃度（ｗｔ％）とｐＨの関係の
一例を示したものであり、中性化可能な添加剤として
は、アルカリ金属（土類金属）の酸化物、水酸化物、ま
たは、ほう酸化物などが挙げられ、具体的には、図７に
示すような、酸化カルシウム、水酸化マグネシウム、ほ
う酸バリウム、ほう酸亜鉛、メタほう酸カルシウム、イ
オントラップ剤（イオントラッパー）などである。
【００５８】なお、添加剤を添加することにより、樹脂
抽出液の電気伝導度（マイクロシーメンス（μＳ）／ｃ
ｍ）が変化する。そこで、図８は、図７に示した添加剤
それぞれの濃度（ｗｔ％）と樹脂抽出液の電気伝導度
（μＳ／ｃｍ）の関係の一例を示したものであるが、電
気伝導度が高すぎると電流が流れ過ぎるため、樹脂抽出
液の電気伝導度が１００μＳ／ｃｍ以下であることが望
ましい。
【００５９】したがって、図７、図８より、添加剤とし
て、イオントラップ剤を用いることが好ましい。
【００６０】なお、イオントラップ剤は、Ｃｌ- 、Ｓｂ
- 、Ｂｒ- 、Ｎａ+ 、ＳＯ4 2- イオンなどの陰イオンや
陽イオンをトラップするものであり、封止樹脂８である
エポキシ系樹脂に含まれるこれらのイオン性不純物をト
ラップする（抽出液に溶出しずらくする）ことができ
る。
【００６１】さらに、封止樹脂８内に限らず、外部から
封止樹脂８を通って浸入するイオン性不純物もトラップ
することができる。
【００６２】なお、封止樹脂８であるエポキシ系樹脂に
は、多くのＣｌ- （塩素）イオンが含まれているため、
Ｃｌ- イオンと化合物を形成する添加剤としてもイオン
トラップ剤が好適である。
【００６３】イオントラップ剤は、ＤＨＡ４Ａハイドロ
タルサイト類化合物であり、具体例としては、Ｍｇ4.３
Ａｌ２（ＯＨ）１2.６ＣＯ３・ｍＨ２０（協和化学工業
（株））などがあり、このイオントラップ剤は、イオン
性不純物をトラップすることによって、抽出液のｐＨが
中性から変化することを防ぐ機能を有するものであり、
少量で非常に大きな効果を得られるため、他の中和剤と
比較して封止樹脂８の硬化特性や強度への影響を低く抑
えることができる。
【００６４】また、仮に想定した量以上の添加が為され
た場合でも抽出液のｐＨを中性近傍に制御することがで
き、また抽出液の電気伝導度を大幅に高くしてしまうこ
となどが無いなどの長所を持つ。
【００６５】これに比較して、酸化カルシウム（Ｃａ
Ｏ）などアルカリ性の水溶液を形成する添加物について
は、想定した量以上の添加が為された場合には、水溶液
はアルカリ性になり、かつ抽出液が高い電気伝導度を示
すために、Ｃｕの溶出を促進してしまうため、厳密な添
加量の制御が必要という問題がある。
【００６６】しかし、これらの問題が解決されるなら
ば、封止樹脂８に添加する添加物としてアルカリ性のも
のを用いることも可能である。
【００６７】以上のように、本実施の形態１のＨＱＦＰ
１３では、封止樹脂８に、樹脂抽出液のｐＨ（ペーハー
値）を5.５以上１０以下にするイオントラップ剤などの
添加剤が添加されていることにより、図３３や図３５に
示す剥離部９の水分が中性に近くなり、さらに、インナ
ーリード１ａや放熱板３の材料である銅は、ペーハー値
5.５以上１０以下の領域では、銅の表面に形成された酸
化皮膜によって不動態化してほとんど溶解（イオン化）
しないため、銅が反応せず溶出しにくくなり、剥離部９
への銅の析出を防ぐことができる。
【００６８】これにより、電気的ショートの発生を防ぐ
ことができ、Ｃｕマイグレーション（第２の問題）を防
止することができる。
【００６９】その結果、ＰＣＴ試験におけるショート不
良の発生を防止して、ＨＱＦＰ１３（半導体装置）の信
頼性の向上を図ることができる。
【００７０】次に、本実施の形態１のＨＱＦＰ１３の組
み立て手順について説明すると、まず、接着剤層２形成
済みの放熱板付きリードフレームを準備する。
【００７１】続いて、放熱板付きリードフレームのダイ
パット（チップ搭載部）である放熱板３の接着剤層２上
に接着部材５を介して半導体素子４をダイボンドし、そ
の後、半導体素子４と各インナーリード１ａとを金属細
線６によってワイヤボンディングする。
【００７２】その後、樹脂モールドを行って、半導体素
子４と複数の金属細線６とを封止樹脂８で封止する。
【００７３】封止後、アウターリード１ｂの切断を行う
とともにガルウィング状に曲げ成形してＨＱＦＰ１３を
組み立てることができる。
【００７４】（実施の形態２）図９は本発明の実施の形
態２の半導体装置の一例であるＢＧＡの構造を示す断面
図、図１０は図９に示すＢＧＡの実装構造を示す断面
図、図１１は図９に示すＢＧＡの内部構造を示す平面
図、図１２は図１１に示すＥ−Ｅ線に沿った断面の構造
を示す断面図、図１３は図１２に示すＦ部の構造を示す
拡大部分断面図、図１４は本発明の実施の形態２の半導
体装置の一例である他のＢＧＡの構造を示す断面図であ
る。
【００７５】図９に示す実施の形態２の半導体装置は、
ＢＧＡ（Ball Grid Array)１６であり、複数の銅箔リー
ド１４ａを有した配線基板１４と、配線基板１４の素子
支持面１４ｂ上に配置された半導体素子４と、半導体素
子４と複数の銅箔リード１４ａそれぞれとを電気的に接
続する複数の金属細線６（金属バンプなどでもよい）
と、半導体素子４、複数の金属細線６および複数の銅箔
リード１４ａを封止する封止樹脂８と、配線基板１４の
銅箔リード１４ａが形成された面と反対側の面である裏
面１４ｃに設けられた複数のボール電極（突起電極）１
５とから構成されており、実施の形態１のＨＱＦＰ１３
と同様に、封止樹脂８に、プレッシャークッカーテスト
によって抽出される樹脂抽出液のｐＨ（ペーハー値）を
5.５以上１０以下にするイオントラップ剤などの添加剤
が添加されている。
【００７６】また、配線基板１４の素子支持面１４ｂに
は、図１１および図１２に示すように複数の銅箔リード
１４ａが形成され、さらにそれぞれの銅箔リード１４ａ
が金属細線６との接続領域のみを残して絶縁性のソルダ
レジスト膜（樹脂保護膜）１４ｅによって覆われ、銅箔
リード１４ａおよびソルダレジスト膜１４ｅを含む素子
支持面１４ｂ側のほぼ全体が封止樹脂８によって覆われ
た構造のＢＧＡ１６である。
【００７７】さらに、ＢＧＡ１６では、図１３に示すよ
うに、銅箔リード１４ａの１つ１つの表面を、それぞれ
個別に金めっきなどの金属被覆１１によって覆い、その
上層に絶縁性のソルダレジスト膜１４ｅが形成され、さ
らにソルダレジスト膜１４ｅ上に封止樹脂８を配置した
構造である。
【００７８】なお、金属被覆１１の形成方法として、電
気めっき及び無電解めっきがあるがどちらの方法を用い
てもよい。
【００７９】さらに、この金属被覆１１はめっきによる
ものだけでなく、真空蒸着、スパッタリング、イオンプ
レーティング等の物理蒸着法（Physical Vapor Deposit
ion)または化学蒸着法（Chemical Vapor Deposition ）
などを用いて形成してもよい。
【００８０】また、配線基板１４は、例えば、ガラス繊
維入りエポキシ基板やＢＴ（ビスマレイミド・トリアジ
ン）基板などであり、図９に示すように、これに形成さ
れたスルーホール１４ｄ内の配線を介して、その素子支
持面１４ｂに配置された銅箔リード１４ａと裏面１４ｃ
のボール電極１５とが電気的に接続されている。
【００８１】さらに、封止樹脂８は、例えば、エポキシ
系樹脂である。
【００８２】次に、図１０は、ＢＧＡ１６の実装基板１
７への実装構造を示したものである。
【００８３】ＢＧＡ１６は、配線基板１４の裏面１４ｃ
側に放熱板３が取り付けられた高放熱タイプの半導体装
置であるため、ボール電極１５が基板側端子１７ａと接
続するとともに、放熱板３が半田接合部１８を介して基
板側端子１７ａと接続し、これによって放熱性を高めて
いる。
【００８４】本実施の形態２のＢＧＡ１６によれば、実
施の形態１のＨＱＦＰ１３と同様に、封止樹脂８に、樹
脂抽出液のｐＨ（ペーハー値）を5.５以上１０以下にす
るイオントラップ剤などの添加剤が添加されていること
により、銅箔リード１４ａや封止樹脂８と接着剤層２と
の剥離箇所、あるいは放熱板端部３ａと封止樹脂８との
剥離箇所における水分を中性に近くすることができ、さ
らに、銅箔リード１４ａや放熱板３の材料である銅は、
ペーハー値5.５以上１０以下の領域では、銅の表面に形
成された酸化皮膜によって不動態化してほとんど溶解
（イオン化）しないため、銅が反応せず溶出しにくくな
り、前記剥離箇所への銅の析出を防ぐことができる。
【００８５】これにより、電気的ショートの発生を防ぐ
ことができ、Ｃｕマイグレーション（第２の問題）を防
止することができる。
【００８６】その結果、ＰＣＴ試験におけるショート不
良の発生を防止して、ＢＧＡ１６の信頼性の向上を図る
ことができる。
【００８７】なお、前記実施の形態１と同様に、樹脂抽
出液の電気伝導度が１００μＳ／ｃｍ以下になるような
添加剤を封止樹脂８に添加することが望ましく、その
他、添加剤の条件については、実施の形態１と同様であ
る。
【００８８】また、前記添加剤を封止樹脂８に限らず、
配線基板１４やソルダレジスト膜１４ｅに添加してもよ
い。
【００８９】すなわち、封止樹脂８、配線基板１４の基
材（樹脂）もしくはソルダレジスト膜１４ｅの少なくと
も何れか１つに前記添加剤が添加されていることによ
り、Ｃｕマイグレーションの発生を防ぐことができる。
【００９０】さらに、銅箔リード１４ａの表面に金属被
覆１１が形成されているため、基板の吸湿によって内部
が水分膨潤して銅箔リード１４ａとソルダレジスト膜１
４ｅ、または銅箔リード１４ａと封止樹脂８との間での
剥離が発生した際にも、後述する実施の形態４の効果に
より、Ｃｕイオンの析出を防ぐことができ、その結果、
Ｃｕマイグレーション（第２の問題）を防ぐことができ
る。
【００９１】特に、金属被覆１１が、すず（Ｓｎ）、亜
鉛（Ｚｎ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）または
チタン（Ｔｉ）などの金属から成る場合、あるいは金属
ではなくポリイミド樹脂などの絶縁性被膜１１の場合、
後述する実施の形態１２〜１７の効果により、Ｃｕマイ
グレーション（第２の問題）に加えて剥離箇所の形成
（第１の問題）を防ぐことができる。
【００９２】次に、図１４に示す半導体装置は、他のＢ
ＧＡ（Ball Grid Array)１９であり、配線基板１４とし
て、薄膜のポリイミドテープなどからなるテープ基板を
用いた小形のものである。
【００９３】ＢＧＡ１９においても、封止樹脂８にイオ
ントラップ剤などの添加剤が添加されており、また、銅
箔リード１４ａの表面に、図１３に示す構造と同様の金
属被覆１１が形成されており、したがって、ＢＧＡ１６
と同様の効果を得ることができる。
【００９４】なお、実施の形態２のＢＧＡ１６およびＢ
ＧＡ１９では、封止樹脂８、配線基板１４の基材（樹
脂）もしくはソルダレジスト膜１４ｅの少なくとも何れ
か１つに前記添加剤が添加されていればよく、銅箔リー
ド１４ａの表面への金属被覆１１や絶縁性被膜１１の形
成は、必ずしも行われていなくてもよい。
【００９５】（実施の形態３）図１５は本発明の実施の
形態３の半導体装置の一例であるＭＣＭの構造を示す断
面図、図１６は図１５に示すＧ−Ｇ線に沿った断面の構
造を示す拡大部分断面図、図１７は図１５に示すＨ部の
構造を示す拡大部分断面図である。
【００９６】本実施の形態３の半導体装置は、複数の半
導体素子を有したＭＣＭ（Multi-Chip-Module)２３であ
る。
【００９７】図１５に示すＭＣＭ２３の構成は、複数の
銅箔リード１４ａを有した配線基板１４と、配線基板１
４の上部に配置され、かつ主面に露出する表面電極と接
続されるＣｕメッキ層（銅配線）２４ｅが主面上に形成
された第１の半導体素子２４と、第１の半導体素子２４
と配線基板１４の複数の銅箔リード１４ａそれぞれとを
電気的に接続する複数のバンプ電極（突起電極）２５
と、配線基板１４と第１の半導体素子２４との間に配置
され、かつ複数のバンプ電極２５を覆うアンダーフィル
樹脂２６と、配線基板１４の上部に配置された第２の半
導体素子２７と、第２の半導体素子２７と複数の銅箔リ
ード１４ａそれぞれとを電気的に接続する複数の金属細
線６と、第２の半導体素子２７、複数の金属細線６およ
び複数の銅箔リード１４ａを封止し、かつ配線基板１４
上に滴下されたポッティング樹脂２８と、配線基板１４
の裏面１４ｃに設けられた複数の半田外部電極２９とか
らなる。
【００９８】さらに、ＭＣＭ２３では、配線基板１４を
形成する基材（樹脂）、銅箔リード１４ａの一部を覆う
ソルダレジスト膜（樹脂保護膜）１４ｅ、アンダーフィ
ル樹脂２６またはポッティング樹脂２８のうちの少なく
とも１つに、プレッシャークッカーテストによって抽出
される樹脂抽出液のペーハー値を5.５以上１０以下にす
るイオントラップ剤などの添加剤が添加されている。
【００９９】なお、ここでは、ＭＣＭ２３に２つの半導
体素子（第１の半導体素子２４と第２の半導体素子２
７）が搭載されている場合を説明するが、前記半導体素
子の搭載数は、単数／複数を問わず、何個でもよい。
【０１００】また、図１７に示すように、第１の半導体
素子２４の主面の複数のＡｌパッド２４ａは、その一部
を露出させて絶縁膜２４ｂによって覆われ、バンプ電極
２５とは再配線２４ｇを介して電気的に接続されてい
る。
【０１０１】また、再配線２４ｇは、Ａｌパッド２４ａ
側から順に、Ｃｒシード層２４ｃ、Ｃｕシード層２４
ｄ、Ｃｕメッキ層２４ｅおよびＮｉメッキ層２４ｆによ
って構成されている。
【０１０２】さらに、Ｃｒシード層２４ｃは第１保護膜
２４ｈによって保護され、Ｎｉメッキ層２４ｆは第２保
護膜２４ｉによって保護されている。
【０１０３】すなわち、第１の半導体素子２４は、その
主面に、銅配線であるＣｕメッキ層２４ｅを有した再配
線２４ｇが形成され、かつこの再配線２４ｇにバンプ電
極２５が設けられた構造でＣＳＰ（Chip Size Package)
となる（ウェハプロセスパッケージとも呼ぶ）。
【０１０４】また、ＭＣＭ２３では、外部端子として複
数のボール状の半田外部電極２９が、配線基板１４の裏
面１４ｃに、複数行／列に亘ってアレイ状に配列されて
設けられている。
【０１０５】また、ＭＣＭ２３の第２の半導体素子２７
では、図１６に示すように、銅箔リード１４ａの１つ１
つの表面が、それぞれ個別に金めっきなどの金属被覆１
１によって覆われ、その上層に絶縁性のソルダレジスト
膜１４ｅが形成され、さらにソルダレジスト膜１４ｅ上
にポッティング樹脂２８を配置されている。
【０１０６】なお、実施の形態３のＭＣＭ２３では、配
線基板１４を形成する基材（樹脂）、銅箔リード１４ａ
の一部を覆うソルダレジスト膜（樹脂保護膜）１４ｅ、
アンダーフィル樹脂２６またはポッティング樹脂２８の
うちの何れか１つに、前記添加剤が添加されていればよ
く、銅箔リード１４ａの表面への金属被覆１１の形成
は、必ずしも行われていなくてもよい。
【０１０７】以上により、本実施の形態３のＭＣＭ２３
においても、Ｃｕメッキ層２４ｅや銅箔リード１４ａの
銅が反応せず溶出しにくくなり、Ｃｕマイグレーション
を防止することができる。
【０１０８】なお、前記実施の形態１と同様に、樹脂抽
出液の電気伝導度が１００μＳ／ｃｍ以下になるような
添加剤を添加することが望ましく、その他、添加剤の条
件については、実施の形態１と同様である。
【０１０９】さらに、銅箔リード１４ａの表面に金属被
覆１１が形成されているため、基板の吸湿によって内部
が水分膨潤して銅箔リード１４ａとソルダレジスト膜１
４ｅ、または銅箔リード１４ａと封止樹脂８との間での
剥離が発生した際にも、後述する実施の形態４の効果に
より、Ｃｕイオンの析出を防ぐことができ、その結果、
Ｃｕマイグレーションを防ぐことができる。
【０１１０】次に、本発明の実施の形態４〜１９につい
て説明する。
【０１１１】図１８は本発明の実施の形態４の半導体装
置の一例であるＨＱＦＰの構造を示す拡大部分断面図、
図１９は本発明の実施の形態５の半導体装置の一例であ
るＨＱＦＰの構造を示す拡大部分断面図、図２０は本発
明の実施の形態６の半導体装置の一例であるＨＱＦＰの
構造を示す拡大部分断面図、図２１は本発明の実施の形
態７の半導体装置の一例であるＨＱＦＰの構造を示す拡
大部分断面図、図２２は本発明の実施の形態８の半導体
装置の一例であるＨＱＦＰの構造を示す拡大部分断面
図、図２３は本発明の実施の形態１７の半導体装置の一
例であるＨＱＦＰの構造を示す拡大部分断面図、図２４
は本発明の実施の形態４の半導体装置の一例であるＨＱ
ＦＰの構造を示す平面図、図２５は図２４に示すＨＱＦ
Ｐの構造を示す断面図、図２６は図２４に示すＨＱＦＰ
の内部構造を示す平面図、図２７は図２５に示すＤ部の
構造を示す拡大部分断面図、図２８は本発明の半導体装
置（ＨＱＦＰ）のリード全面ＰｄめっきによるＰｂ
（鉛）フリー半田実装の構造の一例を示す拡大部分断面
図、図３６は本発明の半導体装置（ＨＱＦＰ）において
封止樹脂への添加剤無しでリードへの金属または樹脂被
覆を行った際のプレッシャークッカーテストによる耐湿
性評価を示す評価結果図である。
【０１１２】（実施の形態４）図１８は、本発明の実施
の形態４の放熱板付きリードフレームを用いた半導体装
置であるＨＱＦＰ３０の断面構造を示すものであり、図
２５のＣ−Ｃ断面を拡大して示したものである。
【０１１３】封止樹脂８には、樹脂抽出液のｐＨ（ペー
ハー値）を5.５以上１０以下にするイオントラップ剤な
どの添加剤が添加されている。なお、前記実施の形態１
と同様に、樹脂抽出液の電気伝導度が１００μＳ／ｃｍ
以下になるような添加剤を封止樹脂８に添加することが
望ましく、その他、添加剤の条件については、実施の形
態１と同様である。
【０１１４】また、図１８のように、リードフレーム１
の接着剤層２と接合される部分全体を、あらかじめ金
（Ａｕ）をめっきすることによって金属被覆１１を形成
した。めっきの方法には、電気めっき及び無電解めっき
があるがどちらの方法を用いてもよい。
【０１１５】なお、それぞれのインナーリード１ａにお
ける金属被覆１１を形成する領域は、図２６に示す金属
被覆領域１２（絶縁性被膜領域も同じ）であり、剥離の
発生する可能性の有る封止樹脂８もしくはインナーリー
ド１ａと接着剤層２との界面が形成される領域全面であ
って、さらには、各インナーリード１ａにおいてそのチ
ップ側端部付近から接着剤層２との接合箇所の僅か外側
に至る領域である。
【０１１６】また、この金属被覆１１はめっきによるも
のだけでなく、真空蒸着、スパッタリング、イオンプレ
ーティング等の物理蒸着法（Physical Vapor Depositio
n)または化学蒸着法（Chemical Vapor Deposition ）等
を用いて形成してもよい。金属被覆形成後、リードフレ
ーム１にあらかじめ接着剤層２を形成した放熱板３を接
着し、放熱板付きリードフレームを得た。この先の半導
体装置の組み立ては、従来通りの工程によって組み立て
る。
【０１１７】（実施の形態５）図１９に、本発明の実施
の形態５の放熱板付きリードフレームを用いた半導体装
置であるＨＱＦＰ３０の断面構造を示すが、図１９は図
２５のＣ−Ｃ断面を拡大して示したものである。
【０１１８】封止樹脂８には、樹脂抽出液のｐＨ（ペー
ハー値）を5.５以上１０以下にするイオントラップ剤な
どの添加剤が添加されている。なお、前記実施の形態１
と同様に、樹脂抽出液の電気伝導度が１００μＳ／ｃｍ
以下になるような添加剤を封止樹脂８に添加することが
望ましく、その他、添加剤の条件については、実施の形
態１と同様である。
【０１１９】図１９のように、リードフレーム１の接着
剤層２と接合される部分全体とリードの側面部をあらか
じめ金（Ａｕ）をめっきすることによって金属被覆１１
を形成した。金属被覆形成後、リードフレーム１にあら
かじめ接着剤層２を形成した放熱板３を接着し、放熱板
付きリードフレームを得た。この先の半導体装置の組み
立ては、従来通りの工程により組み立てた。
【０１２０】（実施の形態６）図２０に、本発明の実施
の形態６の放熱板付きリードフレームを用いた半導体装
置であるＨＱＦＰ３０の放熱板端部の周辺断面の構造を
示すが、図２０は図２５のＤ部を拡大して示したもので
ある。
【０１２１】封止樹脂８には、樹脂抽出液のｐＨ（ペー
ハー値）を5.５以上１０以下にするイオントラップ剤な
どの添加剤が添加されている。なお、前記実施の形態１
と同様に、樹脂抽出液の電気伝導度が１００μＳ／ｃｍ
以下になるような添加剤を封止樹脂８に添加することが
望ましく、その他、添加剤の条件については、実施の形
態１と同様である。
【０１２２】図２０のように、放熱板端部３ａをあらか
じめ金（Ａｕ）をめっきすることによって金属被覆１１
を形成した。金属被覆形成後、リードフレーム１にあら
かじめ接着剤層２を形成した放熱板３を接着し、放熱板
付きリードフレームを得た。この先の半導体装置の組み
立ては、従来通りの工程により組み立てた。
【０１２３】（実施の形態７）図２１に、本発明の実施
の形態７の放熱板付きリードフレームを用いた半導体装
置であるＨＱＦＰ３０の放熱板端部の周辺断面の構造を
示すが、図２１は図２５のＤ部を拡大して示したもので
ある。
【０１２４】封止樹脂８には、樹脂抽出液のｐＨ（ペー
ハー値）を5.５以上１０以下にするイオントラップ剤な
どの添加剤が添加されている。なお、前記実施の形態１
と同様に、樹脂抽出液の電気伝導度が１００μＳ／ｃｍ
以下になるような添加剤を封止樹脂８に添加することが
望ましく、その他、添加剤の条件については、実施の形
態１と同様である。
【０１２５】図４のように、放熱板３の周囲全体をあら
かじめ金（Ａｕ）をめっきすることによって金属被覆１
１を形成した。金属被覆形成後、放熱板３の一平面に接
着剤層２を形成し、その後、リードフレーム１に接着し
て放熱板付きリードフレームを得た。この先の半導体装
置の組み立ては、従来通りの工程によって組み立てた。
【０１２６】（実施の形態８）図２２に、本発明の実施
の形態８の放熱板付きリードフレームを用いた半導体装
置であるＨＱＦＰ３０の断面の構造を示すが、図２２は
図２５のＣ−Ｃ断面を拡大して示したものである。
【０１２７】封止樹脂８には、樹脂抽出液のｐＨ（ペー
ハー値）を5.５以上１０以下にするイオントラップ剤な
どの添加剤が添加されている。なお、前記実施の形態１
と同様に、樹脂抽出液の電気伝導度が１００μＳ／ｃｍ
以下になるような添加剤を封止樹脂８に添加することが
望ましく、その他、添加剤の条件については、実施の形
態１と同様である。
【０１２８】図２２のように、リードフレーム１の接着
剤層２と接合される部分全体及びリードの側面部と放熱
板３の周囲全体を、あらかじめ金（Ａｕ）をめっきする
ことによって金属被覆１１を形成した。金属被覆形成
後、放熱板３の一平面に接着剤層２を形成し、その後、
リードフレーム１に接着して放熱板付きリードフレーム
を得た。この先の半導体装置の組み立ては、従来通りの
工程によって組み立てた。
【０１２９】（実施の形態９〜１６）構造は図２２の実
施の形態８と同様であるが、実施の形態８の金めっきと
異なり、リードフレーム１の接着剤層２と接合される部
分全体と放熱板３の周囲全体を予め、白金（Ｐｔ）（実
施の形態９）、ロジウム（Ｒｈ）（実施の形態１０）、
パラジウム（Ｐｄ）（実施の形態１１）、すず（Ｓｎ）
（実施の形態１２）、亜鉛（Ｚｎ）（実施の形態１
３）、クロム（Ｃｒ）（実施の形態１４）、ニッケル
（Ｎｉ）（実施の形態１５）またはチタン（Ｔｉ）（実
施の形態１６）をめっきすることによって金属被覆１１
を形成した。
【０１３０】封止樹脂８には、樹脂抽出液のｐＨ（ペー
ハー値）を5.５以上１０以下にするイオントラップ剤な
どの添加剤が添加されている。なお、前記実施の形態１
と同様に、樹脂抽出液の電気伝導度が１００μＳ／ｃｍ
以下になるような添加剤を封止樹脂８に添加することが
望ましく、その他、添加剤の条件については、実施の形
態１と同様である。
【０１３１】金属被覆形成後、放熱板３の一平面に接着
剤層２を形成し、その後、リードフレーム１に接着して
放熱板付きリードフレームを得た。この先の半導体装置
の組み立ては、従来通りの工程により組み立てた。
【０１３２】（実施の形態１７）図２３は、図２５のＣ
−Ｃ断面を拡大して示したものであり、封止樹脂８に
は、樹脂抽出液のｐＨ（ペーハー値）を5.５以上１０以
下にするイオントラップ剤などの添加剤が添加されてい
るとともに、リードフレーム１の接着剤層２と接合され
る部分全体と放熱板３の周囲全体を予めポリイミド樹脂
ワニスを塗布、乾燥させることにより絶縁性被膜１１を
形成した。この絶縁性被膜１１はポリイミド樹脂だけで
なく、フェノール、エポキシ、ポリアミド等の他の絶縁
性樹脂を用いてもかまわない。
【０１３３】また、絶縁性被膜１１の熱伝導性を向上、
さらには各部材間の熱膨張率を整合させるために、フィ
ラーとして絶縁性樹脂中にアルミナ、シリカ等の無機物
を混入してもよい。
【０１３４】絶縁性被膜形成後、放熱板３の一平面に接
着剤層２を形成し、その後、リードフレーム１に接着し
て放熱板付きリードフレームを得た。この先の半導体装
置の組み立ては、従来通りの工程により組み立てた。
【０１３５】次に、それぞれの構造の耐湿性評価結果に
ついて説明する。
【０１３６】なお、図３６は、実施の形態４〜１７の図
１８〜２３に示す構造のＨＱＦＰ３０において、封止樹
脂８にイオントラップ剤などの添加剤が添加されていな
い場合の耐湿性に関する評価として行ったＰＣＴ（プレ
ッシャークッカー試験）の評価結果を示すものである。
【０１３７】また、ＰＣＴ試験の試験条件は１２１℃／
１００％ＲＨ／２ａｔｍである。
【０１３８】図３６に示すように、従来のＨＱＦＰであ
る比較例（被覆無し）では、ＰＣＴ開始２００時間前後
から剥離が発生し（第１の問題）、リード−リード間及
びリード−放熱板間にショート不良が発生した（第２の
問題）。これに対し、本発明の実施の形態４〜１７で
は、比較例と比べてショート不良の発生が少ないか、ま
たは皆無であり良好な結果が得られた。
【０１３９】次に、実施の形態４〜１７の夫々の構造の
耐湿性評価結果について詳細に述べる。
【０１４０】実施の形態４（図１８）及び実施の形態５
（図１９）では、ＰＣＴ開始２００時間前後から比較例
と同様に剥離が発生した。しかし、リード−リード間で
のマイグレーションは発生しなかった。但し、放熱板端
部３ａが被覆されていないため、リード−放熱板間で３
００時間前後からマイグレーションが発生した。
【０１４１】実施の形態６（図２０）及び実施の形態７
（図２１）でも、ＰＣＴ開始２００時間前後から比較例
と同様に剥離が発生した。また、リードフレーム１に被
覆をしていないため、リード−リード間のマイグレーシ
ョンは比較例と同様に発生した。しかし、リード−放熱
板間でのマイグレーションは比較例に比べて減少した。
但し、完全にはマイグレーションを防止出来なかった。
【０１４２】実施の形態８（図２２）でも、ＰＣＴ開始
２００時間前後から比較例と同様に剥離が発生した。し
かし、リード−リード間、リード−放熱板間共にマイグ
レーションは発生しなかった。
【０１４３】図２２に示す構造における実施の形態９の
白金、ロジウム（実施の形態１０）、パラジウム（実施
の形態１１）では、ＰＣＴ開始２００時間前後から比較
例と同様に剥離が発生した。しかし、白金またはロジウ
ムまたはパラジウムで被覆されており、金と同様に酸性
水分によって溶出し難いので、マイグレーションは発生
せず、リード−リード間、リード−放熱板間共にショー
ト不良はなかった。
【０１４４】以上のように、図３６に示す実施の形態４
〜実施の形態１１によれば、第２の問題（Ｃｕマイグレ
ーション）は解消することが出来た。
【０１４５】実施の形態１２のすずと実施の形態１３の
亜鉛では、ＰＣＴ開始３００時間までは剥離が発生しな
かった。表面がすず或いは亜鉛で被覆されており、接着
剤との接着力が銅よりも高くなったと考えられる。ま
た、剥離が生じた後でも、すずが銅よりも優れた耐酸溶
出性を持つ、或いは亜鉛表面は腐食するがイオンとなり
溶出しないため、マイグレーションは発生せず、リード
−リード間及びリード−放熱板間共にショート不良はな
かった。
【０１４６】実施の形態１４のクロムと実施の形態１５
のニッケルでは、ＰＣＴ開始４００時間までは剥離が発
生しなかった。クロムまたはニッケルで被覆されてお
り、接着剤との接着力が銅よりも高くなったと考えられ
る。また、剥離が生じた後では、クロム及びニッケルが
銅に比較し酸性水環境下で溶出し難い。このためマイグ
レーションは発生せず、リード−リード間及びリード−
放熱板間共にショート不良はなかった。
【０１４７】実施の形態１６のチタンでは、ＰＣＴ開始
５００時間までは剥離が発生しなかった。チタンで被覆
されており、接着剤との接着力が銅よりも高くなったと
考えられる。また、剥離が生じた後では、チタン表面に
耐酸化性を持つ不動態皮膜を形成するために溶出し難
い。このためマイグレーションは発生せず、リード−リ
ード間及びリード−放熱板間共にショート不良はなかっ
た。
【０１４８】実施の形態１７のポリイミド樹脂では、Ｐ
ＣＴ開始４００時間までは剥離が発生しなかった。ＰＣ
Ｔ開始５００時間ではわずかな試料が剥離したが、剥離
はポリイミド樹脂による絶縁性皮膜１１と接着剤層２と
の間で起こっており、リードフレーム１との絶縁性被膜
１１、放熱板３と絶縁性被膜１１の間では起こらなかっ
た。銅等の金属上へポリイミド樹脂ワニスを塗布、乾燥
し成膜した絶縁性被膜１１の接着力が高いものと考えら
れる。このため、マイグレーションの発生はなく、リー
ド−リード間及びリード−放熱板間共にショート不良は
なかった。
【０１４９】以上のように、図３６に示す実施の形態１
２〜１７によれば、第２の問題（Ｃｕマイグレーショ
ン）に加えて第１の問題（剥離の形成）をも解消するこ
とが出来た。
【０１５０】（実施の形態１８）図２７は、実施の形態
１８の構造を示すものであり、図２５のＤ部を拡大して
示したものであり、封止樹脂８には、樹脂抽出液のｐＨ
（ペーハー値）を5.５以上１０以下にするイオントラッ
プ剤などの添加剤が添加されている。
【０１５１】さらに、放熱板３の周縁部に、インナーリ
ード１ａから離れる方向に折り曲げられた屈曲部３ｂが
形成されているものであり、この構造を図１８に示す実
施の形態４の構造や図１９に示す実施の形態５の構造と
組み合わせたものである。
【０１５２】これにより、インナーリード１ａと放熱板
端部３ａとの間に空隙が形成されるため、リード−放熱
板間におけるＣｕマイグレーションの発生を防止するこ
とができる。
【０１５３】すなわち、図１８および図１９に示す構造
では、図３６に示す耐湿性評価において、リード−リー
ド間のショート不良数はゼロで、かつリード−放熱板間
のショートが発生していたのに対し、図１８および図１
９の構造それぞれに図２７の構造を組み合わせることに
より、容易な構造でリード−放熱板間のショートも防ぐ
ことができる。
【０１５４】なお、実施の形態４〜１８で説明したイン
ナーリード１ａに形成する金属被覆１１として、下地ニ
ッケル（Ｎｉ）めっきと全面パラジウム（Ｐｄ）めっき
の組み合わせを採用することにより、外装めっきまた
は、インナーリード先端のＡｇめっきを省略することが
でき、製造工程の簡略化を図ることができる。
【０１５５】つまり、図２５に示す実施の形態１９の構
造のように、Ｐｄめっき２２を使用することによって、
ＨＱＦＰ３０を配線基板２０上に実装する際に使用する
半田とリードとの濡れ性を確保することができるため、
従来アウターリード１ｂの先端に行っていた外装めっき
工程を省略することができるとともに、従来アウターリ
ード１ｂの外装めっきに使用されていたＰｂ（鉛）を使
用しない構造にすること（Ｐｂフリー化）も同時に実現
することができる。
【０１５６】特に、半導体装置のＰｂフリー化を目指す
場合には、図２５に示すようにインナーリード１ａとア
ウターリード１ｂに同時にＰｄめっき２２を施したリー
ドフレーム１を使用したＨＱＦＰ１３を、基板側端子２
０ａに接続するＰｂフリー半田２１を介して配線基板２
０上に実装することにより、Ｃｕリード間のマイグレー
ション防止と半導体装置のＰｂフリー化とを同時に実現
することが可能となる。
【０１５７】また、Ｐｄめっき２２を使用することによ
って、インナーリード１ａの金属細線６が接続される部
分の接続性を確保することができるため、従来インナー
リード１ａに行っていた金属細線接続用のＡｇめっき７
を省略することができる。
【０１５８】さらに、インナーリード１ａに形成する金
属被覆１１として、すず（Ｓｎ）めっきを採用すること
により、表面の酸化皮膜を破壊した上でＳｎめっき上に
直接ワイヤボンディングを行うことも可能になる。
【０１５９】したがって、外装めっきも兼ねた金属被覆
１１を形成できるため、外装めっき工程を省略すること
が可能になり、さらに、Ｐｂフリー化も実現できる。
【０１６０】なお、実施の形態１、および実施の形態４
（図１８）〜実施の形態１９（図２８）で説明したイン
ナーリード１ａまたは銅箔リード１４ａに金属被覆１１
を形成する金属としては、Ｃｕマイグレーションを引き
起こしにくいものであればよい。
【０１６１】そこで、本発明に適用可能な金属被覆１１
を形成する金属を分類すると、まず、標準電極電位が銅
（Ｃｕ）より高い金属であり、例えば、この場合、金
（Ａｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ロジウ
ム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）などであ
り、これらのうちの少なくとも一種類以上の金属または
合金であればよい。
【０１６２】さらに、酸性下において不動態膜を形成す
る金属であってもよく、この場合、例えば、ルテニウム
（Ｒｕ）、インジウム（Ｉｎ）、すず（Ｓｎ）、モリブ
デン（Ｍｏ）、タングステン（Ｗ）、ガリウム（Ｇ
ａ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウ
ム（Ｚｒ）、オスミウム（Ｏｓ）、アルミニウム（Ａ
ｌ）、ハフニウム（Ｈｆ）、ニッケル（Ｎｉ）などであ
り、これらのうちの少なくとも一種類以上の金属または
合金であればよい。
【０１６３】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１６４】例えば、上記実施の形態では、放熱板付き
リードフレームを用いた半導体装置としてＨＱＦＰに関
して説明したが、本発明の摘要対象は、半導体装置の放
熱性を考慮して、熱伝導率の高い放熱版を有するＨＱＦ
Ｐ型の半導体装置に限定されるものではなく、例えば、
多ピン、小ピッチ化に伴ってインナーリード先端の幅が
細かくなった場合に、基板上にインナーリード先端を固
定することによって、樹脂封止工程時のインナーリード
先端の強度を確保しようとする基板付きＱＦＰ型の半導
体装置に摘要することも可能である。
【０１６５】このような構造においても、前記基板と封
止樹脂との間に熱膨張係数差が有り、それに伴って生じ
る応力によって基板と封止樹脂との界面に剥離が発生す
るような場合には、本発明であるＣｕリードのマイグレ
ーション対策を講じることが有効である。
【０１６６】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、以下のとおりで
ある。
【０１６７】半導体装置の封止樹脂などの樹脂に、樹脂
抽出液のペーハー値を5.５以上１０以下にする添加剤が
添加されていることにより、剥離部の水分が中性に近く
なり、さらに、銅はペーハー値5.５以上１０以下の領域
では、銅の表面に形成された酸化皮膜によって不動態化
してほとんど溶解しないため、銅が反応せず溶出しにく
くなり、剥離部への銅の析出を防ぐことができる。これ
により、電気的ショートの発生を防ぐことができ、Ｃｕ
マイグレーションを防止することができる。その結果、
ＰＣＴ試験におけるショート不良の発生を防止して、半
導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の一例であ
るＨＱＦＰの構造を示す平面図である。
【図２】図１に示すＨＱＦＰの構造を示す断面図であ
る。
【図３】図１に示すＨＱＦＰの内部構造を示す平面図で
ある。
【図４】図２に示すＡ−Ａ線に沿う断面の構造を示す拡
大部分断面図である。
【図５】図２に示すＢ部の構造を示す拡大部分断面図で
ある。
【図６】本発明の実施の形態１の半導体装置に係る樹脂
抽出液ｐＨと銅溶出量の関係の一例を示す溶出量結果図
である。
【図７】本発明の実施の形態１の半導体装置に係る添加
剤濃度と樹脂抽出液ｐＨの関係の一例を示すｐＨ結果図
である。
【図８】本発明の実施の形態１の半導体装置に係る添加
剤濃度と樹脂抽出液電気伝導度の関係の一例を示す電気
伝導度結果図である。
【図９】本発明の実施の形態２の半導体装置の一例であ
るＢＧＡの構造を示す断面図である。
【図１０】図９に示すＢＧＡの実装構造を示す断面図で
ある。
【図１１】図９に示すＢＧＡの内部構造を示す平面図で
ある。
【図１２】図１１に示すＥ−Ｅ線に沿った断面の構造を
示す断面図である。
【図１３】図１２に示すＦ部の構造を示す拡大部分断面
図である。
【図１４】本発明の実施の形態２の半導体装置の一例で
ある他のＢＧＡの構造を示す断面図である。
【図１５】本発明の実施の形態３の半導体装置の一例で
あるＭＣＭの構造を示す断面図である。
【図１６】図１５に示すＧ−Ｇ線に沿った断面の構造を
示す拡大部分断面図である。
【図１７】図１５に示すＨ部の構造を示す拡大部分断面
図である。
【図１８】本発明の実施の形態４の半導体装置の一例で
あるＨＱＦＰの構造を示す拡大部分断面図である。
【図１９】本発明の実施の形態５の半導体装置の一例で
あるＨＱＦＰの構造を示す拡大部分断面図である。
【図２０】本発明の実施の形態６の半導体装置の一例で
あるＨＱＦＰの構造を示す拡大部分断面図である。
【図２１】本発明の実施の形態７の半導体装置の一例で
あるＨＱＦＰの構造を示す拡大部分断面図である。
【図２２】本発明の実施の形態８の半導体装置の一例で
あるＨＱＦＰの構造を示す拡大部分断面図である。
【図２３】本発明の実施の形態１７の半導体装置の一例
であるＨＱＦＰの構造を示す拡大部分断面図である。
【図２４】本発明の実施の形態４の半導体装置の一例で
あるＨＱＦＰの構造を示す平面図である。
【図２５】図２４に示すＨＱＦＰの構造を示す断面図で
ある。
【図２６】図２４に示すＨＱＦＰの内部構造を示す平面
図である。
【図２７】図２５に示すＤ部の構造を示す拡大部分断面
図である。
【図２８】本発明の半導体装置（ＨＱＦＰ）のリード全
面ＰｄめっきによるＰｂ（鉛）フリー半田実装の構造の
一例を示す拡大部分断面図である。
【図２９】比較例の半導体装置（ＨＱＦＰ）の構造を示
す平面図である。
【図３０】図２９に示すＨＱＦＰの構造を示す断面図で
ある。
【図３１】図２９に示すＨＱＦＰの内部構造を示す平面
図である。
【図３２】図３０に示すＩ−Ｉ線に沿った断面の構造を
示す拡大部分断面図である。
【図３３】図３２に示す断面のＰＣＴ後の構造を示す拡
大部分断面図である。
【図３４】図３０の放熱板の端部周辺部（Ｊ部）を示す
拡大部分断面図である。
【図３５】図３４に示す断面のＰＣＴ後の構造を示す拡
大部分断面図である。
【図３６】本発明の半導体装置（ＨＱＦＰ）において封
止樹脂への添加剤無しでリードへの金属または樹脂被覆
を行った際のプレッシャークッカーテストによる耐湿性
評価を示す評価結果図である。
【符号の説明】
１ リードフレーム １ａ インナーリード １ｂ アウターリード ２ 接着剤層 ３ 放熱板 ３ａ 放熱板端部 ３ｂ 屈曲部 ４ 半導体素子（半導体チップ） ５ 接着部材（Ａｇペースト） ６ 金属細線 ７ めっき（Ａｇ） ８ 封止樹脂 ９ 剥離部 １０ 析出銅 １１ 金属被覆または絶縁性被膜 １２ 金属被覆領域または絶縁性被膜領域 １３ ＨＱＦＰ（半導体装置） １４ 配線基板 １４ａ 銅箔リード １４ｂ 素子支持面 １４ｃ 裏面（反対側の面） １４ｄ スルーホール １４ｅ ソルダレジスト膜（樹脂保護膜） １５ ボール電極（突起電極） １６ ＢＧＡ（半導体装置） １７ 実装基板 １７ａ 基板側端子 １８ 半田接合部 １９ ＢＧＡ（半導体装置） ２０ 配線基板 ２０ａ 基板側端子 ２１ Ｐｂフリー半田 ２２ Ｐｄめっき ２３ ＭＣＭ（半導体装置） ２４ 第１の半導体素子 ２４ａ Ａｌパッド ２４ｂ 絶縁膜 ２４ｃ Ｃｒシード層 ２４ｄ Ｃｕシード層 ２４ｅ Ｃｕメッキ層（銅配線） ２４ｆ Ｎｉメッキ層 ２４ｇ 再配線 ２４ｈ 第１保護膜 ２４ｉ 第２保護膜 ２５ バンプ電極（突起電極） ２６ アンダーフィル樹脂 ２７ 第２の半導体素子 ２８ ポッティング樹脂 ２９ 半田外部電極 ３０ ＨＱＦＰ（半導体装置） １００ ＨＱＦＰ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 (72)発明者 亀岡 昭彦 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 山田 勝 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 西田 隆文 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 伊藤 富士夫 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 楠川 順平 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 武内 良三 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 石井 利昭 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 4M109 AA01 BA01 BA03 CA04 CA21 DB04 5F067 AA04 BB10 CA03 CA04 CA05 EA04

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に配
    置された複数のリードと、 前記半導体素子と前記複数のリードそれぞれとを電気的
    に接続する複数の金属細線と、 前記半導体素子、前記複数のリードおよび前記複数の金
    属細線を封止する封止樹脂とを有し、 前記封止樹脂に、イオン性不純物と化合する添加剤が添
    加されていることを特徴とする半導体装置。
  2. 【請求項２】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に配
    置された複数のリードと、 前記半導体素子と前記複数のリードそれぞれとを電気的
    に接続する複数の金属細線と、 前記半導体素子、前記複数のリードおよび前記複数の金
    属細線を封止する封止樹脂とを有し、 前記封止樹脂に、プレッシャークッカーテストによって
    抽出される樹脂抽出液のペーハー値を5.５以上１０以下
    にする添加剤が添加されていることを特徴とする半導体
    装置。
  3. 【請求項３】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 銅あるいは銅合金からなるとともに絶縁性の接着剤層を
    介して前記複数のインナーリードの一端と接合してお
    り、前記接着剤層を介して前記半導体素子が搭載される
    放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止し、前記接着剤層よ
    り熱膨張係数が小さい封止樹脂とを有し、 前記封止樹脂にイオントラップ剤が添加されていること
    を特徴とする半導体装置。
  4. 【請求項４】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 銅あるいは銅合金からなるとともに絶縁性の接着剤層を
    介して前記複数のインナーリードの一端と接合してお
    り、前記接着剤層を介して前記半導体素子が搭載される
    放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記封止樹脂に、プレッシャークッカーテストによって
    抽出される樹脂抽出液のペーハー値を5.５以上１０以下
    にする添加剤が添加されていることを特徴とする半導体
    装置。
  5. 【請求項５】 請求項４記載の半導体装置であって、前
    記樹脂抽出液の電気伝導度が１００マイクロシーメンス
    ／ｃｍ以下であることを特徴とする半導体装置。
  6. 【請求項６】 請求項４記載の半導体装置であって、前
    記封止樹脂は、エポキシ系樹脂であることを特徴とする
    半導体装置。
  7. 【請求項７】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 銅あるいは銅合金からなるとともに絶縁性の接着剤層を
    介して前記複数のインナーリードの一端と接合してお
    り、前記接着剤層を介して前記半導体素子が搭載される
    放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記封止樹脂に、塩素イオンと化合物をつくる添加剤が
    添加されていることを特徴とする半導体装置。
  8. 【請求項８】 請求項７記載の半導体装置であって、前
    記添加剤は、イオントラップ剤であることを特徴とする
    半導体装置。
  9. 【請求項９】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 銅あるいは銅合金からなるとともに絶縁性の接着剤層を
    介して前記複数のインナーリードの一端と接合してお
    り、前記接着剤層を介して前記半導体素子が搭載される
    放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記封止樹脂に、アルカリ性の中和剤が添加されている
    ことを特徴とする半導体装置。
  10. 【請求項１０】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 銅あるいは銅合金からなるとともに絶縁性の接着剤層を
    介して前記複数のインナーリードの一端と接合してお
    り、前記接着剤層を介して前記半導体素子が搭載される
    放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記封止樹脂に、イオン性不純物と化合するイオントラ
    ップ剤が添加されていることを特徴とする半導体装置。
  11. 【請求項１１】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記封止樹脂に、プレッシャークッカーテストによって
    抽出される樹脂抽出液のペーハー値を5.５以上１０以下
    にする添加剤が添加されていることを特徴とする半導体
    装置。
  12. 【請求項１２】 請求項１１記載の半導体装置であっ
    て、前記封止樹脂は、エポキシ系樹脂であることを特徴
    とする半導体装置。
  13. 【請求項１３】 請求項１１記載の半導体装置であっ
    て、前記樹脂抽出液の電気伝導度が１００マイクロシー
    メンス／ｃｍ以下であることを特徴とする半導体装置。
  14. 【請求項１４】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記配線基板を形成する樹脂に、プレッシャークッカー
    テストによって抽出される樹脂抽出液のペーハー値を5.
    ５以上１０以下にする添加剤が添加されていることを特
    徴とする半導体装置。
  15. 【請求項１５】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記配線基板の前記銅箔リードの一部を覆う樹脂保護膜
    に、プレッシャークッカーテストによって抽出される樹
    脂抽出液のペーハー値を5.５以上１０以下にする添加剤
    が添加されていることを特徴とする半導体装置。
  16. 【請求項１６】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置されており、主面に露出する
    表面電極と接続される銅配線が主面上に形成された半導
    体素子と、 前記半導体素子と前記配線基板の複数の銅箔リードそれ
    ぞれとを電気的に接続する複数の突起電極と、 前記配線基板と前記半導体素子との間に配置され、前記
    複数の突起電極を覆うアンダーフィル樹脂とを有し、 前記アンダーフィル樹脂に、プレッシャークッカーテス
    トによって抽出される樹脂抽出液のペーハー値を5.５以
    上１０以下にする添加剤が添加されていることを特徴と
    する半導体装置。
  17. 【請求項１７】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止し、前記配線基板上に滴下されたポッ
    ティング樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記ポッティング樹脂に、プレッシャークッカーテスト
    によって抽出される樹脂抽出液のペーハー値を5.５以上
    １０以下にする添加剤が添加されていることを特徴とす
    る半導体装置。
  18. 【請求項１８】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記封止樹脂に、塩素イオンと化合物をつくる添加剤が
    添加されていることを特徴とする半導体装置。
  19. 【請求項１９】 請求項１８記載の半導体装置であっ
    て、前記添加剤は、イオントラップ剤であることを特徴
    とする半導体装置。
  20. 【請求項２０】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記封止樹脂に、アルカリ性の中和剤が添加されている
    ことを特徴とする半導体装置。
  21. 【請求項２１】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記封止樹脂に、イオン性不純物と化合するイオントラ
    ップ剤が添加されていることを特徴とする半導体装置。
  22. 【請求項２２】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 絶縁性の接着剤層を介して前記複数のインナーリードの
    一端と接合しており、前記接着剤層を介して前記半導体
    素子が搭載される放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記インナーリードの前記接着剤層と接合する箇所を標
    準電極電位が銅より高い金属で被覆するとともに、前記
    封止樹脂に、プレッシャークッカーテストによって抽出
    される樹脂抽出液のペーハー値を5.５以上１０以下にす
    る添加剤が添加されていることを特徴とする半導体装
    置。
  23. 【請求項２３】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 絶縁性の接着剤層を介して前記複数のインナーリードの
    一端と接合しており、前記接着剤層を介して前記半導体
    素子が搭載される放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記インナーリードの前記接着剤層と接合する箇所を標
    準電極電位が銅より高い金属で被覆するとともに、前記
    封止樹脂に、塩素イオンと化合物をつくる添加剤が添加
    されていることを特徴とする半導体装置。
  24. 【請求項２４】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 絶縁性の接着剤層を介して前記複数のインナーリードの
    一端と接合しており、前記接着剤層を介して前記半導体
    素子が搭載される放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記インナーリードの前記接着剤層と接合する箇所を標
    準電極電位が銅より高い金属で被覆するとともに、前記
    封止樹脂に、イオン性不純物と化合するイオントラップ
    剤が添加されていることを特徴とする半導体装置。
  25. 【請求項２５】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 絶縁性の接着剤層を介して前記複数のインナーリードの
    一端と接合しており、前記接着剤層を介して前記半導体
    素子が搭載される放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記インナーリードの前記接着剤層と接合する箇所を、
    酸性下で不動態膜を形成する金属で被覆するとともに、
    前記封止樹脂に、プレッシャークッカーテストによって
    抽出される樹脂抽出液のペーハー値を5.５以上１０以下
    にする添加剤が添加されていることを特徴とする半導体
    装置。
  26. 【請求項２６】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 絶縁性の接着剤層を介して前記複数のインナーリードの
    一端と接合しており、前記接着剤層を介して前記半導体
    素子が搭載される放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記インナーリードの前記接着剤層と接合する箇所を、
    酸性下で不動態膜を形成する金属で被覆するとともに、
    前記封止樹脂に、塩素イオンと化合物をつくる添加剤が
    添加されていることを特徴とする半導体装置。
  27. 【請求項２７】 半導体素子と、 銅あるいは銅合金からなり、前記半導体素子の周囲に延
    在する複数のインナーリードと、 絶縁性の接着剤層を介して前記複数のインナーリードの
    一端と接合しており、前記接着剤層を介して前記半導体
    素子が搭載される放熱板と、 前記半導体素子と前記複数のインナーリードそれぞれと
    を電気的に接続する複数の金属細線と、 前記半導体素子、前記複数のインナーリード、前記複数
    の金属細線および前記放熱板を封止する封止樹脂とを有
    し、 前記インナーリードの前記接着剤層と接合する箇所を、
    酸性下で不動態膜を形成する金属で被覆するとともに、
    前記封止樹脂に、イオン性不純物と化合するイオントラ
    ップ剤が添加されていることを特徴とする半導体装置。
  28. 【請求項２８】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記銅箔リードの少なくとも前記封止樹脂によって覆わ
    れる箇所を標準電極電位が銅より高い金属で被覆すると
    ともに、前記封止樹脂に、プレッシャークッカーテスト
    によって抽出される樹脂抽出液のペーハー値を5.５以上
    １０以下にする添加剤が添加されていることを特徴とす
    る半導体装置。
  29. 【請求項２９】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記銅箔リードの少なくとも前記封止樹脂によって覆わ
    れる箇所を標準電極電位が銅より高い金属で被覆すると
    ともに、前記封止樹脂に、塩素イオンと化合物をつくる
    添加剤が添加されていることを特徴とする半導体装置。
  30. 【請求項３０】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記銅箔リードの少なくとも前記封止樹脂によって覆わ
    れる箇所を標準電極電位が銅より高い金属で被覆すると
    ともに、前記封止樹脂に、イオン性不純物と化合するイ
    オントラップ剤が添加されていることを特徴とする半導
    体装置。
  31. 【請求項３１】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記銅箔リードの少なくとも前記封止樹脂によって覆わ
    れる箇所を酸性下で不動態膜を形成する金属で被覆する
    とともに、前記封止樹脂に、プレッシャークッカーテス
    トによって抽出される樹脂抽出液のペーハー値を5.５以
    上１０以下にする添加剤が添加されていることを特徴と
    する半導体装置。
  32. 【請求項３２】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記銅箔リードの少なくとも前記封止樹脂によって覆わ
    れる箇所を酸性下で不動態膜を形成する金属で被覆する
    とともに、前記封止樹脂に、塩素イオンと化合物をつく
    る添加剤が添加されていることを特徴とする半導体装
    置。
  33. 【請求項３３】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置された半導体素子と、 前記半導体素子と前記複数の銅箔リードそれぞれとを電
    気的に接続する複数の金属細線と、 前記半導体素子、前記複数の金属細線および前記複数の
    銅箔リードを封止する封止樹脂と、 前記配線基板の前記銅箔リードが形成された面と反対側
    の面に設けられた複数の突起電極とを有し、 前記銅箔リードの少なくとも前記封止樹脂によって覆わ
    れる箇所を酸性下で不動態膜を形成する金属で被覆する
    とともに、前記封止樹脂に、イオン性不純物と化合する
    イオントラップ剤が添加されていることを特徴とする半
    導体装置。
  34. 【請求項３４】 複数の銅箔リードを有した配線基板
    と、 前記配線基板の上部に配置されており、主面に露出する
    表面電極と接続される銅配線が主面上に形成された第１
    の半導体素子と、 前記第１の半導体素子と前記配線基板の複数の銅箔リー
    ドそれぞれとを電気的に接続する複数の突起電極と、 前記配線基板と前記第１の半導体素子との間に配置さ
    れ、前記複数の突起電極を覆うアンダーフィル樹脂と、 前記配線基板の上部に配置された第２の半導体素子と、 前記第２の半導体素子と前記複数の銅箔リードそれぞれ
    とを電気的に接続する複数の金属細線と、 前記第２の半導体素子、前記複数の金属細線および前記
    複数の銅箔リードを封止し、前記配線基板上に滴下され
    たポッティング樹脂とを有し、 前記配線基板を形成する樹脂、前記銅箔リードの一部を
    覆う樹脂保護膜、前記アンダーフィル樹脂または前記ポ
    ッティング樹脂のうちの少なくとも１つに、プレッシャ
    ークッカーテストによって抽出される樹脂抽出液のペー
    ハー値を5.５以上１０以下にする添加剤が添加されてい
    ることを特徴とする半導体装置。
JP2001282651A 2001-09-18 2001-09-18 半導体装置 Pending JP2003092379A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001282651A JP2003092379A (ja) 2001-09-18 2001-09-18 半導体装置
TW091118310A TWI221663B (en) 2001-09-18 2002-08-14 Semiconductor device
US10/225,184 US20030052420A1 (en) 2001-09-18 2002-08-22 Semiconductor device
KR1020020056350A KR20030024616A (ko) 2001-09-18 2002-09-17 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001282651A JP2003092379A (ja) 2001-09-18 2001-09-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2003092379A true JP2003092379A (ja) 2003-03-28

Family

ID=19106275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001282651A Pending JP2003092379A (ja) 2001-09-18 2001-09-18 半導体装置

Country Status (4)

Country Link
US (1) US20030052420A1 (ja)
JP (1) JP2003092379A (ja)
KR (1) KR20030024616A (ja)
TW (1) TWI221663B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728852B1 (ko) * 2004-05-21 2007-06-15 샤프 가부시키가이샤 반도체 장치
JP2008098646A (ja) * 2007-10-17 2008-04-24 Sharp Corp 半導体装置
JP2009152561A (ja) * 2007-11-29 2009-07-09 Sumitomo Bakelite Co Ltd 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法
JP2011119758A (ja) * 2011-02-16 2011-06-16 Sharp Corp 半導体装置
JP2013197531A (ja) * 2012-03-22 2013-09-30 Sharp Corp 半導体装置およびその製造方法
WO2016052070A1 (ja) * 2014-09-30 2016-04-07 三井化学東セロ株式会社 封止シート、太陽電池モジュールおよび封止シートの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559959B (en) * 2002-09-03 2003-11-01 Via Tech Inc TAB package and method for fabricating the same
EP1604385B1 (de) * 2003-03-10 2019-12-11 OSRAM Opto Semiconductors GmbH Optoelektronisches bauelement mit einem gehäusekörper aus kunststoffmaterial
DE102005033469B4 (de) * 2005-07-18 2019-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitermoduls
US7365417B2 (en) * 2006-01-06 2008-04-29 Stats Chippac Ltd. Overhang integrated circuit package system
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
US9293420B2 (en) * 2009-06-29 2016-03-22 Cypress Semiconductor Corporation Electronic device having a molding compound including a composite material
DE102016109356A1 (de) 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
KR102025906B1 (ko) * 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
JPS62212422A (ja) * 1986-03-14 1987-09-18 Matsushita Electric Works Ltd エポキシ樹脂組成物
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5181097A (en) * 1988-06-10 1993-01-19 Hitachi, Ltd. Plastic molded type electronic device
JPH03157448A (ja) * 1989-11-15 1991-07-05 Mitsubishi Electric Corp 半導体封止用エポキシ樹脂組成物
US5110355A (en) * 1990-03-26 1992-05-05 Olin Hunt Sub Iii Corp. Process for preparing nonconductive substrates
US5294835A (en) * 1992-07-28 1994-03-15 Nitto Denko Corporation Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
US5700697A (en) * 1993-02-01 1997-12-23 Silicon Packaging Technology Method for packaging an integrated circuit using a reconstructed package
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US6140402A (en) * 1993-07-30 2000-10-31 Diemat, Inc. Polymeric adhesive paste
TW345727B (en) * 1996-08-22 1998-11-21 Hitachi Ltd Resin encapsulated semiconductor device and process for producing the same
EP0978542B1 (en) * 1997-04-21 2007-10-24 Nitto Denko Corporation Semiconductor sealing resin composition, semiconductor device sealed with the same, and process for preparing semiconductor device
JPH10330616A (ja) * 1997-05-30 1998-12-15 Hitachi Chem Co Ltd 耐熱樹脂ペースト
JP4004160B2 (ja) * 1998-09-21 2007-11-07 協和化学工業株式会社 ウラン（ｕ）含量の少ないハイドロタルサイト類化合物およびその製造法
DE60025720T2 (de) * 1999-06-18 2006-11-09 Hitachi Chemical Co., Ltd. Klebstoff, klebstoffgegenstand, schaltungssubstrat für halbleitermontage mit einem klebstoff und eine halbleiteranordnung die diesen enthält
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
CN1230458C (zh) * 2000-01-05 2005-12-07 东洋纺织株式会社 聚酯聚合催化剂、使用该催化剂制备的聚酯以及聚酯的制备方法
JP4669098B2 (ja) * 2000-01-11 2011-04-13 水澤化学工業株式会社 ホウ酸亜鉛、その製法及び用途
WO2001090242A1 (en) * 2000-05-25 2001-11-29 Nippon Chemical Industrial Co., Ltd. Red phosphorus-base flame retardant for epoxy resins, red phosphorus-base flame retardant compositions therefor, processes for the production of both, epoxy resin compositions for sealing semiconductor devices, sealants and semiconductor devices
JP3773845B2 (ja) * 2000-12-29 2006-05-10 三星電子株式会社 ポジティブ型感光性ポリイミド前駆体およびこれを含む組成物
TW585015B (en) * 2001-06-28 2004-04-21 Sanyo Electric Co Hybrid integrated circuit device and method for manufacturing same
US6794031B2 (en) * 2001-09-28 2004-09-21 Ube Industries, Ltd. Cover-lay film and printed circuit board having the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728852B1 (ko) * 2004-05-21 2007-06-15 샤프 가부시키가이샤 반도체 장치
JP2008098646A (ja) * 2007-10-17 2008-04-24 Sharp Corp 半導体装置
JP2009152561A (ja) * 2007-11-29 2009-07-09 Sumitomo Bakelite Co Ltd 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法
JP2011119758A (ja) * 2011-02-16 2011-06-16 Sharp Corp 半導体装置
JP2013197531A (ja) * 2012-03-22 2013-09-30 Sharp Corp 半導体装置およびその製造方法
WO2016052070A1 (ja) * 2014-09-30 2016-04-07 三井化学東セロ株式会社 封止シート、太陽電池モジュールおよび封止シートの製造方法
JPWO2016052070A1 (ja) * 2014-09-30 2017-06-01 三井化学東セロ株式会社 封止シート、太陽電池モジュールおよび封止シートの製造方法

Also Published As

Publication number Publication date
TWI221663B (en) 2004-10-01
US20030052420A1 (en) 2003-03-20
KR20030024616A (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
JP2003092379A (ja) 半導体装置
US8994159B2 (en) Semiconductor device and manufacturing method thereof
US8283758B2 (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
US9431273B2 (en) Method for manufacturing a resin-encapsulated semiconductor device
TWI225672B (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
KR930010071B1 (ko) 수지봉지형 반도체장치와 그 제조방법
JP3398609B2 (ja) 半導体装置
US7211892B2 (en) Semiconductor device having a particular electrode structure
US7329944B2 (en) Leadframe for semiconductor device
CN1531076A (zh) 半导体器件及其制造方法
EP1354350B1 (en) Plastic encapsulated semiconductor devices with improved corrosion resistance
JPH09503102A (ja) 電子部品パッケージを組立てる方法
US6759597B1 (en) Wire bonding to dual metal covered pad surfaces
JP2018046242A (ja) 半導体装置の製造方法
US8114706B2 (en) Selective removal of gold from a lead frame
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
CN103887225A (zh) 基于铝合金引线框架的半导体器件及制备方法
US11764130B2 (en) Semiconductor device
JP2003068965A (ja) 半導体装置
US11735512B2 (en) Leadframe with a metal oxide coating and method of forming the same
US9324675B2 (en) Structures for reducing corrosion in wire bonds
JP3590603B2 (ja) 半導体装置およびその製造方法
US20030227073A1 (en) Lead frame and manufacturing method thereof and a semiconductor device
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JPH07135203A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315