TWI221663B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TWI221663B TWI221663B TW091118310A TW91118310A TWI221663B TW I221663 B TWI221663 B TW I221663B TW 091118310 A TW091118310 A TW 091118310A TW 91118310 A TW91118310 A TW 91118310A TW I221663 B TWI221663 B TW I221663B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor element
- leads
- copper
- sealing resin
- copper foil
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
1221663 A7 ____ B7__ 五、發明説明(1 ) 【技術領域】 本發明是關於半導體裝置,特別是關於樹脂密封型的 半導體裝置。 【先行技術】 近年來’半導體裝置的高積體化、高功能化正在快速 進展,隨之,半導體元件的發熱量有增加的傾向。爲了使 半導體裝置產生的熱量逸散,目前的引線框架的材料已開 始在使用熱傳導率優異的銅或銅合金(爲了提高強度等添加 有微量的 A g、S n、Fe、Cr、Zn、N i、M g、P、S i 等) ,取代以往使用的42合金(42 % N i〜F e合金)。 而且,微電腦的發熱量尤其大,必須有效散熱,因此 有習知的,使用藉接合劑層接合散熱板的附加散熱板方式 的引線框架的組件 HQFP(Quad Flat Package with Heat sink) 等。 第29圖是比較例(傳統)的HQFP的整體平面圖例,第 30圖是比較例的HQFP的一構造例,第31圖表示比較例的 HQFP的平面內部例,一般是以下述方式組合。 第29圖〜第31圖所示的HQFP100的組合是,首先 ,在引線框架1的內部引線la部,接合,預先藉塗抹聚醯 亞胺樹脂等接合劑層2等所形成的散熱板3,經熱壓接、硬 化而固定之。接著,藉由銀(Ag)糊漿等的接合構件5在散熱 板上或引線框架1的焊墊上接合半導體元件(半導體晶片)4 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 1221663 A7 ____B7 五、發明説明(2 ) 而以金等的金屬細線6連接半導體元件上的電極與內 部引線前端間。這時,爲了獲得良好接續性,至少在內部 引線la的連接金屬細線6的部分,預先電鍍7連接金屬細 線用的銀(Ag)等。 然後,以環氧樹脂等的密封用樹脂8密封半導體元件4 、金屬細線6、內部引線la、散熱板3的一部分或整體, 最後,在引線框架1的外部引線lb部施加電鍍,將其彎折 形成外部引線lb,再施加標誌而完成。 將半導體裝置送出市場前,要做各種可靠性測試。其 中的一的耐濕性加速試驗有稱做PCT(Pressure Cooker Test) 的試驗,但傳統構造的HQFP有從開始試驗起200小時前後 ,則產生漏洩或短路的劣化現象的問題。 由本發明人解明此PCT造成的劣化現象的結.果,暸解 劣化的原因有以下所述的各點。 第32圖及第33圖是第30圖的比較例(傳統構造)的 HQFP的I - I截面圖,使用第32圖及第33圖詳細說明上 述問題。再者,第32圖是PCT前,而第33圖則是PCT後 的截面,在引線框架1經由接合劑層2接合有散熱板3,該 等用密封樹脂8密封。 如第32圖所示,在HQFP100,內部引線la的與接合 劑層2接合的部分沒有電鍍等的被膜,成曝露出內部引線 la的材料的銅或銅合金的狀態。 上述PCT是在121 °C的高溫,且密封樹脂8的熱膨脹 率是 10 〜30 ppm / °C, 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 5 - (請先閲讀背面之注意事項再填寫本頁)
1221663 A7
經濟部智慧財產局員工消費合作社印製 五、發明説明 引線框架1及散熱板3的銅或銅合金的熱膨率是約i 7 PPm /。(: ’接合劑層2的熱膨脹率是3〇〜4〇 ppm / QC,各 材料的熱膨脹率有差距,因此而有,在pCT後如第33圖所 不’分別在引線框架1與接合劑層2,及密封樹脂8與接合 劑層2的界面產生剝離部9的第1個問題。 而如果在引線框架1與接合劑層2,及密封樹脂8與接 合劑層2的界面產生 剝離部9時’因PCT是在121QC/ 1〇〇 % rh/ 2 atm的 嚴可的條件下,因此,水分會通過引線框架1與密封樹脂8 的界面或密封樹脂8本身,進入半導體裝置內,而在剝離 部9內部滯留水分。 此滯留在剝離部9的水分常會含有從密封樹脂8或接 合劑層2、接合構件5(糊漿材)等抽出的成分,而呈酸性。 再者,上述抽出的成分是使密封樹脂8所含的有機酸、氯 離子或抽出液成酸性的成分。 由於此酸性溶液使引線框架1的材料的銅或銅合金溶 融離子化,成爲析出銅1 0再析出,而發生短路引線間的第 2個問題(離子遷移)。 同時,內部引線la前端的連接金屬細線6用的銀(Ag) 等的施加電鍍7的部分,其電鍍7金屬與引線框架丨的材 料的銅或銅合金同時曝露在水分時,會形成由異種金屬接 合的電池,更會加速上述現象。 第34圖及第35圖是第30圖的比較例(傳統構造)的 HQFP 100的散熱板3的端部周邊部(J部)。再者,第34圖表 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 1221663 A7 B7 五、發明説明(4 ) 示PCT前’而第35圖則是表示PCT後的J部,在引線框架 1經由接合劑層2接合有散熱板3,該等用密封樹脂8密封 〇 如第34圖所示,散熱板端部3a沒有電鍍等的被膜, 曝露出散熱板3的材料的銅或銅合金的狀態。 在散熱板端部3a也同樣在PCT後如第3 5圖所示產生 剝離部9 ’在剝離部9堆積水分。而因該堆積的酸性水使散 熱板3的材料的銅或銅合金溶融離子化,成爲析出銅10再 析出’而有在引線框架丨與散熱板3的間發生短路現象的 問題。 再者,關於離子遷移的對策,在日本國特開平ιοί 634 10 號公報提議 ,在引線的接觸接合劑的部分形成保護 膜,作爲保護帶固定式引線框架(taping lead frame)的離子 遷移防止方法。 惟,這是藉由施加電壓所造成的電場,防止銅在保護 帶固定式引線框架的接合劑中擴散爲其目的,跟在此成爲 問題的附設散熱板式引線框架及使用此引線框架的半導體 裝置,在裝置構造或離子遷移的現象並不相同。 再者,銅在接合劑中擴散移動的離子遷移,可以藉由 將接合劑材質從酚樹脂系變更爲馬來醯亞胺樹脂系或聚醯 亞胺樹脂系的接合劑而解決。 同時,在日本國特開平10 - 163410號公報提議,爲了 防止因爲沖製散熱板形成的毛邊造成的引線框架與散熱板 端部間的電氣短路,在引線框架的與接合劑層接合的面上 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7_ 五、發明説明(5 ) 設絕緣性被膜,將該絕緣性被膜形成爲從散熱板端部突出 狀。 (請先閲讀背面之注意事項再填寫本頁) 但是,這種方法卻無法防止,發生上述成爲問題的剝 離時的引線間及引線與散熱板間的遷移。 尤其是,對引線間的遷移沒有任何記載。 因此,例如在處理引線間間距狹小的窄間距型的半導 體裝置時,特開平8 _ 204098號公報記載的遷移對策的技 術並不充分。 本發明的目的在提供,很少發生剝離或龜裂,就算發 生剝離或龜裂,也不會發生離子遷移造成的漏洩或短路等 事故的半導體裝置。 本發明的上述及其他目的以及新穎的特徵可以從本說 明書的記述及附圖獲得進一步的暸解。 【用以解決課題的手段】 本案所揭示的發明中,具代表性者的槪要如下。 經濟部智慧財產局員工消費合作社印製 亦即,本發明備有:由銅或銅合金構成的複數引線; 分別連接上述半導體元件與上述複數引線的複數金屬細線 ;以及,密封半導體元件,複數引線及複數金屬細線的密 封樹脂,在上述密封樹脂添加有,可與離子性雜質化合的 添加劑。 同時,本發明在上述密封樹脂添加有,可使藉由加壓 蒸煮測試抽出的樹脂抽出液的p Η値在5 · 5以上1 0以下的 添加劑。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -« - 1221663 A7 B7 五、發明説明(6 ) 【發明的實施形態】 茲參照附圖詳細說明本發明的實施形態如下。再者, 在說明實施形態用的所有圖面,具有相同功能的構件標示 同一記號,省略重複的說明,同時,特別需要時以外,同 一或相同的部分的說明原則上不重複。 同時,在以下的實施形態,在方便上有其必要時,將 分割成複數的實施形態進行說明,但除了特別明示時以外 ,該等並非互不相關,而是,一方是另一方的一部分或全 部的變形例、詳細、補充說明等的關係。 而且,在以下的實施形態,當言及要素的數目等(包含 :個數、數値、量、範圍等)時,除了特別明示時及原理上 明顯是限定爲特定數量以外時,並不限定爲該特定的數目 ,可以是特定的數目以下,也可以是特定的數目以上。 同時,在以下的實施形態,其構成要素(含要素步驟等) ,除了特別明示時及被認定爲原理上很明顯是如此時以外 ,當然不一定世是必須。 同樣地,在以下的實施形態,當言及構成要素的形狀 、位置關係等時,除了特別明示時及原理上明顯是並非如 此時,實質上應包含近似或類似其形狀者。這一點對上述 數値及範圍也相同。 (實施形態1) 第1圖是表示本發明實施形態1的半導體裝置的一個 ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^ ' ~ (請先閲讀背面之注意事項再填寫本頁) -裝.
、1T 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(7 ) 例子的HQFP的構造的平面圖,第2圖是表示第1圖所示的 HQFP的構造的截面圖,第3圖是表示第1圖所示的jjQFP 的內部構造的平面圖’第4圖是表示沿第2圖所示的a - A 線的截面的構造的放大部分截面圖,第5圖是表示B部的 構造的放大部分截面圖,第6圖是表示本發明實施形態1 的半導體裝置的樹脂抽出液pH與銅溶出量的關係的一個例 子的溶出量結果圖,第7圖是表示本發明實施形態1的半 導體裝置的添加劑濃度與樹脂抽出液p Η的關係的一個例子 的pH結果圖,第8圖是表示本發明實施形態丨的半導體裝 置的添加劑濃度與樹脂抽出液電氣傳導度的關係的一個例 子的電氣傳導度結果圖。 第1圖、第2圖所示的本實施形態1的半導體裝置是 樹脂密封型,且是備有散熱板3的高散熱型,本實施形態1 將說明其一例的HQFP13。 HQFP13的架構是:由形成有半導體積體電路的半導體 晶片的半導體元件4;由銅或銅合金構成,配置在上述半導 體元件4周圍的複數內部引線la :由銅或銅合金構成,同 時,經由絕緣性的接合劑層2與複數內部引線la的一端(晶 片側端部)接合,並經由接合劑層2搭載半導體元件4的散 熱板3;以電氣方式分別連接上述半導體元件4與上述複數 引線la的複數金屬細線6 ;密封半導體元件4,複數條金 屬細線6及散熱板3的密封樹脂8 ;以及,與各內部引線 la形成爲一體,且從密封樹脂8突出外部彎折成鵝翼狀的 複數條外部引線lb,所構成,在密封樹脂8添加有,可與 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10 - 1221663 A7 ______ B7_ 五、發明説明(6 ) 離子性雜質化合的添加劑。 (請先閲讀背面之注意事項再填寫本頁) 亦即,HQFP13因爲在密封樹脂8添加有,可與離子性 雜質化合的添加劑,因此,進行耐濕性加速試驗時,含在 密封樹脂8內的離子性雜質,或從HQFP 1 3的外部通過密封 樹脂8侵入的離子性雜質會跟密封樹脂8內的添加劑化合 ,其結果,不會抽出離子性雜質。 藉此,抑制內部引線la或散熱板3的銅(Cu)的反應, 防止析出銅,可以防止Cu遷移(離子遷移)引起的電氣短路 〇 再者,如第2圖所示,半導體元件4是藉由Ag糊漿等 的接合構件5固定在接合劑層2上。 亦即,經由接合構件5將半導體元件4固定於塗抹在 散熱板3上的接合劑層2上,再如第2〜5圖所示,將各內 部引線la的晶片(元件)側的端部接合在接合劑層2。 而,接合劑層2是例如聚醯亞胺系樹脂,密封樹脂8 是例如環氧樹脂,因此,接合劑層2的熱膨脹係數較密封 樹脂8的熱膨脹係數大。 經濟部智慧財產局員工消費合作社印製 而且,塗抹在散熱板3上的接合劑層2與散熱板3的 接合力非常大,密封樹脂8與銅或銅合金構成的散熱板3 的熱膨脹係數的差也很大。 因此,如第32圖的比較例所示,在接合劑層2與密封 樹脂8的界面,或接合劑層2與內部引線1 a的界面,或如 第34圖的比較例所示,在散熱板端部3a與密封樹脂8的 界面等很容易凝聚水分,而此等界面的接合不強,因此會 本ϋ張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' 1221663 A7 B7 五、發明説明(9 ) 發生剝離。 亦即,本實施形態1的HQFP1 3具有如此容易發生剝離 的界面的構造,因而要防止銅析出此等界面,防止Cu遷移 〇 再者,在各內部引線1 a,在其金屬細線6的連接處所 被覆有連接金屬細線6用的Ag的電鍍7膜,以提高其與金 (An)的金屬細線6的連接強度。 在此說明,添加在密封樹脂8的添加劑的條件。 上述添加劑是用以將剝離部9的水分的pH値調整到中 性附近,避免如第33圖所示的形成在內部引線la或密封 樹脂8與接合劑層2的界面的剝離部9,或如第35圖所示 的形成在內部引線la與密封樹脂8的界面的剝離部9 ,溶 出內部引線1 a或散熱板3的銅材(Cu)。 因此,最好在上述密封樹脂8添加有,可使藉由加壓 蒸煮測試抽出的樹脂抽出液的p Η値在5 · 5以上1 0以下的 添加劑。 第6圖是表示樹脂抽出液pH(氫離子指數)與銅溶出量 的關係的一個例子,第6圖中的斜線部表示未發生c u遷移 的領域。 亦即,在引線框架1材料的銅或銅合金的表面,自然 或藉由線焊接等的熱處理形成氧化被膜,此氧化被膜因酸 性環境或鹼性環境可以溶解(離子化)於酸及鹼中,但pH値 在5以上1 〇以下的中性附近則不容易溶解,銅也會因形成 在其表面的氧化被膜而非動態化,成爲幾乎不溶解(離子化) 本紙張尺度適财關家鮮(CNS ) A4規格(210X297公釐)rTZ^ (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 經濟部智慧財產局員工消費合作社印製 1221663 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明P ) 的狀態。 因此,由於使pH値在5. 5以上10以下,剝離部9的 水分接近中性’銅不反應,不容易溶出,可以抑制銅的析 出,防止發生Cu遷移。 藉此可以阻止因Cu遷移引起電氣短路。 再者,加壓蒸煮測試是在121°C / 100 % rh / 2 atm下 進行,所謂樹脂抽出液是將半導體裝置置於密封樹脂8的 10倍重量的純水,以121°C/2 atm的環境下放置24小時 後抽出的液體。 而第7圖是表示使樹脂抽出液的pH在5. 5以上10以 下的主要添加劑,表示各添加劑的濃度(W t %)與pH値的 關係的一個例子,可中性化的添加劑有:鹼性金屬(土類金 屬)的氧化物、氫氧化物、或硼酸化物等,具體上是如第7 圖所示的氧化鈣、氫氧化鎂、硼酸鋇、硼酸亞鉛、偏邏酸 鈣、離子陷阱劑等。 再者,由於添加添加劑,樹脂抽出液的電傳導度 (micro-siemens(pS)/cm)會變化。第8圖是表示第7圖所示 的添加劑濃度(W t %)與樹脂抽出液的電氣傳導度(pS / cm) 的關係的一個例子,因爲電氣傳導度太高時電流會太多, 因此樹脂抽出液的電氣傳導度以100 MS/cm以下較佳。 因此,從第7圖、第8圖可以看出,添加劑使用離子 陷阱劑較佳。 再者、離子陷阱劑是用以捕捉C 1 _ 、S b —、B r _、N a +、S Ο 2 -離子等的陰離子或陽離子’用以捕捉密封樹脂 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -Ί3- 1221663 A7 B7 五、發明説明(11 ) 一 8的環氧系樹脂所含的此等離子性雜質(使其較不易溶出到 抽出液中)。 並且,不限於密封樹脂8內,從外部通過密封樹脂8 侵入的離子性雜質也加以捕捉。 再者’因爲始封樹脂8的環氧系樹脂含有很多C 1 (氯 )離子,因此離子陷阱劑也很適合當作與C 1 -離子形成化 合物的添加劑。 離子陷阱劑是DHA4水滑石類化合物,具體例子有M g 4. 3 A1 2 (0 Η) 1 2· 6 C Ο 3 · m Η 2 Ο (日本協和化學工業( 股份有限公司)),此離子陷阱劑具有藉由捕捉離子性雜質, 防止抽出液的pH從中性開始變化,少量便可以獲得很大的 效果,較之其他中和劑,可以將密封樹脂8的硬化特性或 強度的影響抑制得很低。 同時,縱使添加到推測量以上時,仍可將抽出液的pH 控制在中性附近,又有不會大幅度提高抽出液的電傳導度 的長處。 與此比較,氧化鈣(CaO)等形成鹼性水溶液的添加物, 則在添加推測量以上時,水溶液會變成鹼性,且抽出液會 呈現很高的電傳導度,因此會促進Cu的溶出,而存在有需 要嚴密控制添加量的問題。 但是,如果這些問題可以獲得解決,則添加在密封樹 脂8的添加物也可以使用鹼性添加物。 如以上所述,本實施形態1的HQFP13,由於在密封樹 月旨8添加有,可以使樹脂抽出液的pH値在5. 5以上1 〇以 本紙張尺度適用中國國家標準( CNS ) A4規格(210X297公釐) :飞4 _ " ' (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7 五、發明説明(12 ) 下的離子陷阱劑等添加劑,第33圖或第35圖所示的剝離 部9的水分接近中性,而且,內部引線la或散熱板3材料 的銅在pH値5· 5以上1 〇以下的領域,形成在銅表面的氧 化皮膜使其非動態化,幾乎不會溶解(離子化),因此銅不會 反應,不會溶出,可以防止銅析出到剝離部9。 藉此可以防止發生段氣短路,可以防止Cu遷移(第2 問題)。 其結果,可以防止在PCT試驗時發生短路事故,提高 HQFP13(半導體裝置)的可靠性。 其次,說明本實施形態1的HQFP13的裝配程序。首先 要準備已形成接合劑層2的附設散熱板的引線框架。 接著,在附設散熱板的引線框架的焊接墊(晶片搭載部) 的散熱板3的接合劑層2上,經由接合構件5焊接半導體 元件4,然後,以金屬細線6線焊接半導體元件4與各內部 引線la。 然後,進行樹脂模塑,以密封樹脂8密封半導體元件4 與複數金屬細線6。 密封後,切斷外部引線lb,同時彎折成鵝毛狀,經過 成形而組合成HQFP 13。 (實施形態2)
第9圖是表示本發明實施形態2的半導體裝置的一個 例子的BGA構造的截面圖’桌10圖是表不第9圖所示 BGA的安裝構造的截面圖’桌11圖是表不.第9圖所不BGA 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -Ί 0 _ (請先閲讀背面之注意事項再填寫本頁} .裝- -訂 經濟部智慧財產局員工消費合作社印製 1221663 A7 _ B7 _ 五、發明説明(13 ) 的內部構造的平面圖,第12圖是表示沿第11圖所示E - E 線的截面構造的截面圖,第13圖是表示第12所示F部的 構造的放大部分截面圖’第14圖是表示本發明實施形態2 的半導體裝置的一個例子的其他BGA構造的截面圖。 第9圖所示的實施形態2的半導體裝置是BGA(Ball Grid Array)16,由具有複數條銅箔引線14a的配線基板14 ;配置在配線基板14的元件支持面14b上的半導體元件4 :分別以電氣方式連接半導體元件4與複數銅箔引線14a 的複數條金屬細線6(金屬突塊等也可以);密封半導體元件 4、金屬細線6及複數條銅箔引線14a的密封樹脂8 ;設在 與配線基板14的形成銅箔引線14a的一面相反的背面14c 的複數個球形電極(突起電極)1 5,所構成,與實施形態1的 HQFP13同樣,在密封樹脂8添加有,可以使藉由加壓蒸煮 測試抽出的樹脂抽出液的pH値在5. 5以上10以下的離子 陷阱劑等的添加劑。 同時’在配線基板14的元件支持面14 b,則如第11圖 及第12圖所示,形成有複數條銅箔引線14a,並且,分別 僅留下銅箔引線14a與金屬細線6的接觸領域,以絕緣性 的抗焊錫膜(樹脂保護膜)14e覆蓋,包括銅箔引線14a及抗 焊錫膜14e的元件支持面14b側的差不多整體由密封樹脂8 覆蓋的構造的BGA16。 而且’ BGA16是如第13圖所示,分別將銅箔引線14a 的1個1個表面個別以鍍金等的金屬被覆11覆蓋,在其上 層形成絕緣性的抗焊錫膜14e,再於抗焊錫膜14e上配置密 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐)ΠΈΓ (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7 五、發明説明(14 ) 封樹脂8的構造。 再者,金屬被膜11的形成方法有電鍍及無電解電鍍, 但使用那一種方法都可以。 而且,此金屬被膜11不僅是可以藉由電鍍形成,也可 以用真空蒸著、濺射,離子塗覆等的物理蒸著法(Physical Vapor Deposition)或化學蒸著法(Chemical Vapor Deposition) 等。 而,配線基板14有例如含玻璃纖維的環氧基板或ΒΊΓ 基板等,如第9圖所示,經由形成在其上面的通孔14d內 的配線,以電氣方式連接到配置在其元件支持面14b的銅 箔引線14a與背面14c的球形電極15。 再者,密封樹脂8是例如環氧樹脂。 其次,第10圖表示將BGA16安裝在安裝基板17的安 裝構造。 BGA16是在配線基板14的背面14c側安裝散熱板3的 高散熱型的半導體裝置,因此球形電極1 5與基板側端子 17a連接,同時,散熱板3經由焊錫接合部18連接至基板 側端子17a,藉此提高散熱性。 依據本實施形態2的BGA16時,由於跟實施形態1的 HQFP13同樣,在密封樹脂8添加有,可以使樹脂抽出液的 pH値在5. 5以上10以下的離子陷阱劑等的添加劑,可以 使銅箔引線14a或密封樹脂8與接合劑層2的剝離處所, 或散熱板端部3a與密封樹脂8的剝離處所的水分接近中性 ,而且,在銅箔引線14a或散熱板3的材料銅在pH値5· 5 1紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 17: (請先閲讀背面之注意事項再填寫本頁) -裝·
、1T 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7 五、發明説明(15 ) 以上10以下的領域,形成在銅的表面的氧化皮膜使其非動 態化,幾乎不會溶化(離子化),因此銅不會反應,不會溶出 ,可以防止銅析出到上述剝離處所。 藉此可以防止發生電氣短路,可以防止Cu遷移(第2 問題)。 其結果,可以防止在PCT試驗時發生短路事故,提高 HQFP13(半導體裝置)的可靠性。 再者,與上述實施形態1同樣,在密封樹脂8添加可 使樹脂抽出液的電氣傳導度在1 00 pS / cm以下的添加劑較 佳,其他,添加劑的條件則與實施形態1同樣。 同時,上述添加劑不一定添加在密封樹脂8,也可以添 加在配線基板14或抗焊錫膜14e。 亦即,由於至少在密封樹脂8、配線基板1 4的基材(樹 月旨)或抗焊錫膜14e的至少任一添加上述添加劑,可以防止 發生Cu遷移。 而且,因爲在銅箔引線14a的表面形成有金屬被膜11 ,因此,由於基板的吸濕,內部成水分膨潤,在銅箔引線 14a與抗焊錫膜14e,或銅箔引線14a與密封樹脂8的間發 生剝離時,因爲後述的實施形態4的效果,可以防止Cu離 子的析出,其結果,可以防止Cu遷移(第2問題)。 尤其是,金屬被膜11是由錫(Sn)、鋅(Zn)、鉻(Cr),鎳 (Ni)或鈦(Ti)等金屬構成時,或不是金屬,而是聚醯亞胺樹 脂等的絕緣性被膜11時,因爲後述的實施形態1 2〜1 7的 效果,除了 Cu遷移(第2問題)的外,還可以防止形成剝離 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -¾衣-- (請先閱讀背面之注意事項再填寫本頁) TI訂 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7 五、發明説明r ) 處所(第1問題)。 (請先閱讀背面之注意事項再填寫本頁) 其次,第14圖所示的半導體裝置是其他BGA(Ball Grid Array) 19,是配線基板14使用薄膜的聚醯亞胺帶構成的帶 狀基板的小形裝置。 BGA19也在密封樹脂8添加有離子陷阱劑等的添加劑 ,同時,在銅箔引線14a的表面形成有與第13圖所示構造 同樣的金屬被膜11,因此,可以獲得與BGA16同樣的效果 〇 再者,在實施形態2的BGA16及BGA19,只要在密封 樹脂8、配線基板14的基材(樹脂)或者抗焊錫膜14e的至少 任何一方添加上述添加劑即可,銅箔引線14a的表面則不 一定要形成金屬被膜11或絕緣性被膜11。 (實施形態3) 第1 5圖是表示本發明實施形態3的半導體裝置的一個 例子的MCM構造的截面圖,第16圖是表示沿第15圖所示 G - G線的截面構造的放大部分截面圖,第1 7圖是表示第 1 5所示Η部的構造的放大部分截面圖。 經濟部智慧財產局員工消費合作社印製 本實施形態3的半導體裝置是具有複數個半導體元件 的 MCM (Multi-Chip-Module)23。 第15圖所示的MCM23的架構是,備有:有複數條銅 箔引線14a的配線基板14 ;配置在配線基板14上部,且在 主面上形成有與露出主面的表面電極連接的鍍銅層(銅配線 )24e的第1半導體元件24 ;以電氣方式分別連接第1半導 -1 y - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221663 A7 ___B7 五、發明説明(17 ) (請先閱讀背面之注意事項再填寫本頁) 體元件24與配線基板14的複數條銅箔引線14a的複數個突 塊電極(突起電極)25;配置在配線基板14與第1半導體元 件24間,覆蓋多數個突起電極25的塡充樹脂26 ;配置在 配線基板14上部的第2半導體元件27 ;以電氣方式分別連 接第2半導體元件27與複數條銅箔引線14a的複數條金屬 細線6 ;密封第2半導體元件27,複數條金屬細線6及複 數條銅箔引線14a,且滴下在配線基板14上的罐燒樹脂28 ;以及,設在配線基板14的背面14c的複數個焊錫外部電 極29,所構成。 而且,MCM23的形成配線基板14的基材(樹脂)、覆蓋 銅箔引線14a的一部分的抗焊錫膜(樹脂保護膜)14e、塡底 樹脂26或罐燒樹脂28中的至少一方,添加有,可使藉由 加壓蒸煮測試抽出的樹脂抽出液的pH値在5. 5以上10以 下的添加劑。 再者,在此是說明MCM23搭載兩個半導體元件(第1 半導體元件24及第2半導體元件27)時,但上述半導體元 件的搭載數不問單數/複數,幾個都可以。 經濟部智慧財產局員工消費合作社印製 又如第17圖所示,第1半導體元件24的主面的複數 A1墊24a,由絕緣膜24b覆蓋而露出其一部分,與突塊電極 25則經由再配線24g以電氣方式連接在一起。 而再配線24g是從A1墊24a側依序由Cr種子層24c、 Cu種子層24d、鍍Cu層24e及鍍Ni層24f,構成。 而且,Cr種子層24c是由第1保護膜24h保護,鍍Ni 層24f是由第2保護膜24i保護。 尺度適用中國國家標準(CNS ) A4規格(210X297公釐) :2ύ _ ' 1221663 A7 B7 五、發明説明(18 ) 亦即,第1半導體元件24具有,在其主面形成具有銅 配線的鍍Cu層24e的再配線24g,且在此再配線24g配設 突塊電極25的構造,而成爲CSP(Chip Size Package)(亦稱 做 Wafer Process Package ) 〇 同時,在MCM23在配線基板14的背面14c排列配設 做爲外部端子的複數行/列的排列成陣列狀的球狀的焊錫 外部電極29。 同時,在MCM23的第2半導體元件27,如第16圖所 示,銅箔引線14a的1個1個表面分別個別由鍍金層等的 金屬被膜11覆蓋,其上層形成有絕緣性的抗焊錫膜14e, 而且,在抗焊錫膜14e上配置有罐燒樹脂28。 再者,實施形態3的MCM23是主要在形成配線基板14 的基材(樹脂)、覆蓋銅箔引線14a的一部分的抗焊錫膜(樹 脂保護膜)14e、塡底樹脂26或罐燒樹脂28中的任何一方添 加上述添加劑即可,在銅箔引線14a表面不一定要形成金 屬被膜11。 藉由上述,本實施形態3的MCM23的鍍Cu層24e或 銅箔引線14a的銅不會反應,不容易溶出,可以防止Cu遷 移。 再者,與上述實施形態1同樣,最好添加可使樹脂抽 出液的電傳導度在100 PS/cm以下的添加劑,此外,添加 劑的條件則與實施形態1同樣。 而且,因爲在銅箔引線14a的表面形成有金屬被膜11 ,因此,由於基板的吸濕,內部成水分膨潤,在銅箔引線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -21 : ' (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7 五、發明説明(19 ) 14a與抗焊錫膜14e,或銅箔引線14a與密封樹脂8之間發 生剝離時,因爲後述的實施形態4的效果,可以防止C u離 子的析出,其結果,可以防止Cu遷移。 (請先閲讀背面之注意事項再填寫本頁) 其次,說明本發明的實施形態4〜19。 經濟部智慧財產局員工消費合作社印製 第1 8圖是表示本發明實施形態4的半導體裝置的一個 例子的HQFP構造的放大部分截面圖,第19圖是表示本發 明實施形態5的半導體裝置的一個例子的HQFP構造的放大 部分截面圖,第20圖是表示本發明實施形態6的半導體裝 置的一個例子的HQFP構造的放大部分截面圖,第21圖是 表示本發明實施形態7的半導體裝置的一個例子的HQFP構 造的放大部分截面圖,第22圖是表示本發明實施形態8的 半導體裝置的一個例子的HQFP構造的放大部分截面圖,第 23圖是表示本發明實施形態17的半導體裝置的一個例子的 HQFP構造的放大部分截面圖,第24圖是表示本發明實施 形態4的半導體裝置的一個例子的HQFP構造的平面圖,第 25圖是表示第24圖所示HQFP構造的截面圖,第26圖是 表示第24圖所示HQFP的內部構造的平面圖,第27圖是表 示第25所示D部的構造的放大部分截面圖,第28圖是表 示本發明的半導體裝置(HQFP)藉由引線全面鍍鉛而實施無 鉛焊接安裝的構造的一個例子的放大部分截面圖,第36圖 是表示本發明的半導體裝置(HQFP)在密封樹脂無添加劑, 而在引線被覆金屬或樹脂時的使用加壓蒸煮測試所做耐濕 性評價的評價結果圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) 1221663 A7 B7 五、發明説明(20 ) (實施形態4) „-------- (請先閲讀背面之注意事項再填寫本頁) 第1 8圖是表示本發明實施形態4的使用附設散熱板的 引線框架的半導體裝置HQFP30的截面構造,是放大表示第 25圖的C-C截面者。 在密封樹脂8添加有,可使樹脂抽出液的PH値在5. 5 以上10以下的添加劑。再者,與上述實施形態1同樣,最 好在密封樹脂8添加可使樹脂抽出液的電傳導度在丨00 gS/cm以下的添加劑,此外,添加劑的條件則與實施形態1 相同。 同時,如第18圖,將引線框架1的接合在接合劑層2 的部分整體預先鍍金(Au)而形成金屬被膜11。電鑛的方法 有普通電鍍及無電解電鍍,但任一方法均可使用。 再者,各內部引線la的形成金屬被膜11的領域,是 第26圖所示的金屬被覆領域1 2(絕緣性被膜領域亦同),是 形成有發生剝離的可能性的密封樹脂8或形成內部引線la 與接合劑層2的界面的領域整面,而且是,各內部引線la 的從晶片側端部附近至與接合劑層2接合處所的稍爲外側 的領域。 經濟部智慧財產局員工消費合作社印製 同時,此金屬被膜11不僅是可以藉由電鍍形成,也可 以用真空蒸著、濺射,離子塗覆等的物理蒸著法(Physical Vapor Deposition)或化學蒸著法(Chemical Vapor Deposition) 等形成。形成金屬被膜後,在引線框架1接合預先形成接 合劑層2的散熱板3,獲得附設散熱板3的引線框架。此後 的半導體裝置的組合是按照傳統的製程完成。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 1221663 經濟部智慧財產局員工消費合作社印製 A7 _____ B7_ 五、發明説明(21 ) (實施形態5) 第19圖是表示本發明實施形態5的使用附設散熱板的 引線框架的半導體裝置HQFP30的截面構造,第19圖是放 大表示第25圖的C- C截面者。 在密封樹脂8添加有,可使樹脂抽出液的pH値在5. 5 以上10以下的添加劑。再者,與上述實施形態1同樣,最 好在密封樹脂8添加可使樹脂抽出液的電傳導度在1〇〇 pS/cm以下的添加劑,此外,添加劑的條件則與實施形態1 相同。 同時,如第19圖,將引線框架1的接合在接合劑層2 的部分整體預先鍍金(Au)而形成金屬被膜11。形成金屬被 膜後,在引線框架1接合預先形成接合劑層2的散熱板3, 獲得附設散熱板3的引線框架1。此後的半導體裝置的組合 是按照傳統的製程完成。 (實施形態6) 第20圖是表示本發明實施形態6的使用附設散熱板的 引線框架的半導體裝置HQFP30,其散熱板端部的周邊截面 的構造,第20圖是放大表示第25圖的D部者。 在密封樹脂8添加有,可使樹脂抽出液的PH値在5· 5 以上10以下的離子陷阱劑的添加劑。再者,與上述實施形 態1同樣,最好在密封樹脂8添加可使樹脂抽出液的電傳 導度在100 pS/cm以下的添加劑,此外,添加劑的條件則與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
1221663 A7 B7 五、發明説明(22 ) 實施形態1相同。 (請先閲讀背面之注意事項再填寫本頁) 如第20圖,預先將散熱板端部3a鍍金(An)而形成金屬 被膜11。形成金屬被膜後,在引線框架1接合預先形成接 合劑層2的散熱板3,獲得附設散熱板3的引線框架1。此 後的半導體裝置的組合是按照傳統的製程完成。 (實施形態7) 第21圖是表示本發明實施形態7的使用附設散熱板的 引線框架的半導體裝置HQFP30,其散熱板端部的周邊截面 的構造,第21圖是放大表示第25圖的D部者。 在密封樹脂8添加有,可使樹脂抽出液的pH値在5. 5 以上10以下的離子陷阱劑等的添加劑。再者,與上述實施 形態1同樣,最好在密封樹脂8添加可使樹脂抽出液的電 傳導度在100 pS/cm以下的添加劑,此外,添加劑的條件則 與實施形態1相同。 經濟部智慧財產局員工消費合作社印製 如第4圖,預先將散熱板3的周圍整體鍍金(An)而形成 金屬被膜11。形成金屬被膜後,在散熱板3的一平面形成 接合劑層2,然後接合在引線框架1,獲得附設散熱板的引 線框架。此後的半導體裝置的組合是按照傳統的製程完成 (實施形態8) 第22圖是表示本發明實施形態8的使用附設散熱板的 引線框架的半導體裝置HQFP30的截面構造,第22圖是放 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221663 A7 B7 五、發明説明(23 ) 大表示第25圖的C- C截面者。 (請先閲讀背面之注意事項再填寫本頁) 在密封樹脂8添加有,可使樹脂抽出液的PH値在5. 5 以上10以下的添加劑。再者,與上述實施形態1同樣,最 好在密封樹脂8添加可使樹脂抽出液的電傳導度在1 〇〇 pS/cm以下的添加劑,此外,添加劑的條件則與實施形態1 相同。 同時,如第22圖,將引線框架1的接合在接合劑層2 的部分整體及引線的側面部與散熱板3的整個周圍,預先 鍍金(Au)而形成金屬被膜11。形成金屬被膜後,在散熱板3 的一平面形成接合劑層2,然後接合在引線框架1,獲得附 設散熱板的引線框架。此後的半導體裝置的組合是按照傳 統的製程完成。 (實施形態9〜16) 經濟部智慧財產局員工消費合作社印製 構造是與第22圖的實施形態8相同,但與實施形態8 的鑛金層不同,將引線框架1的接合在接合劑層2的部分 整體與散熱板3的整個周圍,預先鍍白金(Pt)(實施形態9) 、鍍鍺(Rh)(實施形態10)、鍍鈀(Pd)(實施形態11)、鍍錫 (Sn)(實施形態12)、鍍鋅(Zn)(實施形態13)、鍍鉻(Cr)(實施 形態14)、鍍鎳(Ni)(實施形態15)或鍍鈦(Ti)(實施形態16), 而形成金屬被膜11。 在密封樹脂8添加有,可使樹脂抽出液的pH値在5. 5 以上10以下的添加劑。再者,與上述實施形態1同樣,最 好在密封樹脂8添加可使樹脂抽出液的電傳導度在100 -Zb - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221663 A7 ______ B7 五、發明説明(24 ) pS/cm以下的添加劑,此外,添加劑的條件則與實施形態1 相同。 (請先閲讀背面之注意事項再填寫本頁) 形成金屬被膜後,在散熱板3的一平面形成接合劑層2 ’然後接合在引線框架1,獲得附設散熱板的引線框架。此 後的半導體裝置的組合是按照傳統的製程完成。 (實施形態17) 第23圖是放大表示第25圖的C-C截面者,在密封樹 脂8添加有,可使樹脂抽出液的PH値在5· 5以上10以下 的離子陷阱劑等的添加劑,同時,將引線框架1的接合在 接合劑層2的部分整體與散熱板3的整個周圍,預先塗抹 聚醯亞胺漆料,令其乾燥,而形成絕緣性被膜11。此絕緣 性被膜11不只是聚醯亞胺漆料,也可以使用酚、.環氧、聚 醯胺等其他絕緣性樹脂。 同時,爲了提高絕緣性被膜11的熱傳統性,並且整合 各構件間的熱膨脹率,可以在絕緣性樹脂中混合氧化鋁, 氧化矽等的無機物作爲塡料。 經濟部智慧財產局員工消費合作社印製 形成金屬被膜後,在散熱板3的一平面形成接合劑層2 ,然後接合在引線框架1,獲得附設散熱板的引線框架。此 後的半導體裝置的組合是按照傳統的製程完成。 其次說明各種構造的耐濕性評價結果。 再者,第36圖是表示,實施形態4〜17的第18〜23 圖所示構造的HQFP30,作爲密封樹脂8未添加離子陷阱劑 等添加劑時的有關耐濕性的評價,而進行的PCT(Pi*esSe:r 本紙張尺度適用中國國家標準(CNS ) A4規格(21 OX 297公釐) 1221663 A7 B7 五、發明説明(25 )
Cooker Test)的評價結果。 同時,PCT試驗的試驗條件是121 °C/100 % R H/2 atm 〇 (請先閲讀背面之注意事項再填寫本頁) 如第36圖所示,在傳統的HQFP的比較例子(無被覆) ,從開始PCT 200小時前後開始發生剝離(第1問題),在引 線-引線間及引線-散熱板間發生短路事故(第2問題) 。對此,本發明的實施形態4〜1 7則較之比較例很少發生 短路事故,或完全不發生短路事故,獲得良好的結果。 其次再詳細說明實施形態4〜17的各種構造的耐濕性 評價結果。 在實施形態4(第18圖)及實施形態5(第19圖),從開 始PCT 200小時前後與比較例同樣發生剝離。惟未發生引 線—引線間的遷移。但是,由於散熱板端部3a沒有被覆 ,因此從300小時前後便在引線-散熱板間發生遷移。 經濟部智慧財產局員工消費合作社印製 在實施形態6(第20圖)及實施形態7(第21圖)’從開 始PCT 200小時前後與比較例同樣發生剝離。同時,由於 引線框架1沒有被覆,因此與比較例同樣發生引線-引線 間的遷移。但引線-散熱板間的遷移較比較例減少。但無 法完全防止遷移。 在實施形態8(第22圖),也同樣從開始PCT 200小時 前後與比較例同樣發生剝離。惟未發生引線-引線間’引 線-散熱板間的遷移。 第22圖所示構造的實施形態9的白金、铑(實施形態 10)、鈀(實施形態11),從開始PCT 200小時前後與比較例 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐1 " 1221663 A7 ___B7_ 五、發明説明(26 ) 同樣發生剝離。但因由白金、鍺或鈀被覆,跟金同樣不容 易因酸性水分溶出,因此不發生遷移,引線-引線間,引 線-散熱板間均無短路事故。 如以上所述,依據第36圖所示的實施形態4〜實施形 態11時,第2問題(Cu遷移)可以消除。 實施形態12的錫與實施形態13的鋅,到開始PCT 300 小時前後未發生剝離。被認爲是,表面由錫或鋅被覆,與 接合劑的接合力較銅爲高的緣故。而在發生遷移後,因爲 錫的耐酸溶出性較銅爲高,或鋅表面會腐蝕但不易成爲離 子而溶出,因此不會發生遷移,引線-引線間,引線-散熱板間均無短路事故。 實施形態14的鉻與實施形態15的鎳,在開始PCT 400 小時時並未發生剝離。被認爲是,表面由鉻或鎳被覆,與 接合劑的接合力較銅爲高的緣故。而在發生遷移後,因爲 鉻或鎳在酸性水環境下較銅難溶出。因此不會發生遷移, 引線-引線間,引線-散熱板間均無短路事故。 實施形態16的鈦,在開始PCT 500小時時並未發生剝 離。被認爲是,表面由鈦被覆,與接合劑的接合力較銅爲 高的緣故。而在發生遷移後,因爲會在鈦表面形成具有耐 氧化性的非動態皮膜,因此較難溶出。因此不會發生遷移 ,引線-引線間,引線-散熱板間均無短路事故。 實施形態17的聚醯亞胺樹脂,在開始PCT 400小時時 並未發生剝離。開始PCT 500小時一些試料發生剝離,但 剝離是發生在聚醯亞胺樹脂的絕緣性被膜11與接合劑層2 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) " ' " (請先閱讀背面之注意事項再填寫本頁) •裝· I:_ 丁 I-" 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7 五、發明説明P ) 之間,引線框架1與絕緣性被膜11,散熱板3與絕緣性被 膜11之間未發生。應該是,在銅等的金屬上塗抹聚醯亞胺 樹脂塗料,乾燥成膜而成的絕緣性被膜的接合力高的緣故 。因此,未發生遷移,引線-引線間,引線-散熱板間 均無短路事故。 如以上所述,依據第36圖所示的實施形態12〜17時 ,不僅第2問題(Cu遷移),第1問題(剝離的形成)也可以解 除。 (實施形態18) 第27圖表示實施形態18的構造,是放大表示第25圖 的D部者,在密封樹脂8添加有,可使樹脂抽出液的pH値 在5. 5以上10以下的離子陷阱劑等的添加劑。 並且,在散熱板3的周緣部形成有,向離開內部引線 la的方向彎折的彎曲部3b,而將此構造與第18圖所示實施 形態4的構造或第19圖所示的實施形態5的構造組合而成 〇 藉此,在內部引線la與散熱板端部3a之間形成空隙, 因此可以防止引線-散熱板間的Cu遷移。 亦即,第18圖及第19圖所示的構造,在第36圖所示 的耐濕性評價,引線_引線間的短路事故數是零,但引線 -散熱板間有發生短路,而在第18圖及第19圖的各該構 造組合第27圖的構造,便能夠以簡單的構造同時防止引線 -散熱板間的短路。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) •裝· 經濟部智慧財產局員工消費合作社印製 1221663 A7 B7 五、發明説明(28 ) 再者,實施形態4〜1 8所說明的形成在內部引線la的 金屬被膜11,如果採用底層鍍鎳(Ni)及整面鍍鈀(Pd)的組合 ,便可以省略外裝電鍍或在內部引線la前端鍍Ag,可以簡 化製程。 亦即,如第25圖所示的實施形態19的構造,使用鍍 鉛22,確保將HQFP3 0安裝在配線基板20上時使用的焊錫 與引線的濕潤性,因此可以省略傳統上在外部引線lb前端 電鍍的外裝工程,同時也可以實現,不使用傳統上在外裝 工程使用的鉛(無鉛化)。 特別是,目標是達成半導体裝置的無鉛化時,可使用 如第25圖所示,內部引線la及外部引線lb同時鍍鉛22的 引線框架1的HQFP13,經由連接於基板側端子20a的無錯 焊錫21安裝於配線基板20上,便可以同時實現防止引線 間的Cu遷移及半導體裝置的無鉛化。 同時,由於鍍鉛22,可以確保內部引線la的連接金屬 細線6部分的接續性,因此,可以省略傳統上施加在內部 引線la的金屬細線連接用的鍍Ag製程。 而且,形成在內部引線la的金屬被膜11若採用鍍錫 (Sn),便可以在破壞表面的氧化被膜後直接在鍍錫(Sn)上進 行焊接。 因此,由於能夠形成兼有外裝電鍍的金屬被膜11,因 此可以省略外裝電鍍工程,同時也可以實現無鉛化。 再者,在實施形態1及實施形態4(第18圖)〜實施形 態19(第28圖)說明的,在內部引線la或銅箔引線14a形成 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -31 - .裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 .加 經濟部智慧財產局員工消費合作社印製 1221663 A7 __ B7 五、發明説明(29 ) 金屬被膜11的金屬,則只要是不容易引起Cu遷移者即可 〇 (請先閲讀背面之注意事項再填寫本頁) 因此,將適用於本發明的金屬被膜11加以分類,則首 先是標準電極電位較銅(Cu)高的金屬,例如:金(Au)、白金 (Pt)、銥(Ir)、鍺(Rh)、鈀(Pd)、銀(Ag)等,只要是此等中的 至少一種以上的金屬或合金即可。 而且,在酸性下形成非動態膜的金屬也可以,例如: 釕(Ru)、銦(In)、錫(Sn)、鉬(Mo)、鎢(W)、鎵(Ga)、鋅(Zn) 、鉻(Cr)、鈮(Nb)、鉬(Ta)、鈦(Ti)、鍩(Zr)、餓(Os)、鋁 (Al)、(Hf)、鎳(Ni)等,只要是此等中的至少一種以上的金 屬或合金即可。 以上,依據發明的實施形態具體說明由本發明人所完 成的發明,但本發明並不限定如上述發明的實施形態,當 然可以在不脫離其主旨的範圍內作各種變更。 經濟部智慧財產局員工消費合作社印製 例如,上述實施形態是說明使用附設散熱板的引線框 架的半導體裝置的HQFP,但本發明的適用對象並非是考慮 半導體裝置的散熱性,而限定於HQFP型的半導體裝置,也 可以適用於例如,隨著多插腳、小間距化,而內部引線la 前端的寬度也變細時,將引線前端固定在基板上,藉此確 保樹脂密封製程時的內部引線前端的強度的附設基板的 QFP型半導體裝置。 在這種構造,上述基板與密封樹脂間仍有熱膨脹係數 差,隨著此產生的應力使基板與密封樹脂的界面發生剝離 時,採取本發明的Cu遷移對策較有效。 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1221663 A7 B7 五、發明説明(3〇 ) 【發明的效果】 (請先閲讀背面之注意事項再填寫本頁) 簡單說明本案揭示的發明中具代表性者的槪要如下。 由於在半導體裝置的密封樹脂添加有,可以使樹脂抽 出液的pH値在5. 5以上10以下的離子陷阱劑等的添加劑 ,剝離部的水分接近中性,而且,銅在pH値5. 5以上10 以下的領域,形成在銅表面的氧化皮膜使其非動態化,幾 乎不會溶化,因此銅不會反應,不會溶出,可以防止銅析 出到剝離部。藉此可以防止發生電氣短路,可以防止Cu遷 移。其結果,可以防止在PCT試驗時發生短路事故,提高 半導體裝置的可靠性。 【圖面的簡單說明】 第1圖是表示本發明實施形態1的半導體裝置的一個 例子的HQFP的構造的平面圖。 第2圖是表示第1圖所示的HQFP的構造的截面圖。 第3圖是表示第1圖所示的HQFP的內部構造的平面圖 〇 經濟部智慧財產局員工消費合作社印製 第4圖是表示沿第2圖所示的A - A線的截面構造的 放大部分截面圖。 第5圖是表示B部的構造的放大部分截面圖。 第6圖是表示本發明實施形態1的半導體裝置的樹脂 抽出液pH,與銅溶出量的關係的一個例子的溶出量結果圖 〇 本紙張尺度適用巾關家標準(€奶)〜4規格(21()\297公釐) ^ "一" 1221663 A7 ___ B7 五、發明説明(31 ) 第7圖是表示本發明實施形態1的半導體裝置的添加 劑濃度,與樹脂抽出液pH的關係的一個例子的pH結果圖 〇 (請先閲讀背面之注意事項再填寫本頁) 第8圖是表示本發明實施形態1的半導體裝置的添加 劑濃度,與樹脂抽出液電氣傳導度的關係的一個例子的電 氣傳導度結果圖。 第9圖是表示本發明實施形態2的半導體裝置的一個 例子的BGA的構造的截面圖。 第10圖是表示第9圖所示BGA的安裝構造的截面圖。 第11圖是表示第9圖所示BGA的內部構造的平面圖。 第1 2圖是表示沿第11圖所示E - E線的截面構造的截 面圖。 第1 3圖是表示第1 2所示F部的構造的放大部分截面 圖。 第14圖是表示本發明實施形態2的半導體裝置的一個 例子的其他BGA的構造的截面圖。 第1 5圖是表示本發明實施形態3的半導體裝置的一個 例子的MCM的構造的截面圖。 經濟部智慧財產局員工消費合作社印製 第16圖是表75沿第15圖所7^ G - G線的截面構造的 放大部分截面圖。 第17圖是表示第15所示Η部的構造的放大部分截面 圖。 第18圖是表示本發明實施形態4的半導體裝置的一個 例子的HQFP的構造的放大部分截面圖。 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇、〆297公釐)^34 - 一 1221663 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明r ) 第19圖是表示本發明實施形態5的半導體裝置的一個 例子的HQFP的構造的放大部分截面圖。 第20圖是表示本發明實施形態6的半導體裝置的一個 例子的HQFP的構造的放大部分截面圖。 第21圖是表示本發明實施形態7的半導體裝置的一個 例子的HQFP的構造的放大部分截面圖。 第22圖是表示本發明實施形態8的半導體裝置的一個 例子的HQFP的構造的放大部分截面圖。 第23圖是表示本發明實施形態17的半導體裝置的一 個例子的HQFP的構造的放大部分截面圖。 第24圖是表示本發明實施形態4的半導體裝置的一個 例子的HQFP的構造的平面圖。 第25圖是表示第24圖所示HQFP的構造的截面圖。 第26圖是表示第24圖所示HQFP的內部構造的平面圖 〇 第27圖是表示第25所示D部的構造的放大部分截面 第28圖是表示本發明的半導體裝置(HQFP)的藉由引線 全面鍍鉛而實施無鉛焊接安裝的構造的一個例子的放大部 分截面圖。 第29圖是表示比較例子的半導體裝置(HQFP)的構造的 平面圖。 第30圖是表示第29圖所示HQFP的構造的截面圖。 第31圖是表示第29圖所示HQFP的內部構造的平面圖 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -35 - (請先閲讀背面之注意事項再填寫本頁)
1221663 A7 B7 五、發明説明(33 ) 0 第32圖是表示沿第30圖所示I - I線的截面構造的放 大部分截面圖。 (請先閲讀背面之注意事項再填寫本頁) 第33圖是表示第32圖所示截面的PCT後的構造的放 大部分截面圖。 第3 4圖是表75第3 2圖的散熱板的端面周邊部(J部)的 放大部分截面圖。 第35圖是表示第34圖所示截面的PCT後的構造的放 大部分截面圖。 第36圖是表示本發明的半導體裝置(HQFP)在密封樹脂 無添加劑,而在引線被覆金屬或樹脂時,使用加壓蒸煮測 試所做耐濕性評價的評價結果圖。 【圖號說明】 1 ..........引線框架 la..........內部引線 lb..........外部引線 2 ..........接合劑層 經濟部智慧財產局員工消費合作社印製 3 .........散熱板 3a..........散熱板端部 3b..........彎曲部 4 ..........半導體元件 5 ........…接合構件 6 ..........金屬細線 本纸張尺度適用中國國家標準(CNS ) A4規格(2丨0'乂297公釐) 1221663 A7 B7 五、發明説明(34 ) 經濟部智慧財產局員工消費合作杜印製
7 ..........電鍍 8 ..........密封樹脂 9 ..........剝離部 10 ..........析出銅 11 ..........金屬被覆或絕緣性被膜 12 ..........金屬被覆領域或絕緣性被膜領域 13 ..........HQFP 14 ..........配線基板 14a----......銅箔引線 14b..........元件支持面 14c..........背面 14d..........通孑L 14e-.......--抗焊錫膜 15 ..........球形電極(突起電極) 16 ..........BGA 17 ..........安裝基板 17a..........基板側端子 18 ..........焊錫接合部 19 ..........BGA 20 ..........配線基板 20a..........基板側端子 21 ..........無鉛焊錫 22 ..........鍍鉛 23 ..........MCM (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -37 - 1221663 A7 B7五、發明説明(35 )
24..........第1半導體元件 24a--------— A 1 墊 24b..........絕緣膜 24c..........Cr種子層 24d..........Cu種紫層 24e..........鍍Cu層 24f..........鍍Ni層 24g..........再配線 24h-………-第1保護膜 24 i..........第2保護膜 25 ..........突塊電極 26 ..........塡充樹脂) 27--.......-第2半導體元件- 28 ..........罐燒樹脂 29 ..........焊錫外部電極 30 ..........HQFP 100..........HQFP (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -38 -
Claims (1)
1221663 AB1CD 夂、申請專利範圍 第91118310號專利申請案 中文申請專利範圍修正本 民國93年i月u tM丨多正
1.一種半導體裝置,其特徵爲,備有: 半導體元件; 由銅或銅合金構成,配置在上述半導體元件周圍的複 數條引線; 以電氣方式分別連接上述半導體元件與上述複數條引 線的複數條金屬細線;以及, 密封上述半導體元件,上述複數引線及上述複數條金 屬細線的密封樹脂, 在上述密封樹脂添加有,可與離子性雜質化合的添加 :修 劑。 ...% 2· —種半導體裝置,其特徵爲,備有: 半導體元件; (請先閱讀背面之注意事項再填寫本頁) 繾濟部智慧財產局員工消費合作杜印製 p:年 由銅或銅合金構成,配置在上述半導體元件周圍的複 Λ I y數條引線; i* / 以電氣方式分別連接上述半導體元件與上述複數條引 線的複數條金屬細線;以及, 密封上述半導體元件,上述複數引線及上述複數條金 屬細線的密封樹脂, 在上述密封樹脂添加有’可使藉由加壓蒸煮測試抽出 的樹脂抽出液的pH値在5. 5以上10以下的添加齊[j。 之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 1221663 ABICD 六、申請專利範圍 3. —種半導體裝置,其特徵爲,備有: 半導體元件; (請先閲讀背面之注意事項再填寫本頁) 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 由銅或銅合金構成,同時經由絕緣性的接合劑層與上 述複數條內部引線的一端接合,並經由上述接合劑層搭載 上述半導體元件的散熱板; 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及, 密封上述半導體元件,上述複數條內部引線,上述複 數條金屬細線及上述散熱板,膨脹係數較上述.接合劑層小 的密封樹脂, 在上述密封樹脂添加有離子陷阱(ion trap)劑。 4·一種半導體裝置,其特徵爲,備有: 半導體元件; 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 經濟部智慧財產局員工消費合作社印製 由銅或銅合金構成,同時經由絕緣性的接合劑層與上 述複數條內部引線的一端接合,並經由上述接合劑層搭載 上述半導體元件的散熱板; 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及, 密封上述半導體元件,上述複數條內部引線’上述複 數條金屬細線及上述散熱板的密封樹脂, 2- 木紙張尺度適用中國國家襟準(CNS ) A4規格(210X297公釐) 1221663 ABCD 々、申請專利範圍 在上述密封樹脂添加有,可使藉由加壓蒸煮測試抽出 的樹脂抽出液的pH値在5· 5以上10以下的添加劑。 5 ·如申請專利範圍第1、2、3或4項中任一項所述的半 導體裝置’其中,上述樹脂抽出液的電傳導度爲100微西 門子(micro siemens) / cm 以下。 6·如申請專利範圍第1 .、2、3或4項中任一項所述的半 導體裝置’其中,上述密封樹脂是環氧系樹脂。 7· —種半導體裝置,其特徵爲,備有: 半導體元件; 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 由銅或銅合金構成,同時經由絕緣性的接合劑層與上 述複數條內部引線的一端接合,並經由上述接合劑層搭載 上述半導體元件的散熱板; 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及 密封上述半導體元件,上述複數條內部引線,上述複 數條金屬細線及上述散熱板的密封樹脂, 在上述密封樹脂添加有,可與氯離子製造化合物的添 加劑。 8 ·如申請專利範圍第7項所述的半導體裝置,其中,上 述添加劑是離子陷阱劑。 9·一種半導體裝置,其特徵爲,備有: 半導體元件; 本紙張尺度適用中國國家標準(CNS )八4祕(21〇>< 297公菱) — (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1221663 A8 B8 C8 ___________ D8 六、申請專利範圍 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; (請先閲讀背面之注意事項再填寫本頁) 由銅或銅合金構成,同時經由絕緣性的接合劑層與上 述複數條內部引線的一端接合,並經由上述接合劑層搭載 上述半導體元件的散熱板; 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及 密封上述半導體元件,上述複數條內部引線,上述複 數條金屬細線及上述散熱板的密封樹脂, 在上述密封樹脂添加有鹼性的中和劑。 10· —種半導體裝置,其特徵爲,備有: 半導體元件; 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 由銅或銅合金構成,同時經由絕緣性的接合劑層與上 述複數條內部引線的一端接合,並經由上述接合劑層搭載 上述半導體元件的散熱板; 經濟部智慧財產局員工消費合作社印製 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及, 密封上述半導體元件,上述複數條內部引線,上述複 數條金屬細線及上述散熱板的密封樹脂, 在上述密封樹脂添加有,可與離子性雜質化合的離子 陷阱(ion trap)劑。 11.一種半導體裝置,其特徵爲,備有: 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ 1221663 B8 C8 D8 六、申請專利範圍 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 在上述密封樹脂添加有,可使藉由加壓蒸煮測試抽出 的樹脂抽出液的pH値在5. 5以上10以下的添加劑。 12. 如申請專利範圍第11項所述的半導體裝置,其中, 上述密封樹脂是環氧系樹脂。 13. 如申請專利範圍第11項所述的半導體裝置,其中, 上述樹脂抽出液的電傳導度爲100微西門子(micro siemens) / cm以下。 14·一種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 本紙張尺度適用中國國家標準(CNS ) Α4祕(210Χ:Ζ97公慶) Ζ --- -- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1221663 ABCD 六、申請專利範圍 — (請先閱讀背面之注意事項再填寫本頁) 在形成上述配線基板的樹脂添加有,可使藉由加壓蒸 煮測試抽出的樹脂抽出液的pH値在5· 5以上10以下'自勺$ 加劑。 15. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 在覆蓋上述配線基板的上述銅箔引線的一部分的樹脂 保護膜,添加有可使藉由加壓蒸煮測試抽出的樹脂抽出液 的pH値在5. 5以上10以下的添加劑。 16. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 經濟部智慧財產局員工消費合作社印製 配置在上述配線基板上部,在主面上形成有連接在露 出主面的表面電極的銅配線的半導體元件; 以電氣方式分別連接上述半導體元件與上述配線基板 的複數條銅箔引線的複數個突起電極;以及, 配置在上述配線基板與上述半導體元件之間,覆蓋上 述複數個突起電極的塡充樹脂, 在上述塡充樹脂添加有,可使藉由加壓蒸煮測試抽出 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 1221663 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 一 _D8_六、申請專利範圍 的樹脂抽出液的pH値在5· 5以上1 0以下的添加劑。 17· —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線,滴在上述配線基板上的罐燒(potting)樹脂; 以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 在上述罐燒樹脂添加有,可使藉由加壓蒸煮測試抽出 的樹脂抽出液的pH値在5· 5以上1 0以下的添加劑。 18· —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體兀件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 在上述密封樹脂添加有,可使藉由加壓蒸煮測試抽出 的樹脂抽出液的PH値在5. 5以上1 〇以下的添加劑。 本紙張尺度適财關家鮮(CNS ) A4祕(2l〇X:297公慶)JT] " (請先閱讀背面之注意事- «# •項再填· 裝—— :寫本頁) 訂 1221663 A BCD 々、申請專利範圍 19·如申請專利範圍第18項所述的半導體裝置,其中, 上述添加劑是離子陷阱劑。 20. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條_ 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板·的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 在上述密封樹脂添加有鹼性的中和劑。 21. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 在上述密封樹脂添加有,可與離子性雜質化合的離子 陷阱劑。 22· —種半導體裝置,其特徵爲,備有·· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公董) — (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1221663 A8 B8 C8 D8 六、申請專利範圍 半導體元件; (請先閱讀背面之注意事項再填寫本頁) 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線,· 經由絕緣性的接合劑層與上述複數條內部引線的一端 接合’並經由上述接合劑層搭載上述半導體元件的散熱板 f 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及 密封上述半導體元件,上述複數條內部引線,上述複 數條金屬細線及上述散熱板的密封樹脂, 以標準電極電位較銅爲高的金屬被覆上述內部引線的 接合上述接合劑層的處所,同時,在上述密封樹脂添加有 ’可使藉由加壓蒸煮測試抽出的樹脂抽出液的pH値在5. 5 以上1 0以下的添加劑。 23. —種半導體裝置,其特徵爲,備有: 半導體元件; 經濟部智慧財產局員工消費合作社印製 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 經由絕緣性的接合劑層與上述複數條內部引線的一端 接合,並經由上述接合劑層搭載上述半導體元件的散熱板 7 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及 密封上述半導體元件,上述複數條內部引線,上述複 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 1221663 A8 B8 C8 ____D8 六、申請專利範圍 數條金屬細線及上述散熱板的密封樹脂, 以標準電極電位較銅爲高的金屬被覆上述內部引線的 接合上述接合劑層的處所,同時,在上述密封樹脂添加有 ,可與氯離子形成化合物的添加劑。 24· —種半導體裝置,其特徵爲,備有: 半導體元件; 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 經由絕緣性的接合劑層與上述複數條內部引線的一端 接合’並經由上述接合劑層搭載上述半導體元件的散熱板 9 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及 密封上述半導體元件,上述複數條內部引線,上述複 數條金屬細線及上述散熱板的密封樹脂, 以標準電極電位較銅爲高的金屬被覆上述內部引線的 接合上述接合劑層的處所,同時,在上述密封樹脂添加有 ,可與離子性雜質化合的離子陷阱劑。 25. —種半導體裝置,其特徵爲,備有: 半導體元件; 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 經由絕緣性的接合劑層與上述複數條內部引線的一端 接合,並經由上述接合劑層搭載上述半導體元件的散熱板 本紙張尺度適用中國國家標準(CNS ) A4規格(2I0X297公釐) -- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -10- 1221663 A8 B8 C8 D8 六、申請專利範圍 f 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及 密封上述半導體元件,上述複數條內部引線’上述複 數條金屬細線及上述散熱板的密封樹脂, 以酸性下形成非動態膜的金屬,被覆上述內部引線的 接合上述接合劑層的處所,同時,在上述密封樹脂添加有 ,可使藉由加壓蒸煮測試抽出的樹脂抽出液的pH値在5. 5 以上10以下的添加劑。 26. —種半導體裝置,其特徵爲,備有: 半導體元件; 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 經由絕緣性的接合劑層與上述複數條內部引線的一端 接合,並經由上述接合劑層搭載上述半導體元件的散熱板 > 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及 密封上述半導體元件,上述複數條內部引線,上述複 數條金屬細線及上述散熱板的密封樹脂, 以酸性下形成非動態膜的金屬,被覆上述內部引線的 接合上述接合劑層的處所,同時,在上述密封樹脂添加有 ,可與氯離子形成化合物的添加劑。 27· —種半導體裝置,其特徵爲,備有·· 本&張从適用中國國家標準(CNS〉八4雜(210X297公釐) ~ --- (請先閱讀背面之注意事 •項再填寫士 本買) 經濟部智慧財產局員工消費合作社印製 1221663 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 ___ 六、申請專利範圍 半導體元件; 由銅或銅合金構成,延伸在上述半導體元件周圍的複 數條內部引線; 經由絕緣性的接合劑層與上述複數條內部引線的一端 接合,並經由上述接合劑層搭載上述半導體元件的散熱板 以電氣方式分別連接上述半導體元件與上述複數條內 部引線的複數條金屬細線;以及 密封上述半導體元件,上述複數條內部引線,上述複 數條金屬細線及上述散熱板的密封樹脂, 以酸性下形成非動態膜的金屬,被覆上述內部引線的 接合上述接合劑層的處所,同時,在上述密封樹脂添加有 ,可與離子性雜質化合離子陷阱劑。 28. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數銅箔 引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 以標準電極電位較銅爲高的金屬,被覆上述銅箔引線 的至少由上述密封樹脂被覆的處所,同時,在上述密封樹 本紙張尺度適用t國國家標率(CNS ) A4胁(210X297公董)~ ^ 裝--:--Ί I 訂、·--^---- (請先閱讀背面之注意事項再填寫本頁) 1221663 ABCD 夂、申請專利範圍 脂添加有,可使藉由加壓蒸煮測試抽出的樹脂抽出液的pH 値在5. 5以上10以下的添加劑。 29. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 以標準電極電位較銅爲高的金屬,被覆上述銅箔引線 的至少由上述密封樹脂被覆的處所,同時,在上述密封樹 脂添加有,可與氯離子形成化合物的添加劑。 30. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數條金屬細線及上述複 數條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 以標準電極電位較銅爲高的金屬,被覆上述銅箔引線 本紙浪尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) •項再填办 經濟部智慧財產局員工消費合作社印製 1221663 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 __ D8六、申請專利範圍 的至少由上述密封樹脂被覆的處所,同時,在上述密封樹 脂添加有,可與離子性雜質化合的離子陷阱劑。 31. —種半導體裝置,其特徵爲,備有·· 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數金屬細線及上述複數 條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 以酸性下形成非動態膜的金屬,被覆上述銅箔引線的 至少由上述密封樹脂覆蓋的處所,同時,在上述密封樹脂 添加有,可使藉由加壓蒸煮測試抽出的樹脂抽出液的pH値 在5. 5以上10以下的添加劑。 32. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數金屬細線及上述複數 條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箱引線的一面相反 的面上的複數個突起電極, 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閲讀背面之注意事 1· •項再填」 裝-- :寫本頁) 、訂· -14 - 1221663 ABCD 六、申請專利範圍 以酸性下形成非動態膜的金屬,被覆上述銅箔引線的 至少由上述密封樹脂覆蓋的處所,同時,在上述密封樹脂 添加有,可與氯離子形成化合物的添加劑。 33. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部的半導體元件; 以電氣方式分別連接上述半導體元件與上述複數條銅 箔引線的複數條金屬細線; 密封上述半導體元件,上述複數金屬細線及上述複數 條銅箔引線的密封樹脂;以及, 設在與上述配線基板的形成上述銅箔引線的一面相反 的面上的複數個突起電極, 以酸性下形成非動態膜的金屬,被覆上述銅箔引線的 至少由上述密封樹脂覆蓋的處所,同時,在上述密封樹脂 添加有,可與離子性雜質化合離子陷阱劑。 34. —種半導體裝置,其特徵爲,備有: 有複數銅箔引線的配線基板; 配置在上述配線基板上部,在主面上形成有與露出主 面的表面電極連接的銅配線的第1半導體元件; 以電氣方式分別連接上述第1半導體元件與上述配線 基板的複數條銅箔引線的複數個突起電極; 配置在上述配線基板與上述第1半導體元件之間,覆 蓋上述複數個突起電極的塡充樹脂; 配置在上述配線基板上部的第2半導體元件; 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) _裝. 訂 經濟部智慧財產局員工消費合作社印製 -15- 1221663 ab<cd 六、申請專利範圍 以電氣方式分別連接上述第2半導體元件與上述複數 條銅箱引線的複數條金屬細線;以及, 密封上述第2半導體元件,上述複數條金屬細線及上 述複數條銅箔引線,滴下在上述配線基板上的罐燒樹脂, 在形成上述配線基板的樹脂、覆蓋上述銅箔引線的一 部分的樹脂保護膜、上述塡充樹脂或上述罐燒樹脂中的至 少一種’添加可使藉由加壓蒸煮測試抽出的樹脂抽出液的 pH値在5· 5以上10以下的添加劑。 35. —種半導體裝置,包含: 一半導體元件; 多數內引線,每一內引線均由銅或銅合金所作成並 延伸在該半導體元件之週邊旁; 一散熱片,經由一絕緣性接合劑層連接至每一內引 線之一端,及其上予以安裝有該半導體元件; 多數金屬細線,電氣連接至該半導體元件及每一內 引線;及 (請先閲讀背面之注意事項再填寫本頁) -裝· 'I 訂 經濟部智慧財產局員工消費合作社印製 線 引 內 等 該 件 元 體 導 半, 該片 住熱 封散 密該 , 及 匕曰 、 樹線 封細 密屬 一 金 等 該 中 其 置 裝 澧 ΜΉΗ 。 導 劑半 阱之 陷述 子所 離項 有 5 入3 。 加第脂 被圍樹 脂JIB氧 樹利環 封S含 密請包 中如樹 其36封 密 該 如樹如 7 r^J 8 3 0 3 密 該 甲 中 其 。 , 數 置係 裝脹 體膨 導熱 半之 之層 述著 所黏 項於 6 小 3數 第係 圍張 膨 利熱 專有 請具 匕曰 OHW 裝 澧 SMn 導 半 之 述 所 項 5 3 第 圍 範 利 專 請 甲 中 其 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 1221663 A8 B3 C8 __ D8 六、申請專利範圍 該離子陷阱劑捕捉住氯離子。 3 9.如申請專利範圍第35項所述之半導體裝置,其中 該離子陷阱劑捕捉住陰離子。 40.—種半導體裝置,包含: 一半導體元件; 多數內引線’每一內引線均由銅或銅合金所作成並 延伸在該半導體元件之週邊旁; 一散熱片’經由一絕緣性接合劑層連接至每一內引 線之一端,及其上予以安裝有該半導體元件; 多數金屬細線’電氣連接至該半導體元件及每一內 引線;及 一密封樹脂’密封住該半導體元件、該等內引線、 該等金屬細線、及該散熱片, 其中該密封樹脂被加入有中和劑。 4 1 .如申g靑專利範圍第4 0項所述之半導體裝置,其中 該密封樹脂包含環氧樹脂。 4 2 .如申請專利範圍第4 1項所述之半導體裝置,其中 該愁:^樹Ιθ具有熱張係數小於黏著層之熱膨脹係數。 43.—種半導體裝置,包含: 一半導體元件; 多數內引線,每一內引線均由銅或銅合金所作成並 延伸在該半導體元件之週邊旁; 一散熱片,經由一絕緣性接合劑層連接至每一內引 線之一端,及其上予以安裝有該半導體元件; 本紙張尺度適用中國國家標準(CNS ) A4規格(210父297公釐1 (請先閲讀背面之注意事項再填寫本頁)
1221663 ABCD 六、申請專利範圍 多數金屬細線’電氣連接至該半導體元件及每一內 引線;及 * 一密封樹脂,密封住該半導體元件、該等內引線、 該等金屬細線、及該散熱片, 其中該密封樹脂被加入有一具交換氯離子特性之添 加劑。 4 4.如申請專利範圍第43項所述之半導體裝置,其中 該密封樹脂包含環氧樹脂。 4 5 .如申請專利範圍第44項所述之半導體裝置,其中 該密封樹脂具有熱膨脹係數小於黏著層之熱膨脹係數。 46. —種半導體裝置,包含·· 一半導體元件; 多數內引線’每一內引線均由銅或銅合金所作成並 延伸在該半導體元件之週邊旁; 一散熱片,經由一絕緣性接合劑層連接至每一內引 線之一端,及其上予以安裝有該半導體元件; 經濟部智慧財產局員工消費合作社印製 多數金屬細線,電氣連接至該半導體元件及每一內 引線;及 一密封樹脂,密封住該半導體元件、該等內引線、 該等金屬細線、及該散熱片, 其中該密封樹脂被加入有陰離子交換劑。 4 7 ·如申請專利範圍第4 6項所述之半導體裝置,其中 該密封樹脂包含環氧樹脂。 4 8 .如申請專利範圍第4 7項所述之半導體裝置,其中 本&張尺度適财關家鮮(CNS ) ( 2 Η) X 297公釐) —~ 1221663 經濟部智慧財產局員工消費合作社印製 Λ8 B8 C8 D8 ^、申請專利範圍 該密封樹脂具有熱膨脹係數小於黏著層之熱膨脹係數。 49. 一種半導體裝置,包含: 一半導體元件; 多數內引線’每一內引線均由銅或銅合金所作成並 延伸在該半導體元件之週邊旁; 一散熱片,經由一絕緣性接合劑層連接至每一內引 線之一端,及其上予以安裝有該半導體元件; 多數金屬細線,電氣連接至該半導體元件及每一內 引線;及 一密封樹脂’密封住該半導體元件、該等內引線、該 等金屬細線、及該散熱片, 其中該密封樹脂被加入有抗酸劑。 50. 如申請專利範圍第49項所述之半導體裝置,其中 該密封樹脂包含環氧樹脂。 5 1 .如申請專利範圍第5 0項所述之半導體裝置,其中 該密封樹脂具有熱膨脹係數小於黏著層之熱膨脹係數。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
-19、
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001282651A JP2003092379A (ja) | 2001-09-18 | 2001-09-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI221663B true TWI221663B (en) | 2004-10-01 |
Family
ID=19106275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091118310A TWI221663B (en) | 2001-09-18 | 2002-08-14 | Semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030052420A1 (zh) |
JP (1) | JP2003092379A (zh) |
KR (1) | KR20030024616A (zh) |
TW (1) | TWI221663B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW559959B (en) * | 2002-09-03 | 2003-11-01 | Via Tech Inc | TAB package and method for fabricating the same |
WO2004081972A2 (de) * | 2003-03-10 | 2004-09-23 | Osram Opto Semiconductors Gmbh | Gehäusekörper optoelektronisches bauelement mit einem solchen gehäusekörper und kunststoffgehäusematerial |
JP4451214B2 (ja) * | 2004-05-21 | 2010-04-14 | シャープ株式会社 | 半導体装置 |
DE102005033469B4 (de) * | 2005-07-18 | 2019-05-09 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleitermoduls |
US7365417B2 (en) * | 2006-01-06 | 2008-04-29 | Stats Chippac Ltd. | Overhang integrated circuit package system |
JP2008091714A (ja) * | 2006-10-03 | 2008-04-17 | Rohm Co Ltd | 半導体装置 |
KR101340512B1 (ko) * | 2006-12-01 | 2013-12-12 | 삼성디스플레이 주식회사 | 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리 |
JP5014945B2 (ja) * | 2007-10-17 | 2012-08-29 | シャープ株式会社 | 半導体装置 |
JP5470806B2 (ja) * | 2007-11-29 | 2014-04-16 | 住友ベークライト株式会社 | 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法 |
JP2010135723A (ja) * | 2008-10-29 | 2010-06-17 | Panasonic Corp | 半導体装置 |
US9293420B2 (en) * | 2009-06-29 | 2016-03-22 | Cypress Semiconductor Corporation | Electronic device having a molding compound including a composite material |
JP5296116B2 (ja) * | 2011-02-16 | 2013-09-25 | シャープ株式会社 | 半導体装置 |
JP2013197531A (ja) * | 2012-03-22 | 2013-09-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP6371403B2 (ja) * | 2014-09-30 | 2018-08-08 | 三井化学東セロ株式会社 | 封止シート、太陽電池モジュールおよび封止シートの製造方法 |
DE102016109356A1 (de) * | 2016-05-20 | 2017-11-23 | Infineon Technologies Ag | Chipgehäuse und verfahren zum bilden eines chipgehäuses |
KR102025906B1 (ko) * | 2017-12-06 | 2019-11-04 | 삼성전자주식회사 | 안테나 모듈 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3902148A (en) * | 1970-11-27 | 1975-08-26 | Signetics Corp | Semiconductor lead structure and assembly and method for fabricating same |
JPS62212422A (ja) * | 1986-03-14 | 1987-09-18 | Matsushita Electric Works Ltd | エポキシ樹脂組成物 |
JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
US5181097A (en) * | 1988-06-10 | 1993-01-19 | Hitachi, Ltd. | Plastic molded type electronic device |
JPH03157448A (ja) * | 1989-11-15 | 1991-07-05 | Mitsubishi Electric Corp | 半導体封止用エポキシ樹脂組成物 |
US5110355A (en) * | 1990-03-26 | 1992-05-05 | Olin Hunt Sub Iii Corp. | Process for preparing nonconductive substrates |
US5294835A (en) * | 1992-07-28 | 1994-03-15 | Nitto Denko Corporation | Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same |
JPH06295962A (ja) * | 1992-10-20 | 1994-10-21 | Ibiden Co Ltd | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 |
US5406124A (en) * | 1992-12-04 | 1995-04-11 | Mitsui Toatsu Chemicals, Inc. | Insulating adhesive tape, and lead frame and semiconductor device employing the tape |
US5700697A (en) * | 1993-02-01 | 1997-12-23 | Silicon Packaging Technology | Method for packaging an integrated circuit using a reconstructed package |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
US6140402A (en) * | 1993-07-30 | 2000-10-31 | Diemat, Inc. | Polymeric adhesive paste |
TW345727B (en) * | 1996-08-22 | 1998-11-21 | Hitachi Ltd | Resin encapsulated semiconductor device and process for producing the same |
EP0978542B1 (en) * | 1997-04-21 | 2007-10-24 | Nitto Denko Corporation | Semiconductor sealing resin composition, semiconductor device sealed with the same, and process for preparing semiconductor device |
JPH10330616A (ja) * | 1997-05-30 | 1998-12-15 | Hitachi Chem Co Ltd | 耐熱樹脂ペースト |
JP4004160B2 (ja) * | 1998-09-21 | 2007-11-07 | 協和化学工業株式会社 | ウラン(u)含量の少ないハイドロタルサイト類化合物およびその製造法 |
DE60025720T2 (de) * | 1999-06-18 | 2006-11-09 | Hitachi Chemical Co., Ltd. | Klebstoff, klebstoffgegenstand, schaltungssubstrat für halbleitermontage mit einem klebstoff und eine halbleiteranordnung die diesen enthält |
JP3878781B2 (ja) * | 1999-12-27 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
CN1230458C (zh) * | 2000-01-05 | 2005-12-07 | 东洋纺织株式会社 | 聚酯聚合催化剂、使用该催化剂制备的聚酯以及聚酯的制备方法 |
JP4669098B2 (ja) * | 2000-01-11 | 2011-04-13 | 水澤化学工業株式会社 | ホウ酸亜鉛、その製法及び用途 |
KR100526090B1 (ko) * | 2000-05-25 | 2005-11-08 | 니폰 가가쿠 고교 가부시키가이샤 | 에폭시 수지용 적린계 난연제, 에폭시 수지용 적린계난연제 조성물, 이들의 제조 방법, 반도체 밀봉재용에폭시 수지 조성물, 밀봉재 및 반도체 장치 |
JP3773845B2 (ja) * | 2000-12-29 | 2006-05-10 | 三星電子株式会社 | ポジティブ型感光性ポリイミド前駆体およびこれを含む組成物 |
TW585015B (en) * | 2001-06-28 | 2004-04-21 | Sanyo Electric Co | Hybrid integrated circuit device and method for manufacturing same |
US6794031B2 (en) * | 2001-09-28 | 2004-09-21 | Ube Industries, Ltd. | Cover-lay film and printed circuit board having the same |
-
2001
- 2001-09-18 JP JP2001282651A patent/JP2003092379A/ja active Pending
-
2002
- 2002-08-14 TW TW091118310A patent/TWI221663B/zh active
- 2002-08-22 US US10/225,184 patent/US20030052420A1/en not_active Abandoned
- 2002-09-17 KR KR1020020056350A patent/KR20030024616A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US20030052420A1 (en) | 2003-03-20 |
KR20030024616A (ko) | 2003-03-26 |
JP2003092379A (ja) | 2003-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI221663B (en) | Semiconductor device | |
TWI591775B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
TWI225672B (en) | Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same | |
US3729820A (en) | Method for manufacturing a package of a semiconductor element | |
US8101864B2 (en) | Electronic device substrate and its fabrication method, and electronic device and its fabrication method | |
JP3398609B2 (ja) | 半導体装置 | |
JP2004505467A (ja) | 半導体デバイス | |
US7575994B2 (en) | Semiconductor device and manufacturing method of the same | |
EP1737036A2 (en) | Semiconductor device and manufacturing method of the same | |
TW518917B (en) | A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier | |
JP2005051084A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
JP2004047510A (ja) | 電極構造体およびその形成方法 | |
US10381318B2 (en) | Method of manufacturing semiconductor device | |
CN103887225A (zh) | 基于铝合金引线框架的半导体器件及制备方法 | |
US6791182B2 (en) | Semiconductor device | |
JP4719424B2 (ja) | パッド | |
US11764130B2 (en) | Semiconductor device | |
TWI497670B (zh) | 基於鋁合金引線框架的半導體元件及製備方法 | |
JPH04316897A (ja) | Icカード | |
CN112151489B (zh) | 引线框架、引线框架的形成方法及引线框架封装体 | |
JP5846252B2 (ja) | 電子部品内蔵基板 | |
TW200937599A (en) | Semiconductor package substrate having fine-pitch circuitry and fabrication method thereof | |
CN116313856A (zh) | 一种引线键合方法 | |
JPH04335558A (ja) | 半導体装置 | |
JPH09331015A (ja) | 半導体パッケージ及びその製造方法 |