JP2010135723A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010135723A
JP2010135723A JP2009073699A JP2009073699A JP2010135723A JP 2010135723 A JP2010135723 A JP 2010135723A JP 2009073699 A JP2009073699 A JP 2009073699A JP 2009073699 A JP2009073699 A JP 2009073699A JP 2010135723 A JP2010135723 A JP 2010135723A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor chip
resin material
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009073699A
Other languages
English (en)
Inventor
Motoaki Sato
元昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009073699A priority Critical patent/JP2010135723A/ja
Priority to US12/471,773 priority patent/US20100102459A1/en
Priority to CN200910166959A priority patent/CN101728345A/zh
Priority to KR20090052778A priority patent/KR20100047787A/ko
Publication of JP2010135723A publication Critical patent/JP2010135723A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】封止樹脂によりパッケージ化される半導体装置における構成材料同士の間の熱応力を分散すると共に、半導体チップの反りを抑制して該チップ同士の平坦度を高め、信頼性を向上できるようにする。
【解決手段】半導体装置は、複数の半導体チップ３Ａ、３Ｂと、上面に複数の半導体チップを保持するダイパッド２と、複数の半導体チップの電極となるリードフレーム１と、複数の半導体チップ、ダイパッド及びリードフレームの内側部分を封止する封止樹脂材７とを有している。ダイパッドは、該ダイパッドに保持される第１の半導体チップ３Ａの面積よりも小さい領域が上方に且つ平面状に突き出たアップセット部２ａを有し、アップセット部と第１の半導体チップとは接着ペースト４により接着され、ダイパッドのアップセット部を除く部分は、封止樹脂材よりも弾性が小さい緩衝樹脂材８により覆われている。
【選択図】図１

Description

本発明は、少なくとも１つの半導体チップをパッケージに封止してなる半導体装置に関する。
現在、標準化された表面実装型の半導体パッケージは、半導体チップが銅（Ｃｕ）合金又は鉄−ニッケル（Ｆｅ−Ｎｉ）系合金からなるリードフレームのダイパッド部分にダイボンディングにより固着されてなり、半導体チップにおけるボンディングパッド（電極パッド）とリードフレームにおけるリード部の先端とは金（Ａｕ）等からなる金属細線によってワイヤボンディングされ、さらに、所定の形状を有する金型にて樹脂モールドされて構成されている。
近年、ＬＳＩ（large scale integration）装置の発達は、メモリ部とロジック部との混載又はアナログ部とデジタル部との混載が急速に進行しており、その結果、市場におけるコスト競争はさらに進み、今や、単に１チップ化してチップ拡散プロセスにより混載化することは、市場競争に有利な条件ではなくなってきている。
そこで、最適なチップ形態を選択し、複数の半導体チップを１パッケージ化する方が、混載により１チップ化するよりは、利益を上げる可能性が高くなってきている。その例として、マルチチップタイプの半導体装置がある。
図８は従来の複数の半導体チップを積層したマルチチップタイプの半導体装置における要部の断面構成を示している。図８に示すように、マルチチップタイプの半導体装置は、複数のリードフレーム１０１と、該複数のリードフレーム１０１に囲まれた領域に配された放熱板兼ダイパッド１０２と、該放熱板兼ダイパッド１０２の主面上に、接着ペースト１０４により接着された第１の半導体チップ１０３Ａ及び第２の半導体チップ１０３Ｂとを有している。第１の半導体チップ１０３Ａと第２の半導体チップ１０３Ｂとは接着シート１０５等により接着されている。各半導体チップ１０３Ａ、１０３Ｂは、リードフレーム１０１の内側の端部と金属細線１０６により接続されており、放熱板兼ダイパッド１０２、各半導体チップ１０３Ａ、１０３Ｂ、リードフレーム１０１の内側部分及び各金属細線１０６は、封止樹脂材１０７によりモールドされている。
特開２００３−０９２３７９号公報（第２図）
しかしながら、前記従来のマルチチップタイプの半導体装置は、複数の半導体チップを積層しているため、信号バス数の増加及び消費電力の増大により、各半導体チップが発する熱を効率良く伝導させ、ジャンクション温度の上昇による誤動作や信頼性低下を防止する必要がある。
特許文献１に記載されるように、放熱効果を上げるために、半導体チップの裏面等に金属板を広範囲に接着させる手法は従来から実施されているが、金属板と樹脂材との線膨張係数の差が大きいことから、複数の半導体チップ同士の平坦度が高い積層を阻害するチップの反り及び内部応力によって、半導体装置の信頼性が低下するという問題がある。
本発明は、前記従来の問題を解決し、封止樹脂材によりパッケージ化される半導体装置における構成材料同士の間の熱応力を分散すると共に、半導体チップの反りを抑制して該チップ同士の平坦度を高め、信頼性を向上できるようにすることを目的とする。
前記の目的を達成するため、本発明は、半導体装置を、ダイパッドの一部に凸状でその頂面が平坦なアップセット部を形成し、該アップセット部の頂面に半導体チップを固持すると共に、ダイパッドにおけるアップセット部の周囲を封止樹脂材よりも弾性が小さい樹脂材で覆うか、又はダイパッドにおけるアップセット部の周囲にダイパッドの裏面側に突き出す溝部を形成する構成とする。
具体的に、本発明に係る第１の半導体装置は、半導体チップと、半導体チップを保持するダイパッドと、リードフレームと、半導体チップ、ダイパッド、及びリードフレームの内側部分を封止する封止樹脂材とを備え、ダイパッドは、半導体チップの面積よりも小さい領域が上方に且つ平面状に突き出たアップセット部を有し、ダイパッドにおけるアップセット部を除く部分は、封止樹脂材よりも弾性が小さい緩衝樹脂材により覆われていることを特徴とする。
本発明の第１の半導体装置によると、ダイパッドは半導体チップの面積よりも小さい領域が上方に且つ平面状に突き出たアップセット部を有しており、半導体チップはアップセット部でのみ保持される。このため、製造時におけるチップ接着の応力による反りを低減することができるので、半導体チップの平坦性が確保される。その上、ダイパッドにおけるアップセット部を除く部分は、封止樹脂材よりも弾性が小さい緩衝樹脂材により覆われているため、通常、金属からなるダイパットと封止樹脂材との線膨張係数の差を吸収して緩和することができる。これにより、製造時の熱履歴及び実装時の熱による応力により、封止樹脂材がダイパッドから剥離することを防止でき、放熱性と信頼性とを向上させることができる。
本発明に係る第２の半導体装置は、半導体チップと、半導体チップを保持するダイパッドと、リードフレームと、半導体チップ、ダイパッド、及びリードフレームの内側部分を封止する封止樹脂材とを備え、ダイパッドは、半導体チップの面積よりも小さい領域が上方に且つ平面状に突き出たアップセット部と、該アップセット部の周囲に形成され、ダイパッドの下面側に凸状に突き出す少なくとも１つの溝からなるダウンセット部とを有していることを特徴とする。
本発明の第２の半導体装置によると、ダイパッドは半導体チップの面積よりも小さい領域が上方に且つ平面状に突き出たアップセット部を有しており、半導体チップはアップセット部でのみ保持される。このため、製造時におけるチップ接着の応力による反りを低減することができるので、積層される半導体チップの平坦性が確保される。その上、ダイパッドには、アップセット部の周囲に形成され、ダイパッドの下面側に凸状に突き出す少なくとも１つの溝からなるダウンセット部を有しているため、ダイパッドに設けたアップセット部及びダウンセット部による凹凸形状によってアンカー効果を持たせることができる。このため、製造時の熱履歴及び実装時の熱による応力により、封止樹脂材がダイパッドから剥離することを防止でき、放熱性と信頼性とを向上させることができる。
第２の半導体装置において、ダイパッドにおけるダウンセット部は、半導体チップの下側に位置するように形成されていてもよい。
このようにすると、封止樹脂材が半導体チップとダイパッドとの間に充填されやすくなるため、パッケージの強度が向上する。
第２の半導体装置において、アップセット部とダウンセット部とは、プレスせん断により形成され、ダイパッドの主面に対して垂直な側面を有していることが好ましい。
このようにすると、ダイパットの表面積がより増大するため、放熱性がより一層向上する。
第１又は第２の半導体装置において、半導体チップは、互いに接着された複数の半導体チップから構成されていてもよい。
このようにすると、複数の半導体チップ同士の積層をより確実に行うことができる。
第１又は第２の半導体装置において、アップセット部と半導体チップとは接着材により接着され、接着材はペースト樹脂材であることが好ましい。
このようにすると、ダイパッドのアップセット部と半導体チップとの間の熱伝導性が確保される。
第１又は第２の半導体装置において、ダイパッドの平面積は半導体チップの平面積よりも大きく形成されていてもよい。
このようにすると、ダイパッドによる放熱性がより一層向上する。
第１又は第２の半導体装置において、アップセット部の平面形状は四辺形状であってもよい。
このようにすると、ダイパッドと半導体チップとの面積の差が小さくなるため、半導体チップの剛性の低下を補うことができる。なぜなら、封止樹脂材の厚さと半導体チップとの厚さとが相対的に薄くなると、半導体装置自体の剛性はダイパットが支配的となる。この場合、例えばワイヤボンディング時の超音波加重が半導体チップの剛性の低下で十分に伝達せず、ワイヤによる合金層の良好な接合状態が得られなくおそれがあるからである。
また、第１又は第２の半導体装置において、アップセット部の平面形状は円形状であってもよい。
このようにすると、ダイパッドと半導体チップとの面積の差が大きくなるため、界面破壊の応力発生源である接着材による接着面積を小さくできるので、発生応力を低減することができる。なぜなら、封止樹脂材の厚さと半導体チップの厚さとが相対的に厚くなると、半導体装置自体の剛性は半導体チップ及び封止樹脂材の厚さが支配的となる。この場合、ダイパットの内側のアップセット部と半導体チップの裏面との接着材による接着部が温度サイクル試験及びリフロー処理によって膨張又は収縮しようとする応力は反りを伴うことなく界面破壊に至るおそれがあるからである。さらに、所定の接着強度が確保できるのであれば、より小さい面積で接着材による接着面積を確保するのが効果的でもある。
第１の半導体装置において、緩衝樹脂材は、熱伝導率が高い無機材料又は金属からなる粒子が添加されていてもよい。
このようにすると、緩衝樹脂材の放熱性が向上する。
以上説明したように、高放熱性能を得るため、熱伝導性が高い金属板（ダイパッド）の上に半導体チップを積層して搭載するチップ積層型の半導体装置の場合は、構成材料や熱による線膨張係数の差の影響によって、半導体チップ及び金属板に反りが生じたり、内部応力のバランスの崩壊により封止樹脂材との間で剥離が生じたりする危険性が高い。
このため、本発明においては、放熱板を兼ねる金属板における半導体チップとの接着部を除く領域にバッファとなる低弾性樹脂材をコーティングするか、又はアンカー効果が高い断面構造を採用し、且つ熱伝導を妨げない面積を確保している。
すなわち、金属板の中央部に段差部を設けて、チップサイズよりも小さい面積で平坦面を構成することにより、製造過程のチップの接着応力による反りを低減でき、半導体チップの上面の平坦性を確保することができる。但し、このとき、半導体チップと金属板の周縁部との間にギャップが生じ、最終工程で封止樹脂材を介した層構造となって、高密着層と低密着層との差や線膨張の差が大きくなる。これを防止するため、本発明は、材料の線膨張係数が大きく且つ樹脂材との密着差が低い金属板の表面に緩衝用樹脂材をバッファ層としてコーティングするか、又は金属板の周縁部に凹凸形状を設けてアンカー効果を持たせることにより、内部応力のバランスの崩壊及び水分吸湿後の高温の水蒸気圧に耐えることができるようにしている。
本発明に係る半導体装置によると、封止樹脂材によりパッケージ化される半導体装置において、構成材料同士の間の熱応力が分散すると共に、半導体チップの反りが抑制される結果、該チップ同士の平坦度が向上して信頼性を大きく向上することができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係るチップ積層型の半導体装置の断面構成を模式的に示している。
図１に示すように、第１の実施形態に係る半導体装置は、金属からなる複数のリードフレーム１と、該複数のリードフレーム１に囲まれた領域に配され、金属からなり放熱板を兼ねると共に中央部がその周囲よりも上方にアップセットされたアップセット部２ａを有するダイパッド２と、該ダイパッド２におけるアップセット部２ａの上に、ペースト樹脂材からなる接着ペースト４により接着された第１の半導体チップ３Ａ及び第２の半導体チップ３Ｂとを有している。
ここで、ペースト樹脂材には例えば銀（Ａｇ）を含むエポキシ樹脂又は銀（Ａｇ）を含むポリイミド樹脂を用いることができる。
第１の半導体チップ３Ａと第２の半導体チップ３Ｂとは、例えば熱硬化型のエポキシ成分を含む弾力性を持った樹脂からなる接着シート５により接着されている。各半導体チップ３Ａ、３Ｂは、リードフレーム１の内側の端部と金（Ａｕ）からなる金属細線（ワイヤ）６によりそれぞれ接続されている。
ダイパッド２、各半導体チップ３Ａ、Ｂ、リードフレーム１の内側部分（インナリード）及び各金属細線６は、例えばエポキシ樹脂等の封止樹脂材７により封止されている。
ダイパッド２は、その平面積が第１の半導体チップ３Ａの裏面の面積よりも大きい部材により形成されているため、各半導体チップ３Ａ、３Ｂが発生する熱を効率良く放熱することができる。
第１の実施形態の特徴として、ダイパット２の中央部に形成されたアップセット部２ａは、平面をなす頂面を持って盛り上がり、その頂面は第１の半導体チップ３Ａの裏面の面積よりも小さい。これにより、線膨張係数が異なる第１の半導体チップ３Ａとダイパッド２との接着部の面積が小さくなるため、複数の半導体チップ全体の平坦性を得られると同時に、封止樹脂材７の上部及び下部の体積バランスの差を低減することができる。
さらに、第１の実施形態の特徴として、ダイパット２におけるアップセット部２ａを除く周縁部の上面、側面及び裏面は、アップセット部２ａを超えない厚さの緩衝樹脂材８によって覆われている。緩衝樹脂材８には、例えば熱可塑型樹脂の成分を含む弾力性を持った樹脂を用いることができ、硬化後の封止樹脂材７よりも小さい弾性を持つ。これにより、封止樹脂材７とダイパット２に掛かる温度サイクルによる膨張と収縮との差分を吸収することが可能となる。
なお、緩衝樹脂材８は、溶融状態の樹脂材を所定の領域にコーティングした後、硬化させればよい。
従って、従来、放熱板を兼ねるダイパットを有する半導体装置の課題であった材料間の線膨張係数の差による半導体チップの反りや、リフロー工程及び温度サイクルでの封止樹脂材７の剥離又はクラックを防止することができる。
この熱による不具合の防止は、以下の半導体装置の製造過程においても有効である。
第１に、第１の半導体チップ３Ａの上に第２の半導体チップ３Ｂを積層する際の第１の半導体チップ３Ａの上面の平坦性が確保できる。第２に、接着シート５による第１の半導体チップ３Ａと第２の半導体チップ３Ｂとの隙間の変動が低減するため、高温下のワイヤボンド工程の歩留まりが向上する。第３に、封止樹脂材７の注入時における高温状態から温度を降下し、硬化収縮させる際のチップ等の反りが低減する。第４に、耐温度サイクル試験及び耐リフロー性が向上する。このように、製造過程から製品実装及び製品動作の信頼性の向上を図ることができる。
図２（ａ）は本発明の第１の実施形態に係るダイパッド２及びアップセット部２ａの平面構成を示し、（ｂ）は（ａ）のIIｂ−IIｂ線における断面構成を示している。
一般に、封止樹脂材７の厚さと第１の半導体チップ３Ａ及び第２の半導体チップ３Ｂの厚さとが相対的に薄くなると、半導体装置自体の剛性はダイパット２が支配的となる。この場合、例えば、ワイヤボンディング時における超音波加重が第１の半導体チップ３Ａ及び第２の半導体チップ３Ｂの剛性の低下によって十分に伝達せず、ワイヤによる合金層の良好な接合状態が得られなくおそれがある。
このため、本実施形態においては、図２（ａ）に示すように、ダイパッド２におけるアップセット部２ａの平面形状を四辺形又は方形とする。これにより、アップセット部２ａは、通常平面形状が方形状である第１の半導体チップ３Ａの下面との面積差が小さくなるため、半導体チップ３Ａ、３Ｂにおける剛性の低下を補うことができる。加えて、半導体装置全体（パッケージ全体）の平坦性は、封止樹脂材７の上部及び下部の体積バランスの差がより支配的となるが、リードフレーム１とダイパット２の周縁部との段差、及びダイパット２の内側のアップセット部２ａの段差の両方の高さ調整によって、その平坦性を調整することが可能となる。
なお、本実施形態においては、リードフレーム１の外側部分（アウタリード）は、ダイパッド２から離れる方向（上方）に曲げられてるが、これに限られず、ダイパッド２に向かう方向（下方）に曲げられていてもよい。
（第１の実施形態の第１変形例）
図３（ａ）は本発明の第１の実施形態の第１変形例に係るダイパッド２及びアップセット部２ａの平面構成を示し、（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面構成を示している。
一般に、封止樹脂材７の厚さと第１の半導体チップ３Ａ及び第２の半導体チップ３Ｂの厚さとが相対的に厚くなると、半導体装置自体の剛性は第１の半導体チップ３Ａ、第２の半導体チップ３Ｂ及び封止樹脂材７の厚さが支配的となる。この場合、ダイパット２の内側のアップセット部２ａの頂面と第１の半導体チップ３Ａとの接着ペースト４による接着部が温度サイクル試験及びリフロー処理によって膨張又は収縮しようとする応力は反りを伴うことなく、界面破壊に至るおそれが高い。
このため、第１変形例においては、図３（ａ）に示すように、ダイパッド２におけるアップセット部２ａの平面形状を円形とする。これにより、アップセット部２ａは、通常平面形状が方形状である第１の半導体チップ３Ａの下面との面積差が大きくなるため、界面破壊の応力発生源である接着ペースト４によるダイパッド２及び第１の半導体チップ３Ａとの接着面積を小さくできるので、発生応力が低減する。
さらに、所定の接着強度が確保できるのであれば、より小さい面積で接着ペースト４による接着面積を確保するのが効果的である。
（第１の実施形態の第２変形例）
図３（ｃ）に本発明の第１の実施形態の第２変形例に係るダイパッド２、アップセット部２ａ及び緩衝樹脂材８の断面構成を示す。
図３（ｃ）に示すように、緩衝樹脂材８はダイパッド２におけるアップセット部２ａの上面に至る傾斜部分の表面及び裏面をも覆うように形成されていてもよい。このようにすると、半導体装置を構成する構成材料同士の間の熱応力がより分散すると共に、半導体チップの反りがさらに抑制される。その結果、リフロー時の封止樹脂材の剥離又はクラックが防止されるので、半導体チップ同士の平坦度がさらに向上して信頼性を大きく向上することができる。
（第１の実施形態の第３変形例）
なお、図３（ｄ）に示すように、緩衝樹脂材８におけるアップセット部２ａの上面に至る傾斜部分は、該傾斜部分の表面のみを覆っていてもよい。
（第１の実施形態の第４変形例）
また、図３（ｅ）に示すように、緩衝樹脂材８におけるアップセット部２ａの上面に至る傾斜部分は、該傾斜部分の裏面のみを覆っていてもよい。
これら第２〜第４変形例は、第１の実施形態にも適用可能である。
（第１の実施形態の第５変形例）
図４はダイパッド２の周縁部と該周縁部を覆う緩衝樹脂材８の部分的な断面構成を示している。
第５変形例においては、緩衝樹脂材８に、熱伝導率が高い無機材料又は金属からなる粒子９を添加、すなわち混練している。ここで、粒子９には、シリカ、アルミナ若しくはチタニア又はアルミニウム、銅若しくは銀等を用いることができる。また、粒子９の緩衝樹脂材８に対する添加量は２０％以上且つ６０％以下程度でよい。これにより、緩衝樹脂材８における放熱性が向上するため、半導体装置の信頼性をも高めることができる。
なお、第５変形例は、第１の実施形態及び第１〜第４変形例のいずれにも適用可能である。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図５は本発明の第２の実施形態に係るチップ積層型の半導体装置の断面構成を模式的に示している。図５において、図１に付した符号と同一の構成部材には同一の符号を付すことにより説明を省略する。
第２の実施形態においては、ダイパッド２におけるアップセット部２ａを除く周縁部に緩衝樹脂材８を設ける構成に代えて、アップセット部２ａの周囲に、ダイパッド２の下面側（第１の半導体チップ３Ａと反対側）に凸状に突き出す少なくとも１つの溝からなるダウンセット部２ｂを設けている。ここでは、ダウンセット部２ｂは、第１の半導体チップ３Ａの下側に位置するように形成されている。
ダウンセット部２ｂを設けることにより、ダイパット２の裏面側には凸状の突き出し部が形成されるため、封止樹脂材７に対してアップセット部２ａとダウンセット部２ｂとからなる凹凸状のアンカーが形成される。この凹凸状のアンカー効果によって、放熱板を兼ねるダイパット２と封止樹脂材７との密着面におけるせん断応力と剥離とに対する強度が向上する。
また、アップセット部２ａ及びダウンセット部２ｂをプレスせん断加工によって行うことにより、ダイパット２の表面積が増大するため、放熱性がより向上する。
さらに、ダウンセット部２ｂの少なくとも一部が、その上側の第１の半導体チップ３Ａと重なるような位置に形成されているため、第１の半導体チップ３Ａの裏面とダウンセット部２ｂとの隙間が広くなる。これにより、封止樹脂材７の隙間への充填量が増えるので、曲げ弾性応力が向上してダイパット２と封止樹脂材７との密着面でのせん断応力が低減する。その結果、ダイパット２における封止樹脂材７の界面剥離がさらに抑制される。
従って、従来、放熱板を兼ねるダイパットを有する半導体装置の課題であった材料間の線膨張係数の差による半導体チップの反りや、リフロー工程及び温度サイクルでの封止樹脂材７の剥離又はクラックを防止することができる。
この熱による不具合の防止は、以下の半導体装置の製造過程においても有効である。
第１に、第１の半導体チップ３Ａの上に第２の半導体チップ３Ｂを積層する際の第１の半導体チップ３Ａの上面の平坦性が確保できる。第２に、接着シート５による第１の半導体チップ３Ａと第２の半導体チップ３Ｂとの隙間の変動が低減するため、高温下のワイヤボンド工程の歩留まりが向上する。第３に、放熱性が向上する。このように、製造過程から製品実装及び製品動作の信頼性の向上を図ることができる。
図６（ａ）は第２の実施形態に係るダイパッド２、アップセット部２ａ及びダウンセット部２ｂの平面構成を示し、（ｂ）は（ａ）のVIｂ−VIｂ線における断面構成を示している。
一般に、封止樹脂材７の厚さと第１の半導体チップ３Ａ及び第２の半導体チップ３Ｂの厚さとが相対的に薄くなると、半導体装置自体の剛性はダイパット２が支配的となる。この場合、例えば、ワイヤボンディング時における超音波加重が第１の半導体チップ３Ａ及び第２の半導体チップ３Ｂの剛性の低下によって十分に伝達せず、ワイヤによる合金層の良好な接合状態が得られなくおそれがある。
このため、本実施形態においては、図６（ａ）に示すように、ダイパッド２におけるアップセット部２ａの平面形状を四辺形又は方形とする。これにより、アップセット部２ａは、通常平面形状が方形状である第１の半導体チップ３Ａの下面との面積差が小さくなるため、半導体チップ３Ａ、３Ｂにおける剛性の低下を補うことができる。加えて、半導体装置全体（パッケージ全体）の平坦性は、封止樹脂材７の上部及び下部の体積バランスの差がより支配的となるが、リードフレーム１とダイパット２の周縁部との段差、及びダイパット２の内側のアップセット部２ａの段差の両方の高さ調整によって、その平坦性を調整することが可能となる。
これにより、線膨張係数が異なる第１の半導体チップ３Ａとダイパッド２との接着部の面積が小さくなるため、複数の半導体チップ全体の平坦性を得られるのと同時に、封止樹脂材７の上部及び下部の体積バランスの差を低減することができる。
なお、本実施形態においては、リードフレーム１の外側部分（アウタリード）は、ダイパッド２から離れる方向（上方）に曲げられてるが、これに限られず、ダイパッド２に向かう方向（下方）に曲げられていてもよい。
（第２の実施形態の一変形例）
図７（ａ）は本発明の第２の実施形態の一変形例に係るダイパッド２、アップセット部２ａ及びダウンセット部２ｂの平面構成を示し、（ｂ）は（ａ）のVIIｂ−VIIｂ線における断面構成を示している。
一般に、封止樹脂材７の厚さと第１の半導体チップ３Ａ及び第２の半導体チップ３Ｂの厚さとが相対的に厚くなると、半導体装置自体の剛性は第１の半導体チップ３Ａ、第２の半導体チップ３Ｂ及び封止樹脂材７の厚さが支配的となる。この場合、ダイパット２の内側のアップセット部２ａの頂面と第１の半導体チップ３Ａとの接着ペースト４による接着部が温度サイクル試験及びリフロー処理によって膨張又は収縮しようとする応力は反りを伴うことなく、界面破壊に至るおそれが高い。
このため、第１変形例においては、図７（ａ）に示すように、ダイパッド２におけるアップセット部２ａの平面形状を円形とする。これにより、アップセット部２ａは、通常平面形状が方形状である第１の半導体チップ３Ａの下面との面積差が大きくなるため、界面破壊の応力発生源である接着ペースト４によるダイパッド２及び第１の半導体チップ３Ａとの接着面積を小さくできるので、発生応力が低減する。
さらに、所定の接着強度が確保できるのであれば、より小さい面積で接着ペースト４による接着面積を確保するのが効果的である。
これにより、線膨張係数が異なる第１の半導体チップ３Ａとダイパッド２との接着部の面積が小さくなるため、複数の半導体チップ全体の平坦性を得られるのと同時に、封止樹脂材７の上部及び下部の体積バランスの差を低減することができる。
なお、第１の実施形態及び第２の実施形態並びに各実施形態の変形例においては、積層される半導体チップの個数が２個の場合を説明したが、本発明は、積層される半導体チップが３個以上の場合にも適用可能である。
本発明に係る半導体装置は、封止樹脂材によりパッケージ化される半導体装置において、構成材料同士の間の熱応力が分散すると共に、半導体チップの反りが抑制される結果、該チップ同士の平坦度が向上して信頼性を向上することができ、複数の半導体チップを封止してなる半導体装置等に有用である。
本発明の第１の実施形態に係る半導体装置を示す模式的な断面図である。 （ａ）は本発明の第１の実施形態に係る半導体装置におけるダイパッドを示す平面図である。（ｂ）は（ａ）のIIｂ−IIｂ線における断面図である。 （ａ）は本発明の第１の実施形態の第１変形例に係る半導体装置におけるダイパッドを示す平面図である。（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面図である。（ｃ）は本発明の第１の実施形態の第２変形例に係る半導体装置におけるダイパッドを示す断面図である。（ｄ）は本発明の第１の実施形態の第３変形例に係る半導体装置におけるダイパッドを示す断面図である。（ｅ）は本発明の第１の実施形態の第４変形例に係る半導体装置におけるダイパッドを示す断面図である。 本発明の第１の実施形態の第５変形例に係る半導体装置におけるダイパッドに設ける緩衝樹脂材を示す部分的な断面図である。 本発明の第２の実施形態に係る半導体装置を示す模式的な断面図である。 （ａ）は本発明の第２の実施形態に係る半導体装置におけるダイパッドを示す平面図である。（ｂ）は（ａ）のVIｂ−VIｂ線における断面図である。 （ａ）は本発明の第２の実施形態の一変形例に係る半導体装置におけるダイパッドを示す平面図である。（ｂ）は（ａ）のVIIｂ−VIIｂ線における断面図である。 従来のマルチチップタイプの半導体装置を示す模式的な断面図である。
１ リードフレーム
２ ダイパッド
２ａ アップセット部
２ｂ ダウンセット部
３Ａ 第１の半導体チップ
３Ｂ 第２の半導体チップ
４ 接着ペースト
５ 接着シート
６ 金属細線
７ 封止樹脂材
８ 緩衝樹脂材
９ 粒子

Claims (10)

  1. 半導体チップと、
    前記半導体チップを保持するダイパッドと、
    リードフレームと、
    前記半導体チップ、前記ダイパッド、及び前記リードフレームの内側部分を封止する封止樹脂材とを備え、
    前記ダイパッドは、前記半導体チップの面積よりも小さい領域が上方に且つ平面状に突き出たアップセット部を有し、
    前記ダイパッドにおける前記アップセット部を除く部分は、前記封止樹脂材よりも弾性が小さい緩衝樹脂材により覆われていることを特徴とする半導体装置。
  2. 半導体チップと、
    前記半導体チップを保持するダイパッドと、
    リードフレームと、
    前記半導体チップ、前記ダイパッド、及び前記リードフレームの内側部分を封止する封止樹脂材とを備え、
    前記ダイパッドは、前記半導体チップの面積よりも小さい領域が上方に且つ平面状に突き出たアップセット部と、該アップセット部の周囲に形成され、前記ダイパッドの下面側に凸状に突き出す少なくとも１つの溝からなるダウンセット部とを有していることを特徴とする半導体装置。
  3. 前記ダイパッドにおける前記ダウンセット部は、前記半導体チップの下側に位置するように形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記アップセット部と前記ダウンセット部とは、プレスせん断により形成され、前記ダイパッドの主面に対して垂直な側面を有していることを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記半導体チップは、互いに接着された複数の半導体チップからなることを特徴とする請求項１又は２に記載の半導体装置。
  6. 前記アップセット部と前記半導体チップとは接着材により接着され、
    前記接着材は、ペースト樹脂材であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記ダイパッドの平面積は、前記半導体チップの平面積よりも大きいことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記アップセット部の平面形状は四辺形状であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記アップセット部の平面形状は円形状であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  10. 前記緩衝樹脂材は、熱伝導率が高い無機材料又は金属からなる粒子が添加されていることを特徴とする請求項１に記載の半導体装置。
JP2009073699A 2008-10-29 2009-03-25 半導体装置 Pending JP2010135723A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009073699A JP2010135723A (ja) 2008-10-29 2009-03-25 半導体装置
US12/471,773 US20100102459A1 (en) 2008-10-29 2009-05-26 Semiconductor device
CN200910166959A CN101728345A (zh) 2008-10-29 2009-06-12 半导体装置
KR20090052778A KR20100047787A (ko) 2008-10-29 2009-06-15 반도체 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008278088 2008-10-29
JP2009073699A JP2010135723A (ja) 2008-10-29 2009-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2010135723A true JP2010135723A (ja) 2010-06-17

Family

ID=42116686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073699A Pending JP2010135723A (ja) 2008-10-29 2009-03-25 半導体装置

Country Status (4)

Country Link
US (1) US20100102459A1 (ja)
JP (1) JP2010135723A (ja)
KR (1) KR20100047787A (ja)
CN (1) CN101728345A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015001676A1 (ja) * 2013-07-05 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2020504451A (ja) * 2016-12-30 2020-02-06 日本テキサス・インスツルメンツ合同会社 表面が粗化された粒子を有するパッケージングされた半導体デバイス

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054513A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 半導体パッケージ
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6093455B2 (ja) * 2014-01-27 2017-03-08 株式会社日立製作所 半導体モジュール
CN104934380B (zh) * 2015-05-11 2018-02-09 清华大学 一种用于芯片的封装结构
DE112016006376B4 (de) * 2016-02-08 2024-01-04 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
KR102589974B1 (ko) 2021-05-14 2023-10-13 국방과학연구소 차분형 가속도계 칩의 다이 부착 방법 및 이를 이용하여 제조한 차분형 가속도계 칩 패키지
CN116314051B (zh) * 2023-05-23 2023-08-11 广东气派科技有限公司 一种大功率器件的封装结构和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500919B1 (ko) * 1997-02-10 2005-07-14 마츠시타 덴끼 산교 가부시키가이샤 수지봉입형 반도체장치 및 그 제조방법
JP3123482B2 (ja) * 1997-10-08 2001-01-09 日本電気株式会社 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP4547086B2 (ja) * 2000-12-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2003092379A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置
US6661087B2 (en) * 2001-10-09 2003-12-09 Siliconware Precision Industries Co., Ltd. Lead frame and flip chip semiconductor package with the same
US20070262426A1 (en) * 2004-01-27 2007-11-15 Joachim Mahler Semiconductor Housings Having Coupling Coatings

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015001676A1 (ja) * 2013-07-05 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
US9607940B2 (en) 2013-07-05 2017-03-28 Renesas Electronics Corporation Semiconductor device
US9922905B2 (en) 2013-07-05 2018-03-20 Renesas Electronics Corporation Semiconductor device
JP2020504451A (ja) * 2016-12-30 2020-02-06 日本テキサス・インスツルメンツ合同会社 表面が粗化された粒子を有するパッケージングされた半導体デバイス
JP7206198B2 (ja) 2016-12-30 2023-01-17 テキサス インスツルメンツ インコーポレイテッド 表面が粗化された粒子を有するパッケージングされた半導体デバイス

Also Published As

Publication number Publication date
US20100102459A1 (en) 2010-04-29
CN101728345A (zh) 2010-06-09
KR20100047787A (ko) 2010-05-10

Similar Documents

Publication Publication Date Title
JP2010135723A (ja) 半導体装置
US6844622B2 (en) Semiconductor package with heat sink
US6650006B2 (en) Semiconductor package with stacked chips
US7164210B2 (en) Semiconductor package with heat sink and method for fabricating same
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US6841858B2 (en) Leadframe for die stacking applications and related die stacking concepts
US20140217620A1 (en) Semiconductor device and method for manufacturing the same
JPH08227908A (ja) 半導体装置及びその製造方法
US7564123B1 (en) Semiconductor package with fastened leads
TWI716532B (zh) 樹脂密封型半導體裝置
US6495908B2 (en) Multi-chip semiconductor package
JP2011198810A (ja) 半導体装置の実装構造及び実装方法
KR101115288B1 (ko) 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지
US7667306B1 (en) Leadframe-based semiconductor package
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
TWI416688B (zh) A wiring device for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed semiconductor device
JP2006210941A (ja) 半導体装置
JP4695672B2 (ja) 半導体装置
KR20130004395U (ko) 반도체 패키지
JP5385438B2 (ja) 半導体装置
JP2008305958A (ja) 半導体装置