CN104934380B - 一种用于芯片的封装结构 - Google Patents
一种用于芯片的封装结构 Download PDFInfo
- Publication number
- CN104934380B CN104934380B CN201510236872.2A CN201510236872A CN104934380B CN 104934380 B CN104934380 B CN 104934380B CN 201510236872 A CN201510236872 A CN 201510236872A CN 104934380 B CN104934380 B CN 104934380B
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding die
- encapsulating structure
- bottom wall
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 6
- 230000007613 environmental effect Effects 0.000 claims description 4
- 239000003292 glue Substances 0.000 abstract description 19
- 229920000297 Rayon Polymers 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 4
- 238000009826 distribution Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Micromachines (AREA)
Abstract
本发明的用于芯片的封装结构,包括壳体和密封设置在所述壳体上的盖体,在所述壳体的底壁设有用于放置所述芯片的芯片区;其中,在所述芯片区设有用于固定所述芯片的粘片台,以及相对于所述粘片台凹陷的非粘片面。在粘接的过程中,粘胶点的位置、形状和大小得到精确的控制,可以有效地减少在粘接层出现气泡或空隙的可能性,从而减少发生残余应力分布不均匀的可能性。能够有效地保证批量封装时,粘胶工艺的一致性,尤其适用于芯片的封装工程化。
Description
技术领域
本发明涉及封装技术领域,特别地涉及一种用于芯片的封装结构。
背景技术
芯片是一种将电路集成在衬底上并实现小型化的结构。例如应用于微机电系统的芯片尺寸在几厘米乃至更小。在使用芯片时通常先将其封装,以减少外界环境对芯片的影响。但在使用芯片的过程中,芯片封装是影响微电机系统性能的重要因素之一。
目前,通常将芯片设置在封装结构的壳体底壁。壳体的底壁为平面。通过粘胶将芯片固定在壳体的底壁。但由于粘胶具有一定的流动性,因此目前采用底面全粘的方式。但是,由于底面全粘时的涂胶面积较大,在粘胶层会出现气泡或空隙,因此容易导致芯片的残余应力分布不均匀,导致微电机系统测量时产生较大的测量误差甚至失效。
因此,如何解决现有的芯片封装时容易导致残余应力分布不均匀的问题,是本领域技术人员需要解决的技术问题。
发明内容
本发明提供一种封装结构,可以减少在粘胶部分出现气泡或空隙的可能性,且粘片台式设计可控制芯片粘接时粘胶点的位置、形状和粘接面积,从而减少产生残余应力分布不均匀的可能性。
本发明的用于芯片的封装结构,包括壳体和密封设置在所述壳体上的盖体,在所述壳体的底壁设有用于放置所述芯片的芯片区;其中,在所述芯片区设有用于固定所述芯片的粘片台,以及相对于所述粘片台凹陷的非粘片面。
在一个实施例中,所述粘片台通过固定件固定在所述底壁上。
在一个实施例中,设有多个所述粘片台,并且各所述粘片台与所述芯片区的中心之间的距离相等。
在一个实施例中,设有多个所述粘片台,并且多个所述粘片台之间通过连接件而形成一体式结构。
在一个实施例中,所述连接件包括两端分别固定在所述粘片台并位于所述粘片台中部的连接杆,以及固定在所述粘片台的底壁上的金属板。
在一个实施例中,在所述底壁的下方固定有成海鸥翼型的导电引脚,其中所述导电引脚通过贯穿所述壳体的侧壁的导电件与所述芯片导通。
在一个实施例中,在所述底壁的非芯片区设有贯穿所述壳体的侧壁的导电键线盘,其中所述芯片经导线与所述导电键线盘导通。
在一个实施例中,在所述底壁的下方固定有垫层,其中部分所述垫层位于所述导电键线盘的正下方。
在一个实施例中,在所述底壁的非芯片区安装有与所述导电引脚导通的环境传感器。
在一个实施例中,在所述壳体的上方设有经钎焊而形成的环状金属层,其中所述盖板密封固定在所述环状金属层的上方。
在一个实施例中,设有四个所述粘片台,且四个所述粘片台围成矩形。
相对于现有技术,本发明的封装结构通过设置粘片台来固定芯片。通过设置非粘片面来减少芯片的粘胶面积(即,非粘片面与芯片之间留有间隙)。这样,在粘接的过程中,通过对粘胶点位置、形状和粘胶面积大小的精确控制,可以有效地减少在粘接层出现气泡或空隙的可能性,从而减少发生残余应力分布不均匀的可能性。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1是本发明实施例的封装结构的结构示意图。
图2是图1的C-C剖视图。
图3是本发明实施例的封装结构在封装好后的结构示意图。
图4是本发明实施例的封装结构的仰视图。
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明作进一步说明。
如图1和图3所示,本发明的封装结构用于封装芯片7。该封装结构包括顶端敞口的壳体1和密封设置在壳体1上的盖体8。壳体1包括大致成平板状的底壁12和经压接而密封设置在底壁12上的环形侧壁11。其中,底壁12的材质和环形侧壁11的材质可以均为氧化铝(Al2O3)陶瓷。这样,结构简单,可以有效地提高底壁12和环形侧壁11的可靠性和密封性,而且陶瓷材料的热膨胀系数接近于硅,因此使用陶瓷能有效地降低因材料热失配而造成的封装应力。
底壁12的壁厚、环形侧壁11的壁厚和环形侧壁11的宽度、高度均根据具体需求具体设定。在一个例子中,环形侧壁11的高度选择成,当将芯片7放在壳体1中时,芯片7与盖体8之间留有间隙,以防止封装盖体8时对芯片7挤压。底壁12的大小选择成,在将芯片7放置在壳体1中时,芯片7与环形侧壁11间也留有间隙,以便于放置其他部件。其中,各间隙的大小均可以根据具体需要具体设定。
另外,在底壁12上设有用于放置芯片7的芯片区12b和非芯片区12a。其中芯片区12b是指芯片7在底壁12上的正投影所处的区域。而非芯片区12a是指底壁12上除芯片7外的其他区域。在芯片区12b设有粘片台2和相对粘片台2凹陷的非粘片面。其中,芯片区12b上除设置粘片台2的区域外均可以为非粘片面。凸起的粘片台2其上表面为粘胶点,在芯片7粘接时仅有粘片台2上表面与芯片7相连,多余的粘胶留出至非粘片面,这样防止芯片7底面与非粘片面相接触,从而控制粘胶点的形状及大小。即,通过设置粘片台2来固定芯片7。通过设置非粘片面来减少芯片7的粘胶面积(即,芯片7仅与粘片台2的上表面的区域通过粘胶相连固定)。
通过上述结构设置,在粘接的过程中,可以通过控制粘片台2的大小来精确控制粘接点的大小和位置,可以有效地减少在粘接层出现气泡或空隙的可能性,从而减少发生残余应力分布不均匀的可能性。并且在粘接过程中,可以通过非粘片面来容纳流入非粘片面中的粘胶,即为多余的粘胶提供流动空间。
进一步地,粘片台2通过固定件固定在壳体1的底壁12上。在一个例子中,先通过机械加工的方法形成粘片台2,然后通过钎焊的方式将粘片台与壳体1的底壁12焊接在一起。如此设置,结构简单、安装方便,并便于控制粘片台2的加工精度和安装位置,从而有效地提高固定牢固性,并减少芯片7所受的残余应力。
另外,在芯片区12b上可以设置多个粘片台2。这样,可以减少各粘片台2的上表面面积,从而减少位于粘片台2中部的粘胶无法均匀扩散或有气泡、空隙产生的可能性。粘片台2的材料可采用可伐合金。可伐合金的热膨胀系数接近于硅和陶瓷。这样,在壳体1内的温度变化时,由粘片台2自身产生的应力对例如敏感芯片7的影响较小,并且可伐合金与粘胶之间的粘接性能良好。
在设置各粘片台2时,使各个粘片台2与芯片区12b的中心的距离相等。将各粘片台2设置在芯片区12b的中心距离相等时,可以使芯片7上受到的封装应力更加均匀,从而降低由封装应力造成的芯片7测量误差。在一个例子中,粘片台2为圆柱体。芯片区12b的中心与每个粘片台2的轴线之间的距离相等。并且各粘片台2均尽量靠近芯片区12b的中心。
在一个例子中,如图3所示,芯片7大致为4×4mm的矩形体。在壳体1中设有四个粘片台2,并且每个粘片台2均大致成直径为1.1mm的圆柱体。四个粘片台2和连接杆3形成大致成矩形的形状。位于矩形边角上且相邻的两个粘片台2的轴线间的距离为2±0.1mm。环形侧壁11的高度为1.1mm。底壁12的大小为0.6mm。并且在将芯片7放置在粘片台2上时,可以对芯片7施加一定的按压力。
通过机械冲击实验证明四个粘片台2的设计方案能够满足芯片7的粘接强度要求,并能够有效地减少残余应力。而且四点粘片台2可精确控制粘胶点的形状和相对位置。另外采用上述结构,能够有效地保证批量封装时,粘胶工艺的一致性,尤其适用于芯片7的封装工程化。
另外,在设有多个粘片台2时,各粘片台2之间通过连接件3而形成一体式结构。这样,在安装粘片台2之前可以通过连接件3定位各个粘片台2,以方便安装粘片台2,并减少粘片台2在安装到底壁12上时的误差。
在一个例子中,连接件3包括两端分别固定在粘片台2的中部的连接杆32,以及固定在粘片台的底壁上的金属板31。其中,各粘片台2均固定在同一金属板31上。在加工过程中,将金属块铣削成连接杆32、粘片台2和金属板31。如此设置,可以保证各粘片台2的同轴度、减少粘片台2的加工误差,从而提高加工精度,并实现粘片台2的一体化。
底壁12的上表面为平面。在将金属板固定在底壁12上时,金属板31凸出于底壁12。其中,金属板31上除设置粘片台2的位置外均为非粘片面。在芯片区12b上除设置金属板31的区域外也均为非粘片面。
此外,如图2和图4所示,在底壁12的下方(即,底壁12的外表面)还固定有海鸥翼型的导电引脚4。导电引脚4位于壳体1的两侧。通过将导电壳体1焊接在例如电路板的焊盘上来实现封装结构的固定和电气连接。导电引脚4对外界的应力具有良好的隔离效果,从而能够有效地降低由外界应力导致的如力敏感芯片7的测量误差。导电引脚可以采用标准的SOP封装(小外形封装)。
导电引脚4可以通过贯穿壳体1的侧壁11的导电件与芯片7导通,以简化结构。在一个例子中,导电件包括固定在底壁12的非芯片区12a的导电键线盘5、位于壳体1内分别与芯片7和导电键线盘5连接的内导线,以及位于壳体1外分别于导电引脚4和导电键线盘5连接的外导线。如此设置,结构简单,便于加工和制造封装结构,并提高封装结构的密封性能。
导电键线盘5固定在突出于环形侧壁11的键线台15上。键线台15为陶瓷的矩形块,位于底壁12的一侧,并通过层压的方式设置在底壁12上。键线台15作为环形侧壁11的一部分。并且在键线台15上可以间隔地设有多个导电键线盘5。键线台15的高度可以设置成0.8mm,当将芯片7固定在粘片台2上时,键线台15的高度大致与芯片7的高度相同,以方便芯片7与导电键线盘5之间的金丝键合。
进一步地,在壳体1的底壁12下方还设置有垫层14,并且部分垫层14位于导电键线盘5的正下方。即,沿水平方向(此时,芯片7也处于水平方向),部分垫层14与导电键线盘5重叠。这样,不仅可以提高底壁12的承重能力,且增加了底壁12的厚度,减少了键线台15与环形侧壁11和壳体1间出现缝隙的可能性。设置垫层14时应保证垫层14不影响导电引脚4的使用。
在环形侧壁11的上表面设有一层经钎焊而形成的环状金属层13。盖体8直接放在环状金属层13上,并通过平行封焊技术而使盖体8和环状金属层13无缝紧密焊接。这样,可以有效地保证壳体1内的密闭性和气密性。
在底壁12的非芯片区12a还设置有与导电引脚4导通的环境传感器9,以能够实时监测壳体1内的环境变化。环境传感器9可以包括例如温度传感器和空气湿度传感器等。环境传感器9经设置在底壁12上的金属焊盘6与外界连通。
虽然已经参考优选实施例对本发明进行了描述,但在不脱离本发明的范围的情况下,可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是,只要不存在结构冲突,各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。
Claims (9)
1.一种用于芯片的封装结构,包括壳体和密封设置在所述壳体上的盖体,在所述壳体的底壁设有用于放置所述芯片的芯片区;
其中,在所述芯片区设有用于固定所述芯片的多个粘片台,以及相对于所述粘片台凹陷的非粘片面,多个所述粘片台之间通过连接件而形成一体式结构,所述连接件包括两端分别固定在所述粘片台并位于所述粘片台中部的连接杆,以及固定在所述粘片台的底壁上的金属板。
2.根据权利要求1所述的封装结构,其特征在于,所述粘片台通过固定件固定在所述底壁上。
3.根据权利要求1或2所述的封装结构,其特征在于,设有多个所述粘片台,并且各所述粘片台与所述芯片区的中心之间的距离相等。
4.根据权利要求1所述的封装结构,其特征在于,在所述底壁的下方固定有成海鸥翼型的导电引脚,其中所述导电引脚通过贯穿所述壳体的侧壁的导电件与所述芯片导通。
5.根据权利要求1所述的封装结构,其特征在于,在所述底壁的非芯片区设有贯穿所述壳体的侧壁的导电键线盘,其中所述芯片经导线与所述导电键线盘导通。
6.根据权利要求5所述的封装结构,其特征在于,在所述底壁的下方固定有垫层,其中部分所述垫层位于所述导电键线盘的正下方。
7.根据权利要求4所述的封装结构,其特征在于,在所述底壁的非芯片区安装有与所述导电引脚导通的环境传感器。
8.根据权利要求1所述的封装结构,其特征在于,在所述壳体的上方设有经钎焊而形成的环状金属层,其中所述盖体密封固定在所述环状金属层的上方。
9.根据权利要求1所述的封装结构,其特征在于,设有四个所述粘片台,且四个所述粘片台围成矩形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510236872.2A CN104934380B (zh) | 2015-05-11 | 2015-05-11 | 一种用于芯片的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510236872.2A CN104934380B (zh) | 2015-05-11 | 2015-05-11 | 一种用于芯片的封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104934380A CN104934380A (zh) | 2015-09-23 |
CN104934380B true CN104934380B (zh) | 2018-02-09 |
Family
ID=54121484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510236872.2A Active CN104934380B (zh) | 2015-05-11 | 2015-05-11 | 一种用于芯片的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104934380B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108878376B (zh) * | 2018-06-28 | 2024-04-26 | 安徽芯动联科微系统股份有限公司 | 一种同时具备低应力和抗高过载的电子器件及其封装方法 |
CN112309872A (zh) * | 2019-07-30 | 2021-02-02 | 苏州远创达科技有限公司 | 一种多芯片模块的封装工艺 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1862797A (zh) * | 2005-05-10 | 2006-11-15 | 松下电器产业株式会社 | 引线框架及树脂密封型半导体器件 |
CN101728345A (zh) * | 2008-10-29 | 2010-06-09 | 松下电器产业株式会社 | 半导体装置 |
CN103824817A (zh) * | 2013-12-19 | 2014-05-28 | 无锡微奇科技有限公司 | 传感器的真空陶瓷封装结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5939385B2 (ja) * | 2012-04-13 | 2016-06-22 | 日本電気株式会社 | 赤外線センサパッケージ、赤外線センサモジュール、および電子機器 |
-
2015
- 2015-05-11 CN CN201510236872.2A patent/CN104934380B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1862797A (zh) * | 2005-05-10 | 2006-11-15 | 松下电器产业株式会社 | 引线框架及树脂密封型半导体器件 |
CN101728345A (zh) * | 2008-10-29 | 2010-06-09 | 松下电器产业株式会社 | 半导体装置 |
CN103824817A (zh) * | 2013-12-19 | 2014-05-28 | 无锡微奇科技有限公司 | 传感器的真空陶瓷封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN104934380A (zh) | 2015-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6956741B2 (en) | Semiconductor package with heat sink | |
JP2016201538A (ja) | 複合基板を有するキャビティパッケージ | |
CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
CN109411370A (zh) | 一种倒装焊芯片的htcc系统级封装结构及封装方法 | |
CN105321908B (zh) | 半导体器件及半导体器件的制造方法 | |
CN104016296B (zh) | 一种封装结构和该封装结构的封装方法 | |
US8288847B2 (en) | Dual die semiconductor package | |
TW201330189A (zh) | 封裝結構及其製造方法 | |
CN108447841A (zh) | 电路组件及其制造方法 | |
CN104934380B (zh) | 一种用于芯片的封装结构 | |
CN109585403A (zh) | 传感器封装件及其制作方法 | |
CN104733403B (zh) | 晶圆级封装结构及制作方法 | |
TWI671891B (zh) | 影像感測器之小尺寸、重量及封裝 | |
CN100466246C (zh) | 用于封装的柔性基板 | |
CN206505948U (zh) | 一种高防潮性的片式led器件及其显示屏 | |
US20160211428A1 (en) | Substrate for Mounting Chip and Chip Package | |
TWI708415B (zh) | 封蓋結構和包含封蓋結構的半導體裝置封裝 | |
CN104377186B (zh) | 具有复合基材的电子系统 | |
CN107622954A (zh) | 功率半导体器件封装方法及封装结构 | |
CN207381402U (zh) | 影像芯片的封装结构 | |
CN102332410A (zh) | 一种芯片的封装方法及其封装结构 | |
CN208014687U (zh) | 封装组件 | |
CN207690783U (zh) | 一种新型集成电路封装结构 | |
CN111710769A (zh) | 一种led晶元封装结构及其制作工艺 | |
CN103972187A (zh) | 芯片封装及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |