CN101728345A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101728345A
CN101728345A CN200910166959A CN200910166959A CN101728345A CN 101728345 A CN101728345 A CN 101728345A CN 200910166959 A CN200910166959 A CN 200910166959A CN 200910166959 A CN200910166959 A CN 200910166959A CN 101728345 A CN101728345 A CN 101728345A
Authority
CN
China
Prior art keywords
chip
bonding pad
semiconductor chip
resin material
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910166959A
Other languages
English (en)
Inventor
佐藤元昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101728345A publication Critical patent/CN101728345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供一种分散由密封树脂封装化的半导体装置中的构成材料彼此之间的热应力，并且抑制半导体芯片的弯曲而提高该芯片彼此的平坦度，从而提高可靠性。半导体装置具有：多个半导体芯片(3A、3B)；在上表面保持多个半导体芯片的芯片焊盘(2)；作为多个半导体芯片的电极的引线框(1)；将多个半导体芯片、芯片焊盘及引线框的内侧部分密封的密封树脂材料(7)。芯片焊盘具有以比该芯片焊盘上所保持的第一半导体芯片(3A)面积小的区域向上方且呈平面状突出的上台部(2a)，上台部和第一半导体芯片通过粘结膏(4)粘结，除了芯片焊盘的上台部之外的部分由弹性比密封树脂材料小的缓冲树脂材料(8)覆盖。

Description

半导体装置
技术领域
本发明涉及将至少一个半导体芯片密封在封装件中的半导体装置。
背景技术
目前，标准化的表面安装型的半导体封装体为，半导体芯片通过管芯焊接而被固定安装在由铜(Cu)合金或铁镍(Fe-Ni)系合金构成的引线框的芯片焊盘部分上，半导体芯片中的焊接区(电极焊盘)和引线框中的引线部分的前端通过由金(Au)等构成的金属细线而引线接合，进而用具有规定形状的金属模进行树脂模制而构成。
近年来，LSI(large scale integration；大规模集成)装置的发展，存储器部分和逻辑部分之间的混装或模拟部分和数字部分的混装迅速地开展，其结果，市场的成本竞争进一步加剧。仅仅通过单芯片化的芯片扩散工艺来实现混装化，如今在市场竞争中已不是有利的条件。
因此，选择最合适的芯片形态，将多个半导体芯片进行单封装化的方法，与通过混装进行单芯片化相比，提高效益的可能性升高。作为其例子，已有多芯片型的半导体装置。
图8表示以往的层叠了多个半导体芯片的多芯片型的半导体装置中的主要部分的截面结构。如图8所示，多芯片型的半导体装置具有：多个引线框101；在该多个引线框101包围的区域中所配置的兼作散热板的芯片焊盘102；以及在该兼作散热板的芯片焊盘102的主面上，通过粘结膏104粘结的第一半导体芯片103A和第二半导体芯片103B。第一半导体芯片103A和第二半导体芯片103B通过粘结片105等粘结。各半导体芯片103A、103B通过金属细线106与引线框101内侧的端部连接，兼作散热板的芯片焊盘102、各半导体芯片103A、103B、引线框101的内侧部分及各金属细线106通过密封树脂材料107而模制。
[专利文献]：日本特开2003-092379号公报(图2)
但是，上述以往的多芯片型的半导体装置，由于层叠了多个半导体芯片，所以因信号总线数的增加及消耗功率的增大，需要高效率地传递各半导体芯片产生的热，防止结温的上升造成的误动作和可靠性下降。
如专利文献1所记载的那样，为了提高散热效果，将金属板大范围地粘结在半导体芯片的背面等的方法以往就在实施，但金属板和树脂材料之间的线膨胀系数的差异较大，因而，存在下述问题：由于阻碍多个半导体芯片彼此的平坦度高的层叠的芯片的弯曲及内部应力，会导致半导体装置的可靠性下降的问题。
发明内容
本发明为了解决上述以往的问题而作出，其目的在于，提供一种分散由密封树脂材料封装化的半导体装置中的构成材料彼此之间的热应力，并且抑制半导体芯片的弯曲而提高该芯片彼此的平坦度，从而提高可靠性。
为了实现上述目的，本发明的半导体装置形成为以下结构：在芯片焊盘的一部分呈凸状地形成其顶面平坦的上台(upset)部，在该上台部的顶面上保持半导体芯片，并且用弹性比密封树脂材料小的树脂材料覆盖芯片焊盘中的上台部的周围，或者在芯片焊盘中的上台部的周围形成向芯片焊盘的背面侧突出的槽。
具体地说，本发明第一方面的半导体装置的特征在于，具有：半导体芯片；保持半导体芯片的芯片焊盘；引线框；将半导体芯片、芯片焊盘以及引线框的内侧部分密封的密封树脂材料，其中，芯片焊盘具有以比半导体芯片的面积小的区域向上方且呈平面状突出的上台部，芯片焊盘中的除了上台部以外的部分由弹性小于密封树脂材料的缓冲树脂材料覆盖。
根据本发明第一方面的半导体装置，芯片焊盘具有以比半导体芯片的面积小的区域向上方且呈平面状突出的上台部，半导体芯片仅用上台部来保持。因此，能够降低制造时的芯片粘结的应力造成的弯曲，从而确保半导体芯片的平坦性。此外，芯片焊盘中的除了上台部以外的部分由弹性比密封树脂材料小的缓冲树脂材料覆盖，所以能够吸收并缓和通常由金属构成的芯片焊盘和密封树脂材料之间的线膨胀系数的差异。由此，能够防止密封树脂材料因制造时的热过程及安装时的热造成的应力而从芯片焊盘剥落，从而能够提高散热性和可靠性。
本发明第二方面的半导体装置的特征在于，包括：半导体芯片；保持半导体芯片的芯片焊盘；引线框；将半导体芯片、芯片焊盘以及引线框的内侧部分密封的密封树脂材料，其中，芯片焊盘具有：以比半导体芯片的面积小的区域向上方且呈平面状突出的上台部；形成于该上台部的周围且由向芯片焊盘的下面侧呈凸状突出的至少一个槽构成的下台(downset)部。
根据本发明第二方面的半导体装置，芯片焊盘具有以比半导体芯片的面积小的区域向上方且呈平面状突出的上台部，半导体芯片仅用上台部来保持。因此，能够降低制造时的芯片粘结的应力造成的弯曲，从而确保所层叠的半导体芯片的平坦性。此外，在芯片焊盘上具有形成于上台部的周围且由向芯片焊盘的下面侧呈凸状突出的至少一个槽构成的下台部，所以能够通过芯片焊盘上设置的上台部及下台部产生的凹凸形状而具有锚定效应。因此，能够防止密封树脂材料因制造时的热过程及安装时的热造成的应力而从芯片焊盘剥落，从而能够提高散热性和可靠性。
在第二方面的半导体装置中，也可以是芯片焊盘中的下台部形成为位于半导体芯片的下侧。
由此，密封树脂材料容易填充在半导体芯片和芯片焊盘之间，所以封装的强度提高。
在第二方面的半导体装置中，也可以是上台部和下台部通过冲压剪切而形成，且均具有相对于芯片焊盘的主面垂直的侧面。
由此，由于芯片焊盘的表面积进一步增大，所以散热性进一步提高。
在第一方面或第二方面的半导体装置中，也可以是半导体芯片由相互粘结的多个半导体芯片构成。
由此，能够更可靠地进行多个半导体芯片彼此的层叠。
在第一方面或第二方面的半导体装置中，也可以是上台部和半导体芯片通过粘结材料而粘结，粘结材料是糊状树脂材料。
由此，芯片焊盘的上台部和半导体芯片之间的导热性被确保。
在第一方面或第二方面的半导体装置中，也可以是芯片焊盘的平面面积比半导体芯片的平面面积大。
由此，芯片焊盘的散热性进一步提高。
在第一方面或第二方面的半导体装置中，也可以是上台部的平面形状为四边形。
由此，由于芯片焊盘和半导体芯片之间的面积的差异变小，所以能够补偿半导体芯片的刚性的下降。其原因是，若密封树脂材料的厚度和半导体芯片的厚度相对变薄，则芯片焊盘对半导体装置自身的刚性成为支配性的。因为在这种情况下，例如引线接合时的超声波加载因半导体芯片的刚性的下降而不能充分地传递，会担心不能获得与引线的合金层的良好的接合状态。
此外，在第一方面或第二方面的半导体装置中，也可以是上台部的平面形状为圆形。
由此，由于芯片焊盘和半导体芯片之间的面积的差异变大，能够使界面破坏的应力产生源即粘结材料的粘结面积较小，所以能够降低发生应力。其原因是，若密封树脂材料的厚度和半导体芯片的厚度相对变厚，则半导体芯片及密封树脂材料的厚度对半导体装置自身的刚性成为支配性的。因为在这种情况下，担心芯片焊盘内侧的上台部和半导体芯片背面的粘结材料的粘结部分由于温度循环试验及回流处理欲要膨胀或收缩的应力不会伴随弯曲而直到界面破坏。进而，如果能够确保规定的粘结强度，则用更小的面积确保粘结材料的粘结面积也是有效的。
在第一方面的半导体装置中，也可以是缓冲树脂材料添加有由导热系数高的无机材料或金属构成的粒子。
由此，缓冲树脂材料的散热性提高。
如上说明，为了获得高散热性能，在导热性高的金属板(芯片焊盘)上层叠装载半导体芯片的芯片层叠型的半导体装置的情况下，因构成材料和热造成的线膨胀系数的差异的影响，在半导体芯片及金属板上产生弯曲，或者因内部应力的平衡的崩溃而在密封树脂材料之间产生剥落的危险性高。
因此，在本发明中，在兼作散热板的金属板中的与半导体芯片的粘结部分以外的区域中涂敷作为缓冲的低弹性树脂材料，或者采用锚定效应高的截面结构，并且确保不阻碍导热的面积。
即，通过在金属板的中央部设置台阶部，以比芯片尺寸小的面积构成平坦面，从而能够降低制造过程中的芯片的粘结应力造成的弯曲，能够确保半导体芯片的上表面的平坦性。但是，此时，在半导体芯片和金属板的周缘部之间产生间隙，在最终工艺中成为插入了密封树脂材料的层结构，高粘合层和低粘合层之间的差异和线膨胀的差异变大。为了防止这种现象，本发明通过在材料的线膨胀系数大且与树脂材料的粘合性较低的金属板的表面上涂敷缓冲用树脂材料作为缓冲层，或在金属板的周缘部设置凹凸形状而具有锚定效应，能够承受内部应力的平衡的崩溃及水分吸湿后的高温的水蒸汽压。
根据本发明的半导体装置，在通过密封树脂材料所封装化的半导体装置中，构成材料彼此之间的热应力被分散，并且半导体芯片的弯曲被抑制，其结果是，能够提高该芯片彼此的平坦性，从而极大地提高可靠性。
附图说明
图1是表示本发明的第1实施方式的半导体装置的示意剖面图。
图2的(a)是表示本发明的第1实施方式的半导体装置中的芯片焊盘的俯视图，图2的(b)是图2的(a)的IIb-IIb线的剖面图。
图3的(a)是表示本发明的第1实施方式的第1变形例的半导体装置中的芯片焊盘的俯视图，图3的(b)是图3的(a)的IIIb-IIIb线的剖面图，图3的(c)是表示本发明的第1实施方式的第2变形例的半导体装置中的芯片焊盘的剖面图，图3的(d)是表示本发明的第1实施方式的第3变形例的半导体装置中的芯片焊盘的剖面图，图3的(e)是表示本发明的第1实施方式的第4变形例的半导体装置中的芯片焊盘的剖面图。
图4是表示本发明的第1实施方式的第5变形例的半导体装置中的芯片焊盘中设置的缓冲树脂材料的局部剖面图。
图5是表示本发明的第2实施方式的半导体装置的示意剖面图。
图6的(a)是表示本发明的第2实施方式的半导体装置中的芯片焊盘的俯视图，图6的(b)是图6的(a)的VIb-VIb线的剖面图。
图7的(a)是表示本发明的第2实施方式的一变形例的半导体装置中的芯片焊盘的俯视图，图7的(b)是图7的(a)的VIIb-VIIb线的剖面图。
图8是表示以往的多芯片型的半导体装置的示意剖面图。
附图标号说明
1引线框
2芯片焊盘
2a上台部
2b下台部
3A第一半导体芯片
3B第二半导体芯片
4粘结膏
5粘结片
6金属细线
7密封树脂材料
8缓冲树脂材料
9粒子
具体实施方式
(第1实施方式)
下面参照附图说明本发明的第1实施方式。
图1示意地表示本发明的第1实施方式的芯片层叠型的半导体装置的剖面结构。
如图1所示，第1实施方式的半导体装置具有：由金属构成的多个引线框1；配置在该多个引线框1所包围的区域内，由金属构成并兼作散热板，并且具有中央部比其周围向上方突出的上台部2a的芯片焊盘2；以及在该芯片焊盘2的上台部2a之上，由糊状树脂材料构成的粘结膏4粘结的第一半导体芯片3A及第二半导体芯片3B。
这里，就糊状树脂材料来说，可以使用例如包含银(Ag)的环氧树脂或包含银(Ag)的聚酰亚胺树脂。
第一半导体芯片3A和第二半导体芯片3B通过例如包含热固化型的环氧成分的具有弹性的树脂构成的粘结片5粘结。各个半导体芯片3A、3B通过引线框1的内侧的端部和金(Au)构成的金属细线(金属丝)6而分别连接。
芯片焊盘2、各半导体芯片3A、3B、引线框1的内侧部分(内引线)及各金属细线6，例如通过环氧树脂等密封树脂材料7而被密封。
芯片焊盘2由其平面面积比第一半导体芯片3A的背面面积大的构件形成，所以能够将各半导体芯片3A、3B产生的热高效率地进行散热。
作为第1实施方式的特征，在芯片焊盘2的中央部形成的上台部2a具有形成平面的顶面并隆起，该顶面比第一半导体芯片3A的背面面积小。由此，线膨胀系数不同的第一半导体芯片3A和芯片焊盘2之间的粘结部的面积变小，所以在获得多个半导体芯片整体的平坦性的同时，能够降低密封树脂材料7的上部及下部之间的体积平衡之差。
而且，作为第1实施方式的特征，除了芯片焊盘2的上台部2a以外的周缘部的上表面、侧面及背面，由不超过上台部2a的厚度的缓冲树脂材料8覆盖。就缓冲树脂材料8来说，例如可以采用包含了热塑型树脂成分的具有弹性的树脂，固化后具有比密封树脂材料7小的弹性。由此，可以吸收在密封树脂材料7和芯片焊盘2上施加的温度循环造成的膨胀和收缩的差异。
另外，缓冲树脂材料8也可以在将溶融状态的树脂材料涂敷在规定的区域后，使其固化。
因此，能够防止发生作为以往具有兼作散热板的芯片焊盘的半导体装置的课题、即因材料间的线膨胀系数之差造成的半导体芯片的弯曲、回流工艺及温度循环中的密封树脂材料7的剥落或损伤。
防止这种热造成的不良状况，在以下的半导体装置的制造过程中也有效。
第一，能够确保将第二半导体芯片3B层叠在第一半导体芯片3A之上时的第一半导体芯片3A的上表面的平坦性。第二，由于粘结片5造成的第一半导体芯片3A和第二半导体芯片3B之间的间隙的变动降低，所以高温下的引线接合工艺的合格率提高。第三，从密封树脂材料7的注入时的高温状态起降低温度，固化收缩时的芯片等的弯曲降低。第四，抗温度循环试验及抗回流性提高。这样，能够从制造过程提高产品安装及产品工作的可靠性。
图2的(a)表示本发明的第1实施方式的芯片焊盘2及上台部2a的平面结构，图2的(b)表示图2的(a)的IIb-IIb线的剖面结构。
一般地，密封树脂材料7的厚度和第一半导体芯片3A及第二半导体芯片3B的厚度相对地薄时，芯片焊盘2对于半导体装置自身的刚性成为支配性的。在这种情况下，例如，引线接合时的超声波加载因第一半导体芯片3A及第二半导体芯片3B的刚性下降而不能充分地传递，恐怕不能获得与金属丝(wire)产生的合金层的良好的接合状态。
因此，在本实施方式中，如图2的(a)所示，使芯片焊盘2中的上台部2a的平面形状为四边形或方形。由此，上台部2a与通常平面形状为方形的第一半导体芯片3A的下表面之间的面积差变小，所以能够补偿半导体芯片3A、3B的刚性的下降。另外，对于半导体装置整体(封装整体)的平坦性方面，密封树脂材料7的上部及下部之间的体积平衡之差更成为支配性的，但通过进行引线框1和芯片焊盘2的周缘部之间的台阶差、以及芯片焊盘2内侧的上台部2a的台阶差二者的高度调整，可以调整其平坦性。
再有，在本实施方式中，引线框1的外侧部分(外引线)向从芯片焊盘2分离的方向(上方)弯曲，但不限于此，也可以向面对芯片焊盘2的方向(下方)弯曲。
(第1实施方式的第1变形例)
图3的(a)表示本发明的第1实施方式的第1变形例的芯片焊盘2及上台部2a的平面结构，图3的(b)表示图3的(a)的IIIb-IIIb线的剖面结构。
一般地，密封树脂材料7的厚度和第一半导体芯片3A及第二半导体芯片3B的厚度相对地厚时，第一半导体芯片3A、第二半导体芯片3B及密封树脂材料7的厚度对于半导体装置自身的刚性成为支配性的。在这种情况下，芯片焊盘2内侧的上台部2a的顶面和第一半导体芯片3A之间的粘结膏4产生的粘结部由于温度循环试验及回流处理而欲要膨胀或收缩的应力不随着弯曲而直到界面破坏的危险较大。
因此，在第1变形例中，如图3的(a)所示，使芯片焊盘2中的上台部2a的平面形状为圆形。由此，上台部2a与通常平面形状为方形的第一半导体芯片3A的下表面之间的面积差变大，可以减小界面破坏的应力发生源即粘结膏4造成的芯片焊盘2及第一半导体芯片3A之间的粘结面积，所以发生应力降低。
而且，如果能够确保规定的粘结强度，则以更小的面积来确保粘结膏4产生的粘结面积是有效的。
(第1实施方式的第2变形例)
图3的(c)表示本发明的第1实施方式的第2变形例的芯片焊盘2、上台部2a及缓冲树脂材料8的剖面结构。
如图3的(c)所示，也可以这样形成缓冲树脂材料8，以使其还覆盖至芯片焊盘2的上台部2a的上表面的倾斜部分的表面及背面。由此，构成半导体装置的构成材料彼此的热应力进一步分散，并且进一步抑制半导体芯片的弯曲。其结果，由于防止回流时的密封树脂材料的剥落或损伤，所以能够进一步提高半导体芯片彼此的平坦度，从而极大地提高可靠性。
(第1实施方式的第3变形例)
再有，如图3的(d)所示，在至缓冲树脂材料8的上台部2a的上表面的倾斜部分，也可以是仅覆盖该倾斜部分的表面。
(第1实施方式的第4变形例)
此外，如图3的(e)所示，在至缓冲树脂材料8的上台部2a的上表面的倾斜部分，也可以是仅覆盖该倾斜部分的背面。
再有，第2～第4变形例可适用于第1实施方式。
(第1实施方式的第5变形例)
图4表示芯片焊盘2的周缘部和覆盖该周缘部的缓冲树脂材料8的局部剖面结构。
在第5变形例中，在缓冲树脂材料8中，添加导热系数高的无机材料或金属构成的粒子9，即进行混炼。这里，就粒子9来说，可以使用二氧化硅、氧化铝或二氧化钛或铝、铜或银等。此外，粒子9相对于缓冲树脂材料8的添加量也可以在20％以上且60％以下。由此，由于缓冲树脂材料8的散热性提高，所以也能够使半导体装置的可靠性更高。
再有，第5变形例可适用于第1实施方式及第1～第4变形例的任何一个。
(第2实施方式)
以下，参照附图说明本发明的第2实施方式。
图5示意地表示本发明的第2实施方式的芯片层叠型的半导体装置的剖面结构。在图5中，通过在与图1所附加的标号相同的结构构件上附加相同的标号而省略说明。
在第2实施方式中，取代在除芯片焊盘2中的上台部2a以外的周缘部设置缓冲树脂材料8的结构，在上台部2a的周围，在芯片焊盘2的下表面侧(与第一半导体芯片3A的相反侧)设置由凸状地突出的至少一个槽构成的下台部2b。这里，以位于第一半导体芯片3A的下侧来形成下台部2b。
通过设置下台部2b，在芯片焊盘2的背面侧形成有凸状的突出部，所以对于密封树脂材料7形成由上台部2a和下台部2b构成的凹凸状的锚。通过该凹凸状的锚定效应，对于兼作散热板的芯片焊盘2和密封树脂材料7之间的粘合面中的剪切应力和剥落的强度提高。
此外，通过冲压剪切加工形成上台部2a及下台部2b，芯片焊盘2的表面积增大，所以散热性进一步提高。
而且，下台部2b的至少一部分形成在与其上侧的第一半导体芯片3A重叠的位置，所以第一半导体芯片3A的背面和下台部2b之间的间隙扩大。由此，由于对密封树脂材料7的间隙的填充量增加，所以弯曲弹性应力提高，从而芯片焊盘2和密封树脂材料7之间的粘合面中的剪切应力降低。其结果，进一步抑制芯片焊盘2中的密封树脂材料7的界面剥落。
因此，能够防止发生作为以往具有兼作散热板的芯片焊盘的半导体装置课题、即因材料间的线膨胀系数之差造成的半导体芯片的弯曲、回流工艺及温度循环中的密封树脂材料7的剥落或损伤。
防止这种热造成的不良状况，在以下的半导体装置的制造过程中也有效。
第一，能够确保将第二半导体芯片3B层叠在第一半导体芯片3A之上时的第一半导体芯片3A的上表面的平坦性。第二，由于粘结片5造成的第一半导体芯片3A和第二半导体芯片3B之间的间隙的变动降低，所以高温下的引线接合工艺的合格率提高。第三，散热性提高。这样，能够从制造过程提高产品安装及产品工作的可靠性。
图6的(a)表示本发明的第2实施方式的芯片焊盘2、上台部2a及下台部2b的平面结构，图6的(b)表示图6的(a)的VIb-VIb线的剖面结构。
一般地，密封树脂材料7的厚度和第一半导体芯片3A及第二半导体芯片3B的厚度相对地薄时，芯片焊盘2对于半导体装置自身的刚性成为支配性的。在这种情况下，例如，引线接合时的超声波加载因第一半导体芯片3A及第二半导体芯片3B的刚性下降而不能充分地传递，恐怕不能获得与金属丝产生的合金层的良好的接合状态。
因此，在本实施方式中，如图6的(a)所示，使芯片焊盘2中的上台部2a的平面形状为四边形或方形。由此，上台部2a与通常平面形状为方形的第一半导体芯片3A的下表面之间的面积差变小，所以能够补偿半导体芯片3A、3B的刚性的下降。另外，对于半导体装置整体(封装整体)的平坦性方面，密封树脂材料7的上部及下部之间的体积平衡之差更成为支配性的，但通过进行引线框1和芯片焊盘2的周缘部之间的台阶差、以及芯片焊盘2内侧的上台部2a的台阶差二者的高度调整，可以调整其平坦性。
由此，由于线膨胀系数不同的第一半导体芯片3A和芯片焊盘2之间的粘结部的面积变小，所以在能够获得多个半导体芯片整体的平坦性的同时，还能够降低密封树脂材料7的上部及下部的体积平衡之差。
再有，在本实施方式中，引线框1的外侧部分(外引线)向从芯片焊盘2分离的方向(上方)弯曲，但不限于此，也可以向面对芯片焊盘2的方向(下方)上弯曲。
(第2实施方式的一个变形例)
图7的(a)表示本发明的第2实施方式的一个变形例的芯片焊盘2、上台部2a及下台部2b的平面结构，图7的(b)表示图7的(a)的VIIb-VIIb线的剖面结构。
一般地，密封树脂材料7的厚度和第一半导体芯片3A及第二半导体芯片3B的厚度相对地厚时，第一半导体芯片3A、第二半导体芯片3B及密封树脂材料7的厚度对于半导体装置自身的刚性成为支配性的。在这种情况下，芯片焊盘2内侧的上台部2a的顶面和第一半导体芯片3A之间的粘结膏4产生的粘结部由于温度循环试验及回流处理而欲要膨胀或收缩的应力不随着弯曲而直到界面破坏的危险较大。
因此，在第1变形例中，如图7的(a)所示，使芯片焊盘2中的上台部2a的平面形状为圆形。由此，上台部2a与通常平面形状为方形的第一半导体芯片3A的下表面之间的面积差变大，可以减小界面破坏的应力发生源即粘结膏4造成的芯片焊盘2及第一半导体芯片3A之间的粘结面积，所以发生应力降低。
而且，如果能够确保规定的粘结强度，则以更小的面积来确保粘结膏4产生的粘结面积是有效的。
由此，由于线膨胀系数不同的第一半导体芯片3A和芯片焊盘2之间的粘结部的面积变小，所以在能够获得多个半导体芯片整体的平坦性的同时，还能够降低密封树脂材料7的上部及下部的体积平衡之差。
再有，在第1实施方式及第2实施方式以及各实施方式的变形例中，说明了所层叠的半导体芯片的个数为两个的情况，但本发明也适用于所层叠的半导体芯片为三个以上的情况。
工业实用性
本发明的半导体装置，在通过密封树脂材料所封装化的半导体装置中，构成材料彼此之间的热应力被分散，并且半导体芯片的弯曲被抑制的结果，能够提高这些芯片彼此的平坦性，从而提高可靠性，在密封多个半导体芯片的半导体装置等方面是有用的。

Claims (10)

1.一种半导体装置，其特征在于，具有：
半导体芯片；
保持所述半导体芯片的芯片焊盘；
引线框；
将所述半导体芯片、所述芯片焊盘以及所述引线框的内侧部分密封的密封树脂材料，
所述芯片焊盘具有以比所述半导体芯片的面积小的区域向上方且呈平面状突出的上台部，
所述芯片焊盘中的除了所述上台部以外的部分由弹性小于所述密封树脂材料的缓冲树脂材料覆盖。
2.如权利要求1所述的半导体装置，其特征在于，
所述缓冲树脂材料添加有由导热系数高的无机材料或金属构成的粒子。
3.一种半导体装置，其特征在于，具有：
半导体芯片；
保持所述半导体芯片的芯片焊盘；
引线框；
将所述半导体芯片、所述芯片焊盘以及所述引线框的内侧部分密封的密封树脂材料，
所述芯片焊盘具有：以比所述半导体芯片面积小的区域向上方且呈平面状突出的上台部；形成于该上台部的周围且由向所述芯片焊盘的下面侧呈凸状突出的至少一个槽构成的下台部。
4.如权利要求3所述的半导体装置，其特征在于，
所述芯片焊盘中的所述下台部形成为位于所述半导体芯片的下侧。
5.如权利要求3或4所述的半导体装置，其特征在于，
所述上台部和所述下台部通过冲压剪切而形成，且均具有相对于所述芯片焊盘的主面垂直的侧面。
6.如权利要求1或3所述的半导体装置，其特征在于，
所述半导体芯片由相互粘结的多个半导体芯片构成。
7.如权利要求1、3和4中任一项所述的半导体装置，其特征在于，
所述上台部和所述半导体芯片通过粘结材料而粘结，
所述粘结材料是糊状树脂材料。
8.如权利要求1、3和4中任一项所述的半导体装置，其特征在于，
所述芯片焊盘的平面面积比所述半导体芯片的平面面积大。
9.如权利要求1、3和4中任一项所述的半导体装置，其特征在于，
所述上台部的平面形状为四边形。
10.如权利要求1、3和4中任一项所述的半导体装置，其特征在于，
所述上台部的平面形状为圆形。
CN200910166959A 2008-10-29 2009-06-12 半导体装置 Pending CN101728345A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008-278088 2008-10-29
JP2008278088 2008-10-29
JP2009073699A JP2010135723A (ja) 2008-10-29 2009-03-25 半導体装置
JP2009-073699 2009-03-25

Publications (1)

Publication Number Publication Date
CN101728345A true CN101728345A (zh) 2010-06-09

Family

ID=42116686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910166959A Pending CN101728345A (zh) 2008-10-29 2009-06-12 半导体装置

Country Status (4)

Country Link
US (1) US20100102459A1 (zh)
JP (1) JP2010135723A (zh)
KR (1) KR20100047787A (zh)
CN (1) CN101728345A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934380A (zh) * 2015-05-11 2015-09-23 清华大学 一种用于芯片的封装结构
CN105264659A (zh) * 2013-07-05 2016-01-20 瑞萨电子株式会社 半导体装置
CN108604583A (zh) * 2016-02-08 2018-09-28 三菱电机株式会社 半导体装置
CN109524389A (zh) * 2017-09-19 2019-03-26 东芝存储器株式会社 半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054513A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 半導体パッケージ
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9754855B2 (en) * 2014-01-27 2017-09-05 Hitachi, Ltd. Semiconductor module having an embedded metal heat dissipation plate
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
KR102589974B1 (ko) 2021-05-14 2023-10-13 국방과학연구소 차분형 가속도계 칩의 다이 부착 방법 및 이를 이용하여 제조한 차분형 가속도계 칩 패키지
CN116314051B (zh) * 2023-05-23 2023-08-11 广东气派科技有限公司 一种大功率器件的封装结构和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1122304C (zh) * 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
JP3123482B2 (ja) * 1997-10-08 2001-01-09 日本電気株式会社 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP4547086B2 (ja) * 2000-12-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2003092379A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置
US6661087B2 (en) * 2001-10-09 2003-12-09 Siliconware Precision Industries Co., Ltd. Lead frame and flip chip semiconductor package with the same
WO2005071741A2 (de) * 2004-01-27 2005-08-04 Infineon Technologies Ag Haftvermittelnde organische beschichtungen in halbleitergehäusen

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264659A (zh) * 2013-07-05 2016-01-20 瑞萨电子株式会社 半导体装置
CN105264659B (zh) * 2013-07-05 2018-05-18 瑞萨电子株式会社 半导体装置
CN104934380A (zh) * 2015-05-11 2015-09-23 清华大学 一种用于芯片的封装结构
CN104934380B (zh) * 2015-05-11 2018-02-09 清华大学 一种用于芯片的封装结构
CN108604583A (zh) * 2016-02-08 2018-09-28 三菱电机株式会社 半导体装置
CN109524389A (zh) * 2017-09-19 2019-03-26 东芝存储器株式会社 半导体装置

Also Published As

Publication number Publication date
US20100102459A1 (en) 2010-04-29
JP2010135723A (ja) 2010-06-17
KR20100047787A (ko) 2010-05-10

Similar Documents

Publication Publication Date Title
CN101728345A (zh) 半导体装置
CN100499104C (zh) 倒装芯片接点的功率组件封装及封装方法
US8063492B2 (en) Multi-chip stacked package
TWI515855B (zh) 具有提升接地接合穩定性之引線架封裝
JPH1174440A (ja) 樹脂封止型半導体装置およびその製造方法
CN103682046B (zh) 一种led用陶瓷基板
US7087986B1 (en) Solder pad configuration for use in a micro-array integrated circuit package
US6627990B1 (en) Thermally enhanced stacked die package
TWI406376B (zh) 晶片封裝構造
US7667306B1 (en) Leadframe-based semiconductor package
US7186588B1 (en) Method of fabricating a micro-array integrated circuit package
JP5767294B2 (ja) 半導体装置
US20040155361A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
US7259460B1 (en) Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
US7102218B2 (en) Semiconductor package with chip supporting structure
CN101834150A (zh) 一种高散热球型阵列封装方法
JP2010165777A (ja) 半導体装置及びその製造方法
KR101083663B1 (ko) 오버행 다이 스택 구조를 이용한 반도체 패키지
CN201758121U (zh) 低凸点芯片尺寸封装结构
JP5420737B2 (ja) 半導体装置の製造方法
US20070290301A1 (en) Multi-chip stacked package with reduced thickness
CN219778887U (zh) 一种散热叠塑封体封装结构
CN217983331U (zh) 一种带有预成型高铜柱结构的Hybrid芯片封装结构
TWI382506B (zh) 中央銲墊型晶片之主動面朝上堆疊方法與構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100609