JP3123482B2 - 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法 - Google Patents

低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法

Info

Publication number
JP3123482B2
JP3123482B2 JP09275824A JP27582497A JP3123482B2 JP 3123482 B2 JP3123482 B2 JP 3123482B2 JP 09275824 A JP09275824 A JP 09275824A JP 27582497 A JP27582497 A JP 27582497A JP 3123482 B2 JP3123482 B2 JP 3123482B2
Authority
JP
Japan
Prior art keywords
plane
resin
semiconductor element
heat sink
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09275824A
Other languages
English (en)
Other versions
JPH11121654A (ja
Inventor
健仁 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09275824A priority Critical patent/JP3123482B2/ja
Priority to TW087115875A priority patent/TW396463B/zh
Priority to US09/166,215 priority patent/US6255742B1/en
Priority to CNB981209041A priority patent/CN1146991C/zh
Priority to KR1019980041954A priority patent/KR100304754B1/ko
Publication of JPH11121654A publication Critical patent/JPH11121654A/ja
Application granted granted Critical
Publication of JP3123482B2 publication Critical patent/JP3123482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は低熱抵抗型の半導体
パッケージ、特にパッケージの封止樹脂部内に放熱を目
的とした放熱板を内蔵したドロップイン型ヒートスプレ
ッターパッケージに関する。
【０００２】
【従来の技術】従来の技術について、図２０、図２１、
図２２を参照して説明する。
【０００３】図２０は従来技術に係る低熱抵抗型の半導
体パッケージの構造を示した図であり、同図（ａ）はパ
ッケージの平面透視図、（ｂ）は縦断面図である。
【０００４】まず、従来の半導体パッケージ構造につい
て説明する。例えば図２０に示す半導体パッケージは、
放熱を目的とした放熱板（以下、「プレーン７」と称
す）上にリードフレーム部２７が積層された構造となっ
ている。
【０００５】リードフレーム部２７は、封止樹脂８の外
部に導出されたアウターリード６、アウターリード６よ
り封止樹脂８の内部に延びているインナーリード５、半
導体素子１の搭載部であるアイランド２、樹脂封止工程
前にアイランド２を支持する為の吊りピン４により構成
されている。
【０００６】半導体素子１は、アイランド２上に銀ペー
スト等の導電性接着材（図中省略）により固定され、半
導体素子１上に設けられた電極（図中省略）は、ボンデ
ィングワイヤー３により、インナーリード５と接続され
ている。
【０００７】図２１は上記のプレーン７の形状を示して
いる。この図に示すようにプレーン７は、円形や四角形
等の金属製の薄板にタブが設けられた形状であり、この
タブ部を折り曲げ加工することにより、プレーンの平ら
な足１５が形成されている。そして、プレーン７の足１
５の裏面は、樹脂封止後、図２０（ｂ）に示すようにパ
ッケージ裏面側の封止樹脂８の表面に露出している。
【０００８】次に、上述した半導体パッケージの製造方
法について図２２を用いて説明する。図２２は従来技術
の半導体パッケージの製造フロー（封入工程）図であ
り、同図（ａ）は金型キャビティー内にプレーンをセッ
トした状態、同図（ｂ）はプレーンがセットされた金型
上にリードフレームをセットした状態、同図（ｃ）は型
締め完了後の状態、同図（ｄ）は樹脂の充填が完了した
状態をそれぞれ表している。
【０００９】まず、前述のプレーン７と、ボンディング
済みリードフレーム２４を準備する。次に、同図（ａ）
に示すように、あらかじめ所望する温度に熱せられた上
下金型の下金型１１に形成された下キャビティー１３内
に、プレーン７を載置する。このとき、プレーン７はプ
レーンの足１５により自立し、その位置は、プレーンの
足１５の先端と、下キャビティー１３の内壁１３ａによ
り位置決めされる。次に、トランスファポット２５内に
樹脂タブレット１４を投入する。
【００１０】次に、同図（ｂ）に示すように、ボンディ
ング済みリードフレーム２４を下金型１１上に載置す
る。このとき、プレーン７上にアイランド２が接触す
る。
【００１１】次に、同図（ｃ）に示すように下金型１１
を上昇させ、下金型１１と上金型１０で、ボンディング
済みリードフレーム２４を挟持した状態で型締めを行
う。型締め完了後、下金型１１の熱により、樹脂タブレ
ット１４を軟化させるため、所定の時間、型締め状態が
保持される。
【００１２】次に、下金型１１の熱により樹脂タブレッ
ト１４が軟化後、タブレット加圧用のプランジャー（図
中省略）が上昇し、同図（ｄ）に示すように、軟化した
樹脂がキャビティー１２，１３内に加圧移送され、キャ
ビティー１２，１３により封止樹脂８が形成される。
【００１３】その後、樹脂の硬化が終了するまで型締め
された状態で保持され、樹脂の硬化後に稼働側の下金型
１１が開き、イジェクターピン（図中省略）が突出して
封止済みのリードフレームが金型より離型され、封入工
程が完了する。
【００１４】以上のようにドロップイン型ヒートスプレ
ッターパッケージは、各々別々に構成されたリードフレ
ーム部２７と、プレーン７とを同時に樹脂封止すること
により、一つのパッケージとして構成されているが、プ
レーン７とアイランド２とは機械的に接触しているだけ
であり、両者を接着する工程や、接着材、充填材等は使
用されていない。このため、アイランド２または、プレ
ーン７にわずかでも反りが発生すると、アイランド２と
プレーン７の間に隙間が発生し、樹脂封止後に空隙９
（図２０（ｂ）参照）が形成される。なお、仮にアイラ
ンド２及びプレーン７の反りが全くなく、両者の平行度
が完全であったとしても、アイランド２とプレーン７の
間は機械的に接触しているだけであるため、微少な隙間
の発生は防止できない。
【００１５】
【発明が解決しようとする課題】上述した従来技術には
次のような問題点がある。
【００１６】第１の問題点は、熱抵抗値があまり下がら
ないことである。
【００１７】その理由は、図２０に示したように、プレ
ーン７とアイランド２とが機械的に接触しているだけで
あり、両者を接着する工程や、接着材、充填材等は使用
されていないため、アイランド２または、プレーン７に
わずかでも反りが発生すると、アイランド２とプレーン
７の間に隙間が発生し、樹脂封止後に空隙（９ｇ）が形
成され、その結果、アイランド２とプレーン７の間の熱
伝導が悪くなるためである。
【００１８】第２の問題点は、パッケージ（「ＰＫＧ」
とも称す）の信頼性が低下することである。その理由
は、上述したように、アイランド２とプレーン７の間に
隙間が発生し、樹脂封止後に空隙９が形成されるため
に、リフロー時の熱ストレスにより、パッケージクラッ
ク（ポップコーン現象）が発生するためである。
【００１９】第３の問題点は、プレーン７とインナーリ
ード５の間のエッジタッチ（ショート）が発生すること
である。その理由は、アイランド２とプレーン７を接触
させる構造であるためである。このため、ディンプル加
工（インナーリード形成面に対するアイランドのダウン
オフセット）の無いリードフレームをこのパッケージに
使用すると、アイランド２とインナーリード５の高低差
が無いため、インナーリード５とプレーン７についても
接触してしまう。
【００２０】通常、この構造に用いられるリードフレー
ムは、ディンプル加工（インナーリード形成面に対する
アイランドのダウンオフセット）の有るリードフレーム
を使用している。そのため、アイランド２とプレーン７
を接触させても、インナーリード５とプレーン７の高低
差はディンプル量分確保できる。
【００２１】しかし、通常、リードフレームのディンプ
ル量は１５０〜２００μ程度である。そのため、インナ
ーリード５とプレーン７の間の間隔も１５０〜２００μ
程しか確保できず、封入時の樹脂流動により、プレーン
７のシフト（浮き）が発生すると、インナーリード５と
プレーン７の間のショートが発生することがある。
【００２２】第四の問題点は、封止樹脂表面におけるプ
レーンの足の露出部の面積が広いため、耐湿性が低下す
ることである。その理由は、プレーンの足１５の接地部
の形状を平面で構成しているためである。
【００２３】本発明の目的は、アイランドと、プレーン
間に空隙が発生させない事により、アイランドとプレー
ン間の熱伝導が良くなり、パッケージの熱抵抗を下げる
ことが可能となる半導体パッケージを提供することにあ
る。
【００２４】また、本発明の更なる目的は次のとおりの
半導体パッケージを提供することにある。すなわち、
アイランドと、プレーン間に空隙を発生させないこと
で、リフロー時のパッケージクラック（ポップコーン現
象）の発生を防止できる。プレーンの、アイランドが
重なる範囲外をダウンオフセットすることで、インナー
リードとプレーン間のエッジタッチ（ショート）の発生
を防止できる。プレーンの足露出部の面積を小さくす
ることで、耐湿性が向上する。
【００２５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、表面に半導体素子を搭載した半導体素子
搭載部と、前記半導体素子の周囲に配置され、前記半導
体素子の表面の電極と電気的に接続されたインナーリー
ドと、前記半導体素子搭載部が積み重ねられた、パッケ
ージの放熱を目的とする放熱板と、前記半導体素子搭載
部、前記インナーリードおよび前記放熱板を封止し、前
記放熱板の一部を表面に露出する封止樹脂と、前記イン
ナーリードより前記封止樹脂の外部に延びているアウタ
ーリードとを含む低熱抵抗型半導体パッケージにおい
て、前記放熱板の少なくとも前記半導体素子搭載部と重
なる範囲に樹脂流入用のスリット穴と複数の突起が設け
られ、該突起により形成される前記放熱板と前記半導体
素子搭載部の裏面との間の隙間に前記封止樹脂が満たさ
れていることによって、前記放熱板と前記半導体素子搭
載部の裏面が接着されていることを特徴とする。この構
成によれば、前記放熱板と前記半導体素子搭載部の裏面
が接着されていることにより、両者の間に空隙がなくな
るので、前記半導体搭載部と前記放熱板の間の熱伝導が
良好となる。また、両者の間に空隙がないため、リフロ
ー時の熱ストレスによるパッケージクラック（ポップコ
ーン現象）も発生しない。
【００２６】
【００２７】
【００２８】以上のような低熱抵抗型半導体パッケージ
においては、前記放熱板の前記半導体素子搭載部と重な
る範囲外が、前記インナーリードに対して離間するよう
にオフセットされた平坦部となっていることが好まし
い。この構成によれば、インナーリードと放熱板とのエ
ッジタッチ（ショート）の発生を防止できる。
【００２９】さらに、以上のような低熱抵抗型半導体パ
ッケージにおいて、前記放熱板は、金属板に先端が尖っ
たタブが付いているものであり、前記封止樹脂の表面に
露出している前記放熱板の一部は、前記タブの先端部で
あることが好ましい。この構成によれば、放熱板のパッ
ケージ表面に露出する部分の形状が点になり、露出面積
が極めて小さくなるので、パッケージの耐湿性が向上す
る。
【００３０】また、本発明は、表面に半導体素子を搭載
した半導体素子搭載部と、前記半導体素子の周囲に配置
され、前記半導体素子の表面の電極と電気的に接続され
たリード部とからなるボンディング済リードフレームを
準備する段階と、パッケージの放熱を目的とした放熱板
を準備する段階と、前記放熱板を上下金型の下金型のキ
ャビティー内に載置する段階と、前記放熱板上に前記半
導体素子搭載部が重なるように、前記下金型の上に前記
ボンディング済リードフレームを載置する段階と、前記
上下金型の型締めを行なう段階と、前記上下金型のキャ
ビティー内に樹脂を充填する段階とを順次含む低熱抵抗
型半導体パッケージの製造方法において、前記放熱板を
準備する段階で、前記放熱板の少なくとも前記半導体素
子搭載部と重なる範囲に樹脂流入用のスリット穴と複数
の突起とをあらかじめ形成しておき、前記下金型の上に
前記ボンディング済リードフレームを載置する段階で、
前記放熱板の突起によって前記放熱板と前記半導体素子
搭載部の裏面との間に隙間を形成し、前記樹脂を充填す
る段階で、前記放熱板のスリット穴を通じて前記放熱板
と前記半導体素子搭載部の裏面との間の隙間に前記樹脂
を満たすことを特徴とする。
【００３１】この製法によれば、前記半導体素子搭載部
と前記放熱板に反りがあっても、前記樹脂を充填する段
階で、前記放熱板のスリット穴を通じて前記放熱板と前
記半導体素子搭載部との間の隙間が樹脂で満たされるこ
ととなる。その結果、樹脂硬化後において前記半導体素
子搭載部と前記放熱板の間に空隙が生じず、パッケージ
完成後において前記放熱板と前記半導体素子搭載部の間
の熱伝導が良好となる。さらに、完成したパッケージの
前記半導体素子搭載部と前記放熱板の間に空隙がないた
め、リフロー時の熱ストレスによるパッケージクラック
（ポップコーン現象）も発生しない。
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】以上のような低熱抵抗型半導体パッケージ
の製造方法においては、前記放熱板を準備する段階で、
前記放熱板の前記半導体素子搭載部と重なる範囲外を、
前記インナーリードに対して離間するようにオフセット
された平坦部にあらかじめ加工しておくことが好まし
い。この製法によれば、インナーリードと放熱板との間
隔が広く保てるので、封入時の樹脂流動によるインナー
リードと放熱板とのショートが低減される。
【００３９】さらに、以上のような低熱抵抗型半導体パ
ッケージの製造方法において、前記放熱板を準備する段
階で、タブが付いている金属板の前記タブの先端部を尖
らせるとともに前記タブの根元を折り曲げることによ
り、前記下金型のキャビティー内に前記放熱板を載置す
るときの足を形成しておくのが好ましい。この製法によ
れば、完成したパッケージの封止樹脂の裏面に露出する
放熱板の露出部の形状が点となり、露出面積を極めて小
さくできるため、パッケージの耐湿性が向上する。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態および
本発明の参考形態について図面を参照して説明する。
【００４１】（第１の実施の形態）図１は本発明の第１
の実施形態に係る半導体パッケージの構造を示した図で
あり、同図（ａ）はパッケージの平面透視図、（ｂ）は
縦断面図である。この図では図２０に示した従来技術と
同一の部品に同一番号を付してある。また、以下では従
来技術と異なる点について主に説明する。
【００４２】まず、本形態の半導体パッケージ構造につ
いて説明する。本形態の半導体パッケージは図１に示す
ように、従来技術と同様にプレーン７上にリードフレー
ム部２７が積層された構造となっている。しかし、本形
態ではアイランド２が、プレーン７上に形成された突起
１８により支持され、アイランド２とプレーン７の間に
は隙間が形成され、その隙間に満たされた封止樹脂８に
よってアイランド２とプレーン７が接着されている。な
お、リードフレーム部２７の構成、半導体素子１のアイ
ランド２への固定方法、半導体素子１上の電極とインナ
ーリード５との接続方法については、従来技術と同じで
ある。
【００４３】図２は上記のプレーン７の形状を示してい
る。この図に示すようにプレーン７は、銅合金または４
２合金からなる円形や、四角形等の板厚０．１〜０．２
ｍｍ程度の薄板にタブが設けられた形状であり、このタ
ブ部を折り曲げ加工することにより、プレーンの足１５
が形成されている。そして、プレーン７の足１５の裏面
は、樹脂封止後、図１（ｂ）に示すようにパッケージ裏
面側の封止樹脂８の表面に露出している。
【００４４】また、少なくともアイランド２ａとプレー
ン７が重なる範囲（図中点線で表示）には幅０．１〜
０．２ｍｍ程の樹脂流入用のスリット１６が設けられ、
幅０．２〜０．５ｍｍ程のスリット部フレーム１７を折
り曲げ加工することにより、高さ０．１〜０．３ｍｍ程
の突起１８が形成されている。
【００４５】次に、本形態の半導体パッケージの製造方
法について図３を用いて説明する。図３は本発明の第１
の実施形態である半導体パッケージの製造フロー（封入
工程）図であり、同図（ａ）は金型キャビティー内にプ
レーンをセットした状態、同図（ｂ）はプレーンがセッ
トされた金型上にリードフレームをセットした状態、同
図（ｃ）は型締め完了後の状態、同図（ｄ）は樹脂の充
境が完了した状態をそれぞれ表している。
【００４６】まず、前述のプレーン７と、ボンディング
済みリードフレーム２４を準備する。次に、同図（ａ）
に示すように、あらかじめ所望する温度（例えば１６０
〜１９０℃）に熱せられた上下金型の下金型１１に形成
された下キャビティー１３内に、プレーン７を載置す
る。このとき、プレーン７はプレーンの足１５により自
立し、その位置は、プレーンの足１５の先端と、下キャ
ビティー１３の内壁１３ａにより位置決めされる。な
お、プリーンの足１５と下キャビティーのクリアランス
は０．２〜０．５ｍｍ程度とすることが望ましい。位置
決め後、トランスファポット２５内に樹脂タブレット１
４を投入する。
【００４７】次に、同図（ｂ）に示すように、ボンディ
ング済みリードフレーム２４を下金型１１上に載置す
る。このとき、プレーン７上に設けられた突起１８とア
イランド２とが接触し、プレーン７とアイランド２の間
に０．１〜０．３ｍｍ程度の隙間が形成される。
【００４８】次に、同図（ｃ）に示すように下金型１１
を上昇させ、下金型１１と上金型１０で、ボンディング
済みリードフレーム２４を挟持した状態で型締めを行
う。型締め完了後、下金型１１の熱により、樹脂タブレ
ット１４を軟化させるため、所定の時間（例えば３〜８
秒）、型締め状態が保持される。
【００４９】次に、下金型１１の熱により樹脂タブレッ
ト１４が軟化後、タブレット加圧用のプランジャー（図
中省略）が上昇し、同図（ｄ）に示すように、軟化した
樹脂がキャビティー１２，１３内に加圧移送され、キャ
ビティー１２，１３の形状に応じた封止樹脂８が形成さ
れる。このとき、軟化した樹脂は、プレーン７に形成さ
れた樹脂流入用のスリット１６を通過し、プレーン７の
突起１８がアイランド２を支持することにより形成され
る、プレーン７とアイランド２の間の隙間を満たす。
【００５０】その後、樹脂の硬化が終了するまで（５０
〜９０秒程）型締めされた状態で保持され、樹脂の硬化
後に稼働側の下金型１１が開き、イジェクターピン（図
中省略）が突出して封止済みのリードフレームが金型よ
り離型され、封入工程が完了する。
【００５１】以上のように、本形態のドロップイン型ヒ
ートスプレッターパッケージは、各々別々に構成された
リードフレーム部２７と、プレーン７とを同時に樹脂封
止することにより、一つのパッケージとして構成されて
いる。そして、プレーン７とアイランド２とは、プレー
ン７に形成された突起１８がアイランド２を支持するこ
とにより形成される隙間に封止樹脂８がプレーン７のス
リット１６より流入し当該隙間が満たされることによっ
て、接着されている。
【００５２】表１及び表２に、従来技術と本形態とにお
ける熱抵抗値の違い、パッケージクラック発生率の違い
を示す。これらの表から、本形態によればパッケージの
熱抵抗を低くできることや、リフロー時におけるパッケ
ージクラック（ポップコーン現象）の発生を防止できる
ことが判る。
【００５３】
【表１】
【００５４】
【表２】
【００５５】（参考形態１） 図４は本発明の参考形態１に係る半導体パッケージの構
造を示した図であり、同図（ａ）はパッケージの平面透
視図、（ｂ）は縦断面図である。この図では図２０に示
した従来技術と同一の部品に同一番号を付してある。ま
た、以下では従来技術と異なる点について主に説明す
る。
【００５６】まず、本形態の半導体パッケージ構造につ
いて説明する。本形態の半導体パッケージは図４に示す
ように、従来技術と同様にプレーン７上にリードフレー
ム部２７が積層された構造となっている。しかし本形態
では、アイランド２とプレーン７は、プレーン７上に塗
布または貼り付けられた熱可塑性樹脂１９により、接着
されている。なお、リードフレーム部２７の構成、半導
体素子１のアイランド２への固定方法、半導体素子１上
の電極とインナーリード５との接続方法については、従
来技術と同じである。
【００５７】図５は上記のプレーン７の形状を示してい
る。この図に示すようにプレーン７は、銅合金または４
２合金からなる円形や、四角形等の板厚０．１〜０．２
ｍｍ程の薄板にタブが付いている形状であり、このタブ
部を折り曲げ加工することにより、プレーンの足１５が
形成される。また、少なくともアイランド２とプレーン
７が重なる範囲（図中点線で表示）には厚さ０．０５ｍ
ｍ〜０．２ｍｍ程度のポリイミド系樹脂などの熱可塑性
樹脂１９が塗布されている。あるいは、厚さ０．０５ｍ
ｍ〜０．１ｍｍ程の非熱可塑性ポリイミド等からなるベ
ースフィルムの両面にポリイミド系樹脂等の熱可塑性樹
脂を塗布した、厚さ０．０７ｍｍ〜０．２ｍｍ程度の３
層テープを所定の大きさに切断したものが、上記の範囲
に貼り付けられている。尚、本発明に用いられる熱可塑
性樹脂の軟化温度は、封止時の金型温度より低くなけれ
ばならず、その軟化温度は封止時の金型温度が１６０〜
１９０℃の場合、１５０〜１６０℃であることが望まし
い。
【００５８】次に、本形態の半導体パッケージの製造方
法について図６を用いて説明する。図６は本発明の参考
形態１の半導体パッケージの製造フロー（封入工程）図
であり、同図（ａ）は金型キャビティー内にプレーンを
セットした状態、同図（ｂ）はプレーンがセットされた
金型上にリードフレームをセットした状態、同図（ｃ）
は型締め完了後の状態、同図（ｄ）は樹脂の充填が完了
した状態をそれぞれ表している。
【００５９】まず、前述のプレーン７と、ボンディング
済みリードフレーム２４を準備する。次に、同図（ａ）
に示すように、あらかじめ所望する温度（例えば１６０
〜１９０℃）に熱せられた上下金型の下金型１１に形成
された下キャビティー１３内に、プレーン７を載置す
る。このとき、プレーン７はプレーンの足１５により自
立し、その位置は、プレーンの足１５の先端と、下キャ
ビティー１３の内壁１３ａにより位置決めされる。プレ
ーンの足１５と下キャビティー１３のクリアランスは
０．２〜０．５ｍｍ程度とすることが望ましい。位置決
め後、トランスファポット２５内に樹脂タブレット１４
を投入する。
【００６０】次に、同図（ｂ）に示すように、ボンディ
ング済みリードフレーム２４を下金型１１上に載置す
る。このとき、プレーン７上に塗布または貼り付けられ
た熱可塑性樹脂１９とアイランド２が接触するととも
に、プレーン７上に塗布または貼り付けられた熱可塑性
樹脂１９が下金型１１の熱により軟化し、アイランド２
とプレーン７とは接着される。
【００６１】次に、同図（ｃ）に示すように下金型１１
を上昇させ、下金型１１と上金型１０で、ボンディング
済みリードフレーム２４を挟持した状態で型締めを行
う。型締め完了後、下金型１１の熱により、樹脂タブレ
ット１４を軟化させるため、所定の時間（例えば３〜８
秒）、型締め状態が保持される。
【００６２】次に、下金型１１の熱により樹脂タブレッ
ト１４が軟化後、タブレット加圧用のプランジャー（図
中省略）が上昇し、同図（ｄ）に示すように、軟化した
樹脂がキャビティー１２，１３内に加圧移送され、キャ
ビティー１２，１３の形状に応じた封止樹脂８が形成さ
れる。このとき、移送時において樹脂がアイランド２と
プレーン７を加圧するため、アイランド２とプレーン７
の接着はより強固となる。
【００６３】その後、樹脂の硬化が終了するまで（５０
〜９０秒程）型締めされた状態で保持され、樹脂の硬化
後に稼働側の下金型１１が開き、イジェクターピン（図
中省略）が突出して封止済みのリードフレームが金型よ
り離型され、封入工程が完了する。
【００６４】以上のように、本形態のドロップイン型ヒ
ートスプレッターパッケージは、各々別々に構成された
リードフレーム部２７と、プレーン７とを同時に樹脂封
止することにより、一つのパッケージとして構成されて
いる。そして、プレーン７とアイランド２は、プレーン
７上に塗布または貼り付けられた熱可塑性樹脂１９によ
り、接着されている。
【００６５】（参考形態２） 図７は本発明の参考形態２に係る半導体パッケージの構
造を示した図であり、同図（ａ）はパッケージの平面透
視図、（ｂ）は縦断面図である。この図では図２０に示
した従来技術と同一の部品に同一番号を付してある。ま
た、以下では従来技術と異なる点について主に説明す
る。
【００６６】まず、本形態の半導体パッケージ構造につ
いて説明する。本形態の半導体パッケージは図７に示す
ように、従来技術と同様にプレーン７上にリードフレー
ム部２７が積層された構造となっている。しかし本形態
では、アイランド２とプレーン７は、プレーン７上に塗
布または貼り付けられた熱硬化性樹脂２０により、接着
されている。すなわち、本形態は第２の実施形態で用い
た熱可塑性樹脂１９を熱硬化性樹脂２０に代えたもので
ある。なお、リードフレーム部２７の構成、半導体素子
１のアイランド２への固定方法、半導体素子１上の電極
とインナーリード５との接続方法については、従来技術
と同じである。
【００６７】図８は上記のプレーン７の形状を示してい
る。この図に示すようにプレーン７は、銅合金または４
２合金からなる円形や、四角形等の板厚０．１〜０．２
ｍｍ程の薄板にタブが付いている形状であり、このタブ
部を折り曲げ加工することにより、プレーンの足１５が
形成される。また、少なくともアイランド２とプレーン
７が重なる範囲（図中点線で表示）には、厚さ０．５ｍ
ｍ〜０．２ｍｍ程度となるように、ＮＢＲとフェノール
の配合体等の熱硬化性樹脂２０が塗布されている。ある
いは、厚さ０．０５ｍｍ〜０．１ｍｍ程の非熱可塑性ポ
リイミド等からなるベースフィルムの両面にＮＢＲとフ
ェノールの配合体等の熱硬化性樹脂を塗布した、厚さ
０．０７ｍｍ〜０．２ｍｍ程度の３層テープを所定の大
きさに切断したものが、上記の範囲に貼り付けられてい
る。尚、本発明に用いられる熱硬化性樹脂の反応温度
は、封止時の金型温度より低くなければならず、その反
応温度は封止時の金型温度が１６０〜１９０℃の場合、
１５０〜１６０℃であることが望ましい。
【００６８】次に、本形態の半導体パッケージの製造方
法について図９を用いて説明する。図９は本発明の参考
形態２の半導体パッケージの製造フロー（封入工程）図
であり、同図（ａ）は金型キャビティー内にプレーンを
セットした状態、同図（ｂ）はプレーンがセットされた
金型上にリードフレームをセットした状態、同図（ｃ）
は型締め完了後の状態、同図（ｄ）は樹脂の充填が完了
した状態をそれぞれ表している。
【００６９】まず、前述のプレーン７と、ボンディング
済みリードフレーム２４を準備する。次に、同図（ａ）
に示すように、あらかじめ所望する温度（例えば１６０
〜１９０℃）に熱せられた上下金型の下金型１１に形成
された下キャビティー１３内に、プレーン７を載置す
る。このとき、プレーン７はプレーンの足１５により自
立し、その位置は、プレーンの足１５の先端と、下キャ
ビティー１３の内壁１３ａにより位置決めされる。プレ
ーンの足１５と下キャビティー１３のクリアランスは
０．２〜０．５ｍｍ程度とすることが望ましい。位置決
め後、トランスファポット２５内に樹脂タブレット１４
を投入する。
【００７０】次に、同図（ｂ）に示すように、ボンディ
ング済みリードフレーム２４を下金型１１上に載置す
る。このとき、プレーン７上に塗布または貼り付けられ
た熱硬化性樹脂２０とアイランド２が接触するととも
に、プレーン７上に塗布または貼り付けられた熱硬化性
樹脂２０が下金型１１の熱により硬化し始め、アイラン
ド２とプレーン７の接着が開始される。
【００７１】次に、同図（ｃ）に示すように下金型１１
を上昇させ、下金型１１と上金型１０で、ボンディング
済みリードフレーム２４を挟持した状態で型締めを行
う。型締め完了後、下金型１１の熱により、樹脂タブレ
ット１４を軟化させるため、所定の時間（例えば３〜８
秒間）、型締め状態が保持される。このとき、熱硬化性
樹脂２０の反応が進行し、アウトガスが発生するが、金
型キャビティー内を真空排気することにより、熱硬化性
樹脂２０が硬化する際に発生するアウトガスを排除す
る。
【００７２】次に、下金型１１の熱により樹脂タブレッ
ト１４が軟化後、タブレット加圧用のプランジャー（図
中省略）が上昇し、同図（ｄ）に示すように、軟化した
樹脂がキャビティー１２，１３内に加圧移送され、キャ
ビティー１２，１３の形状に応じた封止樹脂８が形成さ
れる。このとき、移送時において樹脂がアイランド２と
プレーン７を加圧するため、アイランド２とプレーン７
の接着はより強固となる。
【００７３】その後、樹脂の硬化が終了するまで（５０
〜９０秒程）型締めされた状態で保持され、樹脂の硬化
後に稼働側の下金型１１が開き、イジェクターピン（図
中省略）が突出して封止済みのリードフレームが金型よ
り離型され、封入工程が完了する。
【００７４】以上のように、本形態のドロップイン型ヒ
ートスプレッターパッケージは、各々別々に構成された
リードフレーム部２７と、プレーン７とを同時に樹脂封
止することにより、一つのパッケージとして構成されて
いる。そして、プレーン７とアイランド２は、プレーン
７上に塗布または貼り付けられた熱硬化性樹脂２０によ
り、接着されている。
【００７５】（参考形態３） 図１０は本発明の参考形態３に係る半導体パッケージの
構造を示した図であり、同図（ａ）はパッケージの平面
透視図、（ｂ）は縦断面図である。この図では図２０に
示した従来技術と同一の部品に同一番号を付してある。
また、以下では従来技術と異なる点について主に説明す
る。
【００７６】まず、本形態の半導体パッケージ構造につ
いて説明する。本形態の半導体パッケージは図１０に示
すように、従来技術と同様にプレーン７上にリードフレ
ーム部２７が積層された構造となっている。しかし本形
態では、アイランド２とプレーン７は、プレーン７上に
塗布またはメッキされた低融点金属２１により、ロウ付
けされている。すなわち、本形態は第２の実施形態で用
いた熱可塑性樹脂１９を低融点金属２１に代えたもので
ある。なお、リードフレーム部２７の構成、半導体素子
１のアイランド２への固定方法、半導体素子１上の電極
とインナーリード５との接続方法については、従来技術
と同じである。
【００７７】図１１は上記のプレーン７の形状を示して
いる。この図に示すようにプレーン７は、銅合金または
４２合金からなる円形や、四角形等の板厚０．１ｍｍ〜
０．２ｍｍ程の薄板にタブが付いている形状であり、こ
のタブ部を折り曲げ加工することにより、プレーンの足
１５が形成される。また、少なくともアイランド２とプ
レーン７が重なる範囲（図中点線で表示）には、厚さ
０．０５ｍｍ〜０．２ｍｍ程度となるように、錫とビス
マスの合金等の低融点金属２１が塗布またはメッキされ
ている。低融点金属の塗布方法としてはソルダーペース
トを用いたり、低融点金属の薄膜を所定の大きさに切断
後、上記の範囲に載置し、加熱溶融させる等の方法にて
行なう。尚、本発明に用いられる低融点金属の融点は、
封止時の金型温度より低くなければならず、その融点は
封止時の金型温度が１６０〜１９０℃の場合、１５０〜
１６０℃であることが望ましい。
【００７８】次に、本形態の半導体パッケージの製造方
法について図１２を用いて説明する。図１２は本発明の
参考形態３の半導体パッケージの製造フロー（封入工
程）図であり、同図（ａ）は金型キャビティー内にプレ
ーンをセットした状態、同図（ｂ）はプレーンがセット
された金型上にリードフレームをセットした状態、同図
（ｃ）は型締め完了後の状態、同図（ｄ）は樹脂の充填
が完了した状態をそれぞれ表している。
【００７９】まず、前述のプレーン７と、ボンディング
済みリードフレーム２４を準備する。次に、同図（ａ）
に示すように、あらかじめ所望する温度（例えば１６０
〜１９０℃）に熱せられた上下金型の下金型１１に形成
された下キャビティー１３内に、プレーン７を載置す
る。このとき、プレーン７はプレーンの足１５により自
立し、その位置は、プレーンの足１５の先端と、下キャ
ビティー１３の内壁１３ａにより位置決めされる。プレ
ーンの足１５と下キャビティー１３のクリアランスは
０．２〜０．５ｍｍ程度とすることが望ましい。位置決
め後、トランスファポット２５内に樹脂タブレット１４
を投入する。
【００８０】次に、同図（ｂ）に示すように、ボンディ
ング済みリードフレーム２４を下金型１１上に載置す
る。このとき、プレーン７上に塗布またはメッキされた
低融点金属２１とアイランド２が接触するとともに、プ
レーン７上に塗布またはメッキされた低融点金属２１は
下金型１１の熱により溶融し、アイランド２とプレーン
７はロウ付けされる。
【００８１】次に、同図（ｃ）に示すように下金型１１
を上昇させ、下金型１１と上金型１０で、ボンディング
済みリードフレーム２４を挟持した状態で型締めを行
う。型締め完了後、下金型１１の熱により、樹脂タブレ
ット１４を軟化させるため、所定の時間（例えば３〜８
秒間）、型締め状態が保持される。
【００８２】次に、下金型１１の熱により樹脂タブレッ
ト１４が軟化後、タブレット加圧用のプランジャー（図
中省略）が上昇し、同図（ｄ）に示すように、軟化した
樹脂がキャビティー１２，１３内に加圧移送され、キャ
ビティー１２，１３の形状に応じた封止樹脂８が形成さ
れる。
【００８３】その後、樹脂の硬化が終了するまで（５０
〜９０秒程）型締めされた状態で保持され、樹脂の硬化
後に稼働側の下金型１１が開き、イジェクターピン（図
中省略）が突出して封止済みのリードフレームが金型よ
り離型され、封入工程が完了する。
【００８４】以上のように、本形態のドロップイン型ヒ
ートスプレッターパッケージは、各々別々に構成された
リードフレーム部２７と、プレーン７とを同時に樹脂封
止することにより、一つのパッケージとして構成されて
いる。そして、プレーン７とアイランド２は、プレーン
７上に塗布またはメッキされた低融点金属２１により、
ロウ付けされる。
【００８５】（第２の実施の形態） 図１３は本発明の第２の実施形態に係る半導体パッケー
ジの構造を示した図であり、同図（ａ）はパッケージの
平面透視図、（ｂ）は縦断面図である。この図では図２
０に示した従来技術と同一の部品に同一番号を付してあ
る。また、以下では従来技術と異なる点について主に説
明する。
【００８６】まず、本形態の半導体パッケージ構造につ
いて説明する。本形態の半導体パッケージは図１３に示
すように、従来技術と同様にプレーン７上にリードフレ
ーム部２７が積層された構造となっている。しかし、本
形態ではアイランド２が、プレーン７上に形成された突
起１８により支持され、アイランド２とプレーン７の間
には隙間が形成され、その隙間に満たされた封止樹脂８
によってアイランド２とプレーン７が接着されている。
さらには、プレーン６の、少なくともアイランド２とプ
レーン７が重なる範囲外は、インナーリード形成面に対
して離間するようにオフセットされたダウンオフセット
部２２になっている。なお、リードフレーム部２７の構
成、半導体素子１のアイランド２への固定方法、半導体
素子１上の電極とインナーリード５との接続方法につい
ては、従来技術と同じである。
【００８７】図１４は上記のプレーン７の形状を示して
いる。この図に示すようにプレーン７は、銅合金または
４２合金からなる円形や、四角形等の板厚０．１〜０．
２ｍｍ程の薄板にタブが設けられた形状であり、このタ
ブ部を折り曲げ加工することにより、プレーンの足１５
が形成されている。そして、プレーン７の足１５の裏面
は、樹脂封止後、図１３（ｂ）に示すようにパッケージ
裏面側の封止樹脂８の表面に露出している。
【００８８】また、少なくともアイランド２とプレーン
７が重なる範囲（図１４中点線で表示）には樹脂流入用
のスリット１６が設けられ、スリット部フレーム１７を
折り曲げ加工することにより、突起１８が形成されてい
る。さらに、少なくともアイランド２ａとプレーン７が
重なる範囲外はプレス加工等によりダウンオフセット部
２２とされているため、プレーン７とインナーリード５
の間隔が広く確保されている。このときのダウンオフセ
ット量は、アイランドのディンプル量により変わるが、
０〜０．５ｍｍ程度とし、インナーリード５とプレーン
７の間隔が０．５ｍｍ程度となるように設定することが
望ましい。
【００８９】次に、本形態の半導体パッケージの製造方
法について図１５を用いて説明するが、この製造フロー
は第１の実施形態と同様であるため、ここでは簡単に述
べる。図１５は本発明の第２の実施形態である半導体パ
ッケージの製造フロー（封入工程）図であり、同図
（ａ）は金型キャビティー内にプレーンをセットした状
態、同図（ｂ）はプレーンがセットされた金型上にリー
ドフレームをセットした状態、同図（ｃ）は型締め完了
後の状態、同図（ｄ）は樹脂の充填が完了した状態をそ
れぞれ表している。
【００９０】まず、同図（ａ）に示すように、あらかじ
め所望する温度に熱せられた上下金型の下金型１１にお
ける下キャビティー１３内にプレーン７を載置し、位置
決めする。その後、トランスファポット２５内に樹脂タ
ブレット１４を投入する。
【００９１】次に、同図（ｂ）に示すように、ボンディ
ング済みリードフレーム２４を下金型１１上に載置す
る。このとき、プレーン７上の突起１８とアイランド２
とが接触し、プレーン７とアイランド２の間に隙間が形
成される。
【００９２】次に、同図（ｃ）に示すように下金型１１
と上金型１０で、ボンディング済みリードフレーム２４
を挟持した状態で型締めを行う。型締め完了後、所定の
時間、型締め状態が保持される。
【００９３】次に、下金型１１の熱により樹脂タブレッ
ト１４が軟化後、同図（ｄ）に示すように、軟化した樹
脂がプランジャー（図中省略）によってキャビティー１
２，１３内に加圧移送され、キャビティー１２，１３の
形状に応じた封止樹脂８が形成される。このとき、軟化
した樹脂は、プレーン７に形成されたスリット１６を通
過し、プレーン７の突起１８がアイランド２を支持する
ことにより形成される、プレーン７とアイランド２の間
の隙間を満たす。
【００９４】その後、樹脂の硬化が終了するまで型締め
された状態で保持され、樹脂の硬化後、稼働側の下金型
１１が開き、封止済みのリードフレームが金型より離型
され、封入工程が完了する。
【００９５】以上のように、本形態のドロップイン型ヒ
ートスプレッターパッケージは、各々別々に構成された
リードフレーム部２７と、プレーン７とを同時に樹脂封
止することにより、一つのパッケージとして構成されて
いる。そして、プレーン７とアイランド２とは、プレー
ン７に形成された突起１８がアイランド２を支持するこ
とにより形成される隙間に封止樹脂８がプレーン７のス
リット１６より流入し当該隙間が満たされることによっ
て、接着されている。さらには、プレーン６の、少なく
ともアイランド２とプレーン７が重なる範囲外がインナ
ーリード形成面に対して離間するようにオフセットされ
たダウンオフセット部２２になっているため、プレーン
７とインナーリード５の間隔が広く確保されている。
【００９６】表３に、従来技術と本形態とにおけるエッ
ジタッチ発生率の違いを示す。この表から、本形態によ
れば封止後のエッジタッチの発生を防止できることが判
る。
【００９７】
【表３】
【００９８】なお、本形態の半導体パッケージにおいて
は、プレーン７とアイランド２の接着に第１の実施形態
の手法を採った。しかし、この手法に限らず、ダウンオ
フセット部２２を有する本形態のパッケージには、参考
形態１〜３で説明した、プレーン７とアイランド２の接
着方法のうちのどの手法も適用することが可能である。
したがって、例えば参考形態１の手法を適用すれば、図
４に示したプレーン７にダウンオフセット部が形成され
たパッケージ形態を提供できる。
【００９９】（第３の実施の形態） 図１６は本発明の第３の実施形態に係る半導体パッケー
ジの構造を示し、（ａ）はパッケージの縦断面図、
（ｂ）はパッケージ裏面の平面図である。図１７は本発
明の第１の実施形態に係る半導体パッケージの構造を示
し、（ａ）はパッケージの縦断面図、（ｂ）はパッケー
ジ裏面の平面図である。これらの図では図２０に示した
従来技術と同一の部品に同一番号を付してある。また、
以下では従来技術と異なる点について主に説明する。
【０１００】まず、本形態の半導体パッケージ構造につ
いて説明する。本形態の半導体パッケージは図１６に示
すように、従来技術と同様にプレーン７上にリードフレ
ーム部が積層された構造となっている。しかし、本形態
ではアイランド２が、プレーン７上に形成された突起１
８により支持され、アイランド２とプレーン７の間には
隙間が形成され、その隙間に満たされた封止樹脂８によ
ってアイランド２とプレーン７が接着されている。さら
には、プレーン７の足２３の先端部は鋭角に形成され、
プレーン２３の足２３の設置平面（パッケージ裏面と同
一面）とプレーンの足とにより形成される角度（プレー
ンの足先端角（図１８中のθ）が０度以上となってい
る。なお、リードフレーム部２７の構成、半導体素子１
のアイランド２への固定方法、半導体素子１上の電極と
インナーリード５との接続方法については、従来技術と
同じである。
【０１０１】図１８は上記のプレーン７の形状を示して
いる。この図に示すようにプレーン７は、銅合金または
４２合金からなる円形や、四角形等の板厚０．１〜０．
２ｍｍ程の薄板にタブが設けられた形状であり、このタ
ブ部の先端部を尖らせるとともにタブ部を折り曲げ加工
することにより、プレーンの足２３が形成されている。
そして、プレーン７の足２３の先端は、樹脂封止後、図
１６（ｂ）に示すようにパッケージ裏面側の封止樹脂８
の表面に露出している。この場合、プレーン７の足２３
の先端部は鋭角に形成されるとともに、プレーン７の足
２３の設置平面とプレーン７の足２３とにより形成され
る角度（プレーンの足先端角（図１８中のθ）は０度以
上となっているので、プレーンの足の露出部は点となり
露出面積は極めて小さい。なお、プレーン７の足２３の
先端部の鋭角は９０度以下であれば特に制限は無いが、
６０度程度が望ましい。プレーンの足先端角は０度以上
９０度以下であれば特に制限は無いが、４５度程度が望
ましい。
【０１０２】これに対し、第１の実施形態の場合は図１
７に示すようにプレーン７の足１５の設置平面とプレー
ン７の足１５とにより形成される角度が０度となってい
るため、プレーンの足の露出面積は大きい。
【０１０３】次に、本形態の半導体パッケージの製造方
法について図１９を用いて説明するが、この製造フロー
は第１の実施形態と同様であるため、ここでは簡単に述
べる。図１９は本発明の第３の実施形態である半導体パ
ッケージの製造フロー（封入工程）図であり、同図
（ａ）は金型キャビティー内にプレーンをセットした状
態、同図（ｂ）はプレーンがセットされた金型上にリー
ドフレームをセットした状態、同図（ｃ）は型締め完了
後の状態、同図（ｄ）は樹脂の充填が完了した状態をそ
れぞれ表している。
【０１０４】まず、同図（ａ）に示すように、あらかじ
め所望する温度に熱せられた上下金型の下金型１１にお
ける下キャビティー１３内にプレーン７を載置し、位置
決めする。その後、トランスファポット２５内に樹脂タ
ブレット１４を投入する。
【０１０５】次に、同図（ｂ）に示すように、ボンディ
ング済みリードフレーム２４を下金型１１上に載置す
る。このとき、プレーン７上の突起１８とアイランド２
とが接触し、プレーン７とアイランド２の間に隙間が形
成される。
【０１０６】次に、同図（ｃ）に示すように下金型１１
と上金型１０で、ボンディング済みリードフレーム２４
を挟持した状態で型締めを行う。型締め完了後、所定の
時間、型締め状態が保持される。
【０１０７】次に、下金型１１の熱により樹脂タブレッ
ト１４が軟化後、同図（ｄ）に示すように、軟化した樹
脂がプランジャー（図中省略）によってキャビティー１
２，１３内に加圧移送され、キャビティー１２，１３の
形状に応じた封止樹脂８が形成される。このとき、軟化
した樹脂は、プレーン７に形成されたスリット１６を通
過し、プレーン７の突起１８がアイランド２を支持する
ことにより形成される、プレーン７とアイランド２の間
の隙間を満たす。
【０１０８】その後、樹脂の硬化が終了するまで型締め
された状態で保持され、樹脂の硬化後、稼働側の下金型
１１が開き、封止済みのリードフレームが金型より離型
され、封入工程が完了する。
【０１０９】以上のように、本形態のドロップイン型ヒ
ートスプレッターパッケージは、各々別々に構成された
リードフレーム部と、プレーン７とを同時に樹脂封止す
ることにより、一つのパッケージとして構成されてい
る。そして、プレーン７の足２３の先端部は鋭角に形成
され、プレーンの足２３の設置平面（パッケージ裏面と
同一面）とプレーンの足２３とにより形成される角度
（プレーンの足先端角（図１８中のθ）は０度以上とな
っている。
【０１１０】表４に、従来技術と本形態とにおけるプレ
ーン足部のハクリ発生率の違いを示す。この表から、本
形態によればリフロー処理後のハクリ発生を防止でき、
パッケージの耐湿性が向上することが判る。
【０１１１】
【表４】
【０１１２】なお、本形態のプレーン７に第５の実施形
態に示したダウンオフセット部を形成してもかまわな
い。
【０１１３】また、本形態の半導体パッケージにおいて
は、プレーン７とアイランド２の接着に第１の実施形態
の手法を採った。しかし、この手法に限らず、本形態の
パッケージ、またはダウンオフセット部を有する本形態
のパッケージには、参考形態１〜３で説明した、プレー
ン７とアイランド２の接着方法のうちのどの手法も適用
することが可能である。したがって、例えば参考形態１
の手法を適用すれば、図４に示したプレーン７の足の先
端のみがパッケージ裏面にわずかに露出しているパッケ
ージ形態を提供できる。
【０１１４】
【発明の効果】以上説明した本発明によれば、以下に記
載するような効果を奏する。
【０１１５】第１の効果は、半導体素子搭載部（アイラ
ンド）と放熱板（プレーン）との間の熱伝導が良くな
り、パッケージの熱抵抗を低くできるということであ
る。
【０１１６】その理由は、半導体素子搭載部と放熱板の
間が封止樹脂で満たされているために、封止後の半導体
素子搭載部と放熱板の間に空隙が発生しないからであ
る。
【０１１７】第２の効果は、リフロー時の熱ストレスに
より、パッケージクラック（ポップコーン現象）が発生
することを防止できるということである。
【０１１８】その理由は、半導体素子搭載部と放熱板の
間が封止樹脂で満たされているために、封止後の半導体
素子搭載部と放熱板の間に空隙が発生しないからであ
る。
【０１１９】第３の効果は、放熱板とインナーリードと
のエッジタッチが発生することを防止できると言うこと
である。
【０１２０】その理由は、放熱板の半導体素子搭載部と
重なる範囲外をインナーリードに対して離間するように
ダウンオフセットさせているため、放熱板とインナーリ
ードの間隔を広く保つことができるからである。
【０１２１】第４の効果は、パッケージの耐湿性が向上
するということである。
【０１２２】その理由は、封止樹脂の表面に露出する放
熱板の一部の形状が点となることにより、露出部の面積
が小さくなるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体パッケー
ジの構造を示した図であり、（ａ）はパッケージの平面
透視図、（ｂ）は縦断面図である。
【図２】図１に示した半導体パッケージに使用するプレ
ーンの形状を示し、（ａ）はプレーンの上面図、（ｂ）
は縦断面図である。
【図３】本発明の第１の実施形態である半導体パッケー
ジの製造フロー（封入工程）図である。
【図４】本発明の参考形態１に係る半導体パッケージの
構造を示した図であり、（ａ）はパッケージの平面透視
図、（ｂ）は縦断面図である。
【図５】図４に示した半導体パッケージに使用するプレ
ーンの形状を示し、（ａ）はプレーンの上面図、（ｂ）
は縦断面図である。
【図６】本発明の参考形態１の半導体パッケージの製造
フロー（封入工程）図である。
【図７】本発明の参考形態２に係る半導体パッケージの
構造を示した図であり、（ａ）はパッケージの平面透視
図、（ｂ）は縦断面図である。
【図８】図７に示した半導体パッケージに使用するプレ
ーンの形状を示し、（ａ）はプレーンの上面図、（ｂ）
は縦断面図である。
【図９】本発明の参考形態２の半導体パッケージの製造
フロー（封入工程）図である。
【図１０】本発明の参考形態３に係る半導体パッケージ
の構造を示した図であり、（ａ）はパッケージの平面透
視図、（ｂ）は縦断面図である。
【図１１】図１０に示した半導体パッケージに使用する
プレーンの形状を示し、（ａ）はプレーンの上面図、
（ｂ）は縦断面図である。
【図１２】本発明の参考形態３の半導体パッケージの製
造フロー（封入工程）図である。
【図１３】本発明の第２の実施形態に係る半導体パッケ
ージの構造を示した図であり、（ａ）はパッケージの平
面透視図、（ｂ）は縦断面図である。
【図１４】図１３に示した半導体パッケージに使用する
プレーンの形状を示し、（ａ）はプレーンの上面図、
（ｂ）は縦断面図である。
【図１５】本発明の第２の実施形態である半導体パッケ
ージの製造フロー（封入工程）図である。
【図１６】本発明の第３の実施形態に係る半導体パッケ
ージの構造を示した図であり、（ａ）はパッケージの縦
断面図、（ｂ）はパッケージ裏面の平面図である。
【図１７】本発明の第１の実施形態に係る半導体パッケ
ージの構造を示した図であり、（ａ）はパッケージの縦
断面図、（ｂ）はパッケージ裏面の平面図である。
【図１８】図１６に示した半導体パッケージに使用する
プレーンの形状を示し、（ａ）はプレーンの上面図、
（ｂ）は縦断面図である。
【図１９】本発明の第３の実施形態である半導体パッケ
ージの製造フロー（封入工程）図である。
【図２０】従来技術に係る半導体パッケージの構造を示
した図であり、（ａ）はパッケージの平面透視図、
（ｂ）は縦断面図である。
【図２１】図２０に示した半導体パッケージに使用する
プレーンの形状を示し、（ａ）はプレーンの上面図、
（ｂ）は縦断面図である。
【図２２】従来技術に係る半導体パッケージの製造フロ
ー（封入工程）図である。
【符号の説明】
１ 半導体素子 ２ アイランド（半導体素子搭載部） ３ ボンディングワイヤー ４ 吊りピン ５ インナーリード ６ アウターリード ７ プレーン ８ 封止樹脂 ９ 空隙 １０ 上金型 １１ 下金型 １２ 上キャビティー １３ 下キャビティー １３ａ 内壁 １４ 樹脂タブレット １５、２３ 足 １６ スリット １７ スリット部フレーム １８ 突起 １９ 熱可塑性樹脂 ２０ 熱硬化性樹脂 ２１ 低融点金属 ２２ ダウンオフセット部 ２４ ボンディング済リードフレーム ２５ トランスファポット ２６ イジェクターピン跡 ２７ リードフレーム部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−163954（ＪＰ，Ａ) 特開 平８−167681（ＪＰ，Ａ) 特開 平５−267503（ＪＰ，Ａ) 特開 平６−151657（ＪＰ，Ａ) 特開 平５−63113（ＪＰ，Ａ) 実開 昭56−58867（ＪＰ，Ｕ) 特公 平４−1502（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 23/29 H01L 23/36 H01L 21/56

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に半導体素子を搭載した半導体素子
    搭載部と、 前記半導体素子の周囲に配置され、前記半導体素子の表
    面の電極と電気的に接続されたインナーリードと、 前記半導体素子搭載部が積み重ねられた、パッケージの
    放熱を目的とする放熱板と、 前記半導体素子搭載部、前記インナーリードおよび前記
    放熱板を封止し、前記放熱板の一部を表面に露出する封
    止樹脂と、 前記インナーリードより前記封止樹脂の外部に延びてい
    るアウターリードとを含む低熱抵抗型半導体パッケージ
    において、 前記放熱板の少なくとも前記半導体素子搭載部と重なる
    範囲に樹脂流入用のスリット穴と複数の突起が設けら
    れ、該突起により形成される前記放熱板と前記半導体素
    子搭載部の裏面との間の隙間に前記封止樹脂が満たされ
    ていることによって、前記放熱板と前記半導体素子搭載
    部の裏面が接着されていることを特徴とする低熱抵抗型
    半導体パッケージ。
  2. 【請求項２】 請求項１に記載の低熱抵抗型半導体パッ
    ケージにおいて、 前記放熱板の前記半導体素子搭載部と重なる範囲外が、
    前記インナーリードに対して離間するようにオフセット
    された平坦部となっていることを特徴とする低熱抵抗型
    半導体パッケージ。
  3. 【請求項３】 請求項１に記載の低熱抵抗型半導体パッ
    ケージにおいて、 前記放熱板は、金属板に先端が尖ったタブが付いている
    ものであり、 前記封止樹脂の表面に露出している前記放熱板の一部
    は、前記タブの先端部であることを特徴とする低熱抵抗
    型半導体パッケージ。
  4. 【請求項４】 表面に半導体素子を搭載した半導体素子
    搭載部と、前記半導体素子の周囲に配置され、前記半導
    体素子の表面の電極と電気的に接続されたリード部とか
    らなるボンディング済リードフレームを準備する段階
    と、 パッケージの放熱を目的とした放熱板を準備する段階
    と、 前記放熱板を上下金型の下金型のキャビティー内に載置
    する段階と、 前記放熱板上に前記半導体素子搭載部が重なるように、
    前記下金型の上に前記ボンディング済リードフレームを
    載置する段階と、 前記上下金型の型締めを行なう段階と、 前記上下金型のキャビティー内に樹脂を充填する段階と
    を順次含む低熱抵抗型半導体パッケージの製造方法にお
    いて、 前記放熱板を準備する段階で、前記放熱板の少なくとも
    前記半導体素子搭載部と重なる範囲に樹脂流入用のスリ
    ット穴と複数の突起とをあらかじめ形成しておき、 前記下金型の上に前記ボンディング済リードフレームを
    載置する段階で、前記放熱板の突起によって前記放熱板
    と前記半導体素子搭載部の裏面との間に隙間を形成し、 前記樹脂を充填する段階で、前記放熱板のスリット穴を
    通じて前記放熱板と前記半導体素子搭載部の裏面との間
    の隙間に前記樹脂を満たすことを特徴とする低熱抵抗型
    半導体パッケージの製造方法。
  5. 【請求項５】 請求項４に記載の低熱抵抗型半導体パッ
    ケージの製造方法において、 前記放熱板を準備する段階で、前記放熱板の前記半導体
    素子搭載部と重なる範囲外を、前記インナーリードに対
    して離間するようにオフセットされた平坦部にあらかじ
    め加工しておくことを特徴とする低熱抵抗型半導体パッ
    ケージの製造方法。
  6. 【請求項６】 請求項４に記載の低熱抵抗型半導体パッ
    ケージの製造方法において、 前記放熱板を準備する段階で、タブが付いている金属板
    の前記タブの先端部を尖らせるとともに前記タブの根元
    を折り曲げることにより、前記下金型のキャビティー内
    に前記放熱板を載置するときの足を形成することを特徴
    とする低熱抵抗型半導体パッケージの製造方法。
JP09275824A 1997-10-08 1997-10-08 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法 Expired - Fee Related JP3123482B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP09275824A JP3123482B2 (ja) 1997-10-08 1997-10-08 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法
TW087115875A TW396463B (en) 1997-10-08 1998-09-23 Semiconductor package incorporating heat dispersion plate inside resin molding and fabrication method for the same
US09/166,215 US6255742B1 (en) 1997-10-08 1998-10-05 Semiconductor package incorporating heat dispersion plate inside resin molding
CNB981209041A CN1146991C (zh) 1997-10-08 1998-10-08 散热板引入树脂模制的半导体封装及其制造方法
KR1019980041954A KR100304754B1 (ko) 1997-10-08 1998-10-08 밀봉수지부내에방열판을내장한반도체패키지및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09275824A JP3123482B2 (ja) 1997-10-08 1997-10-08 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH11121654A JPH11121654A (ja) 1999-04-30
JP3123482B2 true JP3123482B2 (ja) 2001-01-09

Family

ID=17560944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09275824A Expired - Fee Related JP3123482B2 (ja) 1997-10-08 1997-10-08 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US6255742B1 (ja)
JP (1) JP3123482B2 (ja)
KR (1) KR100304754B1 (ja)
CN (1) CN1146991C (ja)
TW (1) TW396463B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4366700B2 (ja) * 1998-10-05 2009-11-18 富士電機デバイステクノロジー株式会社 半導体素子のパッケージの製造方法
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
JP2000349221A (ja) * 1999-06-02 2000-12-15 Sharp Corp リードフレームおよびそれを用いた半導体デバイス
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
JP3793413B2 (ja) * 2000-11-21 2006-07-05 シャープ株式会社 半導体レーザ装置の製造方法
TW488042B (en) * 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
KR100392061B1 (ko) * 2001-09-14 2003-07-22 주동욱 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7520325B2 (en) * 2006-02-27 2009-04-21 Geosierra Llc Enhanced hydrocarbon recovery by in situ combustion of oil sand formations
TW200812023A (en) * 2006-08-22 2008-03-01 Advanced Semiconductor Eng Heat slug for package structure
JP5067151B2 (ja) * 2007-12-19 2012-11-07 株式会社デンソー モールドパッケージの製造方法
TW200950045A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Lead frame package structure and manufacturing method thereof
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
CN102686996A (zh) * 2009-11-24 2012-09-19 住友电木株式会社 流动特性测定用金属模具、流动特性测定方法、半导体封装用树脂组合物及半导体装置的制造方法
JP6065625B2 (ja) * 2013-02-08 2017-01-25 トヨタ自動車株式会社 半導体装置の製造方法
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658867A (en) 1979-10-18 1981-05-22 Toho Seiki Kk Apparatus for preventing powder from being scattered
JPH0732216B2 (ja) 1988-12-16 1995-04-10 三菱電機株式会社 半導体装置
JP2883155B2 (ja) 1990-04-18 1999-04-19 株式会社ブリヂストン 導電性細条リールの残量検出装置
US5449930A (en) 1990-08-01 1995-09-12 Zhou; Guo-Gang High power, compound semiconductor device and fabrication process
JPH0563113A (ja) 1991-09-04 1993-03-12 Sony Corp 樹脂封止型半導体装置
JPH05198701A (ja) 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH05267503A (ja) 1992-03-17 1993-10-15 Yamaha Corp 半導体装置
JPH06151657A (ja) 1992-11-06 1994-05-31 Sanken Electric Co Ltd 半導体装置及びその製造方法
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
KR0128164B1 (ko) 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
US5650663A (en) * 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
US5872395A (en) * 1996-09-16 1999-02-16 International Packaging And Assembly Corporation Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages

Also Published As

Publication number Publication date
KR100304754B1 (ko) 2002-03-08
US6255742B1 (en) 2001-07-03
CN1146991C (zh) 2004-04-21
JPH11121654A (ja) 1999-04-30
CN1213854A (zh) 1999-04-14
KR19990036925A (ko) 1999-05-25
TW396463B (en) 2000-07-01

Similar Documents

Publication Publication Date Title
JP3123482B2 (ja) 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP3285815B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JPH0897312A (ja) 半導体パッケージおよびその製造方法
JP2006100752A (ja) 回路装置およびその製造方法
JP3866127B2 (ja) 半導体装置
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11307674A (ja) 半導体装置用パッケージおよびその製造方法
JP2002252318A (ja) チップ型半導体装置
JP3606078B2 (ja) 半導体装置およびその製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP2002093982A (ja) 半導体装置及びその製造方法
JP3103281B2 (ja) 樹脂封止型半導体装置
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JPH08306721A (ja) 半導体装置及びその製造方法
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees