JPH11307674A - 半導体装置用パッケージおよびその製造方法 - Google Patents

半導体装置用パッケージおよびその製造方法

Info

Publication number
JPH11307674A
JPH11307674A JP10107643A JP10764398A JPH11307674A JP H11307674 A JPH11307674 A JP H11307674A JP 10107643 A JP10107643 A JP 10107643A JP 10764398 A JP10764398 A JP 10764398A JP H11307674 A JPH11307674 A JP H11307674A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor chip
metal
photosensitive resist
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10107643A
Other languages
English (en)
Other versions
JP3097653B2 (ja
Inventor
Katsunobu Suzuki
克信 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10107643A priority Critical patent/JP3097653B2/ja
Priority to US09/291,322 priority patent/US6379996B1/en
Priority to KR1019990013540A priority patent/KR19990083251A/ko
Publication of JPH11307674A publication Critical patent/JPH11307674A/ja
Application granted granted Critical
Publication of JP3097653B2 publication Critical patent/JP3097653B2/ja
Priority to US10/102,901 priority patent/US20020096750A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 パッケージ製造に係るコストアップを抑える
とともに、パッケージ全体の信頼性の向上を図る。 【解決手段】 半導体チップ５１を搭載する位置の金属
箔層３０および有機絶縁層２０を除去して金属板１０を
露出させ、露出した金属板１０の厚さを周囲の有機絶縁
層２０下の金属板１０の厚さに比較して薄くし、薄くな
った部分の金属板１０に対して金型加工を施し、窪み５
０を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に搭載
されるパッケージおよびその製造方法に関し、特に、パ
ッケージ全体の信頼性の向上を図った半導体装置用パッ
ケージおよびその製造方法に関する。
【０００２】
【従来の技術】半導体装置に搭載される従来のパッケー
ジとしては、例えば１９９６年にIEEEが主催したElectr
onic Components and Technology Conference で発表の
論文「TBGA Bond Process for Ground and Power Plane
Connections」に記載されているものがある。図６は、
そのパッケージの部分断面図である。
【０００３】図６に示す従来のパッケージは、高電気的
特性を有する配線層１層タイプのＢＧＡ（Ball Grid Ar
ray ）型パッケージであり、１枚の厚さが均等の金属製
のヒートスプレッダー５３に対して、金型プレス加工に
よって所定の深さの窪み５５を形成したものである。こ
の窪み５５は、ヒートスプレッダー５３が露出してお
り、マウント材５２によって半導体チップ５１がマウン
トされている。一方、ヒートスプレッダー５３の平坦面
６０には、所定の電源電位を供給する電源プレーン６１
が接着剤６２によって貼着されており、更に、この電源
プレーン６１上に所定のパターンを有するポリイミドか
らなる有機絶縁体６３が接着剤６２によって貼着されて
いる。そして、半導体チップ５１の電極５１Ａ、ヒート
スプレッダー５３、電源プレーン６１およびその他の信
号配線は、パターンを形成させた銅箔配線（ＴＡＢ（Ta
pe Automated Bonding）テープ）６４によって行われて
いる。なお、図において、６５は外部電極となる半田ボ
ールであり、５４は窪み５５に搭載された半導体チップ
５１を封止する熱硬化性樹脂である。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示す従来のパッケージ（ＢＧＡ型パッケージ）では、金
型プレス加工により窪み５５を形成しているために、金
属製のヒートスプレッダー５３の厚さをあまり厚くする
ことができない。その制限のなかで厚さを上げること
で、パッケージの剛性が上がり、ハンドリングや半田ボ
ール６５等が搭載される平坦面６０の平坦性等の面で有
利となる。しかし、その反面では、窪み５５の周囲側面
は他の部分と比較して剛性が上がることもあって、そこ
に搭載される半導体チップ５１の発熱によって加熱され
たときには、加熱によって生じる歪みが逃げにくく、半
導体チップ５１の裏面やマウント材５２に強い応力がか
かるようになっていた。このため、半導体チップ５１が
ヒートスプレッダー５３から剥離しやすく、信頼性が低
いという問題点があった。
【０００５】均等な厚さの金属製のヒートスプレッダー
５３をプレス加工して窪み５５を形成させ、そこに半導
体チップ５１を搭載するような従来の構造では、平坦面
６０となる部分の剛性を落とすことなく、半導体チップ
５１が搭載される部分の柔軟性をより向上させることは
できない。金型プレス加工の面からいえば、窪ませる部
分の板厚が薄いほうが望ましいが、そのために板厚が均
等でないヒートスプレッダー５３を予め用意すること
は、その製造工程が煩雑になってコストを向上させると
いったことがあるので現実的でない。
【０００６】従って、本発明の目的は、信頼性を向上さ
せた半導体装置用パッケージおよびその製造方法を提供
することにある。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、半導体装置に搭載されるパッケージであ
って、半導体チップが搭載される金属板を有し、金属板
の半導体チップが搭載される部分の厚みを、他の部分の
厚さよりも薄くさせていることを特徴とする半導体装置
用パッケージを提供するものである。
【０００８】以上の構成において、金属板の半導体チッ
プが搭載される部分の表面に、突起が形成されているこ
とが望ましい。また、金属板の半導体チップが搭載され
る部分を窪ませていることが望ましい。
【０００９】また、本発明は、上記の目的を達成するた
め、金属板上に感光性レジストを塗布し露光現像するこ
とにより、金属板の半導体チップが搭載される部分を避
けて感光性レジストパターンを形成する工程と、感光性
レジストパターンを用いて、搭載される部分の金属板を
エッチングする工程とを有することを特徴とする半導体
装置用パッケージの製造方法を提供するものである。
【００１０】以上の構成において、搭載される部分を所
定の形状のパターンとする感光性レジストパターンを形
成する工程で形成することにより、搭載される部分の金
属板に突起を形成させることが望ましい。
【００１１】更にまた、本発明は、上記の目的を達成す
るため、金属板に有機絶縁層および金属箔層を積層した
３層構造の金属基板上に感光性レジストを塗布し露光現
像することにより、半導体チップが搭載される部分を避
けた形で第１の感光性レジストパターンを形成する第１
の工程と、第１の感光性レジストパターンを用いて金属
箔層をエッチングする第２の工程と、第２の工程が終了
後に残っている金属箔層をエッチングマスクとして用い
て有機絶縁層をエッチング除去し、搭載される部分の金
属板を露出させる第３の工程と、金属基板全面に金属メ
ッキを施す第４の工程と、金属メッキの表面に感光性レ
ジストを塗布し露光現像することにより、第２の感光性
レジストパターンを形成する第５の工程と、第２の感光
性レジストパターンを用いて金属メッキ、金属箔層、及
び搭載される部分の金属板をエッチングする第６の工程
とを有することを特徴とする半導体装置用パッケージの
製造方法を提供するものである。
【００１２】以上の構成において、搭載される部分を所
定の形状のパターンとする第２の感光性レジストパター
ンを第５の工程で形成することにより、搭載される部分
の金属板に突起を形成させることが望ましい。また、第
１および第２の感光性レジストパターンを用いて、金属
箔層、及び金属メッキからなる配線パターンを形成させ
ることが望ましい。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しながら詳細に説明する。
【００１４】〔第１の実施の形態〕図１は、本発明の第
１の実施の形態による半導体装置用パッケージの部分断
面図であり、パッケージの中心を通る線（中心線）によ
り２分割したうちの一方だけを示したものである。図１
において、図６に示す従来例と同じものには同一の符号
を付している。
【００１５】図１に示すように、この半導体装置用パッ
ケージでは、銅またはアルミニウムを主成分とする金属
板１０上に、ポリイミドからなる有機絶縁層２０を形成
し、その有機絶縁層２０上に銅箔からなる金属箔層３０
を形成し、半導体チップ５１を搭載する位置の有機絶縁
層２０および金属箔層３０を除去して金属板１０を露出
させ、露出した部分を金型プレス加工により窪み５０を
形成させている。
【００１６】この金属板１０の窪み５０には、マウント
材５２によって半導体チップ５１がマウントされてい
る。一方、窪み５０が形成されていない金属板１０の平
坦面６０には、有機絶縁層２０および金属箔層３０が積
層され、金属箔層３０上には半田ボール６５が接着剤６
２によって固定されている。この半田ボール６５は、ス
ルーホール部１２で金属箔層３０および金属板１０のラ
ンドパターン１１と電気的に接続されている。ランドパ
ターン１１は金属板１０をエッチングによって形成した
ものである。また、半導体チップ５１の電極５１Ａは金
線５１Ｂによって金属箔層３０および金属板１０の露出
されている部分に接続されている。なお、窪み５０に搭
載された半導体チップ５１は、熱硬化性樹脂５４によっ
て封止されており、ダム４０はこの熱硬化性樹脂５４に
よって半導体チップ５１を封止する際に樹脂が金属板１
０の平坦面６０に漏出しないように設けられたものであ
る。
【００１７】図２は、上記パッケージを用いて組み立て
られる半導体装置の構造を示す一部断面斜視図である。
このパッケージ構造では、約０．２０（望ましい範囲は
０．２０〜０．５０）ｍｍ厚の金属板１０の表面上に、
約５０（望ましい範囲は２５〜６０）μｍ厚の有機絶縁
層２０が設けられている。更に、その上に約２０（望ま
しい範囲は１８〜３５）μｍ厚の銅箔より形成された金
属箔層３０が形成されている。
【００１８】半導体チップ５１が搭載される位置の金属
箔層３０および有機絶縁層２０は除去されて金属板１０
が露出している。この露出した部分の金属板１０の厚さ
ｂは露出していない部分の金属板１０の厚さａに対して
約２０〜５０μｍ薄くなっている。この薄くなった金属
板１０に金属加工を施すことで、窪み５０が形成されて
いる。
【００１９】図３は、上記パッケージの製造方法を説明
するための図である。ここでは、前述したように、約
０．２ｍｍ厚の金属板１０上に５０μｍ厚の有機絶縁層
２０および約２０μｍの金属箔層３０ａが積層された３
層構造の金属基板が用意されていることを前提として、
これを用いた際のパッケージの製造方法について説明す
る。
【００２０】（１）まず、３層構造の金属基板上に感光
性レジストを塗布し、露光現像することにより、感光性
レジストパターン３１を形成する（図３（１））。 （２）この感光性レジストパターン３１を用いて半導体
チップ搭載部３２および約０．１ｍｍφのスルーホール
部１２の金属箔層３０ａを除去し、下層の有機絶縁層２
０を露出させる（図３（２））。 （３）感光性レジストパターン３１を除去した後、金属
箔層３０ａを有機絶縁層２０のエッチングマスクとし、
有機絶縁層２０をエッチング除去する。この際、半導体
チップ搭載部３２およびスルーホール部１２には金属板
１０が露出する（図３（３））。 （４）全面に銅等の金属メッキ３４を例えば約２５μｍ
の厚さで施す（図３（４））。 （５）金属メッキ３４の全表面上に再び感光性レジスト
を塗布して、露光現像することにより、感光性レジスト
パターン３５を形成する（図３（５））。そのパターン
３５は、半導体チップ搭載部３２を覆わないように形成
する。 （６）この感光性レジストパターン３５を用いて金属メ
ッキ３４および金属箔層３０ａをエッチングする。この
とき、半導体チップ搭載部３２には有機絶縁層２０がな
いため、金属板１０のそこの部分はエッチングされ薄く
なる（図３（６））。 （７）残った表面の感光性レジストパターン３５を除去
する（図３（７））。これにより、金属箔層３０ａおよ
び金属箔層３０ａに積層された金属メッキ３４が、金属
箔層３０として露出される。 （８）そして、金属板１０の底面側からエッチングを行
い、金属箔層３０とスルーホール部１２で電気的に導通
されたランドパターン１１を形成する。また、板厚が薄
くなった半導体チップ搭載部３２に金型加工を施して窪
み５０を形成する（図３（８））。なお、このランドパ
ターン１１は形成させなくても良い。
【００２１】このようにして、金属板１０の金型加工さ
れる部分、即ち、半導体チップ５１が搭載される部分
を、それ以外の部分の厚さよりも薄くさせている。この
ため、薄くなった部分のフレキシブル性を向上させつ
つ、パッケージ全体の剛性の低下を回避させることがで
きる。このフレキシブル性の向上によって、加熱時に生
じるパッケージ内応力および外応力が低減される。この
ため、半導体チップ５１の剥離等の発生はより抑えられ
て信頼性が向上することになる。
【００２２】半導体チップ搭載部３２の板厚をエッチン
グにより薄くさせるようにしたことで、信号の配線パタ
ーンである金属箔層３０の形成を並行して行うことがで
きる。配線パターンを形成するための製造工程が省かれ
る結果、製造コストをより抑えることができるようにな
る。図６の従来例と比較した場合には、製品の品種毎に
ＴＡＢテープ６４を作製したり、ヒートスプレダー５３
や半導体チップ５１にＴＡＢテープ６４を貼ったりする
ような工程が不要となり、その分のコストを低減させる
ことができる。
【００２３】〔第２の実施の形態〕図４は、本発明の第
２の実施の形態による半導体装置用パッケージの部分断
面図であり、パッケージの中心を通る線（中心線）によ
り２分割されるうちの一方を示したものである。図１と
同一の内容には同一の符号を付したので重複する説明は
省略するが、この半導体装置用パッケージにおいては、
図に示す通り、半導体チップ５１が搭載される部分の金
属板１０の表面に、５〜６μｍまたは１０μｍ程度の複
数の小さい突起７０を設けている。
【００２４】図５は、上記パッケージの製造方法を説明
するための図である。ここでも、第１の実施の形態で前
提とした材料と同じ材料が用意されているとの前提で製
造方法について説明する。
【００２５】（１）まず、３層構造の金属基板上に感光
性レジストを塗布し、露光現像することにより、感光性
レジストパターン３１を形成する（図５（１））。 （２）この感光性レジストパターン３１を用いて半導体
チップ搭載部３２および約０．１ｍｍφのスルーホール
部１２の金属箔層３０ａを除去し、下層の有機絶縁層２
０を露出させる（図５（２））。 （３）感光性レジストパターン３１を除去した後、金属
箔層３０ａを有機絶縁層２０のエッチングマスクとし、
有機絶縁層２０をエッチング除去する。この際、半導体
チップ搭載部３２およびスルーホール部１２には金属板
１０が露出する（図５（３））。 （４）全面に銅等の金属メッキ３４を例えば約２５μｍ
の厚さで施す（図５（４））。 （５）金属メッキ３４の全表面上に再び感光性レジスト
を塗布して、露光現像することにより、感光性レジスト
パターン３５を形成する。このとき、感光性レジストパ
ターン３５の半導体チップ搭載部３２上の部分は５０〜
１００μｍの方形の格子状のパターンに形成する（図５
（５））。なお、半導体チップ搭載部３２上の部分のパ
ターンは、これに限定されるものではなく、例えば予め
定めた形を一様に並べたような模様のパターンであって
も良い。 （６）この感光性レジストパターン３５を用いて金属メ
ッキ３４、金属箔層３０ａ、および金属板１０をエッチ
ングする（図５（６））。このとき、半導体チップ搭載
部３２には有機絶縁層２０がなく、また、格子状にレジ
ストパターン３５が形成されているため、金属板１０の
そこの部分には突起７０が、例えばその断面が高さ数１
０μｍの等脚台形の形で形成される。そのような突起７
０が複数形成されることで、半導体チップ搭載部３２の
板厚は全体的に薄くなる。 （７）そして、残った表面の感光性レジストパターン３
５を除去する（図５（７））。これにより、金属箔層３
０ａおよび金属箔層３０ａに積層された金属メッキ３４
が、金属箔層３０として露出される。 （８）最後に、金属板１０の底面側からエッチングを行
い、金属箔層３０とスルーホール部１２で電気的に導通
されたランドパターン１１を形成する。また、板厚が薄
くなった半導体チップ搭載部３２の金属板１０に対して
金型加工を施して窪み５０を形成する（図５（８））。
この金型加工の際に金型と突起７０が当接して突起７０
の高さが数μｍになるように金型のクリアランスを設定
する。これにより、突起７０が潰れて表面にしわがで
き、表面積が増加するので、銀ペーストのような金属が
混入した接着剤との接触表面積が上昇し金属板１０との
密着力が向上する。このため、パッケージの信頼性が第
１の実施の形態と比較してより向上することになる。上
記ランドパターン１１は形成させなくても良い。
【００２６】なお、第１および第２の実施の形態は、Ｂ
ＧＡタイプのパッケージに本発明を適用させたものであ
るが、本発明を適用できるタイプはＢＧＡタイプに限定
されるものではない。本発明は様々なタイプのパッケー
ジにも広く適用することができるものである。
【００２７】
【発明の効果】以上説明したように、本発明の半導体装
置用パッケージおよびその製造方法によれば、金属板の
半導体チップを搭載する部分の板厚を他の部分よりも薄
くさせたため、パッケージ全体の剛性を低下させること
なく、その搭載する部分の柔軟性を向上させることがで
きる。その結果、半導体チップの発熱による影響が低減
されるため、パッケージ全体の信頼性を向上させること
ができる。半導体チップを搭載する部分の金属板に突起
を形成して表面積を増大させた場合には、その信頼性を
より向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置用
パッケージを示す部分断面図である。
【図２】第１の実施の形態による半導体装置用パッケー
ジの構造を示す図である。
【図３】第１の実施の形態の半導体装置用パッケージの
製造方法を示す図である。
【図４】本発明の第２の実施の形態による半導体装置用
パッケージを示す図であり、パッケージの中心線から半
分の断面図である。
【図５】第２の実施の形態の半導体装置用パッケージの
製造方法を示す図である。
【図６】従来の配線層１層タイプのＢＧＡ型半導体装置
用パッケージを示す図であり、パッケージの中心線から
半分の断面図である。
【符号の説明】
１０ 金属板 １１ ランドパターン １２ スルーホール部 ２０ 有機絶縁層 ３０ 金属箔層 ３１ 感光性レジストパターン ３２ 半導体チップ搭載部 ３４ 金属メッキ ３５ 感光性レジストパターン ４０ ダム ５０ 窪み ５１ 半導体チップ ５１Ａ 電極 ５１Ｂ 金線 ５２ マウント材 ５４ 熱硬化性樹脂 ６０ 平坦面 ６２ 接着剤 ６５ 半田ボール ７０ 突起

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置に搭載されるパッケージであ
    って、 半導体チップが搭載される金属板を有し、 前記金属板の前記半導体チップが搭載される部分の厚み
    を、他の部分の厚さよりも薄くさせていることを特徴と
    する半導体装置用パッケージ。
  2. 【請求項２】 前記金属板の前記半導体チップが搭載さ
    れる部分の表面に、突起が形成されていることを特徴と
    する請求項１に記載の半導体装置用パッケージ。
  3. 【請求項３】 前記金属板の前記半導体チップが搭載さ
    れる部分を窪ませていることを特徴とする請求項１また
    は２に記載の半導体装置用パッケージ。
  4. 【請求項４】 金属板上に感光性レジストを塗布し露光
    現像することにより、前記金属板の半導体チップが搭載
    される部分を避けて感光性レジストパターンを形成する
    工程と、 前記感光性レジストパターンを用いて、前記搭載される
    部分の前記金属板をエッチングする工程とを有すること
    を特徴とする半導体装置用パッケージの製造方法。
  5. 【請求項５】 前記搭載される部分を所定の形状のパタ
    ーンとする前記感光性レジストパターンを前記形成する
    工程で形成することにより、前記搭載される部分の前記
    金属板に突起を形成させることを特徴とする請求項４記
    載の半導体装置用パッケージの製造方法。
  6. 【請求項６】 金属板に有機絶縁層および金属箔層を積
    層した３層構造の金属基板上に感光性レジストを塗布し
    露光現像することにより、半導体チップが搭載される部
    分を避けた形で第１の感光性レジストパターンを形成す
    る第１の工程と、 前記第１の感光性レジストパターンを用いて前記金属箔
    層をエッチングする第２の工程と、 前記第２の工程が終了後に残っている前記金属箔層をエ
    ッチングマスクとして用いて前記有機絶縁層をエッチン
    グ除去し、前記搭載される部分の前記金属板を露出させ
    る第３の工程と、 前記金属基板全面に金属メッキを施す第４の工程と、 前記金属メッキの表面に感光性レジストを塗布し露光現
    像することにより、第２の感光性レジストパターンを形
    成する第５の工程と、 前記第２の感光性レジストパターンを用いて前記金属メ
    ッキ、前記金属箔層、及び前記搭載される部分の前記金
    属板をエッチングする第６の工程とを有することを特徴
    とする半導体装置用パッケージの製造方法。
  7. 【請求項７】 前記搭載される部分を所定の形状のパタ
    ーンとする前記第２の感光性レジストパターンを前記第
    ５の工程で形成することにより、前記搭載される部分の
    前記金属板に突起を形成させることを特徴とする請求項
    ６記載の半導体装置用パッケージの製造方法。
  8. 【請求項８】 前記第１および第２の感光性レジストパ
    ターンを用いて、前記金属箔層、及び金属メッキからな
    る配線パターンを形成させることを特徴とする請求項６
    または７記載の半導体装置用パッケージの製造方法。
JP10107643A 1998-04-17 1998-04-17 半導体装置用パッケージおよびその製造方法 Expired - Fee Related JP3097653B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10107643A JP3097653B2 (ja) 1998-04-17 1998-04-17 半導体装置用パッケージおよびその製造方法
US09/291,322 US6379996B1 (en) 1998-04-17 1999-04-15 Package for semiconductor chip having thin recess portion and thick plane portion
KR1019990013540A KR19990083251A (ko) 1998-04-17 1999-04-16 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
US10/102,901 US20020096750A1 (en) 1998-04-17 2002-03-22 Package for semiconductor chip having thin recess portion and thick plane portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10107643A JP3097653B2 (ja) 1998-04-17 1998-04-17 半導体装置用パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH11307674A true JPH11307674A (ja) 1999-11-05
JP3097653B2 JP3097653B2 (ja) 2000-10-10

Family

ID=14464402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10107643A Expired - Fee Related JP3097653B2 (ja) 1998-04-17 1998-04-17 半導体装置用パッケージおよびその製造方法

Country Status (3)

Country Link
US (2) US6379996B1 (ja)
JP (1) JP3097653B2 (ja)
KR (1) KR19990083251A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1333490A2 (en) * 2002-02-01 2003-08-06 Broadcom Corporation Ball grid array package with patterned stiffener layer
EP1256980A3 (en) * 2001-05-07 2005-04-20 Broadcom Corporation Ball grid array package with a heat spreader and method for making the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
KR100378285B1 (en) * 2001-06-15 2003-03-29 Dongbu Electronics Co Ltd Semiconductor package and fabricating method thereof
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6897562B2 (en) * 2003-04-11 2005-05-24 Motorola Corporation Electronic component and method of manufacturing same
US7247493B2 (en) * 2004-05-18 2007-07-24 Virbac Corporation Reusable pH sensor device and related methods
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US8829557B2 (en) * 2011-04-08 2014-09-09 Lg Innotek Co., Ltd. Light emitting device module and lighting system including the same
JP6041440B2 (ja) * 2013-11-18 2016-12-07 ジャパンマリンユナイテッド株式会社 フィン装置及び船舶
JP6351700B2 (ja) 2016-12-27 2018-07-04 ジャパンマリンユナイテッド株式会社 フィン装置及び船舶

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8000123A (nl) 1980-01-09 1981-08-03 Philips Nv Inrichting voor het schrijven van digitale informatie in een schijfvormige optisch uitleesbare registratiedrager.
JPH04103150A (ja) 1990-08-23 1992-04-06 Mitsubishi Materials Corp Ｉｃ実装構造
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
PT782765E (pt) 1994-09-23 2000-12-29 Imec Inter Uni Micro Electr Embalagem matricial com saliencias de polimero
JP3096226B2 (ja) 1995-05-09 2000-10-10 株式会社三井ハイテック 半導体装置の製造方法
JPH0922962A (ja) 1995-07-06 1997-01-21 Fuji Kiko Denshi Kk キャビティ・ダウン・ボール・グリッド・アレイ
JP3292798B2 (ja) 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
JPH09213831A (ja) 1996-01-30 1997-08-15 Mitsubishi Electric Corp 半導体装置，及びその製造方法
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JP3982895B2 (ja) 1997-04-09 2007-09-26 三井化学株式会社 金属ベース半導体回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256980A3 (en) * 2001-05-07 2005-04-20 Broadcom Corporation Ball grid array package with a heat spreader and method for making the same
EP1333490A2 (en) * 2002-02-01 2003-08-06 Broadcom Corporation Ball grid array package with patterned stiffener layer

Also Published As

Publication number Publication date
KR19990083251A (ko) 1999-11-25
US20020096750A1 (en) 2002-07-25
US6379996B1 (en) 2002-04-30
JP3097653B2 (ja) 2000-10-10

Similar Documents

Publication Publication Date Title
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
JP3780122B2 (ja) 半導体装置の製造方法
JP3097653B2 (ja) 半導体装置用パッケージおよびその製造方法
JP2001102484A (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JPH1197573A (ja) 半導体パッケージ
JP2000332145A (ja) 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001015629A (ja) 半導体装置及びその製造方法
JP3513983B2 (ja) チップキャリアの製造方法
JP3103281B2 (ja) 樹脂封止型半導体装置
JP2740977B2 (ja) 半導体装置
JP2632762B2 (ja) 半導体素子搭載用基板の製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP3337911B2 (ja) 半導体装置及びその製造方法
CN211265447U (zh) 一种封装体
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP3336235B2 (ja) 半導体装置およびその製造方法
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JP3910937B2 (ja) 半導体装置
JPH07249708A (ja) 半導体装置及びその実装構造
JP2001015561A (ja) 放熱板兼補強板付きｔａｂテープ及び半導体装置
JPH0982752A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000711

LAPS Cancellation because of no payment of annual fees