JP2001102484A - 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 - Google Patents

半導体装置及びその製造方法並びにキャリア基板及びその製造方法

Info

Publication number
JP2001102484A
JP2001102484A JP28095099A JP28095099A JP2001102484A JP 2001102484 A JP2001102484 A JP 2001102484A JP 28095099 A JP28095099 A JP 28095099A JP 28095099 A JP28095099 A JP 28095099A JP 2001102484 A JP2001102484 A JP 2001102484A
Authority
JP
Japan
Prior art keywords
metal film
mounting
semiconductor device
carrier substrate
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28095099A
Other languages
English (en)
Other versions
JP3691993B2 (ja
Inventor
Yoshio Furuhata
吉雄 古畑
Takeshi Kobayashi
剛 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP28095099A priority Critical patent/JP3691993B2/ja
Priority to US09/670,258 priority patent/US6423643B1/en
Priority to DE60033901T priority patent/DE60033901T2/de
Priority to EP00308453A priority patent/EP1091401B1/en
Priority to TW089120114A priority patent/TW471149B/zh
Priority to KR1020000057415A priority patent/KR100721839B1/ko
Publication of JP2001102484A publication Critical patent/JP2001102484A/ja
Application granted granted Critical
Publication of JP3691993B2 publication Critical patent/JP3691993B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 製造工程を簡略化して、低コストで量産可能
な半導体装置を提供する。 【解決手段】 半導体素子２と、該半導体素子２を底部
に搭載すると共に、該底部の周囲にその位置よりも高い
段部４ａを形成した搭載部金属膜４と、該搭載部金属膜
４の周囲に離間して位置し、半導体素子２の信号用電極
部と電気的に接続した接続部金属膜５と、搭載部金属膜
４及び接続部金属膜５の実装面側を露出させて半導体素
子２、搭載部金属膜４及び接続部金属膜５を樹脂封止し
た樹脂封止部７とを具備し、搭載部金属膜４の段部４ａ
と半導体素子２のグランド用電極部とを電気的に接続し
た。

Description

【発明の詳細な説明】
【０００１】
【発明の属する利用分野】本発明は半導体装置及びその
製造方法並びにキャリア基板及びその製造方法に関す
る。
【０００２】
【従来の技術】今日、携帯電話などの小型の電子機器の
普及により、該電子機器に装備されている半導体装置に
も、小型化、低コスト化が求められている。従来のリー
ドフレームに半導体素子を搭載した樹脂封止してなる半
導体装置は、インナーリードからアウターリードへの引
き回し面積や、実装面積が大きい。また、ＢＧＡ（Ball
・Grid・Array）タイプの半導体装置は、半導体素子を
搭載する基板を用いるため製造コストが高くなるなどの
課題があった。
【０００３】そこで、半導体装置を小型化して実装面積
を縮小し、低コスト化を図ることを意図して、例えば特
開平９−１６２３４８号公報に示す半導体装置が提案さ
れている。この特開平９−１６２３４８号公報に示す半
導体装置は、素子固定樹脂に搭載された半導体素子と、
該半導体素子がエポキシ樹脂により封止されてなる樹脂
パッケージと、該樹脂パッケージの実装面側に形成され
た樹脂突起を覆う金属膜とを有し、半導体素子の電極部
と金属膜とがワイヤボンディングにより電気的に接続さ
れている。この半導体装置は、リードフレームを用いた
場合のような、インナーリードやアウターリードが不要
であり、ＢＧＡタイプのような搭載基板が不要であり、
金属膜が熱放散性を向上させたり、基板実装する際に接
続端子と同様の機能を果たすため実装性が良い。
【０００４】上記半導体装置のうち高周波用の半導体素
子を搭載するものにおいては、ノイズの混入等を防止し
て電気的特性を安定させるため半導体素子を搭載する搭
載部金属膜をグランド用端子として使用することが望ま
しい。よって、半導体素子のグランド用電極部と搭載部
金属膜とを電気的に接続する必要がある。例えば、図４
に示す半導体装置５１において、半導体素子５２を搭載
した搭載部金属膜５３及び半導体素子５２と電気的に接
続された接続部金属膜５４は、実装面側に膨出して形成
されている。この搭載部金属膜５３の周縁部には、グラ
ンド用接続部５５が外側に延設して形成されている。半
導体素子５２のグランド用電極部とグランド用接続部５
５とはワイヤ５６により電気的に接続されており、信号
用電極部と接続部金属膜５４とはワイヤ５８により電気
的に接続されている。
【０００５】また、搭載部金属膜５３を可能な限りコン
パクトに設計し、ワイヤ５６の長さを可能な限り短くす
るためには、グランド用接続部５５を半導体素子５２の
直近に設けることが好ましい。このため、搭載部金属膜
５３を段状に形成したいという要望があった。この搭載
部金属膜５３を段状に形成するため、半導体装置５１の
製造用のキャリア基板の製造方法について、図５（ａ）
〜（ｈ）及び図６（ａ）（ｂ）を参照して説明する。
尚、図５においては、接続部金属膜５４については、図
示を省略するものとし、搭載部金属膜５３の形成工程を
中心に説明する。
【０００６】図５（ａ）において、例えば銅板などの金
属基材６０の両面にエッチングレジスト（感光性レジス
ト）６１を塗布する。次に、図５（ｂ）において、所要
の大きさに中央抜きパターン６２を形成すべくフォトマ
スクを重ね合わせて露光現像を行いレジストパターンを
形成する（図６（ａ）参照）。次に、図５（ｃ）におい
て、１段目のハーフエッチングを行い（金属基材６０の
板厚の約１／４）、接続用凹部６３を形成する。この場
合、金属基材６０に銅板を用いた場合には、エッチング
液は塩化第２鉄などが好適に用いられる。次に、図５
（ｄ）において、エッチングレジスト６１を剥離して、
金属基材６０に接続用凹部６３が形成される。
【０００７】図５（ｅ）において、接続用凹部６３が形
成された金属基材６０に、再度エッチングレジスト（感
光性レジスト）６１を塗布して、所要の大きさに中央抜
きパターン６４を形成すべくフォトマスクをアライメン
トして重ね合わせて露光現像を行いレジストパターンを
形成する（図６（ｂ）参照）。次に、図５（ｆ）におい
て、２段目のハーフエッチングを行い（金属基材６０の
板厚の約１／２）、搭載用凹部６５を形成する。次に、
図５（ｇ）において、エッチングレジスト６１を剥離し
て、金属基材６０に深さの異なる接続用凹部６３と搭載
用凹部６５が段状に形成される。尚、ハーフエッチング
の面積や深さはフォトマスクの中央抜きパターンのデザ
インを変えることで、自在に調整できる。
【０００８】次に、図５（ｈ）において、金属基材６０
の接続用凹部６３と搭載用凹部６５以外の部位を図示し
ないレジストで覆って、電解めっき法、蒸着法或いはス
パッタリング法などにより金属膜を多層形成する。これ
によって、搭載部金属膜５３が段状に形成されたキャリ
ア基板６６が形成される。
【０００９】
【発明が解決しようとする課題】しかしながら、上記キ
ャリア基板６６の搭載部金属膜５３を段状に形成するた
めに、金属基材６０に対してエッチングレジスト６１の
塗布から露光現像を経てハーフエッチングを行うまでの
工程を複数回繰り返すのは、製造工程が複雑になり、製
造コストが増加する。また、例えばエッチングレジスト
６１を露光現像して、大きさが異なる１回目の中央抜き
パターン６２と２回目の中央抜きパターン６４とを重な
る位置で形成する場合、高度なアライメント精度が要求
されるため、不良品が多発して歩留まりが低下するおそ
れがあった。
【００１０】本発明の目的は、上記従来技術の課題を解
決し、製造工程を簡略化して、低コストで量産可能な半
導体装置を及びその製造方法並びに該半導体装置に用い
られるキャリア基板及びその製造方法を提供することに
ある。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。即ち、半導体装置にお
いては、半導体素子と、該半導体素子を底部に搭載する
と共に、該底部の周囲にその位置よりも高い段部を形成
した搭載部金属膜と、該搭載部金属膜の周囲に離間して
位置し、半導体素子の信号用電極部と電気的に接続した
接続部金属膜と、搭載部金属膜及び接続部金属膜の実装
面側を露出させて半導体素子、搭載部金属膜及び接続部
金属膜を樹脂封止した樹脂封止部とを具備し、搭載部金
属膜の段部と半導体素子のグランド用電極部とを電気的
に接続したことを特徴とする。また、搭載部金属膜及び
接続部金属膜は、実装面側より金層、パラジウム層、ニ
ッケル層、及びパラジウム層の四層膜により形成されて
いることを特徴とする。
【００１２】上記半導体装置の製造に用いられるキャリ
ア基板においては、金属基材の一面側に、中央部に向け
て段状に低くなるように形成された搭載用凹部と、該搭
載用凹部の周囲に離間して形成された接続用凹部とが形
成され、搭載用凹部及び接続用凹部内に搭載部金属膜及
び接続部金属膜がそれぞれ形成されていることを特徴と
する。また、キャリア基板の製造方法においては、金属
基材の両面にエッチングレジストを塗布する工程と、エ
ッチングレジストに、金属基材の搭載用凹部に対応する
部位に、中央抜きパターン及び該中央抜きパターンを囲
むリング状抜きパターンをそれぞれ形成すると共に、金
属基材の接続用凹部に対応する部位に、接続用抜きパタ
ーンを形成する工程と、エッチングレジストをマスクと
して金属基材をハーフエッチングし、リング状抜きパタ
ーンと中央抜きパターンとの間の金属基材をサイドエッ
チングにより除去して中央部よりも高い段部を有する搭
載用凹部を形成すると共に、該搭載用凹部の周囲に離間
して接続用凹部を形成する工程と、搭載用凹部及び接続
用凹部に、搭載部金属膜及び接続部金属膜をそれぞれ形
成する工程と、エッチングレジストを除去する工程とを
含むことを特徴とする。
【００１３】また、上記キャリア基板を用いた半導体装
置の製造方法においては、キャリア基板の搭載部金属膜
に半導体素子を搭載する工程と、半導体素子のグランド
用電極部と搭載部金属膜の段部とを電気的に接続すると
共に、半導体素子の信号用電極部と接続部金属膜とを電
気的に接続する工程と、搭載部金属膜、接続部金属膜及
び半導体素子を封止して樹脂封止部を形成する工程と、
キャリア基板から樹脂封止部を搭載部金属膜及び接続部
金属膜と共に分離する工程とを含むことを特徴とする。
【００１４】また、半導体装置の製造方法において、半
導体素子を搭載部金属膜に搭載した後、キャリア基板の
搭載部金属膜及び接続部金属膜上にスタッドバンプを形
成する工程を有していても良い。また、キャリア基板か
ら樹脂封止部を搭載部金属膜及び接続部金属膜と共に分
離する場合、金属基材をエッチングにより除去してキャ
リア基板から樹脂封止部を分離したり、或いは樹脂封止
部をキャリア基板から引き剥がして分離しても良い。
【００１５】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面と共に詳述する。本実施例では、携帯
電話などの電子機器に用いられる高周波アナログ用ＩＣ
を搭載した半導体装置及びその製造方法について説明す
るものとする。図１（ａ）〜（ｊ）は半導体装置の製造
工程を示す説明図、図２は金属膜の一例を示す断面説明
図、図３は図１（ｂ）の矢印Ｃ−Ｃ矢視図である。
【００１６】先ず、半導体装置の概略構成について説明
する。図１（ｊ）において、１は半導体装置であり、以
下の構成を有する。半導体素子２は接着剤層３を介して
段状に形成された搭載部金属膜４の底部に搭載されてい
る。この接着剤層３としては、熱放散性及び導電性を有
する材料、例えば銀の粒子を含んだ導電性エポキシ樹脂
剤が好適に用いられる。半導体素子２の電極部２ａのう
ちグランド用電極部は、搭載部金属膜４の底部の周囲に
形成された該底部よりも高い段部４ａに金線などのワイ
ヤ６により電気的に接続されている。また、半導体素子
２の電極部２ａのうち信号用電極部は、搭載部金属膜４
の周囲に離間して形成された接続部金属膜５と金線など
のワイヤ６により電気的に接続されている。半導体素子
２、該半導体素子２を搭載した搭載部金属膜４及び接続
部金属膜５はエポキシ樹脂による樹脂封止部７に封止さ
れている。搭載部金属膜４や接続部金属膜５は、樹脂封
止部７の実装面側に突出して露出形成されている。本実
施例では、搭載部金属膜４は半導体装置１のダイパッ
ド、放熱板及びグランド端子部を兼用しており、接続部
金属膜５は信号ラインとなる接続端子部として各々機能
している。
【００１７】また、搭載部金属膜４や接続部金属膜５は
多層形成された金属膜により構成されている。本実施例
では、図２に示すように、外層となる実装面側より金層
９、パラジウム層１０、ニッケル層１１、及びパラジウ
ム層１２の四層膜により形成されている。外層は基板端
子とのはんだ接合性、内層はワイヤ６との接合性を考慮
して様々な金属膜による組み合わせが適用可能である。
【００１８】次に半導体装置１の製造工程について図１
（ａ）〜（ｊ）及び図３を参照して説明する。図１
（ａ）において、銅板などの金属基材１３を用いてその
両面にエッチングレジスト１４を塗布する。このエッチ
ングレジスト１４には、例えば感光性樹脂が好適に用い
られる。このエッチングレジスト１４上にフォトマスク
を重ね合わせて露光現像することにより、金属膜形成部
位に対応するエッチングレジスト１４を除去して図１
（ｂ）に示すレジストパターン１５を形成する。具体的
には、図３に示すように、金属基材１３の搭載用凹部１
６に対応する部位に、中央抜きパターン２０及び該中央
抜きパターン２０を囲むリング状抜きパターン２１を各
々形成する。また、図１（ｂ）に示すように、金属基材
１３の接続用凹部１７に対応する部位に、接続用抜きパ
ターン２２を形成する。
【００１９】次に、図１（ｃ）において、エッチングレ
ジスト１４をマスクとして金属基材１３をハーフエッチ
ングして搭載用凹部１６と接続用凹部１７を形成する。
具体的には、リング状抜きパターン２１と中央抜きパタ
ーン２０間の金属基材１３をサイドエッチングにより除
去して中央部よりも一段高い段部を有する搭載用凹部１
６を形成すると共に、該搭載用凹部１６の周囲に離間し
て接続用凹部１７を形成する。このように、搭載用凹部
１６とその周囲に離間して接続用凹部１７が１回の露光
エッチング工程でそれぞれ形成される。この場合、ハー
フエッチングの面積や深さは、リング状抜きパターン２
１と中央抜きパターン２０の大きさや形状などのフォト
マスクのデザインを変えることで自在に調整できる。ま
た、金属基材１３として銅板を用いた場合には、エッチ
ング液には塩化第２鉄等が好適に用いられる。
【００２０】次に、図１（ｄ）において、エッチングレ
ジスト１４をマスクとして搭載用凹部１６及び接続用凹
部１７内に電解めっきにより金属膜を多層形成して、搭
載部金属膜４及び接続部金属膜５をそれぞれ形成する。
前述したように実装面側より金層９、パラジウム層１
０、ニッケル層１１、及びパラジウム層１２の四層膜に
て形成する。尚、エッチングレジスト１４を除去した
後、別途めっき用レジストパターンを形成して上記搭載
用凹部１６及び接続用凹部１７内に電解めっきを行って
も良い。また、上記各金属膜は電解めっき法に限らず、
蒸着法或いはスパッタリング法により形成しても良い。
尚、各金属膜と金属基材１３との分離性を高めるため、
予め、搭載用凹部１６及び接続用凹部１７に導電ペース
トなどの分離性を高める部材を塗布しておいても良い。
【００２１】次に、図１（ｅ）において、金属基材１３
の両面を覆うエッチングレジストを除去してキャリア基
板１８が形成される。キャリア基板１８の中央部には搭
載部金属膜４が段状（本実施例では２段）に形成され、
その周囲には接続部金属膜５が離間して多数形成されて
いる。
【００２２】次に、図１（ｆ）において、キャリア基板
１８に形成された搭載部金属膜４に接着剤層３を介して
半導体素子２を搭載する。接着剤層３としては、熱放散
性及び導電性を考慮して銀の粒子を含んだエポキシ樹脂
剤（銀ペースト）が好適に用いられる。次いで、図１
（ｇ）において、搭載部金属膜４の段部４ａ及び接続部
金属膜５に、例えば金バンプなどのスタッドバンプ１９
を形成する。このスタッドバンプ１９は、例えば特開平
１０−７９４４８号に開示されたように、キャピラリを
用いてパラジウム層１２に超音波溶接により金ボールを
ボールボンディングし、該金ボールをキャピラリの下動
により一旦押し潰してから上動させて金ワイヤを切断す
ることにより形成される。このように金ボールを押し潰
すことにより、パラジウム層１２に強固に接合させるこ
とができる。また、スタッドバンプ１９とワイヤ６とは
同一材質であるため、接合性を向上させることができ
る。尚、このスタッドバンプ１９は、ワイヤ６を直接接
続部金属膜５や段部４ａに接合可能な場合には省略する
ことも可能である。
【００２３】次に、図１（ｈ）において、半導体素子２
の電極部２ａと、搭載部金属膜４及び接続部金属膜５に
形成されたスタッドバンプ１９とをワイヤ６により電気
的に接続する。このとき、ワイヤボンディングはキャピ
ラリにより先ずワイヤ６の一端を電極部２ａ側に接合し
てから他端をスタッドバンプ１９に接合する。或いは先
ずワイヤ６の一端をスタッドバンプ１９に接合に接合し
てから他端を電極部２ａ側に接合しても良い。この場合
には、ワイヤループの低背化を図ることができる。尚、
高密度配線に伴うショート等の不具合を防止するため、
金ワイヤ６は、絶縁材料により被覆された被覆ワイヤで
あっても良い。
【００２４】次に、図１（ｉ）において、キャリア基板
１８を図示しない樹脂封止装置に搬入して、エポキシ樹
脂により樹脂封止する。キャリア基板１８の一面側に搭
載された半導体素子２や搭載部金属膜４及び接続部金属
膜５の半導体素子搭載面側は樹脂封止部７により覆われ
ている。
【００２５】次に、図１（ｊ）において、キャリア基板
１８から樹脂封止部７を搭載部金属膜４及び接続部金属
膜５と共に分離する。分離工程は、搭載部金属膜４及び
接続部金属膜５に相当する各金属膜を残して金属基材１
３をエッチングにより除去することにより分離しても良
いし、或いは樹脂封止部７をキャリア基板１８から機械
的に引き剥がすことにより分離しても良い。
【００２６】このように、半導体装置１の搭載部金属膜
４をハーフエッチングにより段状に形成したので、半導
体素子２の直近に形成された段部４ａと半導体素子２の
グランド用電極部とをワイヤ６により最短距離で接続で
きる。これによって、搭載部金属膜４をグランド端子部
に形成することができ、半導体素子２へのノイズの侵入
を抑えてシールド効果を高めることができる。また、搭
載部金属膜４を１回の露光エッチング工程を経て段状に
形成できるので、半導体装置１の製造工程を大幅に簡略
化して、低コストで量産化を図ることが可能である。ま
た、半導体装置１に用いられるキャリア基板１８及びそ
の製造方法によれば、搭載部金属膜４を１回の露光エッ
チング工程を経て段状に形成できるので、２回目以降の
露光エッチング工程を行う際に１回目に形成されたエッ
チングパターンに対してフォトマスクを高精度にアライ
メントする必要もないので、不良品の発生率を低減させ
て歩留まりを向上させることができる。
【００２７】以上、本発明の好適な実施例について種々
述べてきたが、本発明は上述した各実施例に限定される
のものではなく、例えば多層に形成した各金属膜の構成
や材質は適宜変更可能であり、段状に形成した搭載部金
属膜４の段部４ａの数などは任意に変更可能である等、
発明の精神を逸脱しない範囲で多くの改変を施し得るの
はもちろんである。
【００２８】
【発明の効果】本発明に係る半導体装置及びその製造方
法を用いると、半導体装置の搭載部金属膜をハーフエッ
チングにより段状に形成したので、半導体素子の直近に
形成された段部と半導体素子のグランド用電極部とをワ
イヤにより最短距離で接続できる。これによって、搭載
部金属膜をグランド端子部に形成することができ、半導
体素子へのノイズの侵入を抑えてシールド効果を高める
ことができる。また、搭載部金属膜を１回の露光エッチ
ング工程を経て段状に形成できるので、半導体装置の製
造工程を大幅に簡略化して、低コストで量産化を図るこ
とが可能である。また、半導体装置に用いられるキャリ
ア基板及びその製造方法によれば、搭載部金属膜を１回
の露光エッチング工程を経て段状に形成できるので、２
回目以降の露光エッチング工程を行う際に１回目に形成
されたエッチングパターンに対してフォトマスクを高精
度にアライメントする必要もないので、不良品の発生率
を低減させて歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】半導体装置の製造工程を示す説明図である。
【図２】金属膜の一例を示す断面説明図である。
【図３】図１（ｂ）の矢印Ｃ−Ｃ矢視図である。
【図４】従来の半導体装置の断面説明図である。
【図５】従来のキャリア基板の製造工程を示す説明図で
ある。
【図６】従来のエッチングレジストを示す説明図であ
る。
【符号の説明】
１ 半導体装置 ２ 半導体素子 ２ａ 電極部 ３ 接着剤層 ４ 搭載部金属膜 ４ａ 段部 ５ 接続部金属膜 ６ ワイヤ ７ 樹脂封止部 ９ 金層 １０，１２ パラジウム層 １１ ニッケル層 １３ 金属基材 １４ エッチングレジスト １５ レジストパターン １６ 搭載用凹部 １７ 接続用凹部 １８ キャリア基板 １９ スタッドバンプ ２０ 中央抜きパターン ２１ リング状抜きパターン ２２ 接続用抜きパターン

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 該半導体素子を底部に搭載すると共に、該底部の周囲に
    その位置よりも高い段部を形成した搭載部金属膜と、 該搭載部金属膜の周囲に離間して位置し、前記半導体素
    子の信号用電極部と電気的に接続した接続部金属膜と、 前記搭載部金属膜及び前記接続部金属膜の実装面側を露
    出させて前記半導体素子、搭載部金属膜及び接続部金属
    膜を樹脂封止した樹脂封止部とを具備し、 前記搭載部金属膜の段部と前記半導体素子のグランド用
    電極部とを電気的に接続したことを特徴とする半導体装
    置。
  2. 【請求項２】 前記搭載部金属膜及び前記接続部金属膜
    は、実装面側より金層、パラジウム層、ニッケル層、及
    びパラジウム層の四層膜により形成されていることを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】 請求項１又は２に記載の半導体装置の製
    造に用いられるキャリア基板であって、金属基材の一面
    側に、中央部に向けて段状に低くなるように形成された
    搭載用凹部と、該搭載用凹部の周囲に離間して形成され
    た接続用凹部とが形成され、前記搭載用凹部及び接続用
    凹部内に搭載部金属膜及び接続部金属膜がそれぞれ形成
    されていることを特徴とするキャリア基板。
  4. 【請求項４】 請求項３記載のキャリア基板の製造方法
    において、 前記金属基材の両面にエッチングレジストを塗布する工
    程と、 前記エッチングレジストに、前記金属基材の前記搭載用
    凹部に対応する部位に、中央抜きパターン及び該中央抜
    きパターンを囲むリング状抜きパターンをそれぞれ形成
    すると共に、前記金属基材の前記接続用凹部に対応する
    部位に、接続用抜きパターンを形成する工程と、 前記エッチングレジストをマスクとして前記金属基材を
    ハーフエッチングし、前記リング状抜きパターンと中央
    抜きパターンとの間の金属基材をサイドエッチングによ
    り除去して中央部よりも高い段部を有する前記搭載用凹
    部を形成すると共に、該搭載用凹部の周囲に離間して前
    記接続用凹部を形成する工程と、 前記搭載用凹部及び前記接続用凹部に、搭載部金属膜及
    び接続部金属膜をそれぞれ形成する工程と、 前記エッチングレジストを除去する工程とを含むことを
    特徴とするキャリア基板の製造方法。
  5. 【請求項５】 請求項３記載のキャリア基板を用いた半
    導体装置の製造方法において、 前記キャリア基板の搭載部金属膜に半導体素子を搭載す
    る工程と、 前記半導体素子のグランド用電極部と前記搭載部金属膜
    の段部とを電気的に接続すると共に、前記半導体素子の
    信号用電極部と前記接続部金属膜とを電気的に接続する
    工程と、 前記搭載部金属膜、前記接続部金属膜及び前記半導体素
    子を封止して樹脂封止部を形成する工程と、 前記キャリア基板から前記樹脂封止部を前記搭載部金属
    膜及び接続部金属膜と共に分離する工程とを含むことを
    特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記半導体素子を搭載部金属膜に搭載し
    た後、前記キャリア基板の前記搭載部金属膜及び接続部
    金属膜上にスタッドバンプを形成する工程を有すること
    を特徴とする請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 前記金属基材をエッチングにより除去し
    て前記キャリア基板から前記樹脂封止部を分離すること
    を特徴とする請求項５又は６記載の半導体装置の製造方
    法。
  8. 【請求項８】 前記樹脂封止部を前記キャリア基板から
    引き剥がして分離することを特徴とする請求項５又は６
    記載の半導体装置の製造方法。
JP28095099A 1999-10-01 1999-10-01 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 Expired - Fee Related JP3691993B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP28095099A JP3691993B2 (ja) 1999-10-01 1999-10-01 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
US09/670,258 US6423643B1 (en) 1999-10-01 2000-09-26 Process of making carrier substrate and semiconductor device
DE60033901T DE60033901T2 (de) 1999-10-01 2000-09-27 Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
EP00308453A EP1091401B1 (en) 1999-10-01 2000-09-27 Semiconductor device package and process for production
TW089120114A TW471149B (en) 1999-10-01 2000-09-28 Semiconductor device, process for producing same, carrier substrate and process for producing same
KR1020000057415A KR100721839B1 (ko) 1999-10-01 2000-09-29 캐리어 기판의 제조 방법 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28095099A JP3691993B2 (ja) 1999-10-01 1999-10-01 半導体装置及びその製造方法並びにキャリア基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001102484A true JP2001102484A (ja) 2001-04-13
JP3691993B2 JP3691993B2 (ja) 2005-09-07

Family

ID=17632174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28095099A Expired - Fee Related JP3691993B2 (ja) 1999-10-01 1999-10-01 半導体装置及びその製造方法並びにキャリア基板及びその製造方法

Country Status (6)

Country Link
US (1) US6423643B1 (ja)
EP (1) EP1091401B1 (ja)
JP (1) JP3691993B2 (ja)
KR (1) KR100721839B1 (ja)
DE (1) DE60033901T2 (ja)
TW (1) TW471149B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303920A (ja) * 2002-04-10 2003-10-24 Hitachi Cable Ltd 配線板及びそれを用いた半導体装置の製造方法
JP2005197744A (ja) * 2004-01-08 2005-07-21 Internatl Business Mach Corp <Ibm> 電子パッケージ
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2009141054A (ja) * 2007-12-05 2009-06-25 Furukawa Electric Co Ltd:The 半導体装置
KR101091889B1 (ko) * 2004-01-17 2011-12-08 삼성테크윈 주식회사 연성회로기판
CN109285823A (zh) * 2017-07-19 2019-01-29 大口电材株式会社 半导体元件搭载用基板以及其制造方法
JP2019057587A (ja) * 2017-09-20 2019-04-11 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
CN113791030A (zh) * 2021-09-13 2021-12-14 国网山东省电力公司电力科学研究院 一种埋地金属构件土壤腐蚀原位检测传感器

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP4054188B2 (ja) * 2001-11-30 2008-02-27 富士通株式会社 半導体装置
US7368391B2 (en) * 2002-04-10 2008-05-06 Micron Technology, Inc. Methods for designing carrier substrates with raised terminals
JP2004103860A (ja) 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
TW586677U (en) * 2003-01-22 2004-05-01 Via Tech Inc Stack structure of chip package
US7009286B1 (en) * 2004-01-15 2006-03-07 Asat Ltd. Thin leadless plastic chip carrier
US20060087010A1 (en) * 2004-10-26 2006-04-27 Shinn-Gwo Hong IC substrate and manufacturing method thereof and semiconductor element package thereby
US8163604B2 (en) * 2005-10-13 2012-04-24 Stats Chippac Ltd. Integrated circuit package system using etched leadframe
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8014154B2 (en) * 2006-09-27 2011-09-06 Samsung Electronics Co., Ltd. Circuit substrate for preventing warpage and package using the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8176628B1 (en) 2008-12-23 2012-05-15 Amkor Technology, Inc. Protruding post substrate package structure and method
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
CN103346140A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用镀银技术的封装件及其制作工艺
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6149072B2 (ja) 2015-07-07 2017-06-14 アオイ電子株式会社 半導体装置およびその製造方法
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3181229B2 (ja) * 1996-07-12 2001-07-03 富士通株式会社 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JPH1167838A (ja) * 1997-08-22 1999-03-09 Matsushita Electric Ind Co Ltd バンプ付電子部品の製造方法
JP3031323B2 (ja) * 1997-12-26 2000-04-10 日本電気株式会社 半導体装置とその製造方法
JP2000195984A (ja) * 1998-12-24 2000-07-14 Shinko Electric Ind Co Ltd 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303920A (ja) * 2002-04-10 2003-10-24 Hitachi Cable Ltd 配線板及びそれを用いた半導体装置の製造方法
JP2005197744A (ja) * 2004-01-08 2005-07-21 Internatl Business Mach Corp <Ibm> 電子パッケージ
KR101091889B1 (ko) * 2004-01-17 2011-12-08 삼성테크윈 주식회사 연성회로기판
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2009141054A (ja) * 2007-12-05 2009-06-25 Furukawa Electric Co Ltd:The 半導体装置
CN109285823A (zh) * 2017-07-19 2019-01-29 大口电材株式会社 半导体元件搭载用基板以及其制造方法
JP2019021815A (ja) * 2017-07-19 2019-02-07 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2019057587A (ja) * 2017-09-20 2019-04-11 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
TWI787343B (zh) * 2017-09-20 2022-12-21 日商大口電材股份有限公司 半導體元件搭載用基板及其製造方法
CN113791030A (zh) * 2021-09-13 2021-12-14 国网山东省电力公司电力科学研究院 一种埋地金属构件土壤腐蚀原位检测传感器
CN113791030B (zh) * 2021-09-13 2024-05-31 国网山东省电力公司电力科学研究院 一种埋地金属构件土壤腐蚀原位检测传感器

Also Published As

Publication number Publication date
DE60033901T2 (de) 2007-07-12
EP1091401A3 (en) 2003-07-02
EP1091401B1 (en) 2007-03-14
KR20010070117A (ko) 2001-07-25
DE60033901D1 (de) 2007-04-26
TW471149B (en) 2002-01-01
EP1091401A2 (en) 2001-04-11
KR100721839B1 (ko) 2007-05-28
US6423643B1 (en) 2002-07-23
JP3691993B2 (ja) 2005-09-07

Similar Documents

Publication Publication Date Title
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP3780122B2 (ja) 半導体装置の製造方法
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6838368B1 (en) Method for making semiconductor device using a nickel film for stopping etching
US6586834B1 (en) Die-up tape ball grid array package
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
US20070181983A1 (en) Semiconductor device and manufacturing method thereof
JP2001060648A (ja) リードフレーム及びその製造方法並びに半導体装置
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2004119863A (ja) 回路装置およびその製造方法
JP2005317998A5 (ja)
JP2004071898A (ja) 回路装置およびその製造方法
US6271057B1 (en) Method of making semiconductor chip package
KR20100133310A (ko) 전자 디바이스 패키지 및 제조방법
JP2000150702A (ja) 半導体装置の製造方法
JPH07307409A (ja) 半導体装置及びその製造方法
JP3513983B2 (ja) チップキャリアの製造方法
JP3522403B2 (ja) 半導体装置
JPH11145322A (ja) 半導体装置
JP4137981B2 (ja) 半導体装置の製造方法
JPH0888295A (ja) 半導体装置
JP2002343927A (ja) 半導体モジュール及びその製造方法
JPH11345895A (ja) 半導体装置、リードフレーム、及びそれらの製造方法
JP3336235B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050617

R150 Certificate of patent or registration of utility model

Ref document number: 3691993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees