KR20100133310A - 전자 디바이스 패키지 및 제조방법 - Google Patents

전자 디바이스 패키지 및 제조방법 Download PDF

Info

Publication number
KR20100133310A
KR20100133310A KR1020100054807A KR20100054807A KR20100133310A KR 20100133310 A KR20100133310 A KR 20100133310A KR 1020100054807 A KR1020100054807 A KR 1020100054807A KR 20100054807 A KR20100054807 A KR 20100054807A KR 20100133310 A KR20100133310 A KR 20100133310A
Authority
KR
South Korea
Prior art keywords
insulating layer
bonding
layers
metal
electronic device
Prior art date
Application number
KR1020100054807A
Other languages
English (en)
Inventor
콰이 로우
패트릭 베리어트
Original Assignee
엘에스아이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스아이 코포레이션 filed Critical 엘에스아이 코포레이션
Publication of KR20100133310A publication Critical patent/KR20100133310A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Abstract

전자 디바이스 패키지 제조 방법으로서, 금속층의 제1측면을 제1절연층으로 코팅하고, 상기 금속층의 반대편의 제2측면을 제2절연층으로 코팅하고, 상기 금속층의 상기 제1측면상에 있는 본딩 위치들을 노출시키기 위해 상기 제1절연층을 패터닝하고, 상기 제2측면상에 있는 상기 제2절연층의 나머지 부분들이 상기 제1측면상의 상기 본딩 위치들에 직접적으로 반대로 배치되도록 상기 제2절연층을 패터닝한다. 분리된 동일 평면상의 금속층들을 형성하기 위해 상기 제2측면상에 있는 상기 제2절연층의 상기 나머지 부분들에 의해 덮이지 않는 상기 금속층의 부분들을 선택적으로 제거한다. 상기 분리된 동일 평면상의 금속층들은 본딩 위치들을 포함한다. 상기 제2절연층의 나머지 부분들을 선택적으로 제거함으로써 상기 분리된 동일 평면상의 금속층들의 상기 제2측면들상에 있는 제2본딩 위치들을 노출시킨다.

Description

전자 디바이스 패키지 및 제조방법{AN ELECTRONIC DEVICE PACKAGE AND METHOD OF MANUFACTURE}
본원은 일반적으로 전자 디바이스 패키지들 및 그들의 제조방법에 관한 것으로서, 특히 별개의 금속 본딩층들을 갖는 디바이스 패키지들에 관한 것이다.
종래의 리드프레임 베이스 패키지들은 구리 포일에서 에칭되는 구리 트레이스들(traces)을 포함한다. 상기 트레이스들은 집적회로(IC)와 외부 패키지 주변 리드들 사이를 연결하는 전기 접속부의 일부이다. 에치 분해능(etch resolution)에서의 제한 때문에, 상기 구리 트레이스들은 패키지의 치수를 측방향 차원으로 증가시킨다. 트레이스들이 길수록, IC로 전송되거나 IC에서부터 전송되는 전기 신호들을 방해할 수 있는 전기 기생효과의 가능성이 커지게 된다. 덧붙여, 구리 트레이스들의 패터닝은 종종 에칭-저항 금속(예로서 니켈-팔라듐 합금)으로 구리 포일을 도금함으로써 형성된다. 하지만 그러한 패터닝 계획들은 종종 다중 마스킹 및 도금 단계들을 필요로 하며, 이 단계들은 제조원가를 추가할 수 있다.
본 발명은 절연층에 의하여 분리된 본딩 위치들을 갖는 분리된 금속층들을 제공하기 위해 양면 패터닝 프로세스를 사용하는 전자 디바이스 패키지를 제조하는 방법을 제공한다.
본 발명의 하나의 실시예는 전자 디바이스 패키지를 제조하는 방법이다. 상기 제조 방법은 금속층의 제1측면을 제1절연층으로 코팅하는 것과, 금속층의 반대편의 제2측면을 제2절연층으로 코팅하는 것을 포함한다. 또한 상기 제조 방법은 금속층의 제1측면상에 있는 본딩 위치들을 노출시키기 위해 제1절연층을 패터닝하는 것과, 상기 제2측면상에 있는 제2절연층의 나머지 부분들이 제1측면상의 본딩 위치들과 직접적적으로 반대로 배치되도록 제2절연층을 패터닝하는 것을 추가로 포함한다. 또한 상기 제조 방법은 동일 평면상의(coplanar) 분리된(saparated) 금속층들을 형성하기 위해 반대편의 제2측면상에 있는 제2절연층에 의해 덮이지 않은 금속층 부분들을 선택적으로 제거하는 것을 포함한다. 상기 동일 평면상의 분리된 금속층들은 본딩 위치들을 포함한다. 상기 제조 방법은 제2절연층의 나머지 부분들을 선택적으로 제거함으로써 상기 동일 평면상의 분리된 금속층들의 반대편의 제2측면들상에 있는 제2본딩 위치들을 노출하는 것을 추가로 포함한다.
다른 실시예는 전자 디바이스 패키지이다. 상기 패키지는 디바이스 장착부위로서 구성된 다수의 동일 평면상의 분리된 금속층들 중 하나의 제1측면에 부착된 전자 디바이스를 포함한다. 상기 디바이스는 또한 전자 디바이스의 상호접속 패드들에 접합된 와이어들과, 와이어 본딩 패드들로서 구성된 동일 평면상의 분리된 금속층들 중 다른 금속층들의 제1측면에 접합된 와이어들을 포함한다. 상기 디바이스는 동일 평면상의 분리된 금속층들과 동일 평면상에 있지 않는(non-coplanar) 절연층을 포함한다. 절연층에서 개구부들의 주변들(perimeters)은 와이어들이 접합되어 있는 동일 평면상의 분리된 금속층들의 주변들과 접촉한다.
이제 첨부 도면과 관련된 아래 설명을 참고하기로 한다.
도 1은 본 발명에 따라 전자 디바이스 패키지를 제조하는 방법의 실례를 도시하는 흐름도.
도 2 내지 도 11b는 예를 들어 도 1에 도시된 단계들에 의해 제조된 바와 같은 본 발명의 전자 디바이스 패키지에서 선택된 단계들에 대한 횡단면도들.
도 12는 도 9에 도시된 전자 디바이스 패키지와 같은 본 발명의 전자 디바이스 패키지의 실례를 도시하는 평면도.
본 발명은 절연층에 의하여 분리된 본딩 위치들을 갖는 분리된 금속층들을 제공하기 위해 양면 패터닝 프로세스를 사용하는 전자 디바이스 패키지를 제조하는 방법을 제공한다. 공개된 제조 방법은 에칭-저항 금속을 패터닝해야 할 필요성을 제거하고, 이에 의해 제조 프로세스를 단순화하여 그 원가를 줄이게 된다. 절연층은 패키지에 대한 구조적 안정성을 제공한다. 패키지에서 분리된 금속층들을 사용하면 전기적 기생효과의 발생을 막는데 도움이 된다.
본 발명의 하나의 실시예는 전자 디바이스 패키지를 제조하는 방법이다. 도 1은 전자 디바이스 패키지를 제조하는 방법(100)의 실례를 도시하는 흐름도를 나타낸다. 상기 방법(100)은 금속층의 제1측면을 제1절연층으로 코팅하는 단계 110과, 금속층의 반대편의 제2측면을 제2절연층으로 코팅하는 단계 115를 포함한다. 또한 상기 방법(100)은 금속층의 제1측면상에 있는 본딩 위치들을 노출시키기 위해 제1절연층을 패터닝하는 단계 120을 포함한다. 상기 방법(100)은 또한 제2측면상에 있는 제2절연층의 나머지 부분들이 금속층의 제1측면상의 본딩 위치들과 직접적으로 반대로 배치되도록 제2절연층을 패터닝하는 단계 125를 포함한다. 어떤 경우에, 금속층의 양 측면들은 절연층들로 코팅되고(단계들 110, 115) 다음에 절연층들이 패터닝된다(단계들 120, 125). 다른 경우에, 제1측면이 코팅되고 그리고 제1절연층이 패터닝되며(단계들 110 및 120), 다음에 제2측면이 코팅되고 그리고 제2절연층이 패터닝된다(단계들 115 및 125). 또 다른 경우에는, 제2절연층이, 방법(100)에서 추가의 단계들이 실시될 때까지(예를 들어 아래에 설명된 바와 같은 하나 이상의 단계들 138 내지 155), 단계 125에서 패터닝되지 않는다.
상기 방법(100)은 동일 평면상의 분리된 금속층들을 형성하기 위해 반대편의 제2측면상에 있는 제2절연층(예로서, 패터닝된 제2절연층)의 나머지 부분들에 의해 덮이지 않은 금속층의 나머지 부분들을 선택적으로 제거하는 단계 130을 포함한다. 상기 동일 평면상의 분리된 금속층들은 본딩 위치들을 포함한다. 상기 방법(100)은 또한 상기 동일 평면상의 분리된 금속층들의 반대편의 제2측면들상에 있는 제2본딩 위치들을 노출하도록 제2절연층의 나머지 부분들을 선택적으로 제거하는 단계 135를 포함한다.
도 1에 추가로 도시된 바와 같이, 어떤 실시예들에서, 방법(100)은 금속 도금층을 금속층의 제1측면상의 적어도 하나의 본딩 위치들에 적층하는 단계 138을 추가로 포함한다. 상기 금속 도금층은 본딩 위치들에 연속적으로 와이어 본딩하는 것을 용이하게 만들 수 있다.
도 1에 추가로 도시된 바와 같이, 어떤 실시예들에서, 방법(100)은 전자 디바이스를 디바이스 장착부위에 부착하는 단계 140을 추가로 포함한다. 어떤 경우에 금속층의 제1측면상에 있는 본딩 위치들 중 적어도 하나는 디바이스 장착부위로서 구성된다. 어떤 경우에 전자 디바이스는 디바이스 장착부위로서 구성된 본딩 위치들상에 증착된 금속 도금층에 부착된다. 다른 경우에 전자 디바이스는 디바이스 장착부위상에 있는 제1절연층의 유지된(retained) 부분에 부착된다. 어떤 경우에, 단계 140에서, 다수의 전자 디바이스가 각각 디바이스 장착부위들 중 다른 하나에 부착되는데, 예를 들어 여러 개의 패키지들을 용이하게 제조할 정도로 충분히 큰 금속층상에 배치된다.
어떤 실시예들에서, 상기 방법(100)은 또한 와이어들을 전자 디바이스의 상호접속 패드들로부터, 와이어 본딩 패드들로서 구성된 금속층의 제1측면상에 있는 본딩 위치들까지 접합하는 단계 145를 포함한다.
상기 방법(100)은 절연 몰드가 전자 디바이스(또는 디바이스들) 및 이에 접합된 와이어들을 덮도록 금속층의 제1측면상에 절연 몰드를 증착하는 단계 150을 추가로 포함한다. 상기 방법(100)은 또한 제1절연층의 분리된 층들 각각이 디바이스 장착부위로서 구성된 본딩 위치를 가지며 그리고 어떤 경우에 또한 이에 부착된 전자 디바이스를 갖도록, 패터닝된 제1절연층(예로서, 단계 120에서 형성된)을 분리하는 단계 155를 포함한다.
또한 도 1에 도시된 바와 같이, 어떤 실시예들에서, 상기 방법(100)은 솔더볼(solder ball) 본딩 패드들로서 구성되는 동일 평면상의 분리된 금속층들의 제2측면의 제2본딩 위치들에 솔더볼들을 접합하는 단계 160을 포함할 수 있다. 단계 165에서, 솔더볼들은 장착보드상에 배치된 랜딩(landing) 패드들에 접합될 수 있다. 대안으로서, 다른 실시예들에서는, 단계 170에서 하나 이상의 제2본딩 위치들이 솔더볼들을 제공하지 않고 장착보드상의 랜딩 패드들에 직접 접속되는 본딩 패드들로서 구성된다.
상기 방법(100)(도 1)의 양상들을 추가로 예시하기 위하여, 도 2 내지 도 11b가 본 발명의 전자 디바이스 패키지(200)를 제조하는데 있어서 선택된 단계들의 단면도들을 나타내고 있다. 도 1을 계속 참고하면, 도 2는 단계 110 및 단계 115 각각에 따라 금속층(215)의 제1측면(205) 및 제2측면(210)을 각각 제1절연층(220) 및 제2절연층(225)으로 코팅한 후의 패키지(200)를 도시하고 있다.
어떤 경우에, 금속층(215)은 구리 포일을 포함하거나 또는 구리 포일이지만, 다른 금속 또는 금속 합금들이 사용될 수 있다. 어떤 경우에, 연속적 제조 단계들에 적응(compatible)하기에 충분한 강성을 제공하기 위하여, 금속층(215)은 약 2 내지 150미크론 범위에 있는 두께(230)를 갖는다.
어떤 경우에, 제1 및 제2절연층들(220, 225)은 동일한 또는 다른 패터닝 가능한 재료들을 포함하는데, 즉 이 기술에 숙련된 자들에게 잘 알려진 에폭시 기반 포토레지스트 재료들 또는 다른 포토레지스트 재료들이 있다. 이 기술에 숙련된 자는 코팅 프로세스들, 즉 스핀 코팅, 분무 코팅 또는 침지 코팅에 익숙하며, 이 코팅 프로세스들이 예로서 균일하고 연속적인 절연층들(220, 225)을 형성하기 위해 단계들 110 내지 115를 실시하는데 사용될 수 있다.
제1절연층(220)의 두께(235)를 선택하는 일은 패키지(200)에 대한 구조적 안정성을 부여하기 위해 두께를 더 두껍게 하기를 바라는 것과, 금속층(215)의 제1측면(205)상의 규정된 본딩 위치들에 연속적인 와이어 본딩을 하는 것을 방해하지 않기 위해 두께를 더 얇게 하기를 바라는 것의 균형을 맞추는 일이다. 예를 들어, 어떤 경우에, 제1절연층(220)은 약 20 내지 150미크론 범위의 두께(235)를 갖는다. 제2절연층(225)은 제1절연층(220)과 동일한 두께를 가지거나 다른 두께를 가질 수 있다.
도 3a는 단계 120에 따라 금속층(215)의 제1측면(205)상에 본딩 위치들(310)을 노출시키기 위해 제1절연층(220)을 패터닝한 후의 패키지(200)를 도시하고 있다. 이 기술의 숙련자는 미리 정의된(predefined) 상호접속 레이아웃 패턴에 따라 본딩 위치들(310)을 노출시키기 위해 제1절연층(220)에서 개구부(315)를 형성하는데 사용될 수 있었던 패터닝 방법들에 익숙할 것이다. 예를 들어, 제1절연층(220)이 포토레지스트 재료로 구성될 때, 상기 층(220)의 별개의(discrete) 부분들은 노출된 부분들에서 화학 반응이 일어나도록 전자기 방사선(예로서, 자외선 또는 가시광선)에 노출될 수 있다. 사용된 포토레지스트 재료의 방식(예로서, 음 또는 양의 포토레지스트)에 의존하여, 화학 반응은 비전자기 방사선(non-electromagnetic radiation) 노출된 부분들에 비하여 층(220)의 노출된 부분들이 용매 세척에 의해 다소 용이하게 제거되도록 만들 수 있다. 제1절연층(220)(도 2)의 전자기 방사선 노출된 또는 노출되지 않은 부분들을 제거하면 제1절연층(220)의 나머지 패터닝된 제1절연층(320)이 여기에 개구부들(315)을 갖게 된다.
도 3a에 도시된 바와 같이, 나머지 패터닝된 절연층(320)은 금속층(215)과 동일 평면에 있지않는데, 그 이유는 제1절연층(220)이 금속층(215)상에 형성되어 있었기 때문이다.
또한 도 3a에 도시된 바와 같이, 단계 120에서 노출된 몇 개의 본딩 위치들(310)은 디바이스 장착부위들(325)로서 구성되며, 한편 다른 본딩 위치들(310)은 와이어 본딩 패드들(330)로서 구성된다. 또한 도 3a는 단계 138에 따라 본딩 위치들상에 금속 도금층들(340)을 증착한 후의 패키지(200)를 도시한다. 예를 들어 어떤 실시예에서, 금속 도금층(340)은 은 또는 금과 같은 귀금속이거나 귀금속을 포함할 수 있고, 또는 귀금속 합금(예로서 니켈 금 합금)으로 제조될 수 있다. 도 3a에 도시된 바와 같이 어떤 경우에 금속 도금층들(340)은 디바이스 장착부위들(325) 및 와이어 본딩 패드들(330)로서 구성되는 본딩 위치들(310)상에 증착된다.
다른 경우에, 도 3b에 도시된 바와 같이, 금속 도금층들(340)은 와이어 본딩 패드들(330)로서 구성된 본딩 위치들(310)상에 증착되고, 그리고 디바이스 장착부위들(325)은 절연층(320)의 유지된 부분(350)을 포함한다.
도 4는, 디바이스 장착부위(325)로서 구성되어 있는 금속층(215)의 제1측면(205)상의 본딩 위치들(310) 중 하나에 전자 디바이스(410)를 부착하는 단계 140 이후의, 도 3a의 패키지(200)를 도시하고 있다. 예를 들어, IC이거나 IC를 포함하는 전자 디바이스(410)가 에폭시층과 같은 접착제층(415)을 사용하여 디바이스 장착부위(325)에 부착될 수 있다. 또한 전자 디바이스(410)는 이 디바이스(410)와 패키지(200)의 다른 디바이스들 사이에 또는 패키지(200)의 외부에 있는 디바이스들에 전기 접속을 원활히 하기 위하여 상호접속 패드들(420)을 포함할 수 있다. 다른 실시예(도시되지 않음)에서, 전자 디바이스(410)는 절연층(320)(도 3b)의 유지된 부분(350)을 포함하는 디바이스 장착부위(325)에 유사한 방법으로 부착될 수 있다.
도 5는, 전자 디바이스(410)의 상호접속 패드들(420)로부터 와이어 본딩 패드들(330)로서 구성되어 있는 제1측면(205)상의 본딩 위치들(310)까지 이르는 와이어들(510)을 접합하는 단계 145 이후의, 도 4의 패키지(200)를 도시하고 있다. 기술에 숙련된 자는 금 또는 구리 와이어들과 같은 와이어들(510)을 상호접속 패드들(420)로부터 나머지 절연층(320)에 있는 개구부들(315)을 통과하여 와이어 본딩 패드들(330)에 접합하는데 사용될 수 있는, 웨지 또는 본드 본딩과 같은 와이어 본딩 프로세스들에 익숙할 것이다. 나머지 절연층(320)의 존재는 배선 재료를 부주의로 더 많은 타겟 와이어 본딩 패드(330)에 접촉함으로써 단락을 일으키는 것을 방지하도록 도와줄 수 있는 장점을 갖는다.
도 6은, 절연 몰드(610)가 전자 디바이스(410)와 이 디바이스(410)에 접합된 와이어들(510)을 덮도록 금속층(215)의 제1측면(205)상에 절연 몰드(610)를 증착하는 단계 150 이후의, 도 5의 패키지(200)를 도시하고 있다. 예를 들어, 절연 몰드(610)는 에폭시 재료와 같은 절연 재료를 제1측면(205)을 덮는 사출 다이(도시되지 않음)내로 사출하고, 그리고 디바이스(410) 및 이에 접합된 와이어들(510)을 둘러싸게 함으로써 단계 150의 일부로서 형성될 수 있다. 다음에 사출 다이를 제거하기 전에 절연 재료가 경화(solidify)될 수 있게 허용함으로써 몰드(610)를 제공하게 된다.
도 7은, 단계 125에 따라 제2절연층(225)(예로서 도 6)을 패터닝 한 후의, 도 6의 패키지(200)를 도시하고 있다. 단계 125에서의 패터닝은 단계 120(도 1 및 도 2)에 따라 제1절연층(205)을 패터닝하기 위한 도 3의 문맥에서 상술한 것과 실질적으로 동일한 과정들을 사용하여 수행될 수 있다. 도 7에 도시된 바와 같이, 패터닝 단계 125 후에, 금속층(215)의 제2측면(210)상에 있는 제2절연층(710)의 나머지 부분들은 단계 120에서 서로 분리되며 그리고 제1측면(205)상에 노출된 본딩 위치들(310)에 직접적으로 반대로 배치된다. 예를 들어, 단계 125에서 형성된 제2절연층(710)의 나머지 부분들 각각의 주변들(720)은 단계 120을 경유하여 본딩 위치들(310)을 노출하는 개구부들(315)의 주변들(730)과 실질적으로 동일하다. 제2절연층(710)의 나머지 부분들은 서로 동일한 평면에 있으며, 그리고 금속층(215)과는 동일한 평면에 있지 않다.
도 1 내지 도 7에 도시된 바와 같이, 어떤 경우에, 금속 도금층(34)이 증착되고(단계 138), 디바이스(410)가 부착되고(단계 140), 와이어들(510)이 접합되고(단계 145) 또는 몰드(610)가 증착된(단계 150) 후에, 제2절연층(225)이 단계 125에서 패터닝될 수 있다. 패터닝되지 않은 제2절연층(225)을 유지하는 것은 상기 단계들 138, 140, 145, 150 중 어느 단계를 수행하는 동안에 패키지에 추가의 구조적 안정성을 유리하게 부여할 수 있으며, 따라서 금속층(215)에 왜곡 또는 손상을 주지않게 된다. 그러나 다른 경우에, 상기 단계들 138, 140, 145, 150 중 어느 하나 또는 모든 단계를 수행하기 전에 단계 125에서 제2절연층(225)의 패터닝을 수행할 수 있다. 그런 경우에, 패터닝된 제1절연층(320)은 여전히 단계들 138, 140, 145, 150을 수행하는 동안에 패키지에 필요한 구조적 안정성을 제공할 수 있다.
도 8은 제2측면(210)상에 있는 제2절연층(710)의 나머지 부분들에 의해 덮이지 않은 금속층(215)(도 7)의 부분들을 선택적으로 제거하는 단계 130 이후의 패키지(200)를 도시하고 있다.
기술에 숙련된 자는 금속층(215)의 부분들을 선택적으로 제거하는 여러 프로세스들에 익숙할 것이다. 예를 들어, 금속층(215)의 노출된 부분들{예로서, 제2절연층(710)의 나머지 부분들에 의해 덮이지 않은 부분들}은 종래의 화학적 또는 전기화학적 에칭 프로세스들에 의하여 선택적으로 제거될 수 있다.
실시 단계 130 이후에 남겨진 금속층(215)(도 7)의 나머지 부분들은 다수의 동일 평면상의 분리된 금속 본딩층들(810)에 대응한다. 동일 평면상의 분리된 금속 본딩층들(810)은 제1측면(205)상의 본딩 위치들(310)을 포함할 수 있다. 본딩 위치들(310)은 패터닝된 제1절연층(320)에 의하여 서로 분리된다. 예를 들어, 어떤 실시예에서, 패터닝된 제1절연층(320)에 의하여 형성된 개구부들(315) 중 하나의 개구부의 적어도 하나의 에지(예로서, 에지 820)가 금속 본딩층들(810) 중 하나의 본딩 위치(310)의 적어도 하나의 에지(예로서, 에지 830)에 접촉한다. 어떤 경우에, 하나의 개구부(315)의 주변(예로서, 주변 730)은 금속 본딩층들(810) 중 하나의 주변(예로서, 주변 850)에 접촉한다.
동일 평면상의 금속 본딩층들(810)은 금속 본딩층들(810)의 형상을 비틀지 않고 층들(810)에 와이어 또는 볼 본딩을 허용하기에 충분한 두께를 가진다. 어떤 경우에, 다수의 동일 평면상의 분리된 금속 본딩층들(810) 각각은 약 100 내지 150미크론 범위에 있는 동일한 두께(230)(도 2)를 가진다.
도 8에 도시된 바와 같이, 단계 130의 선택적 제거 프로세스가 패터닝된 제1절연층(320)을 실질적으로 손상없이 온전하게(intact) 남아있게 하는 것이 바람직하다{예로서, 층(320)의 두께(235)(도 2)가 단계 130의 실시에 의해 10% 미만으로 변화된다.}. 패터닝된 제1절연층(320)을 온전하게 유지하는 것은 패키지의 제조 중에 또는 완성된 패키지를 연속적으로 취급하는 동안에 디바이스 패키지(200)의 구조적 안정성을 유리하게 증가시킬 수 있다. 예를 들어, 하나의 개구부(315)의 주변{예로서, 주변(730)}을 동일 평면상의 금속 본딩층들(810) 중 하나의 주변{예로서, 주변 810)}에 접촉시키면 구조적 안정성을 부여하는데 도움이 되고 그리고 다른 본딩층들(810) 사이의 별개의 분리들을 유지하는데 도움이 된다.
도 9는 제2측면(215)상의 제2본딩 위치들(910)이 노출되도록 제2절연층(710)(도 8)의 나머지 부분들을 선택적으로 제거하는 단계 135를 실시한 후의 패키지(200)를 도시하고 있다. 이미 설명한 이유 때문에, 단계 135의 선택적 제거 프로세스가 패터닝된 제1절연층(320)을 실질적으로 손상없이 온전하게 남아있게 하는 것이 바람직하다{예로서, 층(320)의 두께(235)(도 2)가 단계 135의 실시에 의해 10% 미만으로 변화된다.}.
기술에 숙련된 자는 단계 135에 따라 제2절연층(710)의 나머지 부분들을 선택적으로 제거하는 여러 프로세스들에 익숙할 것이다. 예를 들어, 선택적 제거 단계 135는 전자기 방사선-현상된(radiation-developed) 또는 현상되지 않은(undeveloped) 포토레지스트들을 에칭하기 위해 기술에 숙련된 자들에게 공지되어 있는 다른 화학제들을 포함할 수 있다.
어떤 경우에, 노출된 동일 평면상의 금속 본딩층들(810)의 어레이는 랜드 그리드 어레이(LGA)를 형성할 수 있다. 예를 들어, 제2본딩 위치들(910)의 적어도 몇 개는 LGA의 본딩 패드들(915)로서 구성될 수 있다. 다른 경우에, 제2본딩 위치들(910)의 적어도 몇 개는 볼 그리드 어레이(BGA)의 솔더볼 본딩 패드들(915)로서 구성될 수 있다.
도 10은 분리된 층들(320) 각각이 전자 디바이스(410)를 포함하도록 패터닝된 제1절연층(320)를 분리하는 단계 155 이후의 패키지(200)를 도시하고 있다. 기술에 숙련된 자는 제1절연층(320)에서 뿐만 아니라 어떤 개재하는 금속 본딩층들(810) 또는 몰드(610)에서 개구부들(1005)을 톱(saw) 또는 레이저로 절삭하는데 사용될 수 있는 분리 프로세스들에 익숙할 것이다.
또한, 도 10은 솔더볼 본딩 패드들(910)로서 구성되는 제2본딩 위치들(910)을 갖는 동일 평면상의 금속 본딩층들(810)의 제2측면(210)에 솔더볼들(1010)을 접합하는 단계 160 이후의 패키지(200)를 도시하고 있다. 예를 들어, 실시 단계 160 후에 금속 본딩층들(810)의 어레이는 BGA를 형성할 수 있다. 상술한 방법(100)의 어떤 실시예들은 금속층(215)을 에칭-저항 금속으로 도금할 필요성을 제거할 수 있으며, 결과적으로 솔더볼들(1010)이 금속층들(810)의 나머지 부분들에 직접 접합될 수 있다.
도 11a는 장착보드(1120)상에 위치된 랜딩 패드들(1110)에 솔더볼들(1010)을 접합하는 단계 165 이후의 패키지(200)를 도시하고 있다. 예를 들어, BGA로서 구성된, 금속 본딩층들(810) 및 솔더볼들(1010)의 어레이는 솔더볼들(1010)을 경유하여 랜딩 패드들(1110)의 어레이에 접합될 수 있다. 장착보드(1120)(예로서 인쇄회로판)는 패키지(200)의 전자 디바이스(410)를 장착보드(1120)상의 다른 디바이스들(도시되지 않음) 또는 패키지 외부에 있는 디바이스들에 전기적으로 연결하는 전도 라인들(1130)을 가질 수 있다. 그러나, 다른 경우에, 솔더볼들(1010)은 먼저 랜딩 패드들(1110)에 접합되고 다음에 금속층들(810)의 본딩 패드들(915)에 접합될 수 있다.
대안으로서, 도 11b에 도시된 바와 같이, 분리 단계 155 후에 패키지(200)는 금속층들(810)의 단부들상에 솔더볼들(1010)(도 11a)을 제공하지 않고 단계 170에 따라 랜딩 패드들(1110)에 직접 연결될 수 있다. 예를 들어, LGA로서 구성된 금속 본딩층들(810)의 어레이는 랜딩 패드들(1110)의 어레이에 직접 연결될 수 있다.
본 발명의 다른 실시예는 전자 디바이스 패키지이다. 도 1 내지 도 11b의 문맥에서 설명한 어떤 방법들은 본 발명의 패키지들의 제조에 사용될 수 있다.
도 9에 도시된 바와 같이, 패키지(200)는 다수의 분리된 동일 평면상의 금속 본딩층들(810)중 하나{예로서, 디바이스 장착부위(325)로서 구성된 층, 도 3}의 제1측면(205)에 부착된 전자 디바이스(410)를 포함할 수 있다. 패키지(200)는 디바이스(410)의 상호접속 패드들(420)에, 그리고 다수의 동일 평면상의 금속 본딩층들(810) 중 다른 하나{예로서, 와이어 본딩 패드들(330)로서 구성된 층, 도 3}의 제1측면(205)에 접합된 와이어들(510)을 추가로 포함한다. 또한 패키지(200)는 다수의 분리된 동일 평면상의 금속 본딩층들(810)과 동일 평면상에 있지 않는 절연층(320)을 포함한다. 도 8의 문맥에서 설명한 바와 같이, 패터닝된 절연층(320)에 있는 개구부들(315)의 주변들(730)은 분리된 동일 평면상의 금속 본딩층들(810) 중 하나의 주변들(850)에 접촉한다.
어떤 실시예에서, 다수의 분리된 동일 평면상의 금속 본딩층들(810)은 구리{예로서, 구리 포일(215)의 부분들} 및 은 또는 금 함유 금속 도금층(340)을 포함하고, 상기 절연층(320)은 에폭시 기반 포토레지스트 재료를 포함하고, 상기 와이어들(510)은 금을 포함하거나 또는 금으로 구성되고, 상기 전자 디바이스(410)는 하나 이상의 IC를 포함한다.
어떤 경우에, 도 9에 도시된 바와 같이, 패키지(200)는 다수의 동일 평면상의 금속 본딩층들(810)의 제1측면(205)을 덮는 몰드(610)를 추가로 포함할 수 있다. 또한 도 9에 도시된 바와 같이, 층들(810)의 반대편의 제2측면(210)은 몰드(810)에 의해 덮이지 않고, 따라서 제2본딩 위치들(910)이 예로서 패키지(200)의 LGA 또는 BGA 실시예들에서 본딩 패드들(915)로서 작용하도록 허용한다.
도 12는 도 9에 도시된 것(예로서, 도 9에서 바라보는 라인 12-12를 따르는 하부 확대도를 사용함)과 유사한 전자 디바이스 패키지(200)의 평면도를 제공하고 있다. 도 12에 도시된 바와 같이, 와이어 본딩 패드들(330)로서 구성되는 패키지(200)의 다수의 동일 평면상의 금속 본딩층들(810)은 디바이스(410)에 접속될 수 있는 와이어들(810)의 수를 최대로 하도록 디바이스(410)를 둘러쌀 수 있다. 그러나 명확히 보이기 위해, 단지 몇 개의 와이어들(510)만이 도면에 도시되어 있다. 도시된 바와 같이 와이어 본딩 패드들(330)로서 구성된 본딩 위치들(310)은 실질적으로 원형 형상이 될 수 있으며, 그러나 다른 형상들(예로서, 정사각형 또는 직사각형)도 필요하면 사용될 수 있다.
패키지(200)의 다수의 분리된 동일 평면상의 금속 본딩층들(810)을 사용하면 긴 금속 트레이스들을 갖는 리드 프레임들을 구비하는 어떤 디바이스 패키지들에서 발견되는 것에 비하여, 전기 기생효과의 발생을 감소시키는데 도움이 될 수 있다. 어떤 실시예에서, 와이어 본딩 패드들(330)로서 구성되는 패키지(200)의 다수의 동일 평면상의 금속 본딩층들(810) 각각은 약 10000 microns2 미만의 표면적{예로서, 제1측면(205)상에}을 가진다. 예를 들어 정사각형 와이어 본딩 패드들(330)은 양호하게 약 100 미크론 × 약 100 미크론 이하의 치수(dimensions)를 가진다. 예를 들어 원형 와이어 본딩 패드들(330)은 양호하게 약 32 미크론 이하의 직경을 가진다. 어떤 양호한 실시예에서, 각 와이어 본딩 패드(330)의 제1측면(205)은 25 microns2 내지 75 microns2 의 범위에 있는 면적을 가진다. 예를 들어 정사각형 와이어 본딩 패드들(330)의 양호한 실시예들은 약 25 미크론 × 약 25 미크론 내지 약 75 미크론 × 약 75 미크론의 치수를 가진다. 본딩 패드들(330)은 다른 형상들을 가질 수 있으며, 그러나 각각 양호하게 상술한 정사각형 패드들(330)과 동일한 범위에 있는 표면적을 가진다. 예를 들어, 어떤 양호한 와이어 본딩 패드들(330) 각각은 약 600 내지 5600 microns2 의 범위에 있는 표면적을 가진다.
도 10에 도시된 바와 같이, 패키지(200)의 어떤 실시예는 접합된 솔더볼들(1010)을 추가로 포함할 수 있다. 예를 들어, 솔더볼 본딩 패드들(915)(도 10)로서 구성된 다수의 분리된 동일 평면상의 금속 본딩층들(810) 각각의 제2측면들(210)에 접합된 솔더볼 본딩 패드들(915)(예로서 BGA)의 어레이가 있을 수 있다.
도 11a 및 도 11b에 추가로 도시된 바와 같이, 패키지(200)의 어떤 실시예에서, 적어도 몇 개의 분리된 동일 평면상의 금속 본딩층들(810)의 제2측면들(210)은 패키지(200)의 장착보드(1120)(예로서, 인쇄회로판)상에 있는 랜딩 패드들(1110)의 어레이(1140)에 접합되는 본딩 패드들(915)로서 구성될 수 있다. 도 11a에 도시된 바와 같이, 어떤 실시예에서, 솔더볼 본딩 패드들(915)의 BGA는 장착보드(1120)상의 랜딩 패드들(1110)의 어레이(1140)에 장착될 수 있다. 다른 실시예에서, 도 11b에 도시된 바와 같이, 장착보드(1120)상의 랜딩 패드들(1110)의 어레이(1140)에 접촉하는 솔더볼 없는 본딩 패드들(915)의 LGA가 있을 수 있다.
본원과 관련된 기술에 숙련된 자는 기타 및 추가의 첨가, 제거, 대체 및 변경이 상술한 실시예에서 만들어질 수 있음을 이해할 것이다.

Claims (10)

  1. 전자 디바이스 패키지 제조 방법으로서,
    금속층의 제1측면을 제1절연층으로 코팅하는 단계;
    상기 금속층의 반대편의 제2측면을 제2절연층으로 코팅하는 단계;
    상기 금속층의 상기 제1측면상에 있는 본딩 위치들을 노출시키기 위해 상기 제1절연층을 패터닝하는 단계;
    상기 제2측면상에 있는 상기 제2절연층의 나머지 부분들이 상기 제1측면상의 상기 본딩 위치들에 직접적으로 반대로 배치되도록 상기 제2절연층을 패터닝하는 단계;
    상기 본딩 위치들을 포함하는 분리된 동일 평면상의 금속층들을 형성하기 위해 상기 제2측면상에 있는 상기 제2절연층의 상기 나머지 부분들에 의해 덮이지 않는 상기 금속층의 부분들을 선택적으로 제거하는 단계; 및
    상기 제2절연층의 상기 나머지 부분들을 선택적으로 제거함으로써 상기 분리된 동일 평면상의 금속층들의 상기 제2측면들상에 있는 제2본딩 위치들을 노출시키는 단계를 포함하는 전자 디바이스 패키지 제조 방법.
  2. 제1항에 있어서, 상기 패터닝된 제1절연층은 상기 본딩 위치들과 동일 평면상에 있지 않는 전자 디바이스 패키지 제조 방법.
  3. 제1항에 있어서, 상기 본딩 위치들은 상기 패터닝된 제1절연층에 의하여 서로 분리되는 전자 디바이스 패키지 제조 방법.
  4. 제1항에 있어서, 상기 패터닝된 제1절연층에 있는 다수의 개구부들 중 하나의 주변은 상기 분리된 동일 평면상의 금속층들 중 하나의 주변에 접촉하는 전자 디바이스 패키지 제조 방법.
  5. 제1항에 있어서, 상기 패터닝된 제1절연층의 분리된 층 각각이 디바이스 장착부위로서 구성된 상기 본딩 위치들의 적어도 하나를 포함하도록 상기 패터닝된 제1절연층을 분리하는 단계를 추가로 포함하는 전자 디바이스 패키지 제조 방법.
  6. 전자 디바이스 패키지로서,
    디바이스 장착부위로서 구성된 다수의 분리된 동일 평면상의 금속 본딩층들 중 하나의 제1측면에 부착된 전자 디바이스;
    상기 전자 디바이스의 상호접속 패드들에 접합되고 그리고 와이어 본딩 패드들로서 구성된 상기 분리된 동일 평면상의 금속 본딩층들 중 다른 하나의 상기 제1측면에 접합된 와이어들; 및
    상기 분리된 동일 평면상의 금속 본딩층들과 동일 평면상에 있지 않는 절연층을 포함하고,
    상기 절연층에 있는 개구부들의 주변들은 상기 와이어들이 접합되어 있는 상기 분리된 동일 평면상의 금속 본딩층들의 주변들에 접촉하는 전자 디바이스 패키지.
  7. 제6항에 있어서, 상기 분리된 동일 평면상의 금속 본딩층들의 상기 제1측면들을 덮는 몰드를 추가로 포함하고, 상기 분리된 동일 평면상의 금속 본딩층들의 반대편의 제2측면들은 상기 몰드에 의해 덮이지 않는 전자 디바이스 패키지.
  8. 제6항에 있어서, 상기 분리된 동일 평면상의 금속 본딩층들은 구리층들을 포함하고, 상기 절연층들은 에폭시-기반 포토레지스트 재료층들을 포함하고, 상기 와이어들은 금 또는 구리 와이어들을 포함하고, 상기 전자 디바이스는 접적회로를 포함하는 전자 디바이스 패키지.
  9. 제6항에 있어서, 상기 분리된 동일 평면상의 금속 본딩층들 중 상기 다른 하나의 각각의 상기 제1측면은 약 600 내지 5600 micron2 의 범위에 있는 표면적을 갖는 전자 디바이스 패키지.
  10. 제6항에 있어서, 장착보드를 추가로 포함하고, 상기 분리된 동일 평면상의 금속 본딩층들 중 적어도 몇 개의 상기 제2측면은 상기 장착보드상에 있는 랜딩 패드들의 어레이에 접합되는 본딩 패드들로서 구성되는 전자 디바이스 패키지.
KR1020100054807A 2009-06-11 2010-06-10 전자 디바이스 패키지 및 제조방법 KR20100133310A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/483,139 US7993981B2 (en) 2009-06-11 2009-06-11 Electronic device package and method of manufacture
US12/483,139 2009-06-11

Publications (1)

Publication Number Publication Date
KR20100133310A true KR20100133310A (ko) 2010-12-21

Family

ID=42555657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054807A KR20100133310A (ko) 2009-06-11 2010-06-10 전자 디바이스 패키지 및 제조방법

Country Status (7)

Country Link
US (2) US7993981B2 (ko)
EP (1) EP2261962A3 (ko)
JP (1) JP5784280B2 (ko)
KR (1) KR20100133310A (ko)
CN (1) CN101924038B (ko)
SG (1) SG191632A1 (ko)
TW (1) TWI413210B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100015340A1 (en) * 2008-07-17 2010-01-21 Zenergy Power Inc. COMPOSITIONS AND METHODS FOR THE MANUFACTURE OF RARE EARTH METAL-Ba2Cu3O7-delta THIN FILMS
US7993981B2 (en) 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture
US8525334B2 (en) * 2010-04-27 2013-09-03 International Rectifier Corporation Semiconductor on semiconductor substrate multi-chip-scale package
TWI427716B (zh) 2010-06-04 2014-02-21 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法
US9142426B2 (en) * 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
US8525312B2 (en) * 2011-08-12 2013-09-03 Tessera, Inc. Area array quad flat no-lead (QFN) package
US9275877B2 (en) * 2011-09-20 2016-03-01 Stats Chippac, Ltd. Semiconductor device and method of forming semiconductor package using panel form carrier
US9129951B2 (en) * 2013-10-17 2015-09-08 Freescale Semiconductor, Inc. Coated lead frame bond finger

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327224A (ja) * 1992-05-22 1993-12-10 Dainippon Printing Co Ltd 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JPH11135546A (ja) * 1997-10-31 1999-05-21 Nec Corp 樹脂封止型半導体装置及びその製造方法
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4653484B2 (ja) * 2002-08-05 2011-03-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び半導体素子の製造のための方法
US7449367B2 (en) * 2003-02-19 2008-11-11 Hitachi Chemical Company, Ltd. Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufacturing semiconductor device
WO2006122467A1 (en) * 2005-04-07 2006-11-23 Jiangsu Changjiang Electronics Technology Co., Ltd. A packaging substrate with flat bumps for ic or discrete device and method of manufacturing the same
US7851896B2 (en) * 2005-07-14 2010-12-14 Chipmos Technologies Inc. Quad flat non-leaded chip package
US7803666B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a Quad Flat Non-leaded chip package structure
US7803667B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7795079B2 (en) * 2005-07-21 2010-09-14 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
TWI255561B (en) * 2005-07-21 2006-05-21 Chipmos Technologies Inc Manufacturing process for chip package without core
US20090068797A1 (en) * 2005-07-21 2009-03-12 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
TWI293237B (en) * 2005-12-30 2008-02-01 Advanced Semiconductor Eng Method for manufacturing a substrate embedded with an electronic component and device from the same
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
CN100524676C (zh) * 2007-01-18 2009-08-05 南茂科技股份有限公司 冲裁式无外引脚封装构造及其制造方法
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US7786557B2 (en) * 2008-05-19 2010-08-31 Mediatek Inc. QFN Semiconductor package
US7919851B2 (en) * 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
US7838332B2 (en) * 2008-11-26 2010-11-23 Infineon Technologies Ag Method of manufacturing a semiconductor package with a bump using a carrier
US7993981B2 (en) 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture

Also Published As

Publication number Publication date
CN101924038B (zh) 2016-01-06
EP2261962A2 (en) 2010-12-15
US20100314747A1 (en) 2010-12-16
JP2010287893A (ja) 2010-12-24
US7993981B2 (en) 2011-08-09
TWI413210B (zh) 2013-10-21
US8384205B2 (en) 2013-02-26
EP2261962A3 (en) 2013-02-27
CN101924038A (zh) 2010-12-22
TW201110267A (en) 2011-03-16
US20110260324A1 (en) 2011-10-27
SG191632A1 (en) 2013-07-31
JP5784280B2 (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
TW544883B (en) Manufacturing method of semiconductor device
US8384205B2 (en) Electronic device package and method of manufacture
TWI474450B (zh) 封裝載板及其製作方法
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
KR20090060132A (ko) 전자기적으로 격리된 집적회로 패키지 시스템
TW201813034A (zh) 導線架及電子組件裝置
KR0185570B1 (ko) 칩 스케일 패키지의 제조 방법
US20110068445A1 (en) Chip package and process thereof
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
JP3522403B2 (ja) 半導体装置
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
US20010001069A1 (en) Metal stud array packaging
US20070105270A1 (en) Packaging methods
JP7197967B2 (ja) リードフレーム構造の製造方法、並びに半導体装置の製造方法及び積層半導体装置の製造方法
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JPH11102991A (ja) 半導体素子搭載フレーム

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application