JP2000195984A - 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 - Google Patents

半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法

Info

Publication number
JP2000195984A
JP2000195984A JP10367012A JP36701298A JP2000195984A JP 2000195984 A JP2000195984 A JP 2000195984A JP 10367012 A JP10367012 A JP 10367012A JP 36701298 A JP36701298 A JP 36701298A JP 2000195984 A JP2000195984 A JP 2000195984A
Authority
JP
Japan
Prior art keywords
semiconductor device
carrier substrate
plating film
metal base
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10367012A
Other languages
English (en)
Inventor
Hideki Sotodani
英樹 外谷
Miki Imai
三喜 今井
Masaki Sakaguchi
昌樹 坂口
Naoki Yamabe
直樹 山辺
Mamoru Suwa
守 諏訪
Shunsuke Motooka
俊介 元岡
Eiji Sakota
英治 迫田
Munetomo Morioka
宗知 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10367012A priority Critical patent/JP2000195984A/ja
Priority to TW088120790A priority patent/TW441062B/zh
Priority to US09/455,374 priority patent/US6348416B1/en
Priority to EP99310076A priority patent/EP1014445A1/en
Priority to KR1019990059168A priority patent/KR100630581B1/ko
Publication of JP2000195984A publication Critical patent/JP2000195984A/ja
Priority to US09/970,983 priority patent/US6700198B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/856—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85663—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 半導体装置の外部接続端子となるめっき被膜
と樹脂突起の表面との密着性を向上させ、信頼性を向上
させる。 【解決手段】 樹脂突起を具備する半導体装置の製造工
程中に半導体チップが固定される板状に形成され、半導
体装置が完成する前に除去される金属基材１２と、金属
基材１２の前記樹脂突起に対応する位置に、凹状に設け
られると共に該凹状の内底面１６ａ及び／又は内側面が
凹凸に形成された凹部１６と、凹部１６の内面に形成さ
れためっき被膜１４とを具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置用キャリ
ア基板及びその製造方法及び半導体装置及びその製造方
法に関し、さらに詳細には、樹脂封止型であると共にリ
ードレス表面実装型の半導体装置を好適に製造するため
に用いるキャリア基板及びその製造方法及び半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の技術分野では、電子機器の
小型化及び高集積化に伴い、半導体チップ自体の微細化
と共に、パッケージの外部接続端子のピッチを小さくす
ることで、半導体装置を小型化及び高集積化する要請が
ある。樹脂封止型の半導体装置の小型化を実現する構造
として、特開平９−１６２３４８号には、リードレス表
面実装型のパッケージ構造が提案されている。すなわ
ち、そのパッケージ構造が利用された半導体装置は、図
８（ｄ）に示すように、半導体チップ２０と、半導体チ
ップ２０を封止する樹脂パッケージ２２と、樹脂パッケ
ージ２２の実装基板へ接続される側の面に突出して設け
られた樹脂突起２４と、樹脂突起２４の外面に設けられ
ためっき被膜１４と、半導体チップ２０の電極２８とめ
っき被膜１４とを電気的に接続するワイヤ３０とを具備
する。この半導体装置は、図７（ｄ）に示すようなめっ
き被膜１４を担持すると共に前記半導体チップ２０が搭
載される板状の金属基材１２を備える半導体装置用キャ
リア基板５０が用いられて製造される。
【０００３】先ず、キャリア基板５０の製造方法につい
て、図７に基づいて説明する。最初に、金属基材１２の
両面にレジスト３９を塗布し、その金属基材１２の片面
１２ａの前記樹脂突起２４に対応する部位のレジスト３
９を除去してレジストパターンを形成する（図７
（ａ））。次に、上記のようにレジストパターンを形成
した金属基材１２をエッチング液に浸漬してエッチング
加工を行い、樹脂突起２４に対応する部位をハーフエッ
チングして凹部１６を形成する（図７（ｂ））。次に、
レジストパターンをそのままにして、めっき加工を施
し、凹部１６内にめっき被膜１４を形成する（図７
（ｃ））。そして、レジストを剥離することで、キャリ
ア基板５０が形成される（図７（ｄ））。
【０００４】次に、以上のように形成されたキャリア基
板５０を利用して、半導体装置を製造する製造方法につ
いて、図８に基づいて説明する。先ず、キャリア基板５
０の前記片面１２ａ上に接着等によって、半導体チップ
２０を固定する（図８（ａ））。次に、半導体チップ２
０に設けられた電極２８と、キャリア基板５０の金属基
材１２上に形成されためっき被膜１４とを、ワイヤボン
ディングによってワイヤ３０で電気的に接続する（図８
（ｂ））。次に、キャリア基板５０上に、半導体チップ
２０及びワイヤ３０による接続部を樹脂で封止すべく、
樹脂モールド成形によって樹脂パッケージ２２を形成す
る（図８（ｃ））。そして、キャリア基板５０のめっき
被膜１４を残して金属基材１２をエッチングで除去する
（図８（ｄ））。これにより、めっき被膜１４がパッケ
ージの外部に露出して外部接続端子の接続面となり、実
装基板との接続が可能な構造の半導体装置が完成する。
なお、金属基材１２の材質としては、エッチングが好適
になされるよう、例えば、銅（Ｃｕ）が用いられてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のキャリア基板５０にあっては、外部接続端子を形成
するめっき被膜１４は、断面が半球形の凹部１６の形状
に沿って流れこんだ樹脂と付着しているだけである。こ
のため、その密着力が小さく、めっき被膜１４は樹脂突
起２４の表面から容易に剥がれて欠落し易く、製品の信
頼性を低下させている。従って、半導体装置の実装基板
と接続する外部接続端子の信頼性を向上することができ
ないという課題があった。
【０００６】そこで、本発明は上記課題を解決すべくな
されたものであり、その目的とするところは、樹脂封止
型であると共にリードレス表面実装型の半導体装置の、
外部接続端子となるめっき被膜と樹脂突起の表面との密
着性を向上させ、信頼性を向上できるキャリア基板及び
その製造方法及び半導体装置及びその製造方法を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明は、半導
体チップと、該半導体チップを封止する樹脂パッケージ
と、該樹脂パッケージの実装基板へ接続される側の面に
突出して設けられた樹脂突起と、該樹脂突起の外面に設
けられためっき被膜と、前記半導体チップの電極と前記
めっき被膜とを電気的に接続するワイヤとを具備する半
導体装置を製造する際に用いられる半導体装置用キャリ
ア基板において、前記半導体装置の製造工程中に前記半
導体チップが固定される板状に形成され、半導体装置が
完成する前に除去される金属基材と、該金属基材の前記
樹脂突起に対応する位置に、凹状に設けられると共に該
凹状の内底面及び／又は内側面が凹凸に形成された凹部
と、該凹部の内面に形成されためっき被膜とを具備す
る。
【０００８】また、本発明は、請求項１記載の半導体装
置用キャリア基板を製造する製造方法において、前記金
属基材の両面にエッチングレジストを塗布するレジスト
塗布工程と、前記金属基材の片面の前記樹脂突起に対応
する部位のエッチングレジストの範囲を、該範囲の内側
に一部のエッチングレジストを残した形状に除去し、レ
ジストパターンを形成するレジストパターン形成工程
と、前記金属基材の前記レジストパターンが形成された
部位に、凹状に設けられると共に該凹状の内底面が凹凸
に形成された凹部を形成すべく、エッチングするエッチ
ング工程と、前記凹部の内面にめっき被膜を形成するめ
っき工程とを有することを特徴とする半導体装置用キャ
リア基板の製造方法にもある。
【０００９】また、前記レジストパターン形成工程にお
いて、前記金属基材の片面の前記樹脂突起に対応する部
位のエッチングレジストの範囲を、該範囲を区画する輪
郭線が凹凸になる形状に除去し、前記エッチング工程に
おいて、前記凹部の内側面を凹凸に形成することで、凹
部の内側面の表面積を拡大でき、封止用の樹脂材との密
着性を好適に向上できる。
【００１０】また、前記レジストパターン形成工程にお
いて、前記金属基材の片面の前記樹脂突起に対応する部
位の範囲の内側に一部が残される前記エッチングレジス
トの形状を、矩形の枠状に形成することで、凹部の内底
面に好適に凹凸を形成して表面積を拡大でき、封止用の
樹脂材との密着性を好適に向上できる。
【００１１】また、本発明は、請求項１記載の半導体装
置用キャリア基板を製造する製造方法において、前記金
属基材の両面にエッチングレジストを塗布するレジスト
塗布工程と、前記金属基材の片面の前記樹脂突起に対応
する部位のエッチングレジストの範囲を、該範囲を区画
する輪郭線が凹凸になる形状に除去し、レジストパター
ンを形成するレジストパターン形成工程と、前記金属基
材の前記レジストパターンが形成された部位に、凹状に
設けられると共に該凹状の内側面が凹凸に形成された凹
部を形成すべく、エッチングするエッチング工程と、前
記凹部の内面にめっき被膜を形成するめっき工程とを有
することを特徴とする半導体装置用キャリア基板の製造
方法にもある。
【００１２】また、本発明は、請求項１記載の半導体装
置用キャリア基板を用いて製造される半導体装置におい
て、前記めっき被膜の形状は、該めっき被膜の外面が前
記金属基材の凹部の内底面及び／又は内側面形状が転写
された凹凸に形成されると共に、該めっき被膜の内面が
前記めっき被膜の外面に倣って凹凸に形成され、前記樹
脂突起の形状が、前記ワイヤの接続部を除いて、前記め
っき被膜の内面に倣って密着して凹凸に形成されている
ことを特徴とする半導体装置にもある。
【００１３】また、本発明は、請求項１記載の半導体装
置用キャリア基板を用いて半導体装置を製造する製造方
法において、前記キャリア基板上に半導体チップを固定
する半導体チップ固定工程と、前記半導体チップの電極
と、前記金属基材の凹部に形成された前記めっき被膜と
を、ワイヤによって電気的に接続するワイヤボンディン
グ工程と、前記キャリア基板上に、半導体チップ及びワ
イヤを樹脂で封止すべく、樹脂モールド成形によって樹
脂パッケージを形成するモールド成形工程と、前記めっ
き被膜を残して前記金属基材を溶解して除去する金属基
材の除去工程とを有することを特徴とする半導体装置の
製造方法にもある。
【００１４】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は本発明に
かかる半導体装置用キャリア基板（以下、「キャリア基
板」という）の一実施例を示す断面図である。また、図
２は本発明のキャリア基板の他の実施例を示す（ａ）平
面図及び（ｂ）断面図である。また、図３〜５は、本発
明にかかるキャリア基板の製造方法の一実施例を説明す
る工程図（断面図）である。
【００１５】図１に示すように、本発明にかかるキャリ
ア基板１０の一実施例は、半導体装置の製造工程中に半
導体チップが固定される板状に形成され、半導体装置が
完成する前に除去される金属基材１２と、その金属基材
１２の前述した樹脂突起２４（図８（ｄ）参照）に対応
する位置に、凹状に設けられると共にその凹状の内底面
１６ａが凹凸に形成された凹部１６と、その凹部１６の
内面に形成されためっき被膜１４とを具備する。
【００１６】また、図２に示すように、本発明にかかる
キャリア基板１０の他の実施例は、半導体装置の製造工
程で、半導体チップが搭載される板状の金属基材１２
と、その金属基材１２の前述した樹脂突起２４（図８
（ｄ）参照）に対応する位置に、凹状に設けられると共
にその凹状の内側面１６ｂが凹凸に形成された凹部１６
と、その凹部１６の内面に形成されためっき被膜１４と
を具備する。
【００１７】このキャリア基板１０を用いることで、半
導体チップ２０と、半導体チップ２０を封止する樹脂パ
ッケージ２２と、樹脂パッケージ２２の実装基板へ接続
される側の面に突出して設けられた樹脂突起２４と、樹
脂突起２４の外面に設けられためっき被膜１４と、半導
体チップの電極２８とめっき被膜１４とを電気的に接続
するワイヤ３０とを具備する半導体装置（図８（ｄ）参
照）を、好適に製造することができる。すなわち、本発
明にかかる半導体装置によれば、めっき被膜１４の形状
は、そのめっき被膜の外面が金属基材１２の凹部１６の
内底面及び／又は内側面形状が転写された凹凸に形成さ
れると共に、そのめっき被膜の内面が前記めっき被膜の
外面に倣って凹凸に形成され、樹脂突起２４の形状が、
ワイヤ３０の接続部を除いて、めっき被膜の内面に倣っ
て密着して凹凸に形成されている。
【００１８】凹部１６の内面に凹凸が形成されることに
よって、その凹部１６の内面の表面積が拡大される。こ
のため、めっき被膜１４も、凹部１６の内面の凹凸に倣
って、その表面積が拡大されて形成される。これによ
り、めっき被膜１４の内面の表面積が拡大され、封止用
の樹脂材との密着面積を拡大できるため、その密着性を
向上できる。従って、樹脂突起２４におけるめっき被膜
１４の剥離を防止でき、半導体装置の信頼性を向上でき
る。また、図１の実施例と図２の実施例の両構成を備え
るべく、内底面１６ａと内側面１６ｂの両方に凹凸を形
成すれば、より効果的であるのは勿論である。
【００１９】次に、図３〜５に基づいて、本発明にかか
るキャリア基板の製造方法の一実施例について工程順に
説明する。先ず、金属基材１２の両面にエッチングレジ
スト３２を層状に塗布するレジスト塗布工程を経て、レ
ジストパターン形成工程として、図３に示すように金属
基材１２の片面の前記樹脂突起２４に対応する部位のエ
ッチングレジスト３２の範囲を、その範囲の内側に一部
のエッチングレジスト３２ａを残した形状に除去し、レ
ジストパターンを形成する。
【００２０】本実施例では、前記樹脂突起２４に対応す
る部位の範囲の内側に島状に残される一部のエッチング
レジスト３２ａの形状は、図３（ａ）に示すように矩形
の枠状（リング状）に形成されている。これにより、凹
部１６の内底面１６ａに好適に凹凸を形成して表面積を
拡大でき、封止用の樹脂材との密着性を好適に向上でき
る。なお、一部のエッチングレジスト３２ａの形状は、
これに限らず、樹脂突起２４の形状及びサイズ等に対応
して、単純な四角形の島状など、フォトマスクの設計に
よって種々選択的に形成すればよい。
【００２１】次に、図４に示すようにエッチング工程が
行われる。本実施例のエッチング工程では、金属基材１
２のレジストパターンが形成された部位に、凹状に設け
られると共にその凹状の内底面１６ａが凹凸に形成され
た凹部１６を形成すべく、エッチングを行う。図４
（ａ）は、エッチングによって、金属基材１２のエッチ
ングレジスト３２の除去された部分が溶解され始めた状
態のエッチング工程の初期段階を示している。そして、
図４（ｂ）に示すように、ある程度エッチングが進行す
ると、島状の前記エッチングレジスト３２ａは、自然に
剥離する。さらに、エッチングを進めると、図４（ｃ）
に示すように、内底面１６ａが凹凸に設けられた凹部１
６が好適に形成される。なお、この凹部１６は、半導体
装置を基板に好適に実装するため、所定以上の深さが必
要となる。例えば、０．１ｍｍ程度の深さに形成され
る。
【００２２】次に、図５に示すように凹部１６の内面に
前記めっき被膜１４を形成するめっき工程が行われる。
すなわち、エッチングレジスト３２のレジストパターン
をそのままにして、そのエッチングレジスト３２をめっ
きレジストとして用い、めっき加工を施して凹部１６内
面にめっき被膜１４を形成するのである。このめっき工
程では、電解めっきによってめっき層を形成すればよ
い。
【００２３】このめっき被膜１４のめっき層の構成とし
ては、金（Ａｕ）、パラジウム（Ｐｄ）、ニッケル（Ｎ
ｉ）、パラジウム（Ｐｄ）の順にめっきを施し、４層の
めっき層を形成したものが好適である。この４層のめっ
き層から成るめっき被膜１４が、半導体装置の樹脂突起
２４に転写された状態となった際、凹部１６の最下層の
金めっき層が表面に露出して外部接続端子の接続面にな
る。この最下層の金めっき層は、はんだと好適に結合で
きるため、回路基板への表面実装を好適に行うことがで
きる。また、凹部１６の最表層のパラジウムめっき層は
ワイヤボンディングによる金ワイヤと好適に結合できる
ため、電気的に確実に接続できる。そして、レジスト３
２を剥離することで、キャリア基板１０（図１参照）を
得ることができる。
【００２４】次に、図２に基づいて、本発明にかかるキ
ャリア基板の製造方法の他の実施例について説明する。
なお、前記キャリア基板の製造方法と同一の工程につい
ては説明を省略する。図２に示すキャリア基板１０を形
成するには、先ず、レジストパターン形成工程におい
て、金属基材１２の片面１２ａの前記樹脂突起２４に対
応する部位のエッチングレジスト３２の範囲を、その範
囲を区画する輪郭線３２ｂが凹凸になる形状に除去し、
レジストパターンを形成する。
【００２５】そして、エッチング工程において、金属基
材１２のレジストパターンが形成された部位に、凹状に
設けられると共にその凹状の内側面１６ｂが凹凸に形成
された凹部を形成すべく、エッチングする。これによ
り、凹部１６の内側面１６ｂに倣って形成されるめっき
被膜１４の表面積を拡大でき、めっき被膜１４と封止用
の樹脂材との密着性を好適に向上できる。また、内側面
１６ｂが曲線的に設けられることで、その表面上に倣っ
て形成されるめっき被膜１４も曲線的に形成されるた
め、めっき被膜１４への封止用の樹脂材のくい付きを多
方向に利かせることができ、その密着性を好適に向上で
きる。なお、封止用の樹脂材とは、図８に示す樹脂パッ
ケージ２２を形成するための樹脂材のことである。
【００２６】以上に説明したキャリア基板１０の製造に
続いて、図８に示した工程と同様に、キャリア基板１０
上に半導体チップ２０を付けるチップ付け（半導体チッ
プ固定）、ワイヤボンディング、モールディング（樹脂
モールド成形）、エッチングによる金属基材１２の除去
という工程を行うことで、半導体装置を製造することが
できる。また、ワイヤボンディング工程について、めっ
き被膜１４のボンディングエリアに凹凸があって、ワイ
ヤボンディングの信頼性が低下する場合には、図６に示
すように、セカンド・ボンディングに備えて予め金ボー
ル３４を形成しておけばよい。すなわち、図６（ａ）に
示すように、ボール・ボンディングを応用し、予め、凹
部１６の内面に形成されためっき被膜１４上に、金ボー
ル３４を形成する。そして、半導体チップ２０の電極２
８にファースト・ボンディング（ボール・ボンディン
グ）を行い、次いで、金ボール３４上にセカンド・ボン
ディング（ウェッジ・ボンディング）を行う。これによ
り、ワイヤボンディングによる電気的接続にかかる信頼
性を確保できる。
【００２７】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２８】
【発明の効果】本発明にかかるキャリア基板よれば、凹
部の内底面及び／又は内側面が凹凸に形成されることに
よって、凹部の内面の表面積が拡大され、その凹部の内
面の凹凸に倣って形成されるめっき被膜の内面が、凹凸
になって表面積が拡大される。このため、めっき被膜の
内面と封止用の樹脂材との密着性を向上でき、樹脂突起
におけるめっき被膜の剥離を防止できる。従って、本発
明によれば、樹脂封止型であると共にリードレス表面実
装型の半導体装置において、外部接続端子となるめっき
被膜と樹脂突起の表面との密着性を向上させ、信頼性を
向上できるという著効を奏する。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置用キャリア基板の一
実施例を示す断面図である。
【図２】本発明にかかる半導体装置用キャリア基板の他
の実施例を説明する平面図及び断面図である。
【図３】図１の半導体装置用キャリア基板の製造方法に
おいて、レジストパターン形成工程の一実施例を説明す
る平面図及び断面図である。
【図４】図１の半導体装置用キャリア基板の製造方法に
おいて、エッチング工程の一実施例を説明する断面工程
図である。
【図５】図１の半導体装置用キャリア基板の製造方法に
おいて、めっき工程の一実施例を説明する断面図であ
る。
【図６】本発明にかかる半導体装置の製造方法におい
て、ワイヤボンディング工程の一実施例を説明する断面
図である。
【図７】従来のキャリア基板の製造方法を説明する示す
断面工程図である。
【図８】従来のキャリア基板を用いた半導体装置の製造
方法を説明する断面工程図である。
【符号の説明】
１０ キャリア基板 １２ 金属基材 １４ めっき被膜 １６ 凹部 １６ａ 内底面 １６ｂ 内側面 ２０ 半導体チップ ２２ 樹脂パッケージ ２４ 樹脂突起 ２８ 電極 ３０ ワイヤ ３２ エッチングレジスト ３２ａ 一部のエッチングレジスト ３２ｂ 輪郭線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 三喜 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 坂口 昌樹 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 山辺 直樹 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 諏訪 守 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 元岡 俊介 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F061 AA01 BA07 CA21

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、該半導体チップを封止
    する樹脂パッケージと、該樹脂パッケージの実装基板へ
    接続される側の面に突出して設けられた樹脂突起と、該
    樹脂突起の外面に設けられためっき被膜と、前記半導体
    チップの電極と前記めっき被膜とを電気的に接続するワ
    イヤとを具備する半導体装置を製造する際に用いられる
    半導体装置用キャリア基板において、 前記半導体装置の製造工程中に前記半導体チップが固定
    される板状に形成され、半導体装置が完成する前に除去
    される金属基材と、 該金属基材の前記樹脂突起に対応する位置に、凹状に設
    けられると共に該凹状の内底面及び／又は内側面が凹凸
    に形成された凹部と、 該凹部の内面に形成されためっき被膜とを具備すること
    を特徴とする半導体装置用キャリア基板。
  2. 【請求項２】 請求項１記載の半導体装置用キャリア基
    板を製造する製造方法において、 前記金属基材の両面にエッチングレジストを塗布するレ
    ジスト塗布工程と、 前記金属基材の片面の前記樹脂突起に対応する部位のエ
    ッチングレジストの範囲を、該範囲の内側に一部のエッ
    チングレジストを残した形状に除去し、レジストパター
    ンを形成するレジストパターン形成工程と、 前記金属基材の前記レジストパターンが形成された部位
    に、凹状に設けられると共に該凹状の内底面が凹凸に形
    成された凹部を形成すべく、エッチングするエッチング
    工程と、 前記凹部の内面にめっき被膜を形成するめっき工程とを
    有することを特徴とする半導体装置用キャリア基板の製
    造方法。
  3. 【請求項３】 前記レジストパターン形成工程におい
    て、前記金属基材の片面の前記樹脂突起に対応する部位
    のエッチングレジストの範囲を、該範囲を区画する輪郭
    線が凹凸になる形状に除去し、 前記エッチング工程において、前記凹部の内側面を凹凸
    に形成することを特徴とする請求項２記載の半導体装置
    用キャリア基板の製造方法。
  4. 【請求項４】 前記レジストパターン形成工程におい
    て、前記金属基材の片面の前記樹脂突起に対応する部位
    の範囲の内側に一部が残される前記エッチングレジスト
    の形状を、矩形の枠状に形成することを特徴とする請求
    項２又は３記載の半導体装置用キャリア基板の製造方
    法。
  5. 【請求項５】 請求項１記載の半導体装置用キャリア基
    板を製造する製造方法において、 前記金属基材の両面にエッチングレジストを塗布するレ
    ジスト塗布工程と、 前記金属基材の片面の前記樹脂突起に対応する部位のエ
    ッチングレジストの範囲を、該範囲を区画する輪郭線が
    凹凸になる形状に除去し、レジストパターンを形成する
    レジストパターン形成工程と、 前記金属基材の前記レジストパターンが形成された部位
    に、凹状に設けられると共に該凹状の内側面が凹凸に形
    成された凹部を形成すべく、エッチングするエッチング
    工程と、 前記凹部の内面にめっき被膜を形成するめっき工程とを
    有することを特徴とする半導体装置用キャリア基板の製
    造方法。
  6. 【請求項６】 請求項１記載の半導体装置用キャリア基
    板を用いて製造される半導体装置において、 前記めっき被膜の形状は、該めっき被膜の外面が前記金
    属基材の凹部の内底面及び／又は内側面形状が転写され
    た凹凸に形成されると共に、該めっき被膜の内面が前記
    めっき被膜の外面に倣って凹凸に形成され、 前記樹脂突起の形状が、前記ワイヤの接続部を除いて、
    前記めっき被膜の内面に倣って密着して凹凸に形成され
    ていることを特徴とする半導体装置。
  7. 【請求項７】 請求項１記載の半導体装置用キャリア基
    板を用いて半導体装置を製造する製造方法において、 前記キャリア基板上に半導体チップを固定する半導体チ
    ップ固定工程と、 前記半導体チップの電極と、前記金属基材の凹部に形成
    された前記めっき被膜とを、ワイヤによって電気的に接
    続するワイヤボンディング工程と、 前記キャリア基板上に、半導体チップ及びワイヤを樹脂
    で封止すべく、樹脂モールド成形によって樹脂パッケー
    ジを形成するモールド成形工程と、 前記めっき被膜を残して前記金属基材を溶解して除去す
    る金属基材の除去工程とを有することを特徴とする半導
    体装置の製造方法。
JP10367012A 1998-12-24 1998-12-24 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 Withdrawn JP2000195984A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10367012A JP2000195984A (ja) 1998-12-24 1998-12-24 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
TW088120790A TW441062B (en) 1998-12-24 1999-11-29 Carrier substrate for producing semiconductor device
US09/455,374 US6348416B1 (en) 1998-12-24 1999-12-06 Carrier substrate for producing semiconductor device
EP99310076A EP1014445A1 (en) 1998-12-24 1999-12-15 Carrier substrate for producing semiconductor device
KR1019990059168A KR100630581B1 (ko) 1998-12-24 1999-12-20 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법
US09/970,983 US6700198B2 (en) 1998-12-24 2001-10-05 Resin for semiconductor wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10367012A JP2000195984A (ja) 1998-12-24 1998-12-24 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000195984A true JP2000195984A (ja) 2000-07-14

Family

ID=18488250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10367012A Withdrawn JP2000195984A (ja) 1998-12-24 1998-12-24 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US6348416B1 (ja)
EP (1) EP1014445A1 (ja)
JP (1) JP2000195984A (ja)
KR (1) KR100630581B1 (ja)
TW (1) TW441062B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058479A (ja) * 2014-09-08 2016-04-21 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP2016105432A (ja) * 2014-12-01 2016-06-09 Ｓｈマテリアル株式会社 リードフレームの製造方法
JP2016184656A (ja) * 2015-03-26 2016-10-20 Ｓｈマテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691993B2 (ja) * 1999-10-01 2005-09-07 新光電気工業株式会社 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
KR100651797B1 (ko) * 2000-10-12 2006-11-30 삼성테크윈 주식회사 플립칩 반도체 팩키지의 캐리어 제조 방법
JP4354109B2 (ja) * 2000-11-15 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
DE10200382B4 (de) * 2002-01-08 2006-05-04 Infineon Technologies Ag Chipmodul für Chipkarten
US7288327B2 (en) * 2004-12-16 2007-10-30 Xerox Corporation Plated structures or components
US20060170079A1 (en) * 2005-02-02 2006-08-03 Brennan John M Integrated circuit device having encapsulant dam with chamfered edge
US9177898B2 (en) * 2008-06-25 2015-11-03 Stats Chippac Ltd. Integrated circuit package system with locking terminal
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US9548377B2 (en) * 2013-09-16 2017-01-17 Texas Instruments Incorporated Thermal treatment for reducing transistor performance variation in ferroelectric memories
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129635A (ja) * 1986-11-20 1988-06-02 Seiko Epson Corp バンプ付基板
JPS63214450A (ja) * 1987-03-02 1988-09-07 Fuji Electric Co Ltd インクジエツト記録ヘツド
JPH02154473A (ja) * 1988-12-07 1990-06-13 Hitachi Ltd 半導体圧力センサ
EP0400177A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Verbindung eines Halbleiterbauelements mit einem Metallträger
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JPH04192029A (ja) * 1990-11-27 1992-07-10 Fuji Xerox Co Ltd 優先印刷方式
JPH04288843A (ja) * 1991-03-07 1992-10-13 Mitsubishi Electric Corp 半導体装置
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
DE19509262C2 (de) * 1995-03-15 2001-11-29 Siemens Ag Halbleiterbauelement mit Kunststoffumhüllung und Verfahren zu dessen Herstellung
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP3189703B2 (ja) 1996-10-08 2001-07-16 富士通株式会社 半導体装置及びその製造方法
US6110816A (en) * 1999-03-05 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improving bondability for deep-submicron integrated circuit package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058479A (ja) * 2014-09-08 2016-04-21 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP2016105432A (ja) * 2014-12-01 2016-06-09 Ｓｈマテリアル株式会社 リードフレームの製造方法
JP2016184656A (ja) * 2015-03-26 2016-10-20 Ｓｈマテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
US6348416B1 (en) 2002-02-19
KR100630581B1 (ko) 2006-10-04
TW441062B (en) 2001-06-16
EP1014445A1 (en) 2000-06-28
US20020019133A1 (en) 2002-02-14
KR20000048246A (ko) 2000-07-25
US6700198B2 (en) 2004-03-02

Similar Documents

Publication Publication Date Title
US20030189222A1 (en) Semiconductor device
JPH098207A (ja) 樹脂封止型半導体装置
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH1140720A (ja) 回路部材および該回路部材を用いた樹脂封止型半導体装置
JP2002184927A (ja) 半導体装置の製造方法
JPH09129779A (ja) 超微細電導極を有する半導体パッケージ
JPH06112363A (ja) 半導体パッケージ
JP4243178B2 (ja) 半導体装置の製造方法
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
KR100386636B1 (ko) 반도체 패키지용 인쇄회로기판의 제조방법
JP2002050715A (ja) 半導体パッケージの製造方法
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2003324177A (ja) リードフレームの製造方法および半導体装置
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP2784209B2 (ja) 半導体装置
JPH11135546A (ja) 樹脂封止型半導体装置及びその製造方法
JPH06224325A (ja) 半導体装置
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2002164497A (ja) 半導体装置およびその製造方法
JP2001156233A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307